DE3882168T2 - Synchronisierungs-taktsignalerzeuger. - Google Patents

Description

• Die vorliegende Erfindung betrifft einen Synchronisiertaktsignal-Generator der im Oberbegriff des Anspruchs 1 angegebenen Art.
• Für die Übertragung digitaler Daten über eine Telefonleitung oder einer Datenleitung oder zum Aufzeichnen digitaler Daten auf einem Aufzeichnungsträger wie z.B. einer Magnetplatte, einer optischen Platte oder dergleichen ist es verbreitete Praxis, die digitalen Daten zu einem seriellen Signal zu modulieren, welches synchron mit einem Taktsignal einer vorbestimmten Periodendauer codiert ist.
• Beispiele für derartige Codierprozesse umfassen das NRZ (Nonreturn-to-Zero = kein Rückgang auf Null), NRZI (Nonreturn-to-Zero Inverted = keine Rückkehr auf Null, invertiert), PE (Phase Encoding = Phasencodierung), FM (Frequency Modulation = Frequenzmodulation) und MFM (Modified Frequency Modulation - modifizierte Frequenzmodulation).
• Das nach diesem Codierverfahren codierte Signal ist ein Code, der von Taktimpulsen (im folgenden als "Bit-Takt" bezeichnet) moduliert ist, die eine Periodendauer gleich dem Datenbitintervall TB haben, welches ein Zeitintervall ist, welches auf zeitserieller Basis repräsentativ für den Datenwert eines Bits ist. Das Intervall der Polaritätsumkehr, das Intervall zwischen Vorderflanken, und das Intervall zwischen Rückflanken des codierten Signals sind jeweils gleich einem Vielfachen von TB oder TB/2.
• Zum Demodulieren des codierten seriellen Signals, um die ursprünglichen Daten zu erhalten, ist es häufig notwendig, den Bit-Takt, der bei dem Codierungsprozeß verwendet wird, aus dem modulierten Signal zurückzugewinnen. Es ist üblich, Taktimpulse mit der gleichen Periodendauer wie der Bit-Takt oder einer Periodendauer gleich der durch eine ganze Zahl dividierten Periodendauer des Bit-Takts wiederzugewinnen, indem eine Vorderflanke oder eine Rückflanke eines Signalimpulses verwendet wird, und die Phase der gewonnenen Taktimpulse zu verschieben oder die gewonnenen Taktimpulse in der Frequenz zu teilen, um einen demodulierenden Synchronisiertakt zu erzeugen.
• Der Synchronisiertakt kann typischerweise durch eines der folgenden zwei Verfahren gewonnen werden:
• (1) Es wird ein Zähler betrieben, dem als Takteingangssignal eine Frequenz zugeführt wird, die ein Vielfaches (normalerweise das 16- oder 64-fache) derjenigen des Synchronisiertaktes entspricht, und der Zähler wird durch eine Vorderflanke oder eine Rückflanke eines Signalimpulses gelöscht. Das in der Frequenz geteilte Ausgangssignal des Zählers ist dadurch mit der Impulssignalflanke synchronisiert, wodurch der Synchronisiertakt gewonnen ist.
• (2> Im Anfangsabschnitt des modulierten Signals ist eine als Synchronisierfeld bezeichnete Bit-Takt- Einfügungszone vorgesehen. Eine Phasenregelschleifenschaltung (im folgenden als "PLL-Schaltung" bezeichnet) wird innerhalb der Bit-Takt-Einfügungszone betrieben, um den Synchronisiertakt zu gewinnen.
• Die Schaltung zum Durchführen des Verfahrens (1) ist sehr einfach, hat jedoch Probleme insofern, als der eine Periodendauer des an den Zähler angelegten Takteingangssignals entsprechende Jitter nicht vermieden werden kann und die Schaltung die Neigung hat anzusprechen, wenn die Vorderflanke oder die Rückflanke des modulierten Signalimpulses durch Rauschen gestört ist.
• Das Verfahren (2) verwendet eine Regelschleife und hat viel bessere Kennwerte als das Verfahren (1) bezüglich Jitter und Rauschen. Beispiele für typische PLL-Schaltungen sind in der EP-A 0 218 406 und der US-A-3 903 482 gezeigt. Allerdings erfordert das Verfahren (2) eine komplexe Schaltung, da das Synchronisierfeld vorgesehen ist. Da die Synchronisation grundsätzlich nur in dem Synchronisierfeld erreicht wird, kann auf lange Sicht ein nicht-synchroner Zustand eintreten, wenn ein langes durchgehendes Signal von mehr als einigen tausend Bits demoduliert wird. Dieser nicht-synchrone Zustand muß durch ein geeignetes Verfahren korrigiert werden.
• Im Hinblick auf die oben erläuterten herkömmlichen Probleme ist es Ziel der vorliegenden Erfindung, einen Synchronisiertaktsignal-Generator anzugeben, der auch dann keinen langzeit-synchronisationslosen Zustand verursacht, wenn ein lang anhaltendes Signal von mehr als einigen tausend Bits demoduliert wird, wobei die Einrichtung widerstandsfähig gegen Jitter und Rauschen sein soll. Dieses Ziel wird durch die kennzeichnenden Merkmale des Anspruchs 1 erreicht.
• Wenn ein Synchronisiertakt unter Verwendung einer herkömmlichen PLL-Schaltung gewonnen wird, ist es notwendig, ein Synchronisierfeld vorzusehen, da ein Referenz-Eingangssignal einer konstanten Frequenz angelegt werden muß. Im Hinblick darauf wird eine übliche PLL-Schaltung kombiniert mit einer Signalverzögerungsschaltung zum Verzögern eines Referenz- Eingangssignales um eine vorbestimmte Zeitspanne und zum Ausgeben eines Referenzsignals, und einem Schieberegister, welches das Referenz-Eingangssignal und ein Taktsignal empfängt, welches ein Schwingungssignal von einem spannungsgesteuerten Oszillator oder ein Signal ist, welches durch Frequenzteilung des Schwingungssignals durch eine ganze Zahl erhalten wird, um synchron mit dem Taktsignal ein Vergleichssignal auszugeben. Das Vergleichssignal und das Referenzsignal werden in der Phase verglichen. Bei dieser Ausgestaltung ist kein Synchronisierfeld notwendig, und der Zustand der Langzeit-Synchronisationslosigkeit wird beseitigt.
• Selbst wenn das Referenz-Eingangssignal kein Impulssignal fester Frequenz ist, läßt sich das Synchronisiertaktsignal synchron zu dem Referenz- Eingangssignal gewinnen, wie es der Fall bei einer herkömmlichen PLL-Schaltung ist, der ein Signal einer konstanten Frequenz zugeführt wird, so weit das Referenz-Eingangssignal ein Impulssignal ist, dessen Polarität zu der Zeit eines Vielfachen einer vorgeschriebenen natürlichen Periodendauer invertiert ist.
• Das obige sowie weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden deutlicher aus der nachfolgenden Beschreibung in Verbindung mit der begleitenden Zeichnung, in der bevorzugte Ausführungstormen der vorliegenden Erfindung beispielhaft dargestellt sind.
Kurze Beschreibung der Zeichnungen
• Fig. 1 ist ein Blockdiagrarnm einer Vorrichtung gemäß der vorliegenden Erfindung;
• Fig. 2 ist ein Blockdiagramm eines Phasenkomparators in der erf indungsgemäßen Vorrichtung; und
• Fig. 3 ist ein Impulsdiagramm des Betriebes der in Fig. 1 gezeigten Vorrichtung.
Beschreibung der bevorzugten Ausführungsbeispiele
• In Fig. 1 stellen die mit Pfeilen versehenen Linien Signalleitungen dar, wobei die Pfeile die Richtungen bedeuten, in denen die Signale übertragen werden. Eine Vorrichtung oder ein Synchronisiertaktsignal-Generator der vorliegenden Erfindung enthält einen Phasenkomparator 3, ein Tiefpaß-Filter 4, einen spannungsgesteuerten Oszillator 5 und einen Frequenzteiler 6 (der fortgelassen werden kann), wobei es sich um Bauteile einer herkömmlichen PLL- Schaltung handelt. Der Synchronisiertaktsignal- Generator enthält außerdem eine Signalverzögerungsschaltung 1 zum Verzögern eines von einer Signalleitung 7 kommenden Referenz-Eingangssignals um eine gegebene Zeitspanne und zum Ausgeben des verzögerten Referenzsignals auf eine Signalleitung 8, und ein Schieberegister 2 zum Verzögern des Referenz-Eingangssignales1 welches synchron mit einem an einem Takteingangsanschluß 10 angelegten Taktsignal an einen Eingangsanschluß 9 angelegt wird, und zum Ausgeben eines Vergleichssigna1s auf eine Signalleitung 11. Die Signalverzögerungsschaltung 1 und das Schieberegister 2 sind an Eingangsanschlüsse 12 und 13 des Phasenkomparators 3 angeschlossen. Der Phasenkomparator 3, das Tiefpaßfilter 4, der spannungsgesteuerte Oszillator 5, der Frequenzteiler 6, die Signalverzögerungsschaltung 1 und das Schieberegister 2 bilden gemeinsam eine Rückkopplungsschleife, die stabilisiert ist, wenn das an den Eingangsanschluß 12 angelegte Referenzsignal und das an den Eingangsanschluß 13 angelegte Vergleichssignal miteinander in Phase sind.
• Fig. 2 zeigt als Beispiel eine Schaltungsanordnung, die als Phasenverg1eicher 3 verwendet werden kann. Die beiden Eingangsimpulssignale, d.h. das Referenzsignal und das Vergleichssignal, werden an die Eingangsanschlüsse 12 und 13 gelegt und in ihrer Phase miteinander verglichen. Ein für die Phasendifferenz zwischen den zwei Eingangs-Impulssignalen repräsentatives Signal wird auf einen Ausgangsanschluß 14 gegeben. Der Phasenkomparator 3 der vorliegenden Erfindung ist nicht auf die dargestellte Anordnung beschränkt, sollte aber vorzugsweise von digitaler Bauart und von dem Typ sein, bei dem Synchronisation stabilisiert wird, wenn er in einer herkömmlichen PLL-Schaltung verwendet wird und die Phasendifferenz zwischen den beiden Eingangssignalen Null ist.
• Fig. 3 ist ein Betriebs-Impulsdiagramm des Synchronisiertaktsignal-Generators. In Fig. 1 sind die Schwingungsfrequenz des spannungsgesteuerten Oszillators 5 und das Frequenzteilungsverhältnis des Frequenzteilers 6 derart gewählt, daß die natürliche Periodendauer Ts eines Referenz-Eingangssignals 20 und die Periodendauer T eines Taktsignals 22 nach der Synchronisation angeglichen sind. Das Schieberegister 2 besitzt eine Bit-Verschiebezahl n von 1 (äquivalent einem D-Flip-Flop), und ist von der Art, die durch eine Vorderflanke 1 des an den Takteingangsanschluß 10 angelegten Signals betrieben wird. Der Phasenvergleicher 3 besitzt die in Fig. 2 dargestellte Schaltungsanordnung.
• Ein Referenzsignal 21 und ein Vergleichssignal 23, die an die Eingangsanschlüsse 12 und 13 des Phasenkomparators 3 gelegt werden, werden von dem Phasenkomparator 3 in der Phase verglichen. Während einer Phasenverzögerungszone 25 eilt die Phase des Vergleichssignals 23 hinter der Phase des Referenzsignals 21 her. Deshalb wird als Ausgangssignal 24 von dem Phasenkomparator 3 ein positiver Impuls ausgegeben, um die Schwingungsfrequenz des spannungsgesteuerten Oszillators 5 über das Tiefpaßfilter 4 in Richtung einer höheren Frequenz zu verschieben, damit die Periodendauer des Taktsignals 22 zunehmend kürzer wird. In einer Phasenvoreilzone 26 eilt die Phase des Vergleichssignals 23 der Phase des Referenzsignals 21 voraus. Als Ausgangssignal 24 wird vom Phasenkomparator 3 ein negativer Impuls ausgegeben, um die Periodendauer des Taktsignals 22 zunehmend zu verlängern. In einer Synchronisierzone 27 ist die Phasendifferenz zwischen dem Referenzsignal 21 und dem Vergleichssignal 23 Null, und die Wellenformen dieser beiden Signale 21 und 23 stimmen miteinander überein. Das Taktsignal 22 ist mit dem Referenz-Eingangssignal 20 synchronisiert und dient als Synchronisiertaktsignal. Angenommen, die Signalverzögerungsschaltung 1 besitze eine Verzögerungszeit τ , und die Ansprechverzögerungszeit des Vergleichssignals 23 bezüglich einer Vorderflanke des Taktsignals 22 betrage TA, dann läßt sich die Zeitdifferenz T1 zwischen einer Vorderflanke des Taktsignals 22 und einer Vorderflanke des Referenz-Eingangssignals 20 als konstanter Wert wie folgt ausdrücken:
• T1 = τ - TA.
• Nun soll eine Zone 27' einer natürlichen Periodendauer gleich der natürlichen Periodendauer Ts des Referenz-Eingangssignals 20 innerhalb der Synchronisierzone 27 betrachtet werden. Es sei angenommen, daß die Zeitdifferenzen zwischen den entgegengesetzten Enden der Zonen 27 natürlicher Periodendauer und der Vorderflanke des Taktsignals 22 mit T1 bzw. T2 bezeichnet sind. Zwischen den Vorderflanken des Referenzsignals 21 und des Vergleichssignals 23 wird keine Phasendifferenz erzeugt, wenn die Vorderflanke des Taktsignals 22 in der Zone 27' der natürlichen Periodendauer liegt. Die Zeiten T1, T2 bedeuten deshalb Zeitgrenzen für Vorder- und Rückflanken des Referenz-Eingangssignals 20 bezüglich Jitter. Wenn also
• T1 = T2,
• hat die Grenze des Referenz-Eingangssignals 20 bezüglich Jitter ein Maximum. Basierend darauf wird eine Verzögerungszeit τopt, in der die Grenze des Referenz-Eingangssignals 20 bezüglich Jitter maximal ist, wie folgt bestimmt:
• da T1 + T2 = Ts = T, T1 = τ - TA,
• τopt = Ts/2 + TA = T/2 + TA (1)
• Durch Anwendung von Gleichung (1) auf den Fall, daß die Bit-Verschiebungszahl des Schieberegisters n ist und Ts = i x T (i = 1, 2, 3, ...), gilt
• τopt = ( n - ½) T + TA (2)
• Im Hinblick auf den Umstand, daß T1 > 0, T2 > 0, wird das Vergleichssignal um die Zeit T jedesmal dann verzögert, wenn die Bitverschiebungszahl des Schieberegisters um 1 erhöht wird, und diese Verzögerung muß um die Verzögerungszeit τ korrigiert werden, so daß τ im Bereich von
• (n - 1) T + TA < &tau; < nT + TA
• liegen muß. Die Signalverzögerungsschaltung 1 dient somit zum Korrigieren der durch das Schieberegister 2 verursachten Zeitverzögerung des Vergleichssignals und liefert eine geeignete Grenze für das Referenz-Eingangssignal bezüglich Jitter.
• Der Wert von &tau;, der sich in der Praxis verwenden läßt, liegt im Bereich von
• (n - 0,75)T + TA < &tau; < (n - 0,25)T + TA (4)
• Die Grenze des Referenz-Eingangssignales bezüglich Jitter ist maximal, wenn T ein Maximum hat, d.h., T = Ts. Die Ausgestaltung der Schaltung sollte vorzugsweise so vorgenommen werden, daß diese Bedingung erfüllt wird. Allerdings ist die vorliegende Erfindung nicht hierauf beschränkt, und die Design-Parameter lassen sich im Hinblick auf das Ausmaß von Jitter des Referenz-Eingangssignals und der erforderlichen Grenze festlegen.
• Beim dargestellten Ausführungsbeispiel hat die PLL- Schaltung grundlegenden Aufbau. Allerdings kann praktisch jede Form einer PLL-Schaltung für die vorliegende Erfindung eingesetzt werden.
• Der erfindungsgemäße Synchronisiertaktik-Generator enthält die Signalverzögerungsschaltung und das Schieberegister zusätzlich zu der PLL-Schaltung. Deshalb läßt sich selbst dann, wenn das Referenz- Eingangssignal kein Impulssignal fester Frequenz ist, ein Synchronisiertaktsignal gewinnen, soweit das Referenz-Eingangssignal ein Impulssignal ist, dessen Polarität zu der Zeit eines Vielfachen einer vorgeschriebenen natürlichen Periodendauer invertiert ist. Der Synchronisiertaktsignal-Generator ist widerstandsfähig gegenüber Jitter und Rauschen. Es entwickelt sich kein langzeit-synchronfreier Zustand auch dann nicht, wenn eine Demodulation eines langen kontinuierlichen Signals von mehr als einigen tausend Bits erfolgt.
• Wenngleich eine gewisse bevorzugte Ausführungsform dargestellt und beschrieben wurde, sollte verstanden werden, daß viele Anderungen und Modifizierungen möglich sind, ohne vom Schutzumfang der beigefügten Ansprüche abzuweichen.

Claims (3)

1. Synchronisierungstaktsignal -Generator, umfassend:

a) einen Phasenkomparator (3), der ein Referenzsignal und ein Vergleichssignal empfängt, um ein Signal auszugeben, welches repräsentativ ist für die Phasen- oder Frequenzdifferenz zwischen dem Referenzsignal und dem Vergleichssignal;

b) ein Tiefpaßfilter (4) zum Glätten des ihm von dem Phasenkomparator (3) zugeführten Signals; und

c) einen spannungsgesteuerten Oszillator (5) zum Ausgeben eines Schwingungssignals, dessen Schwingungsfrequenz durch eine Ausgangsspannung des Tiefpaßfilters (4) gesteuert wird,

gekennzeichnet durch

d) eine Signalverzögerungsschaltung (1) zum Verzögern eines Referenz-Eingangssignales um eine vorbestimmte Zeit und zum Ausgeben des Referenzsignals, und

e) ein Schieberegister (2), welches das Referenz- Eingangssignal und ein Taktsignal empfängt, bei dem es sich um das Schwingungssignal oder ein Signal handelt, welche durch Frequenzteilung des Schwingungssignals durch eine ganze Zahl erhalten wird, um das Vergleichssignal synchron mit dem Taktsignal aus zugeben, wobei die Anordnung derart ausgebildet ist, daß, wenn als das Referenz-Eingangssignal ein Impulssignal angelegt wird, dessen Polarität zur Zeit eines Vielfachen einer vorbestimmten natürlichen Periodendauer umgekehrt ist, das Taktsignal synchron mit dem Referenz-Eingangssignal erzeugt wird, und das Taktsignal eine Periodendauer hat, die der natürlichen Periodendauer oder der durch eine ganze Zahl geteilten natürlichen Periodendauer gleicht.

2. Synchronisierungstaktsignal-Generator nach Anspruch 1, bei dem die Signalverzögerungsschaltung (1) eine Verzögerungszeit im Bereich von:

(n - 0,75)T + TA < &tau; < (n - 0,25)T + TA (4)

aufweist, wobei T eine Periodendauer des an das Schieberegister (2) angelegten Taktsignals, (TA) eine Ansprechverzögerungszeit des von dem Schieberegister (2) ausgegebenen Signals bezüglich einer als ein Takt des Taktsignals dienenden Vorderflanke oder Rückflanke ausgegebenen Signals und n die Bit- Verschiebungszahl des Schieberegisters ist.

3. Synchronisiertaktsignal-Generator nach Anspruch 1 oder 2, gekennzeichnet durch einen Teiler (6) für die Frequenzteilung des Schwingungssignals, welcher zwischen den spannungsgesteuerten Oszillator (5) und das Schieberegister (2) geschaltet ist.