DE68912348T2 - Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal. - Google Patents

Description

• Die Erfindung betrifft ein Verfahren zur Einstellung der Phase eines Taktgenerators in bezug auf ein Datensignal. Speziell betrifft die Erfindung eine Phasen- und Freguenzeinstellung eines Taktgebers oder Taktgenerators, dessen Frequenz niedriger liegt als diejenige des Datensignals.
• Zur Vermeidung einer externen Synchronisation beim Demultiplexen von seriellen Datensignalen ist es wünschenswert, ein Taktsignal auf der Grundlage des ankommenden Datenstroms zu regenerieren. In diesem Zusammenhang ist es erforderlich, die Möglichkeit zu haben, die Frequenz und die Phase des regenerierten Taktes auf das Datensignal zu beziehen. Dies wirft jedoch einige Probleme auf, wenn das Bit-Muster in dem Datensignal sehr unregelmaßig ist.
• Es ist z.B. aus Engel Roza: Analyse von phasenstarren Zeitsteuer-Extraktionsschaltungen für Impulskode-Übertragungs in IEEE Transactions on Communications, COM-22, Nr. 9, Seite 1236, September 1974, bekannt, ein Taktsignal mit Hilfe einer analogen Verarbeitung des ankommenden Datensignals zu regenerieren. Diese analoge Verarbeitung besteht aus einer nicht-linearen Signalverarbeitung mit einer nachfolgenden Filterung. Das Verfahren ist mit dem Nachteil behaftet, daß eine exakte Phasenbeziehung zu den Daten verlorengeht. Darüber hinaus ist die Bemessung und Auslegung solch einer analogen Schaltungsanordnung sehr komplex, so daß diese Lösung durch den Verlust an Flexibilität unvollkommen ist.
• Aus der EP-A-0 270 236 ist es bekannt, den Oszillator einer phasenstarren Schleife dadurch zu regeln, indem die Phasendifferenz zwischen dem Taktsignal und dem Datensignal detektiert wird und ein Phaseneinstellsignal für das Taktsignal erzeugt wird
• Ferner wird beim Demultiplexen eines Datensignals mit Blick darauf, eine Betriebsfrequenz so hoch wie möglich für den Demultiplexer zu erhalten, der Ausrüstung bzw. Anordnung der taktgesteuerten Elemente Aufmerksamkeit geschenkt, da es gewöhnlich diese Elemente sind, welche die Rate oder Folge beschränken. Es wird daher vorgezogen, daß die taktgesteuerten Elemente auf einer niedrigeren Taktfrequenz als der Datenstrom arbeiten. Dies kann mit Hilfe einer Schaltung realisiert werden, die für sich bekannt ist und in Fig. 1 gezeigt ist, wobei die ersten Speicherelemente in dem Demultiplexer mit einem differentielien Taktsignal getaktet werden, dessen Frequenz halb so groß ist wie die Frequenz des Datensignals. Die zwei ersten Speicherelemente werden mit der positiven Taktphase und der negativen Taktphase jeweils getriggert, so daß zwei aufeinanderfolgende Datenbits in ihre jeweiligen Speicherelemente getaktet bzw. eingelesen werden. Da die Umwandlungsrate des Demultiplexers im Prinzip durch die Arbeitsgeschwindigkeit der Speicherelemente begrenzt ist, verdoppelt diese Ausführungsform in der Realitat die maximal erzielbare Rate oder Geschwindigkeit gegenüber dem herkömmlichen Verfahren, bei dem die volle Taktfrequenz regeneriert wird. Dieses parallele Demultiplexen kann darüber hinaus so erweitert werden, daß es z.B. vier Eingangsspeicherelemente umfaßte welche durch Taktsignale mit einer Frequenz getriggert werden, die ein Viertel der Datenfrequenz beträgt, wobei die jeweiligen Taktsignale wechselseitig um 90º in der Phase verschoben sind.
• Es ist aus der EP 0 027 289 bekannt, einen Phasenvergleich zwischen einem Datensignal und einem Taktsignal durchzuführen, dessen Frequenz halb so groß ist wie die Frequenz des Datensignals. Diese bekannte Schaltung ist jedoch ungeeignet, da eine Differenzierung und Gleichrichtung des Datensignals ausgeführt wird vor dem Phasenvergleich, was zu einer Unsicherheit hinsichtlich der Phase zwischen dem regenerierten Takt und dem Datensignal führt. Darüber hinaus umfaßt die Schaltung Verzögerungselemente, die dazu dienen, das Signal zu verzögern, welches einer Phasendrehung von 90º entspricht, was es entweder erforderlich macht, ein Taktsignal zu verwenden, dessen Frequenz doppelt so groß ist wie die Frequenz des Datensignals oder eine passive Verzögerung zu verwenden. Der Nachteil eines Taktsignals mit einer hohen Frequenz, wie dies zuvor dargelegt wurde, und die Verwendung einer passiven Verzögerung bringt es mit sich, daß die Schaltung datenfrequenzabhängig wird.
• Es ist Aufgabe der Erfindung, ein digitales Verfahren zur Einstellung der Phasendifferenz einer regenerierten Taktfrequenz in bezug auf ein Datensignal zu schaffen. Es ist wünschenswert, ein Verfahren vorzusehen, durch welches erreicht wird, daß die Phase des Taktsignals direkt auf das Datensignal bezogen ist und wobei die Frequenz des regenerierten Taktsignals in bevorzugter Weise die Hälfte der Frequenz des Datensignals beträgt.
• Diese Aufgabe wird gemäß der Lehre im Anspruch 1 dadurch gelöst, indem ein Hilfssignal durch Vergleichen des Datensignals und des Taktsignals erzeugt wird, wobei das Hilfssignal eine nicht einheitliche Wiedergabe der Phasendifferenz zwischen dem Datensignal und dem Taktsignal entsprechend den verschiedenen Datenbitfolgen vorsieht, und indem die verschiedenen Datenbitfolgen detektiert werden und mit dem Hilfssignal kombiniert oder verbunden werden, um dadurch ein Phaseneinstellsignal mit einer einheitlichen Wiedergabe entsprechend den verschiedenen Datenbildfolgen vorzusehen. Dadurch kann ein digitales Phaseneinstellsignal vorgesehen werden, dessen Mittelwert aus einem Ausdruck bzw. einer Kenngröße der Phasendifferenz zwischen dem Datensignal und dem Taktsignal besteht, so daß es direkt für die Einstellung eines spannungsgesteuerten Oszillators verwendet werden kann.
• Wenn das im Anspruch 2 erwähnte Bezugssignal mit dem Phaseneinstellsignal verbunden oder kombiniert wird, kann ein verbessertes Phaseneinstellsignal erhalten werden, welches direkt proportional zur Phasenabweichung von der idealen Phase ist, und zwar ungeachtet der Frequenz der Verschiebungen zwischen den Datenbitfolgen.
• Die Ansprüche 3 und 4 definieren spezifische Ausführungsformen des in den Ansprüchen 1 und 2 beschriebenen Verfahrens.
• Anspruch 5 definiert eine vorteilhafte Generierung des Bezugssignals, wenn die Taktfrequenz die Hälfte der Datenbitfrequenz beträgt.
• Anspruch 6 definiert entsprechend ein allgemeines Verfahren der Erzeugung eines Bezugssignals, wenn die Frequenz des Datensignals ein Vielfaches von zweimal der Frequenz des Taktsignals beträgt, wobei das genannte Bezugssignal dadurch erzeugt wird, indem ein erstes Signal, welches proportional der Phaseninformation in dem Phaseneinstellsignal ist, und ein zweites Signal kombiniert werden, welches aus Beiträgen aus den Datenbits zusammengesetzt ist, die ankommen, während das Taktsignal einen konstanten logischen Wert hat.
• Anspruch 7 definiert eine zusätzliche Verwendung des Bezugssignals in einer Schaltung, bei der die Frequenz des Taktgenerators mit Hilfe eines Phaseneinstellsignals in einer phasenstarren Schleife gesteuert oder geregelt wird. Dieses weitere Merkmal bringt es mit sich, daß das Verfahren eine sehr stabile Einstellung des regenerierten Taktes ermöglicht bzw. vorsieht.
• Einige bevorzugte Ausführungsformen der Erfindung werden im folgenden mehr im einzelnen unter Hinweis auf die Zeichnung erläutert, in welcher:
• Fig. 1 das Prinzip eines Demultiplexers zeigt, der arbeitet, wenn eine maximale Taktfrequenz, die halb so groß ist wie die Frequenz des Datensignals, verwendet wird;
• Fig. 2A das Hilfssignal zeigt, wenn die Phasendifferenz zwischen Daten und Takt ideal ist;
• Fig. 2B das Hilfssignal zeigt, wenn die Phasendifferenz zwischen Daten und Takt kritisch ist;
• Fig. 3 ein Zeitsteuerdiagramm zeigt für die Generierung des Hilfssignals, der Detektierung von Datenbitfolgen und der Generierung des Phaseneinstellsignals und des Bezugssignals;
• Fig. 4 eine bevorzugte Ausführungsform der logischen Schaltung zeigt, um die Erfindung zu realisieren, wenn die Taktfrequenz halb so groß ist wie die Frequenz des Datensignals;
• Fig. 5 ein Zeitdiagramm einer Ausführungsform der Erfindung zeigt, bei der die Taktfrequenz ein Viertel der Frequenz des Datensignals beträgt;
• Fig. 6 eine Schaltungsanordnung der Erfindung zeigt, um eine Taktfrequenz zu verwenden, die ein Viertel der Frequenz des Datensignals beträgt; und
• Fig. 7 eine allgemeine Schaltung nach der Erfindung zeigt.
• Fig. 1 zeigt einen parallelen Demultiplexer eines Typs, der für sich bekannt ist, bei dem die Erfindung mit Vorteil angewendet werden kann. Ein Datensignal mit der Frequenz F wird am Eingang 10 empfangen und wird in zwei Speicherelemente 12 und 13 eingetaktet bzw. eingelesen, die jeweils durch die positive oder die negative Taktphase 14 oder 15 eines differentiellen Taktsignals getriggert werden, dessen Frequenz gleich ist F/2. Dies bringt es mit sich, daß zwei aufeinanderfolgende Datenbits in ein jeweiliges Speicherelement eingelesen bzw. taktmäßig eingelesen werden. Das nachfolgende Netzwerk der Speicherelemente 16, welche jeweils durch die positiv verlaufende oder die negativ verlaufende Taktflanke 14 oder 15 oder durch eine der Phasen 21-24 in einem Taktsignal mit der Frequenz F/4 getriggert werden, bei welchen die einzelnen Phasen wechselseitig um 90º verschoben werden, ist für eine gleichzeitige Zugriffsmöglichkeit zu einer Vielzahl von Bits Q1, Q1, Q2, Q3 an den Ausgängen 17, 18, 19 und 20 ausgebildet, wobei diese in vier Datenbitperioden zugegriffen werden können. Die Erfindung konzentriert sich auf den Phasendetektor 25 der Schaltung, bei den die Phase zwischen dem Datensignal und dem differentiellen Taktsignal detektiert wird, wie dies ausführlicher im folgenden erläutert werden soll. Die Ausgangssignale 54 und 55 aus dieser Schaltung werden über einen Differenzverstärker 5 verwendet, um einen spannungsgesteuerten Oszillator 28 einzustellen, der das Differenztaktsignal 14 und 15 erzeugt. Der Differenzverstärker 5 umfaßt Tiefpaßfilter an beiden Eingängen, wodurch die Signale gemittelt werden.
• Fig. 2A zeigt ein Zeitsteuerdiagramm, bei dem die Frequenz des Taktsignals halb so groß ist wie die Frequenz des Datensignals und wobei die Phase zwischen den Datensignalen 30 und dem Differenztaktsignal 31 ideal ist, d.h. es treten Verschiebungen in dem Taktsignal zeitweise bei der Hälfte zwischen den Verschiebungen in den Datensignalen auf. Ein Hilfssignal 32 wird mit Hilfe einer EXOP-Funktion zwischen dem Datensignal und dem Takt erzeugt. Es läßt sich aus dem einheitlichen Bitmuster in dem Datensignal erkennen, daß der Mittelwert des Hilfssignals gleich ist 1/2, also nach der Zeit bzw. Zeitpunkt 33 liegt, wo die Datenbitfolge eine Verschiebung erfährt.
• Fig. 28 zeigt, auf welche Weise das Hilfssignal beeinflußt wird, wenn die Phasendifferenz nicht ideal ist. Wenn die erste Datenbitfolge vorhanden ist, liegt der Mittelwert des Hilfssignals 42 höher bzw. ist größer als eine ideale Phasendifferenz, während der Mittelwert bei der anderen Datenbitfolge kleiner ist
• In Perioden mit der gleichen Datenbitfolge stellt das Hilfssignal 42 somit einen Ausdruck hinsichtlich der Phasendifferenz dar, jedoch ist diese Darstellung in den zwei Datenbitfolgen wechselseitig bzw. gegenseitig invertiert. Es werden daher die Datenbitfolgen detektiert, die in Kombination mit dem Hilfssignal dazu verwendet werden können, ein unzweideutiges bzw. eindeutiges Phaseneinstellsignal zu erzeugen.
• Fig. 3 zeigt ein Zeitsteuerdiagramm der Erfindung, bei dem die Verschiebungen zwischen den Datenbitfolgen enger sind und bei dem die Phasendifferenz ideal ist. Die Signalfolge 53 zeigt, welche Datenbitfolge zu einem gegebenen Zeitpunkt empfangen wird. Eine Datenbitfolge ist dadurch gekennzeichnet, daß die Datenbits niedrig liegen bei einer ansteigenden Taktflanke und hoch liegen bei einer abfallenden Taktflanke, während die andere Datenbitfolge dadurch gekennzeichnet ist, daß die Datenbits an einer ansteigenden Taktflanke hoch liegen und bei einer abfallenden Taktflanke niedrig liegen. Das Phaseneinstellsignal 54 wird dadurch erzeugt, indem das Hilfssignal 52 invertiert wird, wenn die erste Datenbitfolge vorhanden ist, während diese dann nicht invertiert wird, wenn die zweite Datenbitfolge vorhanden ist. Der Mittelwert des Phaseneinstellsignals 54 ist proportional zur Phasendifferenz zwischen dem Datensignal 50 und dem Taktsignal 51, ist jedoch auch, wie noch hervorgehen wird, proportional zu (1- H), wobei H die Frequenz der Verschiebungen zwischen den Datenbitfolgen ist.
• Es wird demzufolge ein Bezugssignal 55 erzeugt dessen Mittelwert proportional zu dem Mittelwert des Phaseneinstellsignals 54 im Falle einer idealen Phase ist. Wenn dieses Bezugssignal 55 mit einem Phaseneinstellsignal 54 verbunden oder kombiniert wird, so besteht das Ergebnis aus einem Differenzsignal, welches eine unzweideutige bzw. eindeutige Aussage der Phasenverschiebung von der idealen Phase ist. Das tatsächliche Bezugssignal 55 wird dann erzeugt, wenn erkannt wird, daß eine Verschiebung in der Datenbitfolge insoweit erkannt werden kann, daß zwei aufeinanderfolgende Datenbits den gleichen logischen Wert haben und daß Verschiebungen in der Datenbitfolge zu einen Informationsverlust hinsichtlich des Phaseneinstellsignals 54 führt. Das Bezugssignal wird daher dadurch erzeugt, daß das Signal einen logischen Wert für eine vorbestimmte Periode annimmt, die kleiner ist als oder gleich ist der Dauer eines Datenbits, wenn zwei aufeinanderfolgende Datenbits den gleichen logischen Wert haben, und einen anderen logischen Wert für den Rest der Zeit annimmt. Der Mittelwert des Bezugssignals ist somit proportional zu (1-H), wobei H die Frequenz der Verschiebungen zwischen den Datenbitfolgen ist.
• Fig. 4 zeigt eine bevorzugte Ausführungsform der Erfindung. Das Hilfssignal 52 wird mit Hilfe eines EXOR-Gatters 60 durch eine EXOR-Funktion zwischen dem Datensignal 50 und dem Taktsignal 51 erzeugt. Die Datenbitfolgen werden mit Hilfe von UND-Gattern 61 und 62 kombiniert mit einen NOR-Gatter 63 detektiert. Das UND-Gatter 62 detektiert, wann die negative Taktphase 15 ein niedriges Datenbit in das Speicherelement 12 triggert und das UND-Gatter 61 detektiert, wann die positiv verlaufende Taktphase 14 ein hohes Datenbit in das Speicherelement 13 triggert bzw. einliest. Diese zwei Zustände führen dazu, daß die zweite Datenbitfolge vorhanden ist, wobei eine NOR-Funktion (weder-noch- Funktion) (ausgeführt in dem NOR-Gatter 63) ein Signal erzeugt, welches hoch liegt, wenn die erste Datenbitfolge vorhanden ist, und niedrig liegt wenn fiie zweite Datenbitfolge vorhanden ist (ein Signal entsprechend der Folge 53 in Fig. 3) Das Phaseneinstellsignal 54 wird durch eine EXOR-Funktion (ausgeführt in < dem EXOR-Gatter 64) zwischen dem Folgesignal 53 aus dem Gatter 63 und jem Hilfssignal 52 aus dem Gatter 60 erzeugt. Das Bezugssignal 55 wird durch eine EXOR-Funktion (ausgeführt in dem EXOR-Gatter 65) zwischen den Ausgangssignalen aus den Speicherelementen 26 und 27, U26 und U27, erzeugt, wobei die Ausgangssignale zwei aufeinanderfolgende Datenbits wiedergeben. Das Bezugssignal wird daher hoch, wenn sich aufeinanderfolgende Datenbits unterscheiden, was dem entspricht, daß zwei Datenbits zu der gleichen Datenbitfolge gehören. Im Falle von Verschiebungen in der Datenbitfolge sind zwei aufeinanderfolgende Datenbits einheitlich, was dann zu einem niedrigen Wert an dem Bezugssignal 55 für eine halbe Taktperiode bei der Frequenz F/2 führt. Das Bezugssignal 55 wird mit Hilfe eines Spannungsteilers 4 normiert, so daß die Amplitude mit dem Phaseneinstellsignal 54 zusammenpaßt bzw. übereinstimmt, bevor diese Signale über den Differenzverstärker 5 dazu verwendet werden, einen zwelphasigen spannungsgesteuerten Oszillator zu steuern. Wenn die Amplitude der Ausgangsspannung für die logischen Gatter einheitlich ist, muß das Signal 87 durch zwei in dem Spannungsteiler 4 geteilt werden.
• Fig. 5 zeigt ein Zeitsteuerdiagramm, welches eine Ausführungsform der Erfindung veranschaulicht, die in einer Schaltung ausgeführt werden kann, bei der es wünschenswert ist, ein Phasensignal in der Phase einzustellen, dessen Frequenz ein Viertel der Frequenz des Datensignals beträgt. Wie zuvor wird das Hilfssignal durch eine EXOR-Funktion zwischen einer Phase eines Taktsignals mit einer Frequenz F/4 und dem ankommenden Datensignal mit einer Frequenz F erzeugt. Die Datenbitfolgen werden in bezug auf die gleichen Kriterien, wie zuvor angegeben, detektiert, d.h in Abhängigkeit von dem logischen Pegel oder Wert des Datenbits, welches am Eingang wiedergegeben wird, wenn eine Verschiebung in den Taktsignal stattfindet. Da die Taktfrequenz gleich F/4 ist, ist es nur jedes weitere Datenbit 87, welches im folgenden als Detektionsbit bezeichnet werden soll, welches hinsichtlich der Phaseninformation einen Beitrag leistet und welches zu der Entscheidung führt, welche Datenbitfolgen detektiert werden. Die Folge 83 wird mit dem Hilfssignal 82 wie zuvor kombiniert, und zwar derart, daß das Hilfssignal in Abhängigkeit von der tatsächlichen Datenbitfolge invertiert wird. Dadurch wird ein Phaseneinstellsignal 84 vorgesehen, welches zusätzlich zu der nicht zweideutigen bzw. eindeutigen Phaseninformation 90 auch eine irrelevante Information 91 enthält, die ihre Ursprung in den Datenbits hat, die nicht zum Detektieren der Datenbitfolge verwendet werden. In der Periode der irrelevanten Information 91 nimmt das Phaseneinstellsignal einen logischen hohen Wert an, wenn das Datenbit, welches einem Detektlonsbit 87 folgt, einen logischen Wert hat, der unterschiedlich ist gegenüber dem logischen Wert des infrage stehenden Detektionsbits. Demzufolge nimmt das Phaseneinstellsignal einen logischen niedrigen Wert an, wenn das Datenbit, welches auf ein Detektionsbit 87 folgt, einen logischen Wert hat, der dem logischen Wert des infragestehende Detektionsbits entspricht. Die Dauer der irrelevanten Information ist gleich der Dauer eines Datenbits.
• Ähnlich wie bei der Beschreibung von Fig. 3 wird ein Bezugssignal erzeugt, dessen Mittelwert proportional ist zu dem Mittelwert des Phaseneinstellsignals im Falle der idealen Phase. Dieses Bezugssignal besteht aus der Summe von zwei Beiträgen. Der erste Beitrag 85 ist proportional zu (1-H), wobei H die Frequenz der Verschiebungen zwischen den Datenbitfolgen ist. Der Mittelwert des zweiten Beitrags 86 ist proportional zu dem Mittelwert der irrelevanten Information 91, die auch in dem Phaseneinstellsignal 84 enthalten ist. Dies führt dazu, daß der Mittelwert des Bezugssignals proportional ist zu dem Mittelwert des Phaseneinstellsignals im Falle der idealen Phasendifferenz, unabhängig von der Datenbitfolge und dem Wert von Nicht-Detektionsbits.
• Fig. 6 zeigt eine bevorzugte Ausführungsform einer Schaltung für eine Phaseneinstellung eines Taktsignals, dessen Frequenz ein Viertel der Frequenz eines Datensignals beträgt. Die Erzeugung des Hilfssignals 82, des Folgesignals 83 und des Phaseneinstellsignals 84 wird mit Hilfe einer Schaltung bewirkt, die derjenigen entspricht, die in Fig. 4 gezeigt ist und diese Signale entsprechen daher den Signalen 52, 53 und 54 in Fig. 4. Die Eingangssignale für diesen Teil der Schaltung sind das ankommende Datensignal DATA, zwei Phasen des Vierphasen-Taktsignals gegenüber CLK und dem NCLK, verschoben um 180º, das Ausgangssignal DBP aus dem Speicherelement, wo das positive Taktsignal CLK ein Detektionsbit taktet, und schließlich dem Ausgangssignal DBN aus dem Speicherelement, wo das negative Taktsignal NCLK ein Detektionsbit taktet.
• Das Bezugssignal 87 wird unter Verwendung der Signale DBP und DBN als auch von vier parallelen Ausgangssignalen DBPU, DBPU+1, DBNU und DBNU+1 aus dem Demultiplexer erzeugt, wobei die genannten Ausgangssignale zur gleichen Zeit zugegriffen werden können und auch für eine ganze Taktperiode zugegriffen werden können. Die Signale DBP und DBN sind auch getrennt für eine gesamte Taktperiode zugreifbar, sind jedoch gegenseitig zeitverschohen, und zwar um eine halbe Taktperiode. Die EXOR-Funktion in dem Gatter 100 zwischen diesen zwei Signalen führt zu einem Signal 85', welches proportional zu der idealen Phaseninformation 85 ist, da das Signal 85' hoch liegt, wenn zwei aufeinanderfolgende Detektionsbits DBP und DBN unterschiedlich sind. Die EXOR-Funktion in dem Gatter 101 zwischen den Signalen DBPU und DBPU+1 führt zu einen Signal 86P', welches proportional ist zu der irrelevanten Information, die auftritt, wenn das Datenbit unmittelbar nach einem Detektionsbit, welches durch das positive Taktsignal CLK getaktet wurde, einen anderen logischen Wert hat als das zugeordnete Detektionsbit. In gleicher Weise führt die EXOR-Funktion in dem Gatter 102 zwischen den Signalen DBNU und DBNU+1 zu einem Signal 86N', welches proportional ist zu der irrelevanten Information, die auftritt, wenn das Datenbit, welches unmittelbar nach einem Detektionsbit folgt, welches durch das negative Taktsignal NCLK getaktet wurde, einen anderen logischen Wert hat als das zugeordnete Detektionsbit. Somit wird durch eine Summenfunktion in dem Summennetzwerk 105 ein Bezugssignal 87 vorgesehen, welches proportional ist zu dem Phaseneinstellsignal 84 im Falle der idealen Phase. Das Signal 87 wird in dem folgenden Spannungsteiler 4 normiert, so daß die Amplitude desselben zu dem Phaseneinstellsignal 84 paßt, bevor diese Signale über den Differenzverstärker 5 dazu verwendet werden, um einen vierphasigen spannungsgesteuerten Oszillator zu steuern. Wenn die Amplitude der Ausgangsspannung für die logischen Gatter einheitlich ist, muß das Signal 87 in dem Spannungsteiler 4 durch vier geteilt werden
• Fig. 7 zeigt eine allgemeine Ausführungsform der Erfindung für die Verwendung in einem parallelen Demultiplexer, wobei die Frequenz des ankommenden Datensignals ein Vielfaches von zweimal der Frequenz des Taktsignals beträgt, d.h.
• Taktfrequenz = Datenfrequenz/N, wobei N = 2, 4, 6, 8 ...
• Das Phaseneinstellsignal 144 wird mit einer Schaltung erzeugt, die der einen entspricht, die zum Erzeugen des Phaseneinstellsignals 84 in Fig. 6 verwendet wird, wobei die Eingangssignale in der gleichen Weise definiert sind. Wie beim Gatter 100 in Fig. 6 wird mit Hilfe der EXOR-Funktion in dem Gatter 110 mit Hilfe von zwei aufeinanderfolgenden Detektionsbits DBP und DBN ein Signal erzeugt, wobei dieses Signal proportional ist der Phaseninformation in dem Phaseneinstellsignal im Falle der idealen Phase. Die anderen EXOR-Gatter 120, 121 ... 122, 130, 131 ... und 132 erzeugen Signale, die durch Summierung in dem Summierungsnetzwerk oder Additionsnetzwerk 140 zu einem Signal führen, welches proportional ist zu der irrelevanten Information. Die einzelnen Signale werden mit Hilfe von zwei Ausgangssignalen des Demultiplexers erzeugt, wobei angenommen ist, daß N-Signale zur gleichen Zeit in einer Taktperiode zugegriffen werden können. Das erste Ausgangssignal DBPU: Auf das Detektionsbit, welches durch das positive Taktsignal getaktet wurde, folgt ein (N/2-1) Nicht-Detektionsbit, D8PU+1, DBPU+2 ... und DDBPU+(N/2-1), wobei DBPU mit den jeweiligen Nicht-Detektionsbits in den EXOR-Gattern 120, 121 ... und 122 verglichen wird, um dadurch für jedes Nicht-Detektionsbit, dessen logischer Wert unterschiedlich ist von dem logischen Wert des zugeordneten Detektionsbits DBPU, ein Signal zu erzeugen, welches der möglichen irrelevanten Information entspricht, die das infragestehende Nicht-Detektionsbit verursacht hat. Es werden demzufolge in den EXOR-Gattern 130, 131 ... und 132 Signale erzeugt proportional zu der irrelevanten Information, die durch die Nicht-Detektionsbits DBNU+1, DBNU+2. und DBNU+(N/2-1) erzeugt wurden, und diese Ausgangssignale werden mit dem zugeordneten Detektionsbit DBNU verglichen. Das summierte Bezugssignal 141 aus dem Summierungsnetzwerk 140 ist somit proportional zu dem Phaseneinstellsignal 144 im Falle der idealen Phasendifferenz und das Bezugssignal 141 ist in dem Spannungsteiler 4 hinsichtlich des Phaseneinstellsignals 144 normiert. Wenn die Amplitude der Ausgangsspannungen der logischen Gatter einheitlich ist, muß das Bezugssignal 141 in dem Spannungsteiler 4 durch N geteilt werden. Das normierte Bezugssignal aus dem Spannungsteiler wird mit dem Phaseneinstellsignal in dem Differenzverstärker 5 kombiniert und wird dazu verwendet, um einen N-Phasen spannungsgesteuerten Oszillator 145 zu steuern.

Claims (7)

1. Verfahren zum Einstellen der Phase eines Taktgenerators in bezug auf die Phase eines Datensignals mit Hilfe einer phasenstarren Schleife, dadurch gekennzeichnet, daß ein Hilfssignal durch Vergleichen des Datensignals mit dem Taktsignal erzeugt wird, wobei das Hilfssignal eine nicht einheitliche Wiedergabe der Phasendifferenz zwischen dem Datensignal und dem Taktsignal entsprechend verschiedenen Datenbildfolgen darstellt, wobei eine erste Datenbildfolge dadurch gekennzeichnet ist, daß Datenbits an einer ansteigenden Taktflanke niedrig sind und an einer abfallenden Taktflanke hoch liegen, während eine andere Datenbitfolge dadurch gekennzeichnet ist, daß Datenbits an einer ansteigenden Taktflanke hoch liegen und an einer abfallenden Taktflanke niedrig sind, und wonach ferner die verschiedenen Datenbitfolgen detektiert werden und eine Signal-"Folge" (53, 83), welche die aktuelle Datenbitfolge anzeigt, mit dem Hilfssignal verbunden oder kombiniert wird, um dadurch ein Phaseneinstellsignal mit einer einheitlichen Wiedergabe der Phasendifferenz zwischen dem Datensignal und dem Taktsignal zu erzeugen, welche den verschiedenen Datenbitfolgen entspricht und einen Mittelwert hat, der von der Phasendifferenz zwischen dem Taktsignal und dem Datensignal abhängig ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Phaseneinstellsignal mit einem Bezugssignal kombiniert bzw. verbunden wird, welches den Mittelwert des Phaseneinstellsignals entsprechend einem idealen Phasenzustand wiedergibt.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Hilfssignal durch eine Exklusiv-oder-Operation zwischen dem Datensignal und dem Taktsignal erzeugt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, daß das Einstellsignal durch Invertieren des Hilfssignals erzeugt wird, wenn die erste Datenbitfolge vorhanden ist, während das Signal nicht invertiert wird, wenn die zweite Datenbitfolge vorhanden ist.

5. Verfahren nach einem der Ansprüche 2 bis 4, wonach die Taktfrequenz die Hälfte der Datenbitfrequenz beträgt, dadurch gekennzeichnet, daß das Bezugssignal derart erzeugt wird, daß das Signal einen logischen Wert in einer vorbestimmten Periode annimmt, die kleiner ist als oder gleich ist der Dauer von einem Datenbit, wenn zwei aufeinanderfolgende Datenbits einen einheitlichen logischen Wert haben und einen anderen logischen Wert für den Rest der Zeit annimmt.

6. Verfahren nach einem der Ansprüche 2 bis 4, wonach die Frequenz des Datensignals ein Vielfaches von zwei (N) mal der Frequenz des Taktsignals heträgt, wobei Datenbits, die ankommen während das Taktsignal seinen logischen Wert ändert, im folgenden Detektionsbit genannt werden, und wobei N/2-1 Datenbits, die zwischen zwei aufeinanderfolgenden Detektionsbits ankommen, hierbei als ein Paket van Nicht-Detektionsbits bezeichnet werden, die dem unmittelbar vorhergehenden Detektionsbits zugeordnet sind, dadurch gekennzeichnet, daß beim Erzeugen des Bezugssignals die folgenden Signale kombiniert oder verbunden werden:

ein erstes Signal, welches einen ersten logischen Wert in einer vorbestimmten Periode annimmt, die kleiner ist als oder gleich ist der Dauer einer halben Taktperiode, wenn die zwei als letzte ankommenden Detektionsbits einen unterschiedlichen logischen Wert haben und welches einen zweiten logischen Wert für den Rest der Zeit annimmt, und

ein zweites Signal, welches für eine vorbestimmte Periode kleiner ist ais oder gleich ist einer gesamten Taktperiode und einen Wert annimmt, der proportional ist zu einer Vielzahl von Nicht-Detektionsbits in der vorbestimmten Periode, wobei die Nicht-Detektionsbits einen logischen Wert haben, der unterschiedlich ist gegenüber dem logischen Wert des dem Paket zugeordneten Detektionsbits.

7. Verfahren nach einem der Ansprüche 2 bis 5, wonach die Taktfrequenz die Hälfte der Datenbitfrequenz beträgt und wobei die Frequenz des Taktgenerators mit Hilfe des Einstellsignals in einer phasenstarren Schleife gesteuert oder geregelt wird, dadurch gekennzeichnet, daß das Bezugssignal zur Einstellung der Schleifenverstärkung in der phasenstarren Schleife verwendet wird.