DE69429146T2 - DRAM-Zellenstruktur mit Grabenkondensator - Google Patents
DRAM-Zellenstruktur mit GrabenkondensatorInfo
- Publication number
- DE69429146T2 DE69429146T2 DE69429146T DE69429146T DE69429146T2 DE 69429146 T2 DE69429146 T2 DE 69429146T2 DE 69429146 T DE69429146 T DE 69429146T DE 69429146 T DE69429146 T DE 69429146T DE 69429146 T2 DE69429146 T2 DE 69429146T2
- Authority
- DE
- Germany
- Prior art keywords
- trench
- film
- conductive layer
- conductive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Diese Erfindung betrifft eine Halbleitervorrichtung, und zwar insbesondere eine Graben-Kondensatorstruktur eines DRAM (dynamischen Direktzugriffsspeichers), und auch ein Verfahren zum Herstellen der Struktur.
- Ein Beispiel eines DRAM mit einem Kabelplattentyp-Graben- Kondensator ist aus "Half-Vcc Sheath-Plate Capacitor DRAM Cell with Self-Aligned Buried Plate Wiring", veröffentlicht in IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 35, NO. 8, August 1988 und geschrieben von Toru KAGA, Yoshifumi KAWAMOTO, Hideo SUNAMI, Tohachi MAKINO, Nagatoshi OHKI und Kiyoo ITOH bekannt.
- Es wird auch Bezug genommen auf EP-A-0 287 056, EP-A- 2 009 166 und EP-A-0 234 891.
- Fig. 1 ist eine Querschnittsansicht, die einen herkömmlichen Kabelplattentyp-Graben-Kondensator zeigt. Wie es in Fig. 1 gezeigt ist, ist ein Graben in einem Halbleitersubstrat 21 in Kontakt mit einem Feldoxidfilm 1 ausgebildet. Ein Bereich, der einen Graben-Innenwand-Oxidfilm 4, einen Siliziumoxid/Siliziumnitrid-(SiO&sub2;/SiN)-Film 10, einen Polysiliziumfilm 14, eine Diffusionsschicht 16 und einen Teil des Substrats 21 enthält, dient als Gate-Steuerdiode. Wenn ein Potential an den Polysiliziumfilm 14 (oder an einen Polysiliziumfilm 11, der in einem tiefen Teil des Grabens ausgebildet ist) angelegt worden ist, wächst eine Abreicherungsschicht bzw. Verarmungsschicht in der Nähe eines peripheren Teils des Graben-Innenwand-Oxidfilms 4, um dadurch eine Inversionsschicht auszubilden, so daß sie sich von der Diffusionsschicht 16 entlang der äußeren Peripherie des Grabens erstreckt. Als Ergebnis erhöht sich die Menge eines Übergangs-Leckstroms zwischen dem Substrat 21 und der Diffusionsschicht 16, die den Polysiliziumfilm 14 kontaktiert.
- Zum Reduzieren des Einflusses des an die Polysiliziumfilme 11 und 14 angelegten Potentials ist es nötig, den Oxidfilm 4 dick zu machen. Jedoch reduziert ein Erhöhen der Dicke des Oxidfilms 4 unvermeidbar den Bereich eines Kondensator- Isolierfilms und somit die Kapazität des Graben-Kondensators.
- Bei der herkömmlichen Struktur erhöht das an den in den Graben gefüllten Polysiliziumfilm angelegte Potential den Übergangs-Leckstrom zwischen dem Substrat und der Diffusionsschicht, die den Polysiliziumfilm kontaktiert. Um dies zu vermeiden, ist es nötig, die Kapazität des Kondensators bis zu einem gewissen Ausmaß zu reduzieren. Tatsächlich wird jedoch die Kapazität sehr stark reduziert, da ein Erhöhen bezüglich eines Übergangs-Leckstroms durch ein Erhöhen der Dicke des Graben-Innenwand-Oxidfilms verhindert wird.
- Es ist die Aufgabe der Erfindung, ein Verfahren zum Herstellen einer äußerst zuverlässigen Halbleitervorrichtung mit einer ausreichenden Graben-Kondensatorkapazität und einem geringen Übergangs-Leckstrom zu schaffen.
- Diese Aufgabe wird durch ein Verfahren erreicht, wie es im Anspruch 1 definiert ist.
- Bei der Erfindung ist der Teil der Isolierschicht, der sich vom oberen Randteil der ersten Kondensatorelektrode zum leitenden Bereich erstreckt und in welchem ein Übergangs- Leckstrom auf einfache Weise auftreten kann, dick ausgebildet, so daß er vom Graben aus nach innen vorsteht, um dadurch bei diesem Teil eine kontinuierliche Ausbildung einer Inversionsschicht zu unterbrechen, die sich entlang der Ausbildung des Grabens erstreckt.
- Diese Erfindung kann vollständiger aus der vorliegenden detaillierten Beschreibung in Zusammenhang mit den beigefügten Zeichnungen verstanden werden, wobei:
- Fig. 1 eine Querschnittsansicht ist, die einen herkömmlichen Kabelplattentyp-Graben-Kondensator zeigt;
- Fig. 2 eine Querschnittansicht ist, die einen Graben- Kondensator zeigt, der bei einem DRAM verwendet wird, gemäß einem ersten Ausführungsbeispiel der Erfindung;
- Fig. 3-6 Ansichten sind, die nützlich beim Erklären wesentlicher Schritte eines Verfahrens zum Ausbilden der in Fig. 2 gezeigten Struktur sind;
- Fig. 7 eine Querschnittsansicht ist, die einen Graben- Kondensator zeigt, der bei einem DRAM verwendet wird, gemäß einem zweiten Ausführungsbeispiel der Erfindung;
- Fig. 8-10 Ansichten sind, die nützlich beim Erklären wesentlicher Schritte eines Verfahrens zum Ausbilden der in Fig. 7 gezeigten Struktur sind;
- Fig. 11 eine Querschnittsansicht ist, die einen Schritt zum Erhalten einer in Fig. 12 gezeigten Struktur zeig;
- Fig. 12 eine Querschnittsansicht ist, die einen wesentlichen Teil eines Kabelplattentyp-Graben- Kondensators zeigt, der bei einem DRAM verwendet wird, der kein Teil der Erfindung ist;
- Fig. 13 eine Querschnittsansicht ist, die einen Schritt zum Erhalten einer in Fig. 14 gezeigten Struktur zeigt;
- Fig. 14 eine Querschnittsansicht ist, die einen wesentlichen Teil eines Kabelplattentyp-Graben- Kondensators, der bei einem DRAM verwendet wird, gemäß einem vierten Ausführungsbeispiel der Erfindung;
- Fig. 15 eine Querschnittsansicht ist, die eine erste Struktur des Substrats eines Kabelplattentyp- Graben-Kondensators eines DRAM zeigt, gemäß dem DRAM der Fig. 2, aber spezifischer als derselbe;
- Fig. 16 eine Querschnittsansicht ist, die eine erste Struktur des Substrats eines Kabelplattentyp- Graben-Kondensators eines DRAM entsprechend dem DRAM der Fig. 7 zeigt, aber spezifischer als derselbe;
- Fig. 17 eine Querschnittsansicht ist, die eine zweite Struktur des Substrats des Kabelplattentyp- Graben-Kondensators eines DRAM gemäß dem DRAM der Fig. 2 zeigt, aber spezifischer als derselbe; und
- Fig. 18 eine Querschnittsansicht ist, die eine zweite Struktur des Substrats eines Kabelplattentyp- Graben-Kondensators eines DRAM gemäß dem DRAM der Fig. 7 zeigt, aber spezifischer als derselbe.
- Fig. 2 ist eine Querschnittsansicht, die einen Graben- Kondensator zeigt, der bei einem DRAM verwendet wird, gemäß einem ersten Ausführungsbeispiel der Erfindung. Wie es in Fig. 2 gezeigt ist, sind die Source/Drain-Bereiche 18 eines Speicherzellentransistors (MOS-Transistors) in der p-Typ- Oberfläche eines Monokristall-Silizium-Halbleitersubstrats 21 ausgebildet. Ein Bezugszeichen 17 bezeichnet die Gateelektrode des Transistors. Ein Graben 22 ist in einem Teil des Substrats 21 benachbart zu einem der Source/Drain- Bereiche 18 ausgebildet. Ein Polysiliziumfilm 5 ist in einem inneren peripheren Teil des Grabens 22 ausgebildet. Der Film 5 hat einen oberen Randteil, der unterhalb des Source/Drain- Bereichs 18 angeordnet ist, und dient als eine erste Kondensatorelektrode. Ein SiO&sub2;-Film 9 erstreckt sich vom oberen Randteil des Films 5 zum Source/Drain-Bereich 18, so daß er nach innen vorsteht, um dadurch den Durchmesser des Grabens 22 zu reduzieren. Ein SiO&sub2;-Film 4 mit einer Dicke, die dünner als der Film 9 ist, erstreckt sich davon und bedeckt den inneren Umfang des Grabens 22. Ein SiO&sub2;/SiN-Film 10 bedeckt den Polysiliziumfilm 5 und dient als Kondensator- Isolierfilm. Ein Polysiliziumfilm 11, der als zweite Kondensatorelektrode dient, ist in den Graben 22 eingefüllt, so daß er den SiO&sub2;/SiN-Film 10 und den Drainbereich 18 kontaktiert.
- Die Fig. 3-6 sind Ansichten, die nützlich beim Erklären wesentlicher Schritte eines Verfahrens zum Ausbilden des in Fig. 2 gezeigten Kabelplattentyp-Graben-Kondensators sind. Nimmt man zuerst Bezug auf Fig. 3, wird der Graben 22, der eine Tiefe von 5 um und einen Durchmesser von 0,5 um hat, im p-Typ-Oberflächenbereich des Monokristall-Siliziumsubstrats 21 ausgebildet, das benachbart zum Feldoxidfilm 1 ist, und zwar unter Verwendung eines SiN-Films 3 als Maske. Dann wird der SiO&sub2;-Film 4, der eine Dicke von 20 nm hat; am inneren Umfang des Grabens 22 durch eine Oxidation bei einer hohen Temperatur ausgebildet. Derjenige Teil des SiO&sub2;-Films 4, der am Boden des Grabens ausgebildet wird, wird durch anisotropes Ätzen selektiv geätzt. Darauffolgend werden der Polysiliziumfilm 5 mit einer Dicke von 50 nm, ein SiN-Film 6 mit einer Dicke von 12 nm und ein SiO&sub2;-Film 7 mit einer Dicke von 50 nm in dieser Reihenfolge durch das CVD-Verfahren abgelagert. Der Polysiliziumfilm 5, der als Kondensatorelektrode dient, wird mit Phosphor hoher Dichte dotiert, während oder nachdem der Film 5 ausgebildet wird. Danach wird ein freigelegter Teil des SiO&sub2;-Films 7 durch eine wäßrige Puffer-HF-Lösung unter Verwendung einer Schutzschicht 8 mit einer Dicke von 3 um, die am Boden des Grabens ausgebildet ist, entfernt.
- Dann wird, wie es in Fig. 4 gezeigt ist, die Schutzschicht 8 entfernt, und ein freigelegter Teil des SiN-Films 6 wird durch eine heiße wäßrige H&sub3;PO&sub4;-Lösung unter Verwendung des in Fig. 3 gezeigten SiO&sub2;-Films 7 als Maske entfernt. Darauffolgend wird der SiO&sub2;-Film 7 durch eine wäßrige Puffer- HF-Lösung entfernt. Die resultierende Struktur wird einer thermischen Oxidationsbehandlung bei hoher Temperatur unterzogen, um dadurch einen flachen Teil des Grabens zu oxidieren, der nach einem Entfernen des SiN-Films 6 freigelegt ist, d. h. einen oberen Randteil des Polysiliziumfilms 5. Als Ergebnis wird ein SiO&sub2;-Film 9 mit einer Dicke von 50 nm ausgebildet. Der übrige SiN-Film 6 wird durch die wäßrige heiße H&sub3;PO&sub4;-Lösung entfernt. Der Polysiliziumfilm 5 kann bei dieser Stufe dotiert werden. Dann wird ein SiN-Film (10) mit einer Dicke von 10 nm durch das CVD-Verfahren abgelagert, und ein Oberflächenteil davon wird durch eine Oxidation mit hoher Temperatur oxidiert, um dadurch einen Kondensator-Isolierfilm 10 hoher Qualität auszubilden. Alternativ dazu kann der SiN-Film 6 nach einem Ausbilden des SiO&sub2;-Films 9 nicht entfernt werden und als der Kondensator-Isolierfilm-verwendet-werden. Darauffolgend wird ein Polysiliziumfilm 11 mit einer Dicke von 400 nm im Graben durch das CVD-Verfahren ausgebildet, um dadurch den Graben nahezu vollständig aufzufüllen. Der so ausgebildete Film 11 dient als weitere Kondensatorelektrode. Wie in dem Fall des Polysiliziumfilms 5 wird Phosphor in den Polysiliziumfilm 11 injiziert. Danach wird der Polysiliziumfilm 11 durch isotropes Trockenätzen selektiv rückgeätzt, um vom Boden des Grabens aus eine Dicke von 4 um zu haben. Dann wird ein Oberflächenteil des Polysiliziumfilms 11 durch eine Oxidation hoher Temperatur oxidiert, was einen SiO&sub2;-Film 12 mit einer Dicke von 10 nm ausbildet.
- Dann wird, wie es in Fig. 5 gezeigt ist, ein freigelegter Teil des SiO&sub2;/SiN-Films 10 durch das isotrope Trockenätzen selektiv geätzt. Darauffolgend wird derjenige Oberflächenteil des SiO&sub2;-Films 9, der sich zur oberen Oberfläche des Polysiliziumfilms 11 erstreckt, zusammen mit dem SiO&sub2;-Film 12 durch ein anisotropes Ätzen selektiv entfernt.
- Danach wird, wie es in Fig. 6 gezeigt ist, die resultierende Struktur mit einer Schutzschicht 13 beschichtet, wird eine Öffnung durch eine Lithographietechnik ausgebildet, um einen Teil des Grabens freizulegen, und wird der Seitenwand- Oxidfilm 4 durch die Verwendung der wäßrigen Puffer-HF-Lösung entfernt. Danach wird eine Struktur erhalten, wie sie in Fig. 2 gezeigt ist. Insbesondere wird die Schutzschicht 13 entfernt, wird ein stark dotierter Polysiliziumfilm 14 in den Graben eingefüllt und wird derjenige Teil des Polysiliziumfilms 14, der sich von der Oberfläche aus zum unteren Ende des SiN-Films 3 erstreckt, durch isotropes Trockenätzen entfernt. Dann wird ein Oberflächenteil des Polysiliziumfilms 14 durch thermische Oxidation oxidiert, um dadurch einen SiO&sub2;-Film 15 mit einer Dicke von 30 nm auszubilden. In den Polysiliziumfilm 14 injiziertes Phosphor oder Arsen wird zur Außenseite des Grabens diffundiert, um dadurch eine Diffusionsschicht 16 auszubilden. Darauffolgend wird der SiN-Film 3 durch das isotrope Trockenätzen selektiv geätzt. Danach wird durch eine bekannte Technik eine Speicherzelle des DRAM ausgebildet. Insbesondere wird eine Gateelektrode 17 auf dem SiO&sub2;-Film 15 selektiv ausgebildet und werden Source/Drain-Bereiche 18 ausgebildet, von welchen einer die Diffusionsschicht 16 kontaktiert (Fig. 2).
- Beim oben beschriebenen Ausführungsbeispiel wird der SiO&sub2;- Film 9, der genau unter der Diffusionsschicht 16 angeordnet ist, die den Polysiliziumfilm 14 mit dem Substrat 21 verbindet (anders ausgedrückt der Film 9, der sich vom oberen Randteil des Polysiliziumfilms 5, der als Kondensatorelektrode dient, zur Diffusionsschicht 16 erstreckt), und in welchem ein Übergangsleckstrom auftreten wird, derart ausgebildet, daß er eine Dicke hat, die dicker als der SiO&sub2;-Film 4 ist, der sich zum Boden des Grabens erstreckt. Als Ergebnis ist es schwer, eine Inversionsschicht entlang der Außenseite des Grabens in der Nähe des Films 9 auszubilden. Dies bedeutet, daß der dicke SiO&sub2;-Film 9 verhindert, daß eine Inversionsschicht, die entlang der Außenseite des Grabens ausgebildet ist, durch den Einfluß eines an den Polysiliziumfilm 14 (oder 11) angelegten Potentials mit der Diffusionsschicht 16 verbunden wird. Weiterhin kann deshalb, weil bei dem Ausführungsbeispiel nur der SiO&sub2;-Film 9 dick ausgebildet ist und der wesentliche Bereich des Kondensators, der unter dem Film 9 angeordnet ist, nicht reduziert ist, die Menge des Übergangs-Leckstroms beschränkt werden, ohne die Kapazität des Graben-Kondensators zu reduzieren.
- Fig. 7 ist eine Querschnittsansicht, die einen Kabelplattentyp-Gaben-Kondensator zeigt, der bei einem DRAM verwendet wird, gemäß einem zweiten Ausführungsbeispiel der Erfindung. Wie es in Fig. 7 gezeigt ist, sind Source/Drain- Bereiche 18 für einen Speicherzellentransistor (MOS- Transistor) in der p-Typ-Oberfläche des monokristallinen Silizium-Halbleitersubstrats 21 ausgebildet. Ein Bezugszeichen 19 bezeichnet eine Gateelektrode für den Transistor. Ein Graben 23 ist in demjenigen Teil des Substrats 21 ausgebildet, der benachbart zu einem der Source/Drain-Bereiche 18 angeordnet ist, und ein Polysiliziumfilm 5, der als erste Kondensatorelektrode dient, ist an der inneren Umfangswand und am Boden des Grabens 23 ausgebildet, so daß ein oberer Randteil davon unter dem Source/Drain-Bereich 18 angeordnet ist. Ein dicker SiO&sub2;-Film 9 steht von der peripheren Wand des Grabens nach innen vor, so daß er den Durchmesser des Grabens 23 in einem Bereich verkleinert, der vom oberen Randteil des Polysiliziumfilms 5 zum Source/Drain-Bereich 18 reicht. Ein Bezugszeichen 27 bezeichnet eine Diffusionsschicht, die um den Graben 23 ausgebildet ist, und zwar als Ergebnis einer Diffusion einer Störstelle, die in den Polysiliziumfilm 5 injiziert ist. Ein SiO&sub2;/SiN-Film 10, der als Kondensator-Isolierfilm dient, ist auf dem Polysiliziumfilm 5 ausgebildet. Ein Polysiliziumfilm 11, der als zweite Kondensatorelektrode dient, ist in den Graben 23 derart eingefüllt, daß er den SiO&sub2;/SiN-Film 10 und auch den Drain-Bereich·18 kontaktiert.
- Die Fig. 8-10 sind Ansichten, die nützlich beim Erklären wesentlicher Schritte eines Verfahrens zum Ausbilden der in Fig. 7 gezeigten Struktur sind. Elemente, die gleich denjenigen beim ersten Ausführungsbeispiel sind, sind mit entsprechenden Bezugszeichen bezeichnet. Wie es in Fig. 8 gezeigt ist, wird ein Graben 23 mit einer Tiefe von 5 um in der p-Typ-Oberfläche eines monokristallinen Siliziumsubstrats 21 ausgebildet. Dann werden ein Polysiliziumfilm 5 mit einer Dicke von 60 nm, ein SiN-Film 6 mit einer Dicke von 12 nm und ein SiO&sub2;-Film 7 mit einer Dicke von 50 nm durch das CVD- Verfahren in dieser Reihenfolge abgelagert. Darauffolgend wird ein freigelegter Teil des SiO&sub2;-Films 7 durch eine wäßrige Puffer-HF-Lösung unter Verwendung einer Schutzschicht 8 mit einer Dicke von 2 um, die am Boden des Grabens ausgebildet ist, als Maske entfernt.
- Dann wird, wie es in Fig. 9 gezeigt ist, die Schutzschicht 8 entfernt, und ein freigelegter Teil eines SiN-Films 6 wird durch eine wäßrige heiße H&sub3;PO&sub4;-Lösung unter Verwendung des SiO&sub2;-Films 7 als Maske entfernt. Darauffolgend wird der SiO&sub2;- Film 7 durch die wäßrige Puffer-HF-Lösung entfernt zu dieser Zeit bleibt nur derjenige Teil des SiN-Films 6 zurück, der unter dem SiO&sub2;-Film angeordnet worden ist. Dann wird der freigelegte Teil des Polysiliziumfilms 5, an welchem der SiN- Film 6 nicht zurückbleibt, durch eine thermische Oxidation oxidiert, um dadurch einen SiO&sub2;-Film 9 mit einer Dicke von 50 nm auszubilden. Der SiN-Film 6 wird durch die heiße wäßrige H&sub3;PO&sub4;-Lösung entfernt. Der Polysiliziumfilm 5 kann bei dieser Stufe mit Phosphor oder Arsen hoher Dichte dotiert werden. Phosphor oder Arsen wird vom Polysiliziumfilm 5 zur Außenseite des Grabens diffundiert, um dadurch eine Diffusionsschicht 27 auszubilden.
- Dann wird, wie es in Fig. 10 gezeigt ist, ein SiN-Film (10) mit einer Dicke von 10 nm durch das CVD-Verfahren abgelagert, und ein dünner Oberflächenteil davon wird durch eine Oxidation hoher Temperatur oxidiert, um dadurch einen Kondensator-Isolierfilm 10 hoher Qualität auszubilden. Alternativ dazu kann der SiN-Film 6 nach einem Ausbilden des SiO&sub2;-Films 9 nicht entfernt werden und als der Kondensator- Isolierfilm verwendet werden. Darauffolgend wird ein Polysiliziumfilm 11 mit einer Dicke von 400 nm im Graben durch das Niederdruck-CVD-Verfahren ausgebildet, so daß er den Graben fast vollständig ausfüllt. Wie in dem Fall des Polysiliziumfilms 5 wird Phosphor in den Polysiliziumfilm 11 injiziert. Danach wird der Polysiliziumfilm 11 durch isotropes Trockenätzen selektiv rückgeätzt, um eine Dicke von 4,5 um vom Boden des Grabens aus zu haben. Dann wird ein Oberflächenteil des Polysiliziumfilms 11 durch eine Oxidation hoher Temperatur oxidiert, um dadurch einen SiO&sub2;-Film 12 mit einer Dicke von 10 nm auszubilden. Danach wird eine Speicherzelle des in Fig. 7 gezeigten DRAM in einem Prozeß ausgebildet, der gleich demjenigen ist, der beim ersten Ausführungsbeispiel verwendet wird. Insbesondere wird der Graben mit einem Polysiliziumfilm 14 gefüllt, wird ein Oberflächenteil des Polysiliziumfilms 14 oxidiert (um dadurch einen SiO&sub2;-Film 15 auszubilden), wird eine Gateelektrode 19 auf dem SiO&sub2;-Film 2 selektiv ausgebildet und werden Source/Drain-Bereiche 18 so ausgebildet, daß einer der Bereiche 18 die Diffusionsschicht 16 kontaktiert.
- Fig. 12 ist eine Querschnittsansicht, die einen wesentlichen Teil eines Kabelplattentyp-Graben-Kondensators zeigt, der bei einem DRAM verwendet wird, der kein Teil der Erfindung ist. Fig. 11 ist eine Querschnittsansicht, die einen Schritt zum Erhalten der in Fig. 12 gezeigten Struktur zeigt. Elemente, die gleich denjenigen sind, die beim ersten oder beim zweiten Ausführungsbeispiel verwendet sind, sind mit entsprechenden Bezugszeichen bezeichnet. Gemäß Fig. 11 ist ein Graben mit einer Tiefe von 5 um und einem Durchmesser von 0,5 um in der p-Typ-Oberfläche eines monokristallinen Siliziumsubstrats 21 ausgebildet. Dann werden ein SiN-Film 6 mit einer Dicke von 12 nm und ein SiO&sub2;-Film 7 mit einer Dicke von 50 nm in dieser Reihenfolge durch das CVD-Verfahren abgelagert. Darauffolgend wird der SiO&sub2;-Film 7 durch eine wäßrige Puffer-HF-Lösung unter Verwendung einer Schutzschicht 8 mit einer Dicke von 3 um, die am Boden des Grabens ausgebildet ist, als Maske entfernt.
- Dann wird, wie es in Fig. 12 gezeigt ist, die Schutzschicht 8 entfernt, und ein freigelegter Teil des SiN-Films 6 wird durch eine heiße wäßrige H&sub3;PO&sub4;-Lösung unter Verwendung des SiO&sub2;-Films 7 als Maske entfernt. Darauffolgend wird der SiO&sub2;- Film 7 durch eine wäßrige Puffer-HF-Lösung entfernt. Dann wird der Teil des Siliziumsubstrats, der nach einem Entfernen des SiN-Films 6 freigelegt worden ist, einer Oxidation mit hoher Temperatur unterzogen, um dadurch einen SiO&sub2;-Film 9 mit einer Dicke von 50 nm auszubilden. Der SiO&sub2;-Film 6 wird dann durch die heiße wäßrige H&sub3;PO&sub4;-Lösung entfernt. Darauffolgend wird ein freigelegter Teil des Substrats im Graben mit Phosphor oder Arsen hoher Dichte dotiert, um eine Diffusionsschicht 27 auszubilden. Danach wird, wie in dem Fall der Fig. 10, ein SiN-Film (10) mit einer Dicke von 10 nm durch das CVD-Verfahren abgelagert, wird ein flacher Oberflächenteil davon oxidiert, um dadurch einen Kondensatorisolierfilm 10 hoher Qualität zu erhalten. Darauffolgend kann eine Speicherzelle des DRAM in einem Prozeß ausgebildet werden, der gleich demjenigen ist, der beim ersten oder beim zweiten Ausführungsbeispiel verwendet wird.
- Fig. 14 ist eine Querschnittsansicht, die einen wesentlichen Teil eines Kabelplattentyp-Graben-Kondensators zeigt, der bei einem DRAM verwendet wird, gemäß einem dritten Ausführungsbeispiel der Erfindung, während Fig. 13 eine Querschnittsansicht ist, die einen Schritt zum Erhalten der in Fig. 14 gezeigten Struktur zeigt. Elemente, die gleich denjenigen sind, die beim ersten Ausführungsbeispiel verwendet sind, sind mit entsprechenden Bezugszeichen bezeichnet. Gemäß Fig. 13 wird ein Graben mit einer Tiefe von 5 um und einem Durchmesser von 0,5 um in der p-Typ-Oberfläche eines monokristallinen Siliziumsubstrats 21 ausgebildet. Dann werden ein Polysiliziumfilm 5 mit einer Dicke von 60 nm und ein SiN-Film 6 mit einer Dicke von 12 nm in dieser Reihenfolge durch das CVD-Verfahren abgelagert. Der Polysiliziumfilm 5 wird mit Phosphor oder Arsen hoher Qualität dotiert, während er ausgebildet wird oder nachdem er ausgebildet ist. In den Film 5 injiziertes Phosphor oder Arsen diffundiert in das Substrat in einem später durchgeführten Heizschritt. Darauffolgend wird ein flacher Oberflächenteil des SiN-Films 6 oxidiert, und ein Polysilitziumfilm mit einer Dicke von 400 nm wird durch das CVD-Verfahren im Graben abgelagert. Dann wird der Polysiliziumfilm 11 durch isotropes Trockenätzen selektiv rückgeätzt, um eine Dicke von 3 um vom Boden des Grabens aus zu haben, und ein freigelegter Teil des SiN-Films 6 wird durch die Verwendung einer heißen wäßrigen H&sub3;PO&sub4;-Lösung entfernt.
- Darauffolgend wird, wie es in Fig. 14 gezeigt ist, ein freigelegter Teil des Polysiliziumfilms 5 durch eine Oxidation hoher Temperatur vollständig oxidiert, was einen SiO&sub2;-Film 9 ausbildet. Gleichzeitig mit der Oxidation des Polysiliziumfilms 5 kann ein Teil des Substrats oxidiert werden. Ein oberer Oberflächenteil des Polysiliziumfilms 11 wird oxidiert, um dadurch einen SiO&sub2;-Film 12 (nicht gezeigt) auszubilden. Dann wird der Teil des SiO&sub2;-Films 9, der sich zur oberen Oberfläche des Polysiliziumfilms 11 erstreckt, durch anisotropes Ätzen entfernt. Der SiO&sub2;-Film 12 wird zusammen mit dem SiO&sub2;-Film 9 entfernt. Danach kann eine Speicherzelle des DRAM im selben Prozeß ausgebildet werden, wie er beim zweiten Ausführungsbeispiel verwendet wird.
- Das zweite und das dritte Ausführungsbeispiel können denselben Vorteil liefern, wie er durch das erste Ausführungsbeispiel erhalten wird. Das bedeutet, daß bei der Kabelplattentyp-Graben-Kondensatorstruktur der Teil eines Oxidfilms, der sich von einem oberen Randteil einer Kondensatorelektrode, die an der Graben-Innenwand ausgebildet ist, zum leitenden Bereich (Drainbereich 18) des Transistors erstreckt, dick ausgebildet wird, so daß er vom Graben nach innen vorsteht, um zu verhindern, daß sich der Teil zu einer Inversionsschicht ändert. Daher kann ein Übergangs-Leckstrom reduziert werden, ohne einen wesentlichen Bereich des Kondensators zu reduzieren, der unter diesem Teil angeordnet ist.
- Bei den obigen Ausführungsbeispielen kann das monokristalline Silizium-Halbleitersubstrat 21 ein p-Typ-Wannenbereich 211 sein, der auf einem n-Typ-Substrat 212 ausgebildet ist, wie es beispielsweise in Fig. 15 entsprechend der Fig. 2 oder in Fig. 16 entsprechend der Fig. 7 gezeigt ist; oder es kann ein p-Typ-Bereich 211 sein, der auf einem p-Typ-Substrat 213 ausgebildet ist, wie es beispielsweise in Fig. 17 entsprechend der Fig. 2 oder in Fig. 18 entsprechend der Fig. 7 gezeigt ist. Im letzteren Fall, der in Fig. 17 gezeigt ist, ist ein n-Typ-Bereich 31 zum Zuführen eines Potentials und zur Verbindung mit einem anderen Graben (nicht gezeigt) in dem p-Typ-Substrat 213 derart vorgesehen, daß er den Polysiliziumfilm 5 kontaktiert, der als erste Kondensatorelektrode dient. Die Diffusionsschicht 27, wie sie in den Fig. 7, 12 und 18 gezeigt ist, hat dieselbe Funktion wie der n-Typ-Bereich 31, der oben angegeben ist. Der n-Typ- Bereich 31 kann eine Diffusionsschicht sein, die durch Diffundieren einer Störstelle vom Boden des Grabens aus zum Substrat ausgebildet ist, oder kann eine Diffusionsschicht sein, die zuvor im Substrat eingebettet ist.
Claims (14)
1. Verfahren zum Herstellen eines Graben-Kondensators für
eine dynamische Direktzugriffsspeicher-(DRAM)-Zelle, das
die folgenden Schritte aufweist:
Ausbilden eines Grabens (22, 23) in einem
Halbleitersubstrat (21);
Ausbilden eines leitenden Films (5) auf einer
Wandoberfläche des Grabens (22, 23);
Beschichten eines oxidationsresistenten Materials (6)
im Graben (22, 23) außer für den leitenden Film (5) am
oberen Kantenteil davon; und
Oxidieren des leitenden Films (5) am oberen Kantenteil
des Grabens (22, 23), um dadurch selektiv eine
Isolierschicht (9) auszubilden, die vom Graben (22, 23)
nach innen vorsteht.
2. Verfahren nach Anspruch 1, das weiterhin den Schritt zum
Ausbilden eines Isolierfilms (4) an einer inneren
peripheren Oberfläche des Grabens vor einem Ausbilden des
ersten leitenden Films (5) aufweist, und wobei der
leitende Film (5) auf dem Isolierfilm (4) und auf dem
Boden des Grabens (22) ausgebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es
weiterhin, gleichzeitig mit einem Ausbilden der
Isolierschicht (9), den Schritt zum Oxidieren des Teils
des Halbleitersubstrats (21) aufweist, der in der Nähe
der Isolierschicht (9) angeordnet ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es
weiterhin die folgenden Schritte aufweist:
Ausbilden eines leitenden Diffusionsbereichs (18) für
einen Zellentransistor des DRAM in einem Teil des
Substrats (21) benachbart zum oberen Kantenteil des
Grabens (22, 23);
Entfernen eines Teils der Isolierschicht (9), der in
der Nähe des oberen Kantenteils des Grabens (22, 23)
angeordnet ist; und
Auffüllen des Grabens (22, 23) mit einer leitenden
Schicht (11, 14);
wobei die leitende Schicht (11, 14) mit dem leitenden
Bereich (18) elektrisch verbunden ist.
5. Verfahren nach Anspruch 4, das weiterhin die folgenden
Schritte aufweist:
Beschichten eines Kondensator-Isolierfilms (10) auf
denjenigen Teilen des leitenden Films (5), die unoxidiert
bleiben.
6. Verfahren nach Anspruch 5, wobei der unoxidierte Teil des
leitenden Films (5) eine erste Elektrode des
Grabenkondensators bildet; und
die leitende Schicht (14) eine zweite Elektrode des
Grabenkondensators bildet.
7. Verfahren nach Anspruch 6, wobei die leitende Schicht
(14) vom unoxidierten Teil des leitenden Films (5) durch
das oxidationsresistente Material (6) isolierend
beabstandet ist.
8. Verfahren nach Anspruch 6, das die weiteren folgenden
Schritte aufweist:
Entfernen des oxidationsresistenten Materials (6) nach
einem Oxidieren des leitenden Films (5); und
Ausbilden des Kondensator-Isolierfilms (10) wenigstens
am unoxidierten Teil des leitenden Films (5) vor einem
Ausbilden der leitenden Schicht (14), wobei der
Kondensator-Isolierfilm (10) die leitende Schicht (14)
vom unoxidierten Teil des leitenden Films (5) isolierend
beabstandet.
9. Verfahren nach Anspruch 8, wobei der Kondensator-
Isolierfilm (10) einen Siliziumdioxid
(SiO&sub2;) /Siliziumnitrid (Si&sub3;N&sub4;)-Film aufweist.
10. Verfahren nach Anspruch 6, wobei der leitende Film (5)
und die leitende Schicht (14) jeweils einen dotierten
polykristallinen Siliziumfilm aufweisen.
11. Verfahren nach Anspruch 6, wobei die leitende Schicht
(14) mit dem Diffusionsbereich (18) des Transistors durch
eine Diffusionsschicht (16) elektrisch gekoppelt ist, die
durch Ausdiffundieren von Störstellen auf der leitenden
Schicht (14) gebildet wird.
12. Verfahren nach Anspruch 6, wobei der leitende Film (5)
direkt auf Teilen des durch den Graben (23) freigelegten
Halbleitersubstrats (21) ausgebildet wird.
13. Verfahren nach Anspruch 6, wobei der Schritt zum
Ausbilden der leitenden Schicht folgendes aufweist:
Ausbilden einer ersten leitenden Schicht (11) im
Graben (22, 23);
Zurückätzen der ersten leitenden Schicht (11);
Ätzen eines Teils der Isolierschicht (9) zum Freilegen
des Halbleitersubstrats (21); und
Ausbilden einer zweiten leitenden Schicht (14), die
die erste leitende Schicht (11) mit dem freigelegten Teil
des Halbleitersubstrats (21) elektrisch verbindet.
14. Verfahren nach Anspruch 1, wobei der Beschichtungsschritt
die folgenden Schritte aufweist:
Einführen einer Leitung (5) im Graben;
Ausbilden eines oxidationsresistenten Materials (6)
auf der Leitungsführung (5);
Ausbilden einer leitenden Schicht (14) auf dem
oxidationsresistenten Material (6);
Zurückätzen der leitenden Schicht (14) auf einer Ebene
im Graben (22, 23); und
Ätzen des durch das Zurückätzen der leitenden Schicht
(14) freigelegten oxidationsresistenten Materials (6), um
einen Teil des leitenden Films (5) bei einem oberen Teil
des Grabens (22, 23) freizulegen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22995693A JP3480745B2 (ja) | 1993-09-16 | 1993-09-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69429146D1 DE69429146D1 (de) | 2002-01-03 |
DE69429146T2 true DE69429146T2 (de) | 2002-07-18 |
Family
ID=16900348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69429146T Expired - Lifetime DE69429146T2 (de) | 1993-09-16 | 1994-09-16 | DRAM-Zellenstruktur mit Grabenkondensator |
Country Status (6)
Country | Link |
---|---|
US (2) | US6100130A (de) |
EP (1) | EP0644591B1 (de) |
JP (1) | JP3480745B2 (de) |
KR (1) | KR100226591B1 (de) |
DE (1) | DE69429146T2 (de) |
TW (1) | TW262586B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207494B1 (en) * | 1994-12-29 | 2001-03-27 | Infineon Technologies Corporation | Isolation collar nitride liner for DRAM process improvement |
EP0735581A1 (de) * | 1995-03-30 | 1996-10-02 | Siemens Aktiengesellschaft | DRAM-Grabenkondensator mit isolierendem Ring |
US5656535A (en) * | 1996-03-04 | 1997-08-12 | Siemens Aktiengesellschaft | Storage node process for deep trench-based DRAM |
US5717628A (en) * | 1996-03-04 | 1998-02-10 | Siemens Aktiengesellschaft | Nitride cap formation in a DRAM trench capacitor |
US6008103A (en) * | 1998-02-27 | 1999-12-28 | Siemens Aktiengesellschaft | Method for forming trench capacitors in an integrated circuit |
TW409408B (en) * | 1998-03-31 | 2000-10-21 | Siemens Ag | Method and apparatus having improved control of a buried strap in trench capacitors |
US6281068B1 (en) * | 1998-04-30 | 2001-08-28 | International Business Machines Corporation | Method for buried plate formation in deep trench capacitors |
GB2341483B (en) * | 1998-09-11 | 2003-10-01 | Siemens Plc | Improved process for dram cell production |
DE19842665C2 (de) | 1998-09-17 | 2001-10-11 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen |
DE19843641A1 (de) * | 1998-09-23 | 2000-04-20 | Siemens Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
TW429613B (en) * | 1999-10-21 | 2001-04-11 | Mosel Vitelic Inc | Dynamic random access memory with trench type capacitor |
DE19957123B4 (de) * | 1999-11-26 | 2006-11-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher |
US6437381B1 (en) * | 2000-04-27 | 2002-08-20 | International Business Machines Corporation | Semiconductor memory device with reduced orientation-dependent oxidation in trench structures |
US6309924B1 (en) * | 2000-06-02 | 2001-10-30 | International Business Machines Corporation | Method of forming self-limiting polysilicon LOCOS for DRAM cell |
US6376324B1 (en) * | 2000-06-23 | 2002-04-23 | International Business Machines Corporation | Collar process for reduced deep trench edge bias |
TW466684B (en) * | 2000-09-29 | 2001-12-01 | United Microelectronics Corp | Method for forming deep trench capacitor under shallow trench isolation structure |
DE10142580B4 (de) | 2001-08-31 | 2006-07-13 | Infineon Technologies Ag | Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung |
JP2003179148A (ja) * | 2001-10-04 | 2003-06-27 | Denso Corp | 半導体基板およびその製造方法 |
US7005338B2 (en) * | 2002-09-19 | 2006-02-28 | Promos Technologies Inc. | Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate |
US20050176198A1 (en) * | 2004-02-11 | 2005-08-11 | Kudelka Stephan P. | Method of fabricating bottle trench capacitors using an electrochemical etch with electrochemical etch stop |
JP2006210512A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 半導体装置、及び、半導体装置の製造方法 |
US7964514B2 (en) * | 2006-03-02 | 2011-06-21 | Applied Materials, Inc. | Multiple nitrogen plasma treatments for thin SiON dielectrics |
US8106511B2 (en) * | 2008-02-28 | 2012-01-31 | Qimonda Ag | Reduced-stress through-chip feature and method of making the same |
EP2568547B1 (de) | 2011-09-06 | 2014-04-16 | Leica Geosystems AG | Monitordiodenloser Lasertreiber |
US8642423B2 (en) | 2011-11-30 | 2014-02-04 | International Business Machines Corporation | Polysilicon/metal contact resistance in deep trench |
US9960168B2 (en) | 2014-12-24 | 2018-05-01 | Globalfoundries Inc. | Capacitor strap connection structure and fabrication method |
US9818741B2 (en) | 2015-06-30 | 2017-11-14 | International Business Machines Corporation | Structure and method to prevent EPI short between trenches in FINFET eDRAM |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60152058A (ja) * | 1984-01-20 | 1985-08-10 | Toshiba Corp | 半導体記憶装置 |
JPH0797621B2 (ja) | 1986-03-03 | 1995-10-18 | 富士通株式会社 | ダイナミツクランダムアクセスメモリ |
US4801989A (en) * | 1986-02-20 | 1989-01-31 | Fujitsu Limited | Dynamic random access memory having trench capacitor with polysilicon lined lower electrode |
US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
US4918502A (en) * | 1986-11-28 | 1990-04-17 | Hitachi, Ltd. | Semiconductor memory having trench capacitor formed with sheath electrode |
JPS6427252A (en) * | 1987-04-13 | 1989-01-30 | Nec Corp | Semiconductor storage device |
JPS63258060A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体記憶装置 |
US4794434A (en) * | 1987-07-06 | 1988-12-27 | Motorola, Inc. | Trench cell for a dram |
JPH01192157A (ja) * | 1988-01-27 | 1989-08-02 | Nec Corp | 半導体装置 |
JPH025467A (ja) | 1988-06-23 | 1990-01-10 | Texas Instr Japan Ltd | 半導体装置 |
JPH029166A (ja) * | 1988-06-28 | 1990-01-12 | Oki Electric Ind Co Ltd | 半導体メモリ装置 |
KR910001985B1 (ko) | 1988-09-22 | 1991-03-30 | 현대전자산업 주식회사 | Sdht 구조로 이루어진 트렌치 캐패시터 셀 및 그 제조방법 |
US5017506A (en) * | 1989-07-25 | 1991-05-21 | Texas Instruments Incorporated | Method for fabricating a trench DRAM |
JP3208153B2 (ja) | 1991-07-03 | 2001-09-10 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH0563155A (ja) | 1991-08-30 | 1993-03-12 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
JP2994110B2 (ja) * | 1991-09-09 | 1999-12-27 | 株式会社東芝 | 半導体記憶装置 |
JPH0637275A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US5422294A (en) * | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
US5406515A (en) * | 1993-12-01 | 1995-04-11 | International Business Machines Corporation | Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby |
-
1993
- 1993-09-16 JP JP22995693A patent/JP3480745B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-12 KR KR1019940022882A patent/KR100226591B1/ko not_active IP Right Cessation
- 1994-09-16 DE DE69429146T patent/DE69429146T2/de not_active Expired - Lifetime
- 1994-09-16 EP EP94114596A patent/EP0644591B1/de not_active Expired - Lifetime
- 1994-10-20 TW TW083109729A patent/TW262586B/zh not_active IP Right Cessation
-
1997
- 1997-04-04 US US08/825,993 patent/US6100130A/en not_active Expired - Lifetime
-
2000
- 2000-02-04 US US09/497,690 patent/US6534814B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6534814B2 (en) | 2003-03-18 |
DE69429146D1 (de) | 2002-01-03 |
JPH0786432A (ja) | 1995-03-31 |
US6100130A (en) | 2000-08-08 |
EP0644591A1 (de) | 1995-03-22 |
JP3480745B2 (ja) | 2003-12-22 |
TW262586B (de) | 1995-11-11 |
EP0644591B1 (de) | 2001-11-21 |
US20020072183A1 (en) | 2002-06-13 |
KR950010090A (ko) | 1995-04-26 |
KR100226591B1 (ko) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69429146T2 (de) | DRAM-Zellenstruktur mit Grabenkondensator | |
DE3780840T2 (de) | Einen rillenkondensator enthaltender dynamischer speicher mit wahlfreiem zugriff. | |
US5821629A (en) | Buried structure SRAM cell and methods for fabrication | |
DE3880750T2 (de) | Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür. | |
DE3851649T2 (de) | Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff. | |
DE69431867T2 (de) | Selbstausgerichtes vergrabenes Band für DRAM Grabenzellen | |
DE69100789T2 (de) | Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur. | |
DE102004041066A1 (de) | Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren | |
DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
DE10153765A1 (de) | Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben | |
EP0971414A1 (de) | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren | |
DE10116529B4 (de) | Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI3N4 über das Substrat | |
DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE3887823T2 (de) | Halbleiterspeicher. | |
DE68922424T2 (de) | Ladungsverstärkende Grabenspeicherzelle. | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19921110A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE19806300C2 (de) | Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung | |
DE69231653T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Isolierzonen | |
DE19954867C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4407532C2 (de) | DRAM-Speicherzelle und Verfahren zur Herstellung derselben | |
DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
DE19929859A1 (de) | Trenchkondensator | |
DE19727264A1 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |