JPH01192157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01192157A JPH01192157A JP63017894A JP1789488A JPH01192157A JP H01192157 A JPH01192157 A JP H01192157A JP 63017894 A JP63017894 A JP 63017894A JP 1789488 A JP1789488 A JP 1789488A JP H01192157 A JPH01192157 A JP H01192157A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- oxide film
- thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に溝容量素子を有する半
導体装置に関する。
導体装置に関する。
従来、この種の溝容量素子を有する半導体装置は、溝容
量素子の側面の半導体基板中の不純物濃度は１０”ｃｍ
−’以下であり、溝容量素子側面及び溝近傍の表面を酸
化しても、増速酸化の効果は顕著ではなかった。
量素子の側面の半導体基板中の不純物濃度は１０”ｃｍ
−’以下であり、溝容量素子側面及び溝近傍の表面を酸
化しても、増速酸化の効果は顕著ではなかった。
即ち、第５図に示す如く、半導体基板３１上にフィール
ド酸化膜３２及び′溝３３を形成し、誘電体膜として酸
化膜３４を形成する。酸化膜３４としては、ここでは１
０００℃の酸化性雰囲気中で熱酸化により２００人の厚
さの膜を成長させた。
ド酸化膜３２及び′溝３３を形成し、誘電体膜として酸
化膜３４を形成する。酸化膜３４としては、ここでは１
０００℃の酸化性雰囲気中で熱酸化により２００人の厚
さの膜を成長させた。
次に、リンを添加した多結晶シリコン層を形成して溝３
３を埋め、容量電極３５とした。
３を埋め、容量電極３５とした。
溝容量素子を有する半導体記憶装置は、この後所定の工
程を経て作られる。
程を経て作られる。
上述した従来の半導体装置における溝容量素子は、溝３
３近傍には不純物濃度の極端に高い層は存在しないため
、熱酸化した時の酸化速度は溝の表面全域にわたりほぼ
等しい。従って、溝上部の縁端（エツジ部）３６では、
酸化膜３４の膜厚が実効的に薄くなっている。
３近傍には不純物濃度の極端に高い層は存在しないため
、熱酸化した時の酸化速度は溝の表面全域にわたりほぼ
等しい。従って、溝上部の縁端（エツジ部）３６では、
酸化膜３４の膜厚が実効的に薄くなっている。
すなわち、酸化膜成長の基本的な性質により、第６図に
示すように、溝のエツジ部３６における酸化膜３４の膜
厚ｔ２は平坦部の膜厚ｔ１より薄くなっており、角の電
界集中効果との相乗効果で酸化膜耐圧が低くなっている
。膜厚ｔ□が２００人の場合、耐圧としては理想的には
２０Ｖ近くまで有するはずであるが、溝形状あるいは酸
化膜形成条件にも依るが、実際には印加電圧が１０Ｖ近
辺から耐圧不良が頻発しており、半導体装置の信頼性や
製造歩留りを大きく低下させる要因となっている。
示すように、溝のエツジ部３６における酸化膜３４の膜
厚ｔ２は平坦部の膜厚ｔ１より薄くなっており、角の電
界集中効果との相乗効果で酸化膜耐圧が低くなっている
。膜厚ｔ□が２００人の場合、耐圧としては理想的には
２０Ｖ近くまで有するはずであるが、溝形状あるいは酸
化膜形成条件にも依るが、実際には印加電圧が１０Ｖ近
辺から耐圧不良が頻発しており、半導体装置の信頼性や
製造歩留りを大きく低下させる要因となっている。
本発明の半導体装置は、半導体基板に形成された溝と該
溝表面に形成された誘電体膜と該誘電体膜を介して前記
溝に埋込まれた多結晶シリコンからなる容量電極とを有
する半導体装置であって、前記溝のエツジ部における前
記誘電体膜の膜厚は他の部分より厚く形成されているも
のである。
溝表面に形成された誘電体膜と該誘電体膜を介して前記
溝に埋込まれた多結晶シリコンからなる容量電極とを有
する半導体装置であって、前記溝のエツジ部における前
記誘電体膜の膜厚は他の部分より厚く形成されているも
のである。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。以下第
３図を併用し、製造工程にそって説明する。
３図を併用し、製造工程にそって説明する。
まず第３図（ａ）に示すように、Ｐ型の半導体基板１１
上にフィールド酸化膜１２及び酸化膜１４を形成したの
ち、ホトレジスト膜２０を用いて所定の位置にヒ素をＩ
Ｑ ”ｃｍ−”イオン注入し、イオン注入層１７を形
成する。
上にフィールド酸化膜１２及び酸化膜１４を形成したの
ち、ホトレジスト膜２０を用いて所定の位置にヒ素をＩ
Ｑ ”ｃｍ−”イオン注入し、イオン注入層１７を形
成する。
次に第３図（ｂ）に示すように、１０００℃２３０分窒
素中で熱処理し、拡散層１．７ Ａを形成する。接合深
さは約０．３μｍである。このとき、拡散層１７Ａ中の
ヒ素濃度は約３ Ｘ １０”ｃｍ−’である。次に、酸
化膜１４と所定の位置の半導体基板１１をエツチング除
去し、溝１３を形成する。再度酸化し、酸化膜１４を通
常の基板上で２００人の膜厚にする。
素中で熱処理し、拡散層１．７ Ａを形成する。接合深
さは約０．３μｍである。このとき、拡散層１７Ａ中の
ヒ素濃度は約３ Ｘ １０”ｃｍ−’である。次に、酸
化膜１４と所定の位置の半導体基板１１をエツチング除
去し、溝１３を形成する。再度酸化し、酸化膜１４を通
常の基板上で２００人の膜厚にする。
このとき、拡散層１７Ａの表面には、第１図に示すよう
に、増速酸化効果により通常の約２倍の膜厚の酸化膜１
４Ａが成長している。増速酸化は不純物濃度がＩＱ”ｃ
ｍ−’以上であれば生じる。
に、増速酸化効果により通常の約２倍の膜厚の酸化膜１
４Ａが成長している。増速酸化は不純物濃度がＩＱ”ｃ
ｍ−’以上であれば生じる。
次にリンを含む多結晶シリコン層を形成し、バターニン
グして容量電極１５とし容量素子を形成する。
グして容量電極１５とし容量素子を形成する。
半導体記憶装置を作るには、引き続いて、眉間絶縁膜、
ゲート酸化膜、ゲート多結晶シリコン電極、単層あるい
は多層の配線層、配線相互接続孔などを所定の位置に形
成する。
ゲート酸化膜、ゲート多結晶シリコン電極、単層あるい
は多層の配線層、配線相互接続孔などを所定の位置に形
成する。
第４図は溝のエツジ部１６近傍の拡大図である。溝側壁
の酸化膜１４の膜厚ｔ３は前述したように、２００人で
あり、拡散層１７Ａ上の酸化膜１４Ａの膜厚ｔ４は３９
０人となった。このとき、溝のエツジ部１６の酸化膜の
厚さｔ５は、膜厚ｔ４より薄くなるが、膜厚ｔ３よりは
厚い。
の酸化膜１４の膜厚ｔ３は前述したように、２００人で
あり、拡散層１７Ａ上の酸化膜１４Ａの膜厚ｔ４は３９
０人となった。このとき、溝のエツジ部１６の酸化膜の
厚さｔ５は、膜厚ｔ４より薄くなるが、膜厚ｔ３よりは
厚い。
酸化温度、酸化雰囲気、酸化時間などにより、ｔ３ ＋
ｔ４ ＋ ｔ５の比率は変化するが、通常のデバイス
作成条件の範囲内で常にｔ４＞ １ 、４ ｔ３は確保
されるので、エツジ部１６での耐圧低下は起こらない。
ｔ４ ＋ ｔ５の比率は変化するが、通常のデバイス
作成条件の範囲内で常にｔ４＞ １ 、４ ｔ３は確保
されるので、エツジ部１６での耐圧低下は起こらない。
第２図は本発明の第２の実施例の断面図であり、容量素
子の誘電体膜として、酸化膜と窒化シリコン膜の２層膜
を用いた場合である。基本的構造は第１の実施例の場合
と全く同じである。
子の誘電体膜として、酸化膜と窒化シリコン膜の２層膜
を用いた場合である。基本的構造は第１の実施例の場合
と全く同じである。
容量素子を形成するために、半導体基板１１に ゛酸
化膜１４．拡散層１７Ａを形成し、更に溝１３を形成し
た後に、シリコン表面を酸化し、溝の側壁に１００人の
膜厚の酸化膜１４を形成する。゛この時、溝１３のエツ
ジ部１６には、少なくとも厚さ１４０人の酸化膜１４Ａ
が得られる。次に、気相成長法により２００人の膜厚の
窒化シリコン膜１８を形成する。このとき、窒化シリコ
ン膜１８は満１３のエツジ部１６で膜厚が急減すること
はない。また、耐圧が減少することもない。
化膜１４．拡散層１７Ａを形成し、更に溝１３を形成し
た後に、シリコン表面を酸化し、溝の側壁に１００人の
膜厚の酸化膜１４を形成する。゛この時、溝１３のエツ
ジ部１６には、少なくとも厚さ１４０人の酸化膜１４Ａ
が得られる。次に、気相成長法により２００人の膜厚の
窒化シリコン膜１８を形成する。このとき、窒化シリコ
ン膜１８は満１３のエツジ部１６で膜厚が急減すること
はない。また、耐圧が減少することもない。
窒化シリコン膜の誘電率は酸化膜の約２倍であるから、
重篤２の実施例の２層膜の単位面積当り容量値は、第１
の実施例とほぼ同じである。一般に、酸化膜と窒化シリ
コン膜の２層構造の場合には、酸化膜単層の場合と比較
して耐圧に優れており、重篤２の実施例０は第１の実施
例の耐圧よりも優れた耐圧分布を有する。
重篤２の実施例の２層膜の単位面積当り容量値は、第１
の実施例とほぼ同じである。一般に、酸化膜と窒化シリ
コン膜の２層構造の場合には、酸化膜単層の場合と比較
して耐圧に優れており、重篤２の実施例０は第１の実施
例の耐圧よりも優れた耐圧分布を有する。
以上説明したように、本発明は、溝容量素子を有する半
導体装置の溝のエツジ部における誘電体膜の膜厚を他の
部分より厚く形成することにより、容量素子の信頼性、
ひいては半導体装置全体の信頼性を向上させることがで
きる。さらに、誘電体膜の信頼性向上は誘電体膜の薄膜
化を可能とし、溝の深さの減少、あるいはチップ面積の
減少による製造良品率の向上や半導体装置の機能の向上
を図れるという効果がある。
導体装置の溝のエツジ部における誘電体膜の膜厚を他の
部分より厚く形成することにより、容量素子の信頼性、
ひいては半導体装置全体の信頼性を向上させることがで
きる。さらに、誘電体膜の信頼性向上は誘電体膜の薄膜
化を可能とし、溝の深さの減少、あるいはチップ面積の
減少による製造良品率の向上や半導体装置の機能の向上
を図れるという効果がある。
第１図及び第２図は本発明の第１及び第２の実施例の断
面図、第３図は第１の実施例の製造方法を説明するため
の断面図、第４図は第１図の溝のエツジ部近傍の部分拡
大図、第５図は従来の半導体装置の断面図、第６図は第
５図の溝のエツジ部近傍の部分拡大図である。 １１．３１・・・半導体基板、１２．３２・・・フィー
ルド酸化膜、１３．３３・・・溝、１４．１４Ａ。 ３４・・・酸化膜、１５．３５・・・容量電極、１６゜
３６・・・エツジ部、１７・・・イオン注入層、１７Ａ
・・・拡散層、１８・・・窒化シリコン膜、２０・・・
ホトレジスト膜。
面図、第３図は第１の実施例の製造方法を説明するため
の断面図、第４図は第１図の溝のエツジ部近傍の部分拡
大図、第５図は従来の半導体装置の断面図、第６図は第
５図の溝のエツジ部近傍の部分拡大図である。 １１．３１・・・半導体基板、１２．３２・・・フィー
ルド酸化膜、１３．３３・・・溝、１４．１４Ａ。 ３４・・・酸化膜、１５．３５・・・容量電極、１６゜
３６・・・エツジ部、１７・・・イオン注入層、１７Ａ
・・・拡散層、１８・・・窒化シリコン膜、２０・・・
ホトレジスト膜。
Claims (1)
- 半導体基板に形成された溝と該溝表面に形成された誘
電体膜と該誘電体膜を介して前記溝に埋込まれた多結晶
シリコンからなる容量電極とを有する半導体装置におい
て、前記溝のエッジ部における前記誘電体膜の膜厚は他
の部分より厚く形成されていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017894A JPH01192157A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017894A JPH01192157A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01192157A true JPH01192157A (ja) | 1989-08-02 |
Family
ID=11956429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017894A Pending JPH01192157A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01192157A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0644591A1 (en) * | 1993-09-16 | 1995-03-22 | Kabushiki Kaisha Toshiba | Trench capacitor cell structure of dram |
| EP0735581A1 (en) * | 1995-03-30 | 1996-10-02 | Siemens Aktiengesellschaft | DRAM trench capacitor with insulating collar |
| KR100272137B1 (ko) * | 1995-03-14 | 2000-11-15 | 니시무로 타이죠 | 반도체장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115254A (ja) * | 1983-11-28 | 1985-06-21 | Hitachi Ltd | 半導体装置とその製造方法 |
| JPS60261164A (ja) * | 1984-06-07 | 1985-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 溝型ｍｏｓキヤパシタの製法 |
-
1988
- 1988-01-27 JP JP63017894A patent/JPH01192157A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115254A (ja) * | 1983-11-28 | 1985-06-21 | Hitachi Ltd | 半導体装置とその製造方法 |
| JPS60261164A (ja) * | 1984-06-07 | 1985-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 溝型ｍｏｓキヤパシタの製法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0644591A1 (en) * | 1993-09-16 | 1995-03-22 | Kabushiki Kaisha Toshiba | Trench capacitor cell structure of dram |
| US6100130A (en) * | 1993-09-16 | 2000-08-08 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device having a trench capacitor |
| US6534814B2 (en) | 1993-09-16 | 2003-03-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device having a trench capacitor with sufficient capacitance and small junction leak current |
| KR100272137B1 (ko) * | 1995-03-14 | 2000-11-15 | 니시무로 타이죠 | 반도체장치 |
| EP0735581A1 (en) * | 1995-03-30 | 1996-10-02 | Siemens Aktiengesellschaft | DRAM trench capacitor with insulating collar |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| KR910001426B1 (ko) | 반도체장치의 제조방법 | |
| JPH0465548B2 (ja) | ||
| JPS62286270A (ja) | 半導体メモリ装置 | |
| JPH01192157A (ja) | 半導体装置 | |
| KR100319618B1 (ko) | 반도체 소자의 커패시터 및 제조방법 | |
| JPH01194362A (ja) | 埋め込みゲート型ｍｏｓｆｅｔの製造方法 | |
| KR20010043405A (ko) | 반도체 디바이스 제조 방법 | |
| JP2739965B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| JPH01220856A (ja) | 半導体装置 | |
| JP3373772B2 (ja) | 半導体装置 | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR950015012B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2797451B2 (ja) | 半導体装置の製造方法 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JP2987850B2 (ja) | 半導体集積回路 | |
| KR20030011706A (ko) | 고주파 반도체 소자 및 그 제조 방법 | |
| JPH0252859B2 (ja) | ||
| JPS63307775A (ja) | キャパシタおよびその製造方法 | |
| JPS60117658A (ja) | Ｍｏｓダイナミツクメモリ装置の製造方法 | |
| KR0166506B1 (ko) | 반도체 소자의 제조방법 | |
| KR100940112B1 (ko) | 반도체소자의 아날로그 커패시터 제조방법 | |
| JPS63299262A (ja) | 半導体装置 | |
| JPH0577291B2 (ja) |