DE69303183T2

DE69303183T2 - Dezimationsfilter mit zwei in Reihe geschalteten Filtern

Info

Publication number: DE69303183T2
Application number: DE69303183T
Authority: DE
Inventors: Akira Yukawa
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Electronics Corp
Priority date: 1992-01-13
Filing date: 1993-01-13
Publication date: 1996-10-31
Anticipated expiration: 2013-01-14
Also published as: JP3042125B2; EP0552020B1; JPH05218801A; US5455783A; DE69303183D1; EP0552020A1

Description

Hintergrund der Erfindung

Die Erfindung betrifft einen Unterabtastfilter (subsampling filter) oder Dezimationsfilter zum Unterabtasten einer Filtereingangssequenz von überabgetasteten (oversampled) Daten in eine Filterausgangssequenz von unterabgetasteten Daten. Ein solcher Unterabtastfilter wird als Digitalsignalverarbeitungsvorrichtung beim Umwandeln einer Vorrichtungseingangssequenz von Daten verwendet, die dadurch erhalten werden, daß ein Signal einer Ein- Bit-Kodierung bei hoher Abtastrate durch z. B. einen Delta- Sigma-Modulator oder einer übertastenden Analog-Digital-Wandlung bei einem Übertastverhältnis durch einen überabtastenden Analog- Digitalwandler ausgesetzt werden, in eine Einrichtungsausgangssequenz einer niedrigen Abtastrate umzuwandeln.
Eine überabgetastete Datensequenz schließt allgemein viel Quantisierungsverzerrung bei höheren Frequenzen ein. Für die Signalverarbeitung, -übertragung und -ansammlung muß die überabgetastete Datensequenz in eine umgewandelte Sequenz von Daten umgewandelt werden, die mit einer niedrigen Abtastrate abgetastet sind und eine hohe Auflösung haben. Der Unterabtastfilter wird in einem solchen Falle verwendet und ist normalerweise ein FIR- Filter (finite impulse response filter).
Ein kompakter Unterabtastfilter eines neuartigen Schaltungsaufbaus ist in einem Artikel beschrieben, der von Akira Yukawa, dem Erfinder des vorliegenden Patents, und zwei anderen Autoren als Beitrag für die Sitzungsberichte der ICASSP (IEEE International Confernce on Acoustics, Speech and Signal Processing), März 1985, Seiten 1400 bis 1403 unter dem Titel "An Oversampling A- to-D Converter for VLSI Digital Codec's" geliefert wurde. In der Weise, wie dies weiter unten detaillierter beschrieben werden wird, weist dieser Unterabtastfilter Schaltungselemente auf, die bei einer unerwünscht hohen Frequenz betrieben werden müssen. Außerdem verbraucht der Unterabtastfilter beträchtliche Leistung. Es ist möglich, den Unterabtastfilter mit Schaltungselementen aufzubauen, die bei einer niedrigeren Frequenz arbeiten. Dies führt jedoch zu einem abzulehnenden höheren Aufwand bei der Hardware.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der vorliegenden Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, einen Unterabtastfilter zu schaffen, der zum Unterabtasten einer Eingangssequenz von überabgetasteten Daten in eine Ausgangssequenz von unterabgetasteten Daten bestimmt ist und in demdie meisten der Schaltungselemente bei einer niedrigeren Frequenz als bei einer überabtastenden Frequenz betreibbar sind, die beim Überabtasten eines analogen Signals in eine Eingangssequenz verwendet wird.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Unterabtastfilters, der vom beschriebenen Typ ist und der einfach im Aufbau ist.
Eine noch weitere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Unterabtastfilters, der vom beschriebenen Typ ist und der mit niedrigem Leistungsverbrauch betrieben werden kann.
Andere Aufgaben der Erfindung werden im Verlaufe der Beschreibung deutlich werden.
Bei der Beschreibung des Kerns dieser Erfindung ist es möglich, zu verstehen, daß ein Unterabtastfilter zum Unterabtasten einer Filtereingangssequenz von überabgetasteten Daten bei einem vorbestimmten Unterabtastverhältnis in eine Filterausgangssequenz von schließlich unterabgetasteten Daten bestimmt ist.
In übereinstimmung mit der Erfindung weist der wie oben zu verstehende Unterabtastfilter auf: (A) Datenhaltemittel zum Halten von drei aufeinanderfolgenden Daten der überabgetasteten Daten auf einmal als ein gehaltenes Muster, um dieses gehaltene Muster von Zeit zu Zeit als eine erste Ausgangssequenz von Ausgangsmustern zu erzeugen; (B) einen Eingangsstufenfilter, der mit den Datenhaltemitteln verbunden ist, um die erste Ausgangssequenz in einem Unterabtastverhältnis von eins zu zwei in eine zweite Ausgangssequenz von zwischen-unterabgetasteten Daten unterabzutasten; und (C) einen Ausgangsstufenfilter, der mit dem Eingangsstufenfilter zum Unterabtasten der zweiten Ausgangssequenz in die Filterausgangssequenz verbunden ist.

Kurze Beschreibung der Zeichnung

Fig. 1 zeigt in Blöcken einen konventionellen Unterabtastfilter zusammen mit einem überabtastenden Analog-Digitalwandler;
Fig. 2 zeigt in Blöcken einen Unterabtastfilter gemäß einer Ausführungsform der vorliegenden Erfindung zusammen mit einem überabtastenden Analog-Digitalwandler; und
Fig. 3 ein teilweises Schaltungsdiagramm einer Logikschaltung für Verwendung im Unterabtastfilter von Fig. 2.

Beschreibung der bevorzugten Ausführungsform

Es wird auf Fig. 1 Bezug genommen, wobei ein konventioneller Unterabtastfilter zuerst beschrieben werden soll, um das Verständnis der vorliegenden Erfindung zu erleichtern. Der Unterabtastfilter ist in dem oben zitierten Artikel beschrieben.
Ein überabtastender Analog-Digitalwandler (ADC) 11 wird mit einem Analogsignal X(z) von einem Wandlereingangsanschluß 13 und mit einer überabtastenden Taktsequenz versorgt, die eine Überabtastfrequenz f(s) hat und durch das Bezugszeichen f(s) bezeichnet ist. In dem er das Analogsignal in Ein-Bit-Daten überabtastet, erzeugt der überabtastende Analog-Digitalwandler 11 eine Wandlerausgangssequenz Y(z) von überabgetasteten Daten. Wenn ein Delta-Sigma-Modulator zweiter Ordnung als der überabtastende Analog-Digitalwandler 11 verwendet wird, wird die Wandlerausgangssequenz dargestellt durch die folgende Gleichung:
Y(z) = X(z) + (1 - z&supmin;¹)²Q(z), (1)
wobei Q(z) die Quantisierungsverzerrung bezeichnet.
Der Unterabtastfilter, der mit der Wandlerausgangssequenz als Filtereingangssequenz versorgt wird, unterabtastet die Filtereingangssequenz in eine Filterausgangssequenz von unterabgetasteten Daten mit einem vorbestimmten Unterabtastverhältnis, das typischerweise zwischen eins zu sechzehn oder eins zu vierundsechzig ausgewählt wird. Gemäß Gleichung (1) ist die Quantisierungsverzerrung in der Filtereingangssequenz als eine Differentialfunktion zweiter Ordnung der Frequenz verteilt. Um die Filtereingangssequenz unterabzutasten, muß der Unterabtastfilter eine Dämpfungscharakteristik dritter Ordnung mit anwachsender Frequenz haben.
Es wird angenommen werden, daß der Unterabtastfilter die Filtereingangssequenz in die Filterausgangssequenz bei einem Unterabtastverhältnis von eins zu zweiunddreißig unterabtastet. In diesem Falle sollte der Unterabtastfilter eine Übertragungsfunktion H(z) aufweisen, die durch die folgende Gleichung gegeben ist:
H(z) [(1 + z&supmin;¹ + z&supmin;² +. .. + z&supmin;³¹)/32]³. (2)
Wenn sie entwickelt wird, wird Gleichung (2) durch Verwendung von vierundneunzig Koeffizienten dargestellt. Die Übertragungsfunktion wird daher realisiert dadurch, daß der Unterabtastfilter vierundneunzig Abgriffe (nicht gezeigt) hat. Es ist möglich, diese Abgriffe durch nullte bis dreiundneunzigste Abgriffsnummern als nullte bis dreiundneunzigste Abgriffe zu identifizieren. In jeder der Überabtastperioden werden relevante der überabgetasteten oder Ein-Bit-Daten an den nullten bis dreiundneunzigsten Abgriffen unter Verwendung der vierundneunzig Koeffizienten als nullte bis dreiundneunzigste Filterkoeffizienten multipliziert.
In Fig. 1 weist der Unterabtastfilter einen Festwertspeicher (ROM) 15 zum Speichern der Filterkoeffizienten und zum Erzeugen der Filterkoeffizienten in der Weise auf, die jetzt beschrieben werden soll. Ein Addierer/Subtrahierer 17 wird mit einem Futerkoeffizienten zur Zeit und mit einer Eingangszwischensumme gespeist, wie dies in Kürze beschrieben werden soll. Gesteuert durch jede überabgetastete oder Ein-Bit-Dateneinheit erzeugt der Addierer/Subtrahierer 17 eine Ausgangszwischensumme, in dem er die Filterkoeffizienten zur Eingangszwischensumme addiert und die Filterkoeffizienten von der Eingangszwischensumme subtrahiert, wenn die überabgetastete Dateneinheit einen binären Einswert bzw. einen binären Nullwert darstellt. Die Ausgangszwischensumme wird in einer Registereinrichtung 19 gespeichert und dem Addierer/Subtrahierer 17 wiederum als die Eingangszwischensumme durch eine Schalteinrichtung 21 zugeführt.
Insoweit angenommen wird, daß der Unterabtastfilter die Filterausgangssequenz durch Unterabtasten der Filtereingangssequenz bei einem Unterabtastverhältnis von eins zu zweiunddreißig erzeugen sollte, sollten die unterabgetasteten Daten von den Abgriffen der Abgriffsnummern erzeugt werden, die um zweiunddreißig voneinander verschieden sind, wie z. B. die nullten, zweiunddreißigsten und vierundsechzigsten Abgriffe. Als Ergebnis sollte der Addierer/Subtrahierer 17 einen algebraische Summe dreimal in jeder Übertastperiode in Verbindung mit einem relevanten der überabgetasteten Daten berechnen. Die Registereinrichtung 19 weist daher nullte, erste und zweite Register auf, die innerhalb des für dasselbe repräsentativen Blocks mit 0, 1 und 2 bezeichnet sind. In dem durch ein Adreßsignal, das mit dreimal der Überabtastfrequenz variabel ist, Zugriff genommen wird, erzeugt der Festwertspeicher 15 bei jeder Überabtastperiode drei Filterkoeffizienten für die Abgriffe, die durch die oben genannten Abgriffnummern identifiziert sind.
Wenn der Delta-Sigma-Modulator zweiter Ordnung verwendet wird, um ein Analog-Digitalwandlersystem für Verwendung z. B. bei digitaler Audioverwendung zu schaffen, so ist ein Überabtastverhältnis von ungefähr 256 notwendig. Wenn die niedrige Abtastrate 48 kHz sein sollte, muß der überabtastende Analog-Digitaiwandler 11 die überabgetasteten Daten mit einer Rate von 12,288 kHz erzeugen. Der Addierer/Subtrahierer 17 muß bei einer frequenz betreibbar sein, die immerhin ungeführ 37 MHz ist.
In der bisher beschriebenen Weise ist der konventionelle Unterabtastfilter von ausgezeichnet kompakter Bauart. Der Unterabtastfilter muß jedoch einen Addierer/Subtrahierer 17 aufweisen, der bei dieser hohen Frequenz arbeiten kann. Schwierigkeiten sind unvermeidbar, solche Schaltungselemente zu entwerfen. Außerdem verbraucht der Unterabtastfilter eine beträchtliche Leistung. Es ist möglich, die Verwendung von Hochfrequenz zu vermeiden, in dem man drei Sätze von Resultat-Registern verwendet. Dies führt jedoch zu einer abzulehnenden Vergrößerung der Hardware.
Bezugnehmend auf Fig. 2 soll die Beschreibung nun zu einem Unterabtastfilter gemäß einer bevorzugten Ausführungsform der Erfindung übergehen. Ähnliche Teile sind durch gleiche Bezugsziffern bezeichnet und sind ähnlich betreibbar mit gleichbenannten Signalen.
Ein Unterabtastverhältnis von 1/N soll betrachtet werden, wobei N eine vorbestimmte natürliche Zahl darstellt, wie z. B. zweiunddreißig. In diesem Fall unterabtastet der Unterabtastfilter die Filtereingangssequenz in die Filterausgangssequenz in zwei Stufen, zuerst mit einem ersten Unterabtastverhältnis von eins zu zwei und anschließend mit einem zweiten Unterabtastverhältnis von 2/N. Die oben genannten unterabgetasteten Daten werden daher hier als schließlich unterabgetastete Daten bezeichnet.
In Fig. 2 erzeugt der überabtastende Analog-Digitalwandler 11 wie in Fig. 1 die Wandlerausgangssequenz als die Filtereingangssequenz von überabgetasteten Daten, die durch ..., R, S, T, U, V, W, ... bis auf weiteres bezeichnet werden soll. Erste und zweite Flip-Flops vom D-Typ (D-FF's) 23(1) und 23(2) werden nacheinander mit dem überabtastenden Analog-Digitalwandler 11 verbunden und mit der überabtastenden Taktsequenz versorgt, um als erste und zweite Verzögerungselemente zu wirken, wobei jeder der Filtereingangssequenz eine Verzögerungszeit von einer Überabtastperiode gibt, die durch z&supmin;¹ bezeichnet ist. Der überabtastende Analog-Digitalwandler 11 und die ersten und zweiten Verzögerungselemente 23 (Suffixe werden weggelassen) erzeugen daher in einer gewissen der Überabtastperioden die überabgetasteten Daten T, S und R als erste bis dritte Ausgangsdaten A, B und C. Zwei Überabtastperioden später erzeugen der überabtastenden Analog-Digitalwandler 11 und die Verzögerungselemente 23 die überabgetasteten Daten V, U und T als die ersten bis dritten Ausgangsdaten A bis C.
Man wird nun verstehen, daß die Verzögerungselemente 23 in Zusammenwirkung mit ihrem Eingangsanschluß, der mit dem überabtastenden Analog-Digitalwandler 11 verbunden ist, als Datenhalteanordnung dienen, um drei aufeinanderfolgende oder nacheinanderfolgende Daten der überabgetasteten Daten der Filtereingangssequenz zu einer Zeit zu halten. Bevor sie von der Datenhalteanordnung 23 erzeugt werden, stellen die drei aufeinanderfolgenden Daten ein Muster von binären Eins- und/oder Nullwerten als ein gehaltenes Muster dar. Die Datenhalteanordnung erzeugt das gehaltene Muster von Zeit zu Zeit als erste Ausgangssequenz von Ausgangsmustern.
Eine logische Schaltung 25, die mit der Datenhalteanordnung verbunden ist, wird mit der ersten Ausgangssequenz gespeist. Gesteuert durch ein erstes frequenzdemultiplexiertes Signal, das durch Frequenzdemultiplexierung der überabtastenden Taktsequenz um zwei erzeugt ist und daher durch ein Bezugssymbol f(s)/2 bezeichnet ist, erzeugt die Logikschaltung 25 ein Gewichtungssignal und ein Vorzeichensignal. In der in der unten angeordneten Tabelle aufgelisteten Weise stellt das Gewichtungssignal drei Gewichte 0, 1 und 2, ein Gewicht w zur Zeit dar. Das Vorzeichensignal zeigt Plus- und Minuszeichen an, ein Signal s zur Zeit. Die Plus- und Minuszeichen werden in Kombination mit den Gewichten in der Weise benutzt, die jetzt beschrieben werden soll. In der Tabelle werden die Ausgangsmuster durch die ersten bis dritten Ausgangsdaten A bis C gezeigt. Nebenbei sei bemerkt, daß das erste Frequenz dem multplexierte Signal eine vorbestimmte Zeitperiode definiert, die gleich dem doppelten der Überabtastperiode ist. Tabelle
Es wird im Verlaufe der Beschreibung klar werden, daß die Logikschaltung 25 als ein Eingangsstufenfilter zum Unterabtasten der ersten Ausgangssequenz mit dem ersten Unterabtastverhältnis in eine zweite Ausgangssequenz von zwischen-unterabgetasteten Daten in Übereinstimmung mit den Ausgangsmustern dient. Eine Kombination des Gewichtes w und des Vorzeichens s stellt jedes der zwischen-unterabgetasteten Daten dar, die in der zweiten Ausgangssequenz durch das erste frequenzdemultiplexierte Signal zeitlich erfaßt werden.
Der Eingangsstufenfilter 25 hat eine erste Übertragungsfunktion H1(z), die durch die folgende Gleichung definiert ist:
H1(z) = (1 + 2z&supmin;¹ + z&supmin;²)/2. (3)
Die Tabelle dient als eine Wahrheitstabelle für Gleichung (3).
Die erste Übertragungsfunktion ergibt eine Hochfrequenzdämpfungscharakteristik zweiter Ordnung. Der Eingangsstufenfilter dämpft daher die Quantisierungsverzerrung weniger als ein Filter mit Dämpfungscharakteristik dritter Ordnung wie der konventionelle Unterabtastfilter. Das Unterabtastverhältnis ist jedoch nur eins zu zwei. Die Eingangsstufenfilteranordnung kann eine ausreichende Dämpfung für ein Frequenzband geben, das auf ein Frequenzband der zweiten Ausgangssequenz gefaltet werden kann.
Wenn wir uns während einer kurzen Zeit Fig. 3 zuwenden, so weist die logische Schaltung 25 ein erstes ODER-Gatter mit drei Eingängen und ein NAND-Gatter 29 mit drei Eingängen auf, die mit den ersten bis dritten Ausgangsdaten A bis C versorgt werden, um ein erstes ODER-Ausgangssignal und ein erstes NAND-Ausgangssignal zu erzeugen. Ein NAND-Gatter 31 mit zwei Eingängen wird mit den ersten und dritten Ausgangsdaten A und C versorgt und erzeugt ein zweites NAND-Ausgangssignal. Ein zweites ODER-Gatter 33 mit drei Eingängen wird mit der ersten Ausgangsdateneinheit A, einer invertierten Dateneinheit der zweiten Ausgangsdateneinheit B und der dritten Ausgangsdateneinheit C versorgt, um ein zweites ODER-Ausgangssignal zu erzeugen. Das ODER-Gatter 35 mit zwei Eingängen wird mit der zweiten Ausgangsdateneinheit B und dem zweiten NAND-Ausgangssignal gespeist, um ein drittes ODER- Ausgangssignal zu erzeugen.
Ein erstes Ausgangs-NAND-Gatter 37 wird mit dem ersten ODER-Ausgangssignal und dem ersten NAND-Ausgangssignal gespeist und erzeugt ein Verschiebungssignal, das den binären Einswert nur hat, wenn alle der ersten bis dritten Ausgangsdaten A bis C entweder den binären Nullwert oder den binären Einswert haben. Bezugnehmend auf die Tabelle versteht man, daß das Verschiebungssignal dem Gewichtungssignal entspricht, das das Gewicht von Minus oder Plus 2 darstellt. Ein zweites Ausgangs-NAND-Gatter 39 wird mit den zweiten und dritten ODER-Ausgangssignalen gespeist, um ein Löschsignal zu erzeugen, das dem Gewichtungssignal für das Gewicht Null entspricht.
Auf ähnliche Weise erzeugt die Logikschaltung 35 ein Durchlaßsignal und das Vorzeichensignal. Das Durchlaßsignal entspricht dem Gewichtungssignal, das das Gewicht von Plus oder Minus 1 darstellt.
Es wird nun wieder auf Fig. 2 bezug genommen. Der Unterabtastfilter weist einen Ausgangsstufenfilter auf, der mit dem Eingangsstufenfilter verbunden ist, um die zweite Ausgangssequenz in die Filterausgangssequenz von schließlich unterabgetasteten Daten mit dem zweiten Unterabtastverhältnis, das vorher erwähnt wurde, unterabzutasten. Da die vorbestimmte natürliche Zahl N nicht klein ist, sollte der Ausgangsstufenfilter eine zweite Übertragungsfunktion 112(z) haben, die eine ausreichend große Hochfrequenzdämpfung aufweist und durch die folgende Gleichung dargestellt wird, wenn die vorbestimmte natürliche Zahl N zweiunddreißig in der Weise, wie es vorstehend angenommen wurde, darstellt:
H2(z) = [(1 + z&supmin;¹ + z&supmin;² + ... + z&supmin;¹&sup5; )/16]³/2. (4)
Wenn sie entwickelt wird, wird Gleichung (4) dargestellt durch Verwendung von sechsundvierzig Koeffizienten. Z. B. ist der Koeffizient für z&sup0; gleich 1/4096. Der Koeffizient für z&supmin;¹ ist gleich 3/4096. Der Koeffizient für z ist gleich 6/4096. Der Koeffizient für z&supmin;³ ist gleich 10/4096. Der Koeffizient für z&supmin;&sup4; ist gleich 15/4096. Es ist auf diese Weise ohne weiteres möglich, den Koeffizienten zu berechnen, welchen Wert die vorbestimmte natürliche Zahl N auch immer haben mag.
In der in Verbindung mit Fig. 1 beschriebenen Weise wird die zweite Übertragungsfunktion dadurch realisiert, daß der Ausgangsstufenfilter sechsundvierzig Abgriffe (nicht gezeigt) hat. Es ist möglich, diese Abgriffe durch nullte bis fünfundvierzigste Abgriffsnummern als nullte bis fünfundvierzigste Abgriffe zu identifizieren. In jeder vorbestimmten oben erwähnten Zeitperiode werden die zwischen-unterabgetasteten Daten an den nullten bis fünfundvierzigsten Abgriffen mit den nullten bis fünfundvierzigsten Koeffizienten multipliziert, die als die nullten bis fünfundvierzigsten Filterkoeffizienten verwendet werden. In Abhängigkeit von den Umständen wird auf solche Filterkoeffizienten als vorbestimmte Filterkoeffizienten bezug genommen werden.
Im Ausgangsstufenfilter speichert der Festwertspeicher 15 die nullten bis fünfundvierzigsten Filterkoeffizienten und darüber hinaus zwei Nullen als sechsundvierzigste und siebenundvierzigste Filterkoeffizienten. Indem durch ein Adreßsignal Zugriff genommen wird, das in der vorbestimmten Zeitperiode variabel ist und daher durch das Bezugszeichen f(s)/2 dargestellt ist, erzeugt der Festwertspeicher 15 als Auslesekoeffizienten drei Futerkoeffizienten, die unter den nullten bis fünfundvierzigsten Filterkoeffizienten durch die Abgriffnummern definiert sind, die voneinander um sechzehn entsprechend dem zweiten vorher erwähnten Unterabtastverhältnis verschieden sind.
Ein Festwertmultiplikator 41 ist mit dem Festwertspeicher 15 und der Logikschaltung 25 verbunden und empfängt die auslesbaren Filterkoeffizienten und das Gewicht w zusammen mit dem Vorzeichen s. Jedes Gewicht zusammen mit seinem Vorzeichen wird eine Festwertmultiplikatoreingangsdateneinheit genannt werden. In der in der Tabelle aufgelisteten Weise hat jede Festwertmultiplikatoreingangsdateneinheit einen von fünf Werten 0, Plus 1, Minus 1, Plus 2 und Minus 2 zu einer Zeit. Anders gesagt empfängt der Festwertmultiplikator von der Logikschaltung 25 die zwischen-unterabgetasteten Daten als die Festwertmultiplikatoreingangsdaten. Der Festwertmultiplikator 41 multipliziert die auslesbaren Filterkoeffizienten mit jeder Festwertmultiplikatoreingangsdateneinheit, um Festwertmultiplikatorausgangserzeugnisse zu erzeugen. In der Praxis löscht der Festwertmultiplikator 41 die auslesbaren Filterkoeffizienten, wenn das Gewichtungssignal das Löschsignal ist. Der Festwertmultiplikator 41 bewirkt, daß die auslesbaren Filterkoeffizienten ohne Veränderung hindurchgehen, wenn das Gewichtungssignal das Durchlaßsignal ist. Der Festwertmultiplikator 41 gibt den auslesbaren Filterkoeffizienten eine Verschiebung um einen Bit nach links, wenn das Gewichtungssignal das Verschiebungssignal ist. Auf diese Weise ist der Festwertmultiplikator 41 auf sehr einfache Weise betreibbar. Den Festwertmultiplikatorausgangsprodukten werden die Vorzeichen gegeben, falls nicht die auslesbaren Filterkoeffizienten gelöscht werden.
Ein Addierer 43 ist mit dem Festwertmultiplikator 41 verbunden, um jedes Festwertmultiplikatorausgangsprodukt zu einer Zeit zu empfangen und wird mit einer Eingangszwischensumme in der Weise gespeist, die jetzt beschrieben werden soll. Der Addierer 43 berechnet eine Summe des Festwertmultiplikatorausgangsprodukt und der Eingangszwischensumme als eine Ausgangszwischensumme, wobei das Vorzeichen des Festwertmultiplikatorausgangsprodukts berücksichtigt wird.
Die Registereinrichtung 19 ist mit dem Addierer 43 verbunden, weist die nullten bis zweiten Register 0 bis 2 in der in Verbindung mit Fig. 1 beschriebenen Weise auf und speichert die Ausgangszwischensumme als eine akkumulierte Summe und erzeugt die akkumulierte Summe. Indem sie so die akkumulierte Summe speichert, wird die Registereinrichtung 19 einmal in jedem Löschzeitintervall gelöscht, daß 3N/2 Überabtastperioden lang ist.
Die Schalteinrichtung 21 ist mit der Registereinrichtung 19 und dem Addierer 43 verbunden und wird durch ein Schaltsteuersignal gesteuert, das die vorbestimmte Zeitperiode definiert und daher durch das Bezugszeichen f(s)/2 bezeichnet ist. Die Schalteinrichtung 21 liefert die akkumulierte Summe von der Registereinrichtung 19 zum Addierer 41 für Verwendung als die Eingangszwischensumme. Wenn die Registereinrichtung 19 gelöscht wird, versorgt eine andere Schalteinrichtung 45 einen Filterausgangsanschluß 47 mit den akkumulierten Summen, die von nullten bis zweiten Register 0 bis 2 der Registereinrichtung gelöscht sind. Die später genannte Schalteinrichtung 45 wird durch ein zweites frequenzdemultiplexiertes Signal gesteuert, das durch Frequenzdemultiplexieren der überabgetasteten Tastsequenz um die vorbestimmte natürliche Zahl N erzeugt wird und daher durch ein Bezugszeichen f(s)/N bezeichnet wird.
Der Betrieb des Festwertmultiplikators 41, des Addierers 43, der Registereinrichtung 19 und der Schalteinrichtung 21 sollen in größerem Detail bezüglich der ersten und zweiten Festwertmultiplikatoreingangsdaten D1 und D2 beschrieben werden. Zuerst multipliziert der Festwertmultiplikator 41 den nullten Filterkoeffizienten, um ein erstes Produkt P1 zu erzeugen, den sechzehnten Filterkoeffizienten, um ein zweites Produkt P2 zu erzeugen, und den zweiunddreißigsten Filterkoeffizienten, um ein drittes Produkt P3 zu erzeugen, mit der ersten Festwertmultiplikatoreingangsdateneinheit D1. Unter diesen Umständen berechnet der Addierer 43 eine erste Summe S1 des ersten Produktes P1 und der akkumulierten Summe, die vom nullten Register 0 erzeugt ist, als eine Eingangszwischensumme, eine zweite Summe S2 des zweiten Produkts P2 und der akkumulierten Summe, die vom ersten Register 1 erzeugt ist, und eine dritte Summe S3 des dritten Produkts P3 und der akkumulierten Summe, die vom zweiten Register 2 erzeugt ist. In der Zwischenzeit wird die erste Summe S1 im nullten Register 0 für die akkumulierte Summe, die zum Berechnen der ersten Summe verwendet wird, ersetzt. Auf diese Weise wird die Registereinrichtung 19 auf den neuesten Stand gebracht, um neue akkumulierte Summen zu speichern.
Als nächstes multipliziert der Festwertmultiplikator 41 den ersten Filterkoeffizienten, um ein viertes Produkt P4 zu erzeugen, den siebzehnten Filterkoeffizienten zum Erzeugen eines fünften Produktes P5 und den dreiunddreißigsten Filterkoeffizienten zum Erzeugen eines sechsten Produktes P6 um die zweite Festwertmultiplikatoreingangsdateneinheit D2. Der Addierer 43 berechnet eine vierte Summe S4 des vierten Produkts P4 und der ersten Summe S1, die im nullten Register 0 gespeichert ist, als eine neue akkumulierte Summe, eine fünfte Summe SS des fünften Produkts P5 und der akkumulierten Summe, die neu im ersten Register 1 gespeichert ist, und eine sechste Summe S6 des sechsten Produktes P6 und der akkumulierten Summe, die im zweiten Register 2 für die akkumulierte Summe eingesetzt ist, die beim Berechnen der dritten Summe verwendet wurde. Der Betrieb geht in dieser Weise weiter, bis eine achtundvierzigste Summe unter Verwendung des siebenundvierzigsten Filterkoeffizienten berechnet ist und in der Registereinrichtung 19 die akkumulierte Summe ersetzt, die beim Berechnen der achtundvierzigsten Summe verwendet wurde. In diesem Moment liefert die als zweites erwähnte Schalteinrichtung 45 die akkumulierte Summe von den Registern 0 bis 2 zum Filterausgangsanschluß 47 als drei schließlich unterabgetastete Daten. Die Registereinrichtung 19 wird gelöscht.
Wenn man sich Fig. 2 ansieht, so ist es möglich, den Festwertmultiplikator 41 die Produkte der vorbestimmten Filterkoeffizienten und der Gewichte ohne Rücksicht auf die Vorzeichen berechnen zu lassen. In diesem Falle sollte ein Addierer/Subtrahierer anstelle des Addierers 43 verwendet werden und durch das Vorzeichensignal durch eine gestrichelte Signalleitung gesteuert werden, damit der Addierer/Subtrahierer das Festwertmultiplikatorausgangsprodukt von der Eingangszwischensumme subtrahiert, wenn das Vorzeichensignal das Minuszeichen anzeigt.
Man wird weiter verstehen, daß jeder Filterkoeffizient durch acht Bits dargestellt wird, wenn die vorbestimmte natürliche Zahl gleich zweiunddreißig ist. Dies ist zwei Bit weniger als jeder Filterkoeffizient, der in dem konventionellen Unterabtastfilter verwendet wird. Zusätzlich ist der Addierer 43 oder der Addierer/Subtrahierer mit zweifach kleinerer Geschwindigkeit als der Addierer/Subtrahierer 17 zu betreiben, der in Verbindung mit Fig. 1 beschrieben ist. Als Ergebnis ist es möglich, den Unterabtastfilter dieser Erfindung als eine komplementäre Metalloxidhalbleiter (CMOS) integrierte Schaltung zu realisieren, die mit geringerem Leistungsverbrauch betrieben werden kann.
Obwohl die Erfindung soweit in besonderem Zusammenhang mit einer einzigen bevorzugten Ausführungsform derselben und einigen wenigen Abwandlungen beschrieben worden ist, wird es für den Fachmann ohne weiteres möglich sein, die Erfindung auf verschiedene andere Weisen auszuführen. Z. B. ist es möglich, eine Verbindung eines Zählers und einer logischen Schaltung anstelle des Festwertspeichers 15 zu verwenden. Falls gewünscht, kann der Ausgangsstufenfilter entsprechend Fig. 1 ausgebildet werden, wobei man die Hälfte des vorbestimmten Unterabtastverhältnisses verwendet.

Claims

1. Unterabtastfilter (subsampling filter) zum Unterabtasten einer Filtereingangssequenz von überabgetasteten (oversampled) Daten (11) in einem vorbestimmten Unterabtastverhältnis in eine Filterausgangssequenz von schließlich unterabgetasteten Daten, welcher Unterabtastfilter aufweist:

Datenhaltemittel (23(1), 23(2)) zum Halten von drei aufeinanderfolgenden Daten der überabgetasteten Daten auf einmal als ein gehaltenes Muster, um dieses gehaltene Muster von Zeit zu Zeit als eine erste Ausgangssequenz von Ausgangsmustern zu erzeugen;

einen Eingangsstufenfilter (25), der mit den Datenhaltemitteln verbunden ist, um die erste Ausgangssequenz in einem Unterabtastverhältnis von eins zu zwei in eine zweite Ausgangssequenz von zwischen-unterabgetasteten Daten unterabzutasten; und

einen Ausgangsstufenfilter (15,19,21,41,43,45), der mit dem Eingangsstufenfilter zum Unterabtasten der zweiten Ausgangssequenz in die Filterausgangssequenz verbunden ist.

2. Unterabtastfilter nach Anspruch 1, bei dem der Eingangsstufenfilter (25) die zwischen-unterabgetasteten Daten entsprechend den Ausgangsmustern bestimmt.

3. Unterabtastfilter nach Anspruch 2, bei dem der Ausgangsstufenfilter (15,19,21,41,43,45) die schließlich unterabgetasteten Daten entsprechend den zwischen-unterabgetasteten Daten und vorbestimmten Filterkoeffizienten bestimmt.

4. Unterabtastfilter nach Anspruch 3, bei dem der Eingangsstufenfilter (25) einen der ersten bis fünften Werte 0, plus 1, minus 1, plus 2 und minus 2 an jede der zwischen-unterabgetasteten Daten entsprechend den Ausgangsmustern abgibt.

5. Unterabtastfilter nach Anspruch 4, bei dem die Ausgangsmuster variabel als Kombinationen eines binären Einswertes 1 und eines binären Nullwertes 0 zwischen ersten bis achten Mustern (0, 0, 0), (0, 0, 1), (0, 1, 0), (0, 1, 1), (1, 0, 0), (1, 0, 1), (1, 1, 0) und (1, 1, 1) variabel sind, wobei der Eingangsstufenfilter (25) den zwischen-unterabgetasteten Daten den ersten Wert, wenn die Ausgangsmuster durch jedes der dritten und sechsten Muster gegeben werden, den zweiten Wert, wenn die Ausgangsmuster durch jedes der vierten und siebten Muster gegeben werden, den dritten Wert, wenn die Ausgangsmuster durch jedes der zweiten und fünften Muster gegeben werden, den vierten Wert, wenn das Ausgangsmuster durch das achte Muster gegeben wird, und den fünften Wert gibt, wenn die Ausgangsmuster durch das erste Muster gegeben werden.

6. Unterabtastfilter nach Anspruch 3, bei dem der Ausgangsstufenfilter aufweist:

Speichermittel (15) zum Speichern der vorbestimmten Filterkoeffizienten zum Erzeugen der Filterkoeffizienten als auslesbare Filterkoeffizienten;

einen Festwertmultiplikator (41), der mit dem Eingangsstufenfilter (25) und den Speichermitteln (15) verbunden ist, um die auslesbaren Filterkoeffizienten mit den zwischen-unterabgetasteten Daten zu multiplizieren, um Festwertmultiplikator-Ausgangserzeugnisse zu erzeugen;

Summiermittel (43), die mit dem Festwertmultiplikator verbunden sind, um jedes der Erzeugnisse und eine Eingangszwischensumme in eine Ausgangszwischensumme aufzusummieren;

eine Registereinrichtung (19), die mit den Summiermitteln (43) verbunden ist, um die Ausgangszwischensumme als eine akkumulierte Summe zu speichern;

und

Zuführungsmittel (21), die mit den Summiermitteln und der Registereinrichtung verbunden sind, um die akkumulierte Summe den Summiermitteln als die Eingangszwischensumme zuzuführen.

7. Unterabtastfilter nach Anspruch 6, bei dem:

der Eingangsstufenfilter (25) einen der ersten bis fünften Werte 0, plus 1, minus 1, plus 2 und minus 2 an jedes der zwischen-unterabgetasteten Daten entsprechend den Ausgangsmustern gibt; wobei der Festwertmultiplikator (41) jeden der auslesbaren Filterkoeffizienten mit einem der ersten bis fünften Werte multipliziert, der durch den Eingangsstufenfilter erzeugt wird, wenn jeder der auslesbaren Filterkoeffizienten durch die Speichermittel erzeugt wird.