DE2831059C2 - Integrierender Kodeumsetzer - Google Patents

Description

10 des Addierers 4 auftretende PCM-Signal zugeführt Dieses PCM-Signal ist aus Kodewörtern aufgebaut, die in der Zeichnung mit y(nT) bezeichnet sind. Mit den Bezeichnungen x(nT) und y(nT) wird auf übliche Weise angegeben, daß die Kodewörter χ und y zu Zeitpunkten auftreten, die einem ganzen Vielfachen der Abtastzeit r=l//j entsprechen. Die PCM-Kodewörter y(nT) werden dem Eingang 2 des Filters 1 zugeführt und jn aufeinanderfolgenden Stufen 11-1, 11-2, 11-3 und 11-4 einer Verzögerungsanordnung 11 stets, um eine Abtastzeit 7"verzögert Die Verzögerungsanordnung 11 kann befc^ielsweise durch ein Schieberegister gebildet werden, dem zur Verwirklichung einer Verzögerungszeit Tauf übliche Weise Weiterschiebeimpulse mit einer Frequenz f_s zugeführt werden. In jeder Abtastzeit wird eine Reihe von vier PCM-Wörtern y(nT) zunächst in einem Multiplizierer 12 mit einer ersten Reihe von vier Filterkoeffizienten (am Ji, a₂, a₃) multipliziert, um nach der Addition in einem Akkumulator 13 ein erstes Ausgangskodewort zu liefern. Anschließend wird die gleiche Reihe von vier PCM-Wörtern y(nT) mit einer zweites Reihe von Filterkoeffizienten ^a₄, as, S₆, m) multipliziert, und die Addition der erhaltenen Produkte ergibt ein zweites Ausgangskodewort Die Ausgangskodewörter treten an einem Ausgang 14 der Anordnung auf und werden mit z(qT72) bezeichnet, um anzugeben, daß die Abtastfrequenz der Ausgangskodewörter 2£=2/Tbeträgt

Der Zusammenhang zwischen den Eingangskodewörtern x(nT) und den Ausgangskodewörtern z(q1J2) kann für das hier skizzierte Beispiel wie folgt wiedergegeben werden:

für q = In ist z(g772) = α#[(η-4)Τ\ + α&[(η-3)Τ\ * e,.y[(n-2)71 + βο>[(η-1)71 für q = In + 1 ist z{qV2) = a_Iy[(n-4)71 + a₆y[(n-3)71 + a_sy[(n-2)7] + a₄y[(n-1)7] und y(nT) = x(nT) + ay[[n-\)T\, wobei β(β< 1) der Multiplikationsfaktor des Multiplizierers9 ist

Bei der in Fi g. i dargestellten Ausführungsform einer Anordnung zum Umsetzen von DPCM mit einer Abtastfrequenz f_s in PCM mit einer Abtastfrequenz m/"/m=2) bestehen die Eingangskodewörter x(nT) beispielsweise aus je 8 Bits. Durch die Integration müssen die Kodewörter y(ηT) zur ausreichend genauen Kennzeichnung der momentanen Größe des Datensignals aus mehr als 8 Bits, beispielsweise 10 Bits, bestehen. Die Verzögeningsstufen 11-1, 11-2, 11-3 und 11-4 müssen daher je aus 10 Bits bestehende Kodewörter speichern können. Auch der Multiplizierer 12 muß derart ausgeführt sein, daß die aus 10 Bits bestehenden Kodewörter verarbeitet werden können.

Bei der in F i g. 2 dargestellten Ausführungsform einer erfindungsgemäßen Anordnung sind die der in F i g. 1 dargestellten Anordnung entsprechenden Teile mit gleichen Bezugsziffern bezeichnet

Die dargestellte Ausführungsform enthält ein nicht rekursives, interpolierendes Digitalfilter 1, das mit einer Verzögerungsanordnung 11 mit vier Verzögerungsstufen 11-1,11-2,11-3 und 11-4, mit einem Multiplizierer 12 und mit einem Akkumulator 13 versehen ist An einem Ausgang 14 des Filters 1 ist ein digitaler Integrator 15 angeschlossen, der mit einem Addierer 16 versehen ist, dessen erster Eingang 17 mit dem Ausgang 14 des Filters 1 verbunden ist Einem zweiten Eingang 18 des

und

für q für q

Addierers 16 wird über einen Rückkopplungskreis 19 mit zwei darin aufgenommenen Verzögerungsstufen 20-1 und 20-2 und einem Multiplizierer 21 das am Ausgang 22 des Integrators 15 auftretende PCM-Signal zugeführt Der Multiplizierer 21 multipliziert die Kodewörter um den Faktor «(α < 1). Im allgemeinen Fall, wenn das Filter 1 zum Erhöhen der Abtastfrequenz um den Faktor m eingerichtet ist, muß der digitale Integrator 15 m Verzögerungsstufen enthalten, die je eine Verzögerung um eine Zeit T/m verwirklichen.

Die dem Eingang 2 des Filters 1 zugeführte Folge mit einer ersten Abtastfrequenz f_s auftretender digitaler Eingangskodewörter, die Änderungen in der momenta nen Größe eines Datensignals (differenzieller Kode) darstellen, werden mit x(nT) bezeichnet. Die im Filter 1 am Ausgang 14 erzeugte Folge mit einer zweiten Abtastfrequenz mf_s(m=) auftretender digitaler Hilfskodewörter, die ebenfalls Änderungen in der momentanen Größe des Datensignals darstellen, werden mit w(qV2) bezeichnet Die am Ausgang 22 des digitalen Integrators 15 ebenfalls mit einer Abtastfrequenz tnf_s(m—2) auftretenden Ausgangskodewörter, die die momentane Größe des Datensignals kennzeichnen, werden mit z(qT72) bezeichnet

Zwischen z(qTI2) und x(n T) besteht folgender Zusammenhang:

ln ist w{qV2) = e₃x[(n-4)7] + o₂x[(n-3)7] + e,x[(n-2)7] + βοχ[(π-1)7] 2/i+l'ist w(?772) = α_Ίχ[(η-Α)Τ\ + α₆χ[(η-3)7] + a_sx[(n-2)7] + a₄x[(«-l)7]

Durch Ausarbeitung des gegebenen Zusammenhangs kann nachgewiesen werden, daß die von der in F i g. 2 dargestellten Anordnung erzeugten Ausgangskodewörter gleich den Ausgangskodewörtern sind, die durch die in F i g. 1 dargestellte Anordnung geliefert werden, wenn beiden Anordnungen die gleichen Eingangskodewörter zugeführt werden. Gleiches gilt für den allgemeinen Fall bei der Erhöhung der Abtastfrequenz um einen Faktor m. Jedoch brauchen die Verzögerungsstufen und die Vervielfachungsanordnung jetzt nicht die aus 10 Bits bestehenden Kodewörter des absoluten Kodes, sondern nur die aus 8 Bits bestehenden Eingangskodewörter zu verarbeiten, so daß eine wesentliche Ersparung an Speicherraum verwirklicht worden ist.

Es sei bemerkt daß es möglich ist, den digitalen Integrator 15 gemäß der Darstellung in F i g. 2 durch einen digitalen Integrator mit nur einer Verzögerungsstufe zu ersetzen, die eine Verzögerung um eine Zeit T/m verwirklicht Der Multiplikationsfaktor des Multiplizierers 21 muß dabei gleich ot^Um gewählt werden. Um zu erreichen, daß das Spektrum des Signals, dessen momentane Größe durch die auf diese Weise erzeugten digitalen Ausgangskodewörter gekennzeichnet wird, gleich dem Spektrum des Signals ist dessen momentane Größe durch die mit der Anordnung nach Fig.2 erzeugten digitalen Ausgangskodewörter, gekennzeich nei wird, braucht nur eine geringe Änderung im Digitalfilter angebracht zu werden (beispielsweise eine Änderung in den Filterkoeffizienten ao bis 37).

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Anordnung zum Umsetzen einer Folge mit einer ersten Abtastfrequenz (f_s) auftretender digitaler Eingangskodewörter, die Änderungen in der momentanen Größe eines Datensignals darstellen (differenzieller Kode), in eine Folge mit einer zweiten, höheren Abtastfrequenz (mf_s) auftretender Ausgangskodewörter, die die momentane Größe des Datensignals kennzeichnen (absoluter Kode) dadurch gekennzeichnet, daß die Anordnung mit einem nicht rekursiv interpolierenden Digitalfilter versehen ist, dem die Eingangskodewörter zur Erzeugung einer Folge mit der erwähnten zweiten Abtastfrequenz (mf_s) auftretender digitaler Hilfskodewörter zugeführt werden, die ebenfalls Änderungen in der momentanen Größe des Datensignal (lamellen, und daß ein digitaler Integrator zum Umsetzen der Hilfskodewörter in die Ausgangskodewörter vorgesehen ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der digitale Integrator eine Reihenschaltung von m Verzögerungsabschnitten enthält, die je eine Verzögerung über eine Zeit \lmf_s verwirklichen.

Die Erfindung betrifft eine Anordnung zum Umsetzen einer Folge mit einer ersten Abtastfrequenz (f_s) auftretender digitaler Eingangskodewörter, die Änderungen in der momentanen Größe eines Datensignals darstellen (differenzieller Kode), in eine Folge mit einer zweiten, höheren Abtastfrequenz (mty auftretender Ausgangskodewörter, die die momentane Größe des Datensignals kennzeichnen (absoluter Kode).

Die Erfindung entstammt dem Bereich der Kodeumsetzer zum Umsetzen eines ersten Kodeformats in ein zweites Kodeformat unter gleichzeitiger Erhöhung der Abtastfrequenz.

Bei der digitalen Signalverarbeitung ist es häufig erwünscht, die Abtastfrequenz der ein eintreffendes Signal darstellenden digitalen Kodewörter zu ändern (erhöhen bzw. erniedrigen), und zwar derart, daß die mit der geänderten Abtastfrequenz auftretenden digitalen Kodewörter wiederum dieses eintreffende Signal darstellen. Aus »Proceedings of the IEEE«, Band 61, Nr. 6, Juni 1973, Seiten 692 bis 702 geht hervor, daß eine derart bedingte Änderung der Abtastfrequenz grundsätzlich mit einem linearen Filtervorgang verknüpft ist. Die entsprechende ideale Filterfunktion ist zwar physikalisch nicht realisierbar, läßt sich aber mittels eines digitalen Filters in guter Annäherung verwirklichen. Abhängig davon, ob die Änderung eine Erhöhung oder eine Erniedrigung betrifft, wird das betreffende digitale Filter als interpolierendes oder dezimierendes Digitalfilter bezeichnet. Gemäß der oben genannten Druckschrift ist in der Mehrzahl der praktischen Fälle ein nichtrekursives, interpolierendes bzw. dezimierendes Digitalfilter mit streng linearer Phase für eine optimale Realisierung am besten geeignet.

Ein Kodeumsetzer der eingangs genannten Art ist aus der DE-AS 24 22 926 bekannt. Im Ausführungsbeispiel nach F i g. 1 dieser Patentanmeldung wird dabei einem nicht rekursiven interpolierenden Digitalfilter eine Folge digitaler Eingangskodewörter mit der Abtastfre-

quenz h zugeführt die die momentane Größe eines Datensignals kennzeichnen. Am Ausgang des interpolierenden Filters treten Ausgangskodewörter auf, die ebenfalls die momentane Größe des Datensignals darstellen, aber deren Abtastfrequenz (mf_s) höher als die Abtastfrequenz (Q der Eingangskodewörter ist, und diese Ausgangskodewörter werden dann mit Hilfe eines Deltamodulationskoders in Kodewörter umgesetzt, die die Änderungen in der momentanen Größe des Datensignals kennzeichnen.

In der Praxis besteht der Bedarf an einer Anordnung zum Umsetzen von DPCM in Deltamodulation. Hierbei kann der Kodeumsetzer gemäß der Beschreibung in der erwähnten DE-AS 24 22 926 benutzt werden, wenn der Differenzkode (DPCM) zunächst durch digitale Integration der Eingangskodewörter in einen absoluten Kode (PCM) umgesetzt wird. Eine derartige Anordnung hat jedoch den Nachte.!?, daß für die Speicherung der integrierten Eingangskodewörter im interpolierenden Filter viel Speicherraum erforderlich ist

Der Erfindung liegt die Aufgabe zugrunde, durch eine andere Konzeption einer Anordnung der eingangs erwähnten Art eine Ersparung in den Geräten hinsichtlich des Speicherraums zu verwirklichen.

Die erfindungsgemäße Anordnung ist dazu dadurch gekennzeichnet, daß sie mit einem nicht rekursiven interpolierenden Digitalfilter versehen ist, dem die Eingangskodewörter zur Erzeugung einer Folge mit der erwähnten zweiten Abtastfrequenz (mf_s) auftretender digitaler Hilfskodewörter zugeführt werden, die ebenfalls Änderungen in der momentanen Größe des Datensignals darstellen, und daß ein digitaler Integrator zum Umsetzen der Hilfskodewörter in die Ausgangskodewörter vorgesehen ist.

Die Ersparung, die bei der Durchführung der Maßnahme nach der Erfindung erreicht wird, besteht darin, daß der im interpolierenden Filter erforderliche Speicherraum für die Speicherung der zu interpolierenden Kodewörter klein sein kann. Dies wird dadurch verursacht, daß jetzt die Interpolation zwischen den Eingangskodewörtern erfolgt, die aus weniger Bits bestehen als die Kodewörter, die nach der Integration der Eingangskodewörter erhalten werden.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. Es zeigt

F i g. 1 eine mögliche Ausführungsform einer Anordnung zum Umsetzen von DPCM mit einer Abtastfrequenz f₅ in PCM mit einer Abtastfrequenz mf_s(m=2),

F i g. 2 eine Ausführungsform der erfindungsgemäßen Anordnung.

Die Anordnung nach F i g. 1 enthält ein nicht rekursives interpolierendes Digitalfilter 1, wie es im Kodeumsetzer nach der erwähnten DE-AS 24 22 926 benutzt wird, zum Erhöhen der Abtastfrequenz eines dem Eingang 2 zugeführten PCM-Signals. Um dem in der Praxis bestehenden Bedarf an einer Anordnung für die Umsetzung von DPCM-Signalen entgegenzukommen, ist dem Eingang 2 des Filters 1 ein digitaler Integrator 3 vorgeschaltet. Der digitale Integrator ist mit einem Addierer 4 mit einem ersten Eingang 5 versehen, dem mit einer ersten Abtastfrequenz /j auftretende Digitaleingangskodewörter zugeführt werden, die Änderungen in der momentanen Größe eines Datensignals (beispielsweise DPCM) darstellen und in der Zeichnung mit x(n7?bezeichnet sind. Einem zweiten Eingang 6 des Addierers 4 wird über einen Rückkopplungskreis 7 mit einer darin aufgenommenen Verzögerungsstufe 8 und einem Multiplizierer 9 das am Ausgang