[go: up one dir, main page]

DE69302960T2 - Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke - Google Patents

Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke

Info

Publication number
DE69302960T2
DE69302960T2 DE69302960T DE69302960T DE69302960T2 DE 69302960 T2 DE69302960 T2 DE 69302960T2 DE 69302960 T DE69302960 T DE 69302960T DE 69302960 T DE69302960 T DE 69302960T DE 69302960 T2 DE69302960 T2 DE 69302960T2
Authority
DE
Germany
Prior art keywords
layer
mesas
oxide
polishing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69302960T
Other languages
English (en)
Other versions
DE69302960D1 (de
Inventor
George William Doerre
Seiki Ogura
Nivo Rovedo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69302960D1 publication Critical patent/DE69302960D1/de
Application granted granted Critical
Publication of DE69302960T2 publication Critical patent/DE69302960T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/97Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

    Verfahren zur Herstellung von dünnen Siliciummesas mit gleicher Dicke
  • Das Gebiet der Erfindung ist jenes von integrierten Siliciumauf-Isolator(SOI)-Schaltkreisen, bei denen Transistoren in einer dünnen Bauelementschicht aus einkristallinem Silicium erzeugt werden, die über einer darunterliegenden isolierenden Schicht aus Siliciumdioxid angeordnet ist.
  • Auf dem Gebiet von integrierten SOI-Schaltkreisen war ein bekanntes Problem jenes der Herstellung einer Bauelementschicht, die ausreichend dünn ist. Herkömmliche Verfahren der Bildung der darunterliegenden isolierenden Schicht aus Oxid und der obenliegenden Bauelementschicht erzeugen gegenwärtig Bauelementschichten, die etwa zwei Mikrometer dick sind. Es ist höchst wünschenswert, dünnere Schichten von einem zehntel Mikrometer Dicke oder weniger vorliegen zu haben, um vollständig ladungsträgerverarmte Feldeffekttransistoren zu erzeugen und die Bauelementkapazität zu reduzieren.
  • Verschiedene Verfahren wurden auf dem Fachgebiet vorgeschlagen, um die Dicke einer Bauelementschicht zu reduzieren, die zuvor gebildet wurde. US-A-4 554 059 stellt eine elektrochemische Technik dar, bei der ein Ätzprozeß verwendet wird, um die Bauelementschicht ausgehend von einer anfänglichen Dicke dünner zu machen. US-A-4 177 094 stellt ein Verfahren dar, bei dem ein darunterliegendes Substrat vollständig weggeätzt wird. Keines dieser Verfahren ist im Hinblick auf die Bereitstellung einer dünnen Schicht von im wesentlichen gleichmäßiger Dicke zufriedenstellend.
  • US-A-4 735 679 lehrt die Verwendung einer Polierstoppschicht und eines chemisch-mechanischen Poliervorgangs, um das Silicium auf die Dicke der Polierstoppschicht dünner zu machen. Es offenbart eine Polierstoppschicht aus hochschmelzendem Metall und eine Liftoff-Technik zur Entfernung des Metalls von der zu polierenden Siliciumoberfläche.
  • Die Erfindung bezieht sich auf ein verbessertes Verfahren gemäß Anspruch 1 zur Erzeugung eines SOI-Wafers, bei dem eine Bauelementschicht mit einer Anfangsdicke in einen Satz von Mesas umgebildet wird, wobei in den Intervallen dazwischen eine temporäre Bezugsschicht aus Polysilicium mit einer präzise gesteuerten Dicke aufgebracht wird. Dieses Polysilicium wird vollständig oxidiert, um einen Oxidpolierbezug zu bilden. Die voneinander separierten Siliciummesas werden durch eine chemisch-mechanische Poliertechnik dünner gemacht, bis die Mesa koplanar mit der Oberseite des neuen Oxides ist.
  • Ein Merkmal der Erfindung besteht in der Verwendung eines selbstlimitierenden Prozesses, bei dem die Oxidation der temporären Schicht aus Polysilicium stoppt, wenn alles in Oxid umgewandelt ist, womit die Präzision der Polierbezugsdicke aufrechterhalten wird.
  • Ein weiteres Merkmal der Erfindung besteht in der Verwendung der Oxidpolierbezugsschicht sowohl als isolierende Schicht, um eine dielektrische Isolation zwischen Mesas bereitzustellen, als auch als visueller Bezug, um den Zeitpunkt zu bestimmen, wann der Polierprozeß stoppen sollte.
  • Noch ein weiteres Merkmal der Erfindung besteht in der Verwendung einer Schutzschicht aus Nitrid lediglich in breiten Gebieten ohne Mesas, um eine übermäßige Entfernung von Oxid oder Silicium zu verhindern, welche die Planarität der Oberseite ver- mindern würde.
  • Anspruch 7 bezieht sich auf ein Verfahren zur Erzeugung eines integrierten Schaltkreises mit Bauelementen, die in Mesas ausgebildet sind, die gemäß dem Verfahren von Anspruch 1 hergestellt wurden.
  • Die Figuren 1 bis 5 stellen Teile eines Wafers während einer Ausführungsform der Erfindung im Querschnitt dar.
  • Figur 6 stellt einen Schritt in einer alternativen Ausführungsform dar.
  • Nunmehr bezugnehmend auf Fig. 1 ist dort ein Querschnitt eines Teils eines Wafers gezeigt, der eine SOI-Oxidschicht 20 und eine Bauelementschicht 30 über dem Silicium-Grundsubstrat 10 aufweist. Der Wafer wurde in diesem Stadium einschließlich der Oxidschicht 20 durch eine herkömmliche Technik erzeugt, wie Waferbonden, bei dem zwei Wafer, von denen einer oder beide eine Anfangsoberfläche aus Oxid besitzen, aneinander gebondet werden. Derartige SOI-Wafer sind von einer Anzahl von Anbietern, wie Shin Etsu Handotai, kommerziell erhältlich.
  • Die Bauelementschicht 30 ist die epitaxiale, einkristalline Bauelementschicht, in der die Transistoren erzeugt werden. Sie ist in Figur 1 dergestalt gezeigt, daß sie durch einen herkömmlichen reaktiven Ionenätzschritt in einen Satz von Siliciummesas getrennt wurde, von denen jede mit dem Bezugszeichen 40 bezeichnet ist, getrennt durch einen Satz schmaler Gräben 32, welche die Mesas umgeben und sich hinunter bis zu der Oxidschicht 20 erstrecken, so daß die Gräben 32 eine untere Oberfläche aus Oxid besitzen. Illustrativ wird bei dem reaktiven Ionenätzvorgang HBr/Cl&sub2;/He/O&sub2; verwendet. Die Anfangsoberfläche der Bauelementschicht ist durch die gestrichelte, mit dem Bezugszeichen 31 bezeichnete Linie markiert. Für eine nominelle Dicke der Bauelementschicht von 2 um und eine Grabenbreite von 1 µm beträgt das Aspektverhältnis der Mesa-Trenngräben vernünftige 2:1, so daß aufgebrachte Materialien ohne weiteres in der Lage sind, die Gräben gleichmäßig zu füllen.
  • Zwei Grabenbreiten sind in der Zeichnung dargestellt. Ein Satz von Mesa-Trenngräben 32 mit üblicher Breite sind herkömmlicherweise so eingericlitet, daß sie so klein sind, wie es die Entwurfsregeln erlauben, um die größte Bauelementdichte auf dem integrierten Schaltkreis bereitzustellen. Ein Graben 35 wird in Gebieten verwendet, in denen eine Anzahl von Zwischenverbindungsleitungen verlaufen sollen, oder in anderen Gebieten, die einen breiten leeren Raum erfordern. Eines der Probleme, das durch die Erfindung angegangen wird, ist jenes, daß verhindert wird, daß der Poliervorgang ein breites Gebiet, wie 35, durch Entfernen von zu viel des Materials und durch Erniedrigen der Oberseite des Wafers unter die Position, die sie dort aufweist, wo die Mesas enger beieinander liegen, "konkav vertieft". Zu Illustrationszwecken kann ein breites Gebiet als eines angesehen werden, das eine Breite von mehr als 5 Mikrometer aufweist.
  • Das Problem, das durch die Erfindung angegangen wird, ist jenes der Reduzierung der Dicke von Mesas 40 in einer genau gesteuerten Weise und der gleichzeitigen elektrischen Isolierung derselben. Verfahren des Standes der Technik zur Reduzierung der Dicke beruhten auf einer Anzahl von Verfahren, wie einem Ätzvorgang während einer vorgegebenen Zeitdauer. Wie auf dem Fachgebiet allgemein bekannt, sind zeitabgestimmte Atzvorgänge aufgrund von Prozeßschwankungen unzuverlässig. Ein damit verwandtes Problem ist jenes, daß die Oberseite des endgültigen Wafers im wesentlichen planar gehalten wird, wenn eine mechanische Poliertechnik verwendet wird. Die Vorgehensweise, die bei dieser Erfindung gewählt wird, ist die Verwendung einer Schicht mit einer präzise gesteuerten Dicke, die zwei Funktionen ausführt. Die präzise gesteuerte Dicke erlaubt deren Verwendung als Dickenbezugsmaß für die Mesas. Sie dient außerdem als dielektrische Isolation und wird nach Beendigung des Poliervorgangs nicht entfernt.
  • Nunmehr bezugnehmend auf Figur 2, ist dort ein Querschnitt des gleichen Gebiets gezeigt, nachdem zwei zusätzliche Schichten aufgebracht wurden. Eine Bezugsschicht 42 aus polykristallinem Silicium (Polysilicium) wurde über dem gesamten Wafer aufgebracht, nicht nur in den unteren Bereichen der Gräben 32, sondem auch auf der Oberseite und den Seiten der Mesas. Diese Bezugsschicht besitzt eine illustrative Bezugsdicke von 600 Å (10 Å = 1 nm). Eine zweite Schicht 44 aus Siliciumnitrid wurde mit einer Dicke von zwischen 300 Å und 1.000 Å erzeugt und dann mit einem gerichteten Ätzvorgang geätzt, wie CHF&sub3;, der nicht nur gerichtet ist, sondern auch bevorzugt Nitrid gegenüber Silicium ätzt. Dieser Typ von Ätzvorgang wird dazu verwendet, Nitrid auf den horizontalen Oberflächen zu entfernen, jedoch Nitridseitenwände 44 zu belassen, die dazu dienen, das Polysilicium auf den Seiten der Mesas während des nächsten Oxidationsprozesses zu schützen.
  • Figur 3 zeigt das gleiche Gebiet, nachdem ein Oxidationsschritt von zum Beispiel 45 Minuten bei 900 ºC in Dampf die gesamte Dicke der Polysiliciumschicht 42 dort oxidiert hat, wo sie nicht durch Nitrid 44 geschützt ist, wobei eine Oxidpolierbezugsschicht 45 auf der Oberseite der Mesas und in den Gräben erzeugt wird. Die Schicht 45 besitzt eine Polierbezugsdicke, welche nach dem Polierschritt die endgültige Mesadicke ist. Es ist ein vorteilhaftes Merkmal der Erfindung, daß der Oxidationsschritt selbstlimitierend ist. Da die isolierende Schicht 20 ebenfalls aus Oxid besteht, ist die Oxidation der Polyschicht 42 kein kritischer Schritt. In einem zeitabgestimmten Oxidationsschritt kann ein großzügiger Spielraum erlaubt werden, ohne Gefahr zu laufen, die Präzision des Dickenbezugs zu beeinträchtigen.
  • Die Polyschicht 42 wird mit einer Dicke von ungefähr 50 % der gewünschten Dicke der Oxidschicht 45 aufgebracht, um ein Anwachsen der Dicke während des Oxidationsprozesses zu berücksichtigen. Um das selbstlimitierehde Merkmal der Erfindung beizubehalten, ist es notwendig, einen SOI-Wafer zu verwenden, dessen vergrabenes Oxid im wesentlichen aus 100 % SiO&sub2; mit einer ausreichenden Dicke besteht, um jegliches weitere nennenswerte Oxidwachstum nach der vollständigen Oxidation der Polyschicht 42 zu verhindern. Ein Prozeß für einen durch das SIMOX-Verfahren (implantierter Sauerstoff wird mit dem Silicium reagiert) erzeugten SOI-Wafer ist wahrscheinlich nicht geeignet, da die isolierenden Schichten, die durch einen derartigen Prozeß erzeugt werden, im allgemeinen eine merkliche Menge an nicht reagierten Restsilicium enthalten und eine weitere Oxidation nicht zum Stillstand kommen lassen.
  • In Fig. 3 wurden dann die Nitridseitenwände 44 mit heißer Phosphorsäure weggeätzt, und eine optionale Polierstoppschicht aus Nitrid 47 mit einer Dicke von 1.000 Å wurde in dem breiten Graben 35 aufgebracht und in der Nähe der Mesas entfernt. Ein isotroper Plasmaätzvorgang mit CF&sub4; + O&sub2; wird dazu verwendet, die Nitridschicht 47 in der Nähe der Mesas durch übliche photolithographische Mittel zu entfernen. Es ist möglich oder auch nicht, daß dieser Ätzvorgang einiges oder alles der Polysiliciumbezugsschicht 42 entfernt. Sollte eine präzisere Entfernung gewünscht sein, kann ein dünnes Oxid (150 Å), in Fig. 1 als Schicht 34 gezeigt, auf den Mesas aufgewachsen werden, nachdem sie strukturiert sind und vor der Deposition der Polyschicht 42. Dies verhindert ein Ätzen der Mesas, während eine totale Entfernung des Polysiliciums ermöglicht wird.
  • Das Resultat ist im Querschnitt in Figur 3 dargestellt, in der die Oxidschicht 45 oben auf den Mesas und auf kleinen horizontalen Bereichen in der Nähe der Mesas, wo die Schicht 47 entfernt wurde, freigelegt ist. Die Polysiliciumschicht 42 ist (wenn sie während der Strukturierung des Nitrids 47 nicht weggeätzt wurde) an den Mesaseitenwänden freigelegt, und eine Schutzschicht 47 aus Nitrid isü auf dem breiten Gebiet 35 vorhanden, um ein schüsselartiges Vertiefen während des Poliervorgangs zu verhindem.
  • Eine Reihe chemisch-mechanischer Polierschritte, wie jene in Technical Digest der IEDM von 1989, "A New Planarization Technique, Using a Combination of RIE and Chemical Mechanical Polish (CMP)", Seite 61 dargestellten, werden verwendet, um sowohl das freiliegende Oxid als auch das Silicium in den Mesas 40 zu entfernen. Dieser Prozeß wird fortgesetzt, bis die Mesadicke im wesentlichen die gleiche wie die Polierbezugsdicke der Schicht 45 ist. Der Höhenunterschied zwischen der Mesaoberseite der Mesa 40 und dem Oxid 45 kann als ein Unterscheidungsmerkmal beim Poliervorgang verwendet werden, wobei der mechanische Polierprozeß periodisch unterbrochen wird, um das Fortschreiten zu überprüfen, wie auf dem Fachgebiet bekannt ist.
  • Die Dicke der Nitridpolierstoppschicht 47, die etwa 1.000 Å beträgt, ist kein Hindernis für die Bereitstellung einer im wesentlichen gleichmäßig planaren Oberfläche über der Mesa, da der Versatz zwischen einer Mesa und der nächstgelegenen Nitridpolierstoppschicht zum Beispiel 0,5 um betragen kann. Die rückwärtige Verstärkung des Polierkissens ist flexibel genug, um sich während des Poliervorgangs durchzubiegen, um von der Höhe des Nitrids 47 bis zu der Höhe des Oxids 45 über den erzeugten Abstand hinweg hinunterzureichen. Somit kann, auch wenn der Poliervorgang über dem Nitrid 47 aufgehört hat oder langsamer wurde, eine Entfernung von Silicium in dem Mesagebiet weiterhin stattfinden.
  • Figur 4 zeigt in vergrößerter Form einen Bereich eines Wafers in dem Gebiet zwischen einer schützenden Nitridpolierstoppschicht 47 und der nächstgelegenen Mesa 40 in einem späten Stadium in dem Vorgang. Eine Poliereinrichtung 110, die kommerziell erhältlich ist, befindet sich in Kontakt sowohl mit der Mesa 40 als auch dem schützenden Nitrid 47.
  • Durch Verwendung einer herkömmlichen Emulsion, deren Zusammensetzung dem Fachmann für diese Technik bekannt ist, entfernt ein rotierendes Kissen, das mit dem Wafer in Kontakt kommt, Oxid sowie Silicium bevorzugt gegenüber Oxid und beeinflußt Nitrid wenigstens durch eine Kombination von chemischer und mechanischer Wirkung. Wie bei jedem abschleifenden Prozeß werden die höchsten topographischen Bereiche innerhalb eines gegebenen Gebiets zuerst entfernt, was eine Planarisierung bereitstellt.
  • In diesem Stadium wurde genug Material von der Mesa 40 entfernt, so daß sich deren Mesaoberseite unterhalb. der Oberseite des Nitrids 47 befindet. Zuvor wären die relativen Höhen selbstverständlich umgekehrt gewesen. Die Unterseite der Einrichtung 110 ist durch die Linie 120 bezeichnet, die zeigt, daß sich die Oberfläche durchbiegt, wenn sie sich über das Oxid 45 erstreckt. Zu einem späteren Zeitpunkt, wenn die Oberseite der Mesa 40 im wesentlichen koplanar mit dem Oxid 45 ist, ist die Durchbiegung ausgeprägter, wie mit der gestrichelten Linie 120' angezeigt. Die Polierstoppschicht ist von der nächstgelegenen Mesa durch einen Abstand getrennt, der als der Polierhöhen-Anpassungsabstand bezeichnet wird, und der Bereich, von dem die Polierstoppschicht entfernt ist, wird als der Polierhöhen-Anpassungsbereich bezeichnet. Der Polierhöhen-Anpassungsabstand hängt für einen speziellen Fall von der Steifheit der Poliereinrichtung ab, und flexible Einrichtungen sind in der Lage, sich durchzubiegen und die Höhenanpassung in einem kleineren horizontalen Abstand durchzuführen, als dies eine steifere Einrichtung zu tun vermag.
  • Das Kriterium für das Einstellen des Polierhöhen-Anpassungsabstandes besteht darin, daß die Poliereinrichtung in der Lage ist, sich genügend durchzubiegen, um auf der nächstgelegenen Mesa den Grad an Koplanarität zu erzielen, der für die spezielle Anwendung erforderlich ist. Der Fachmann ist ohne weiteres in der Lage, den erforderlichen Grad an Koplanarität zu bestimmen und den Betrieb seiner Poliereinrichtungen zu testen, um den Polierhöhen-Anpassungsabstand einzustellen.
  • Im Betrieb wird das Nitrid 47 mit einer viel geringeren Rate erodiert als das Silicium, und der Fachmann ist ohne weiteres in der Lage, die Anfangsdicke des Nitrids 47 derart einzustellen, daß eine vernünftige Menge am Ende des Polierprozesses übrigbleibt, um einen Sicherheitsspielraum bereitzustellen. Es ist nicht dramatisch, wenn die gesamte Nitridschicht 47 entfernt wird, da ein bestimmtes Maß an schüsselartigem Vertiefen in einem derartig breiten Gebiet tolerierbar ist. Die minimale Breite für die Verwendung einer Polierstoppschicht ist mit dem doppelten Polierhöhen-Anpassungsabstand vergleichbar.
  • Bei der dargestellten Ausführungsform betrug die Anfangsdicke des Siliciums in den Mesas 40 2 µm, und die Anfangsdicke des Nitrids 47 betrug 0,1 µm. Am Ende des Polierschritts betrug die Mesadicke 0,1 µm und die verbliebene Polierstoppschicht besaß eine nominelle Dicke von 0,08 µm Es ist bevorzugt, den Rest des Nitrids 47 nach dem Polierschritt zu entfernen, da der Unterschied im thermischen Ausdehnungskoeffizienten zwischen Nitrid 47 und Oxid 20 zu einer Schädigung an dem Wafer durch mechanische Spannung während eines nachfolgenden thermischen Verfahrensablaufs führen kann, welche die Leistungsfähigkeit des Bauelements beeinflussen kann.
  • In ähnlicher Weise ist die Verwendung einer Nitridschicht als Dickenbezugsmaß aufgrund von potentiellen Auswirkungen auf die Leistungsfähigkeit weniger wünschenswert als die Poly-Oxid-Kombination, auch wenn der Oxidationsschritt eliminiert würde. Wenn eine Schicht gemäß der Erfindung gebildet wird, bilden die Schichten 45 und 20 eine einzelne Oxidschicht ohne Grenzfläche.
  • Alternativ kann es gewünscht sein, eine Oxidschicht direkt aufzubringen, anstatt eine Polyschicht aufzubringen und nachfolgend zu oxidieren, um die Bezugsschicht/Intermesa-Isolationsschicht zu erzeugen. Die isolierenden Qualitäten aufgebrachter Oxide sind jedoch im allgemeinen schlechter als jene von thermisch aufgewachsenen Oxiden.
  • Nunmehr bezugnehmend auf Fig. 5, ist dort der letzte Schritt in dem Prozeß gezeigt, in dem Mesas 40 im wesentlichen koplanar mit dem Isolationsoxid 45 sind. Die Nitridschicht 47 wurde mit einem herkömmlichen Ätzvorgang mit Phosphorsäure entfernt. Eine dünne Schutzschicht aus Oxid wurde über den Mesas 40 aufgewachsen, um die Bauelementoberfläche vor Kontarnination während des Schritts zur Entfernung des Nitrids zu schützen. An den Kanten der Mesas 45, an denen sich das Nitrid 44 hinunter bis unterhalb der endgültigen Höhe des Oxids 45 erstreckt, sind kleine Vertiefungen 46 vorhanden, diese weisen jedbch eine typische Tiefe von 500 Å bei einer Mesadicke von 0,1 µm auf und sind kein wesentliches Hindernis für die Qualitätsbauelementerzeugung. Es kann ein potentieller Leckpfad entlang der Kante der Mesa 40 zwischen der Source und dem Drain eines FET vorhanden sein, und es kann notwendig sein, in Abhängigkeit von dem Ausmaß des Leckverlusts, der bei der beabsichtigten Anwendung toleriert werden kann, Korrekturrnaßnahrnen zu ergreifen, wie Implantieren der Mesaseitenwände.
  • Eine alternative Ausführungsform der Erfindung, bei welcher der Schritt zur Bildung der Nitridseitenwände 44 weggelassen wurde, ist in Fig. 6 dargestellt, die das Ergebnis des Oxidierens der Mesas 40 zeigt. Die Anfangsoberfläche der Mesa 40 ist durch die mit 40' bezeichnete, gestrichelte Linie gezeigt. Ohne Seitenwände 44 wurde Oxid 45' sowohl auf den Seiten der Mesa 40 als auch auf der Oberseite gebildet. Oxid hat die Oberfläche 40' aufgrund der Toleranz in dem zeitabgestimmten Oxidationsprozeß horizontal durchdrungen. Die endgültige horizontale Abmessung der Mesas 40 ist daher kleiner und schwankt möglicherweise stärker als bei der bevorzugten Ausführungsform, und es kann notwendig sein, für eine größere Toleranz beim Einpassen von Transistoren in die Mesas zu sorgen, um die gewünschten endgültigen Transistorabmessungen bereitzustellen. Ob das Weglassen des Nitridschritts die weniger regelmäßige Abmessung der Mesas kompensiert, hängt von den üblichen technischen Vorgaben ab, die dem Fachmann allgemein bekannt sind.
  • Fig. 7 zeigt einen Teil eines Schaltkreises gemäß der Erfindung, bei dem zwei FETs 150 und 160 mit Polysilicium-Gates 152 und 162 durch eine metallische Zwischenverbindung 170 verbunden sind, um einen Inverter zu bilden. Die FETs 150 und 160 sind durch ein zusammengesetztes Oxid, das aus den Schichten 20 und 45 gebildet ist, umgeben und elektrisch isoliert, was den Vorteil der Verwendung der Polierstopphöhe als Teil der Mesa-Isolationsschicht zeigt. Eine Schicht aus aufgebrachtem Oxid 175 dient als das Zwischenniveau- oder Zwischenschicht-Dielektrikum, um das erste Niveau der Zwischenverbindung (herkömmucherweise Polysilicium) von einem oberen Niveau (herkömmlicherweise Aluminium-Metall) zu trennen.

Claims (10)

1. Verfahren zur Herstellung isolierter Siliciummesas (34) von einem Wafer mit einem Siliciumgrundsubstrat (10), einer isolierenden Oxidschicht (20), die über dem Substrat angeordnet ist, und einer Siliciumbauelementschicht (30) über der Oxidschicht, das die Schritte umfaßt:
Erzeugen eines Satzes von Gräben (32, 35) in der Bauelementschicht, wobei die Gräben so angeordnet sind, daß sie eine Mehrzahl von Siliciumrnesas festlegen, und sich von der Oberfläche der Bauelementschicht auf die Oxidschicht hinunter erstrecken, wodurch die Gräben eine untere Oberfläche aus Oxid besitzen;
Aufbringen einer Bezugsschicht aus polykristallinem Silicium (42) mit einer vorgegebenen Bezugsdicke in dem Satz von Gräben; Oxidieren der Bezugsschicht aus Polysilicium, um eine Oxidpolierbezugsschicht mit einer vorgegebenen Polierbezugsdicke, die zu der vorgegebenen Bezugsdicke in Beziehung steht, in den Gräben zu bilden, wodurch die Mesas von der Oxidpolierbezugsschicht mit einer Oxidbezugsoberfläche umgeben sind, wobei die vorgegebene Polierbezugsdicke über der Oberfläche der ersten Schicht liegt; und
Polieren der Mesas durch chemisch-mechanisches Polieren, bis die Mesas im wesentlichen koplanar mit der Oxidbezugsoberfläche sind, wodurch die Oxidpolierbezugsschicht als ein Dickenbezugsrnaß zur Bereitstellung einer Mesadicke für die Mesas wirkt.
2. Verfahren gemäß Anspruch 1, das des weiteren die Schritte umfaßt:
Aufbringen einer ersten Nitridschicht (44) aus Siliciumnitrid auf der Bezugsschicht (42) und über der Mehrzahl von Siliciummesas und Ätzen der ersten Nitridschicht mit einem gerichteten selektiven Ätzvorgang, um die erste Nitridschicht zu entfernen, wobei lediglich eine Mehrzahl von Seitenwänden aus Nitrid auf der Mehrzahl von Siliciummesas zurückbleibt, wodurch ein Teil der Bezugsschicht, der sich auf Seitenwänden der Mehrzahl von Siliciumrnesas befindet und unter den Seitenwänden aus Nitrid liegt, somit vor einer Oxidation während des Schritts des Oxidierens der Bezugsschicht geschützt ist; und
Entfernen der Seitenwände aus Nitrid nach dem Schritt des Oxidierens der Bezugsschicht.
3. Verfahren gemäß Anspruch 1, das des weiteren die Schritte umfaßt:
Aufbringen einer Polierstoppschicht aus Nitrid nach dem Schritt des Oxidierens der Bezugsschicht zur Bildung der Oxidpolierbezugsschicht; und
Entfernen der Polierstoppschicht von der Mehrzahl von Sihciummesas und von einem Polierhöhen-Anpassungsbereich, der sich in einem vorgegebenen Polierhöhen-Anpassungsabstand von einer nächstgelegenen der Mehrzahl von Mesas erstreckt, wodurch die Polierstoppschicht eine Entfernung von Material von der Oxidpolierbezugsschicht an Stellen verhindert, die von einer nächstgelegenen Mesa durch den Polierhöhen-Anpassungsabstand getrennt sind.
4. Verfahren gemäß Anspruch 3, das des weiteren die Schritte umfaßt:
Bilden einer dünnen Schicht aus Oxid auf den Mesas vor dem Schritt der Deposition der Bezugsschicht aus polykristallinem Silicium, wodurch die Mesas durch die dünne Schicht aus Oxid während des Schritts der Entfernung der Polierstoppschicht von der Mehrzahl von Siliciummesas geschützt sind.
5. Verfahren gemäß Anspruch 2, das des weiteren die Schritte umfaßt:
Aufbringen einer Polierstoppschicht aus Nitrid nach dem Schritt der Entfernung der Seitenwände aus Nitrid; und
Entfernen der Polierstoppschicht von der Mehrzahl von Sihciummesas und von einem Polierhöhen-Anpassungsbereich, der sich in einem vorgegebenen Polierhöhen-Anpassungsabstand von einer nächstgelegenen der Mehrzahl von Mesas erstreckt.
6. Verfahren gemäß Anspruch 5, das des weiteren die Schritte umfaßt:
Bilden einer dünnen Schicht aus Oxid auf den Mesas vor dem Schritt der Deposition der Bezugsschicht aus polykristallinern Silicium, wodurch die Mesas durch die dünne Schicht aus Oxid während des Schritts der Entfernung der Polierstoppschicht von der Mehrzahl von Siliciummesas geschützt sind.
7. Verfahren zur Herstellung eines integrierten Schaltkreises mit Bauelementen, die in isolierten Siliciummesas in einer Bauelementschicht von einem Wafer gebildet sind, der ein Siliciumgrundsubstrat (10), eine isolierende Oxidschicht (20), die über dem Substrat angeordnet ist, und eine Siliciumbauelementschicht (30) über der Oxidschicht aufweist, das die Schritte umfaßt:
Erzeugen eines Satzes von Gräben (32, 35) in der Bauelementschicht, wobei die Gräben so angeordnet sind, daß sie eine Mehrzahl von Siliciummesas festlegen, und sich von der Oberfläche der Bauelementschicht auf die Oxidschicht hinunter erstrecken, wodurch die Gräben eine untere Oberfläche aus Oxid besitzen;
Aufbringen einer Bezugsschicht (42) aus polykristallinem Silicium mit einer vorgegebenen Bezugsdicke in dem Satz von Gräben;
Oxidieren der Bezugsschicht aus Polysilicium, um eine Oxidpolierbezugsschicht mit einer vorgegebenen Polierbezugsdicke, die zu der vorgegebenen Bezugsdicke in Beziehung steht, in den Gräben zu bilden, wodurch die Mesas von der Oxidpolierbezugsschicht mit einer Oxidbezugsoberfläche umgeben und elektrisch isoliert sind, wobei die vorgegebene Polierbezugsdicke über der Oberfläche der ersten Schicht liegt; und
Polieren der Mesas durch chemisch-mechanisches Polieren, bis die Mesas im wesentlichen koplanar mit der Oxidbezugsoberfläche sind, wodurch die Oxidpolierbezugsschicht als ein Dickenbezugsmaß zur Bereitstellung einer Mesadicke für die Mesas wirkt;
Bilden einer Mehrzahl elektrischer Bauelemente in der Mehrzahl von Siliciummesas;
Bilden wenigstens eines Zwischenschichtdielektrikums über der Oxidpolierbezugsschicht; und
Erzeugen eines Satzes von Bauelementzwischenverbindungen, die sich über der Polierbezugsschicht erstrecken, um die Mehrzahl elektrischer Bauelemente in einem integrierten Schaltkreis zu verbinden.
8. Verfahren gemäß Anspruch 7, das des weiteren die Schritte umfaßt:
Aufbringen einer ersten Nitridschicht (44) aus Siliciumnitrid auf der Bezugsschicht und über der Mehrzahl von Siliciummesas und Ätzen der ersten Nitridschicht mit einem gerichteten selektiven Ätzvorgang, um die erste Nitridschicht zu entfernen, wobei lediglich eine Mehrzahl von Seitenwänden aus Nitrid auf der Mehrzahl von Siliciummesas zurückbleibt, wodurch ein Teil der Bezugsschicht, der sich auf Seitenwänden der Mehrzahl von Siliciummesas befindet und unter den Seitenwänden aus Nitrid liegt, somit vor einer Oxidation während des Schritts des Oxidierens der Bezugsschicht geschützt ist; und
Entfernen der Seitenwände aus Nitrid nach dem Schritt des Oxidierens der Bezugsschicht.
9. Verfahren gemäß Anspruch 7, das des weiteren die Schritte umfaßt:
Aufbringen einer Polierstoppschicht aus Nitrid nach dem Schritt des Oxidierens der Bezugsschicht zur Bildung der Oxidpolierbezugsschicht; und
Entfernen der Polierstoppschicht von der Mehrzahl von Sihciummesas und von einem Polierhöhen-Anpassungsbereich, der sich in einem vorgegebenen Polierhöhen-Anpassungsabstand von einer nächstgelegenen der Mehrzahl von Mesas erstreckt, wodurch die Polierstoppschicht eine Entfernung von Material von der Oxidpolierbezugsschicht an Stellen verhindert, die von einer nächstgelegenen Mesa durch den Polierhöhen-Anpassungsabstand getrennt sind.
10. Verfahren gemäß Anspruch 9, das des weiteren die Schritte umfaßt:
Bilden einer dünnen Schicht aus Oxid auf den Mesas vor dem Schritt der Deposition der Bezugsschicht aus polykristallinern Silicium, wodurch die Mesas durch die dünne Schicht aus Oxid während des Schritts der Entfernung der Polierstoppschicht von der Mehrzahl von Siliciummesas geschützt sind.
DE69302960T 1992-04-30 1993-03-23 Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke Expired - Fee Related DE69302960T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/876,598 US5334281A (en) 1992-04-30 1992-04-30 Method of forming thin silicon mesas having uniform thickness

Publications (2)

Publication Number Publication Date
DE69302960D1 DE69302960D1 (de) 1996-07-11
DE69302960T2 true DE69302960T2 (de) 1996-12-12

Family

ID=25368105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69302960T Expired - Fee Related DE69302960T2 (de) 1992-04-30 1993-03-23 Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke

Country Status (4)

Country Link
US (1) US5334281A (de)
EP (1) EP0568475B1 (de)
JP (1) JP2579418B2 (de)
DE (1) DE69302960T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2818790B2 (ja) * 1989-11-28 1998-10-30 出光石油化学株式会社 軟質ポリプロピレン系複合材料
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5439551A (en) * 1994-03-02 1995-08-08 Micron Technology, Inc. Chemical-mechanical polishing techniques and methods of end point detection in chemical-mechanical polishing processes
US5482871A (en) * 1994-04-15 1996-01-09 Texas Instruments Incorporated Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
JP3008858B2 (ja) * 1996-09-06 2000-02-14 日本電気株式会社 半導体装置の製造方法
US5882982A (en) * 1997-01-16 1999-03-16 Vlsi Technology, Inc. Trench isolation method
US6025244A (en) * 1997-12-04 2000-02-15 Fujitsu Limited Self-aligned patterns by chemical-mechanical polishing particularly suited to the formation of MCM capacitors
US5994229A (en) * 1998-01-12 1999-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Achievement of top rounding in shallow trench etch
US6863593B1 (en) 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6818952B2 (en) * 2002-10-01 2004-11-16 International Business Machines Corporation Damascene gate multi-mesa MOSFET
IL155554A0 (en) * 2003-04-24 2003-11-23 J G Systems Inc Chemical-mechanical polishing composition and process
US7235440B2 (en) * 2003-07-31 2007-06-26 Tokyo Electron Limited Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
US7202186B2 (en) * 2003-07-31 2007-04-10 Tokyo Electron Limited Method of forming uniform ultra-thin oxynitride layers
US7202123B1 (en) 2004-07-02 2007-04-10 Advanced Micro Devices, Inc. Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
WO2009017882A2 (en) * 2007-06-08 2009-02-05 Takulapalli Bharath R Nano structured field effect sensor and methods of forming and using same
US8288280B2 (en) * 2007-07-19 2012-10-16 Macronix International Co., Ltd. Conductor removal process
US9341592B2 (en) 2012-04-09 2016-05-17 Bharath Takulapalli Field effect transistor, device including the transistor, and methods of forming and using same
CN109313157B (zh) 2016-04-19 2024-03-29 巴拉什·塔库拉帕里 纳米孔传感器、包括传感器的结构和装置、以及形成和使用它的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1186340A (en) * 1968-07-11 1970-04-02 Standard Telephones Cables Ltd Manufacture of Semiconductor Devices
US3929528A (en) * 1973-01-12 1975-12-30 Motorola Inc Fabrication of monocriptalline silicon on insulating substrates utilizing selective etching and deposition techniques
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
IT7826422A0 (it) * 1977-09-22 1978-08-02 Rca Corp Circuito integrato planare a silicio su zaffiro (sos) e metodo per la fabbricazione dello stesso.
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
JPS61120424A (ja) * 1984-11-16 1986-06-07 Oki Electric Ind Co Ltd 誘電体分離基板の研磨方法
JPS6298639A (ja) * 1985-10-24 1987-05-08 Nec Corp 誘電体分離基板の製造方法
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
US4851078A (en) * 1987-06-29 1989-07-25 Harris Corporation Dielectric isolation process using double wafer bonding
US4902641A (en) * 1987-07-31 1990-02-20 Motorola, Inc. Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure
US4897362A (en) * 1987-09-02 1990-01-30 Harris Corporation Double epitaxial method of fabricating semiconductor devices on bonded wafers
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5051378A (en) * 1988-11-09 1991-09-24 Sony Corporation Method of thinning a semiconductor wafer
JPH02219266A (ja) * 1989-02-20 1990-08-31 Toshiba Corp Soi積層半導体基板の製造方法
EP0391081A3 (de) * 1989-04-06 1991-08-07 International Business Machines Corporation Herstellung und Struktur von Halbleiter auf Isolatorinseln
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP2803295B2 (ja) * 1990-02-28 1998-09-24 富士通株式会社 Soi基板と半導体装置及びその製造方法
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JPH03270254A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0568475B1 (de) 1996-06-05
US5334281A (en) 1994-08-02
EP0568475A1 (de) 1993-11-03
JP2579418B2 (ja) 1997-02-05
DE69302960D1 (de) 1996-07-11
JPH0621206A (ja) 1994-01-28

Similar Documents

Publication Publication Date Title
DE69302960T2 (de) Verfahren zur Herstellung von dünnen Siliziummesas mit gleicher Dicke
DE69303764T2 (de) SOI-Scheibe für BICMOS mit dünnen und dicken SOI-Siliziumgebieten
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE112005001488B4 (de) Tri-Gate Bauelement mit hoher Beweglichkeit und dessen Herstellungsverfahren
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE69925078T2 (de) SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
DE68927353T2 (de) Verfahren zur Herstellung einer Planarisolierung
DE19619705C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren
DE69226687T2 (de) Verfahren zur Herstellung einer SOI-Struktur mit einem DRAM
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE10393700T5 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE112005000512B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit flachen Isolationsgräben und verringerter Ausbildung von Einkerbungen
DE3129558C2 (de)
DE10119411B4 (de) Selbstausrichtender Double-Gate-Mosfet mit separaten Gates und ein Verfahren zu dessen Herstellung
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE19653219A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE69513469T2 (de) Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee