[go: up one dir, main page]

DE69218664T2 - Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung - Google Patents

Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung

Info

Publication number
DE69218664T2
DE69218664T2 DE69218664T DE69218664T DE69218664T2 DE 69218664 T2 DE69218664 T2 DE 69218664T2 DE 69218664 T DE69218664 T DE 69218664T DE 69218664 T DE69218664 T DE 69218664T DE 69218664 T2 DE69218664 T2 DE 69218664T2
Authority
DE
Germany
Prior art keywords
layer
deposited
power supply
insulator
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69218664T
Other languages
English (en)
Other versions
DE69218664D1 (de
Inventor
Takashi Inaba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69218664D1 publication Critical patent/DE69218664D1/de
Publication of DE69218664T2 publication Critical patent/DE69218664T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

    Hintergrund der Erfindung Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere ein Verfahren zum Bilden eines mehrschichtigen Verdrahtungsaufbaus beim Verfahren zum Herstellen einer Halbleitervorrichtung.
    • Beschreibung des Standes der Technik
  • Bei einem typischen konventionellen Verfahren zum Herstellen einer Halbleitervorrichtung mit einer mehrschichtigen Verdrahtungsaufbau wird ein Verdrahtungsleiter des ersten Niveaus auf einem Siliciumoxidfilm gebildet, der auf einem Siliciumsubstrat gebildet ist, und der Verdrahtungsleiter des ersten Niveaus wird mit einer isolierenden Zwischenschicht bedeckt, die eine eingeebnete obere Oberfläche hat. Ein Kontaktloch wird in der Isolatorzwischenschicht an einer Stelle des Verdrahtungsleiters des ersten Niveaus gebildet.
  • Danach wird eine Leistungsverrsorgungsschicht für Elektroplattieren gebildet, um alle freiliegenden Oberflächen zu bedecken. Es wird dann eine Photoresistschicht auf der Leistungsversorgungsschicht aufgebracht und dann so mit einem Muster versehen, daß sie Nuten für Bildung des Verdrahtungsleiters eines zweiten Niveaus bildet. Einige der Nuten sind so aufgebaut, daß sie das Kontaktloch einschließen. Es wird dann eine Metallschicht des zweiten Niveaus auf der Leistungsversorgungsschicht durch ein Elektroplattierverfahren aufgebracht, wobei die mit einem Muster versehene Photoresistschicht als Maske verwendet wird.
  • Danach wird die Photoresistschicht enifemt, um so Verdrahtungsleiter des zweiten Niveaus zu bilden, und anschließend wird die Leistungsversorgungsschicht durch ein Sputter-Ätzverfahren entfernt, wobei die Verdrahtungsleiter des zweiten Niveaus als Maske verwendet werden.
  • Beim oben erwähnten konventionellen Verfahren zum Herstellen einer Halbleitervorrichtung wird, nachdem der Verdrahtungsleiter des zweiten Niveaus durch Elektroplattieren hergestellt ist, das Sputter-Ätzen ausgeführt, um einen nicht notwendigen Teil der Leistungsversorgungsschicht für das Elektroplattieren zu entfernen. Bei diesem Verfahren wird ein Teil des entfernten Metalls der Leistungsversorgungsschicht auf Seitenoberflächen der Verdrahtungsleiter der zweiten Schicht abgelagert. Ein Teil der Ablagerung des entfernten Materials, der an den Seitenflächen der Verdrahtungsleiter des zweiten Niveaus anhaftet, blättert von den Seitenoberflächen der Verdrahtungsleiter des zweiten Niveaus bei nachfolgenden Verfahrensschritten ab. Als Ergebnis hiervon sind häufig benachbarte Verdrahtungsleiter des zweiten Niveaus kurzgeschlossen, mit dem Ergebnis, daß die Herstellungsausbeute und die Zuverlässigkeit des Erzeugnisses geringer wird.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine mehrschichtige Verdrahtung und eine Leistungsversorgungsschicht aufweist und ein Elektroplattierverfahren verwendet, ist aus EP-A- 0 405659 bekannt.
    • Zusammenfassung der Erfindung
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, mit dem der oben genannte Nachteil des konventionellen Verfahrens überwunden ist.
  • Eine andere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, welches Verfahren imstande ist, Kurzschlüsse benachbarter Verdrahtungsleiter des zweiten Niveaus zu verhindern, so daß die Herstellungsausbeute und die Zuverlässigkeit der Erzeugnisse verbessert werden können.
  • Obige und weitere Aufgaben der vorliegenden Erfindung werden durch das Verfahren gemäß Anspruch 1 zum Herstellen einer Halbleitervorrichtung, die einen mehrschichtigen Verdrahtungsaufbau hat, erzielt, das die Schritte einschließt, eine Leistungsversorgungsschicht für Elektroplattieren auf einer isolierenden Zwischenschicht zu bilden, einen ein Muster aufweisenden Verdrahtungsleiter des zweiten Niveaus auf der Leistungsversorgungsschicht zu bilden, eine Isolatorschicht auf der Oberfläche des Verdrahtungsleiters des zweiten Niveaus aufzubringen, die Isolatorschicht zurückzuätzen, so daß die Isolatorschicht nur auf den Seitenoberflächen des Verdrahtungsleiters des zweiten Niveaus übrig bleibt, dadurch gekennzeichnet, daß es die weiteren Schritte aufweist, die Leistungsversorgungsschicht durch Ätzen unter Benutzung der übrig gebliebenen Isolatorschicht und des Verdrahtungsleiters des zweiten Niveaus als Maske zu entfernen und die übrig gebliebene Isolatorschicht durch Ätzen zu entfernen.
  • Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen deutlich werden.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1A bis 1F sind Querschnittsansichten einer Halbleitervorrichtung, um das Verfahren der ersten Ausführungsform der vorliegenden Erfindung darzustellen; und
  • Fig. 2 ist eine Querschnittsansicht einer Halbleitervorrichtung, um das Verfahren der zweiten Ausführungsform der vorliegenden Erfindung darzustellen.
    • Beschreibung der bevorzugten Ausführungsformen
  • Es wird auf die Fig. 1A bis 1F bezug genommen. In diesen sind Querschnittsansichten einer Halbleitervorrichtung dargestellt, um das Verfahren der ersten Ausführungsform der vorliegenden Erfindung darzustellen.
  • Wie dies in Fig. 1A gezeigt ist, wird eine Aluminiumschicht auf einer Siliciumoxidschicht 2 aufgebracht, die auf einem Siliciumsubstrat 1 ausgebildet ist, und die aufgebrachte Aluminiumschicht wird mit einem solchen Muster versehen, daß sie eine Vielzahl von Verdrahtungsleitern 3 des unteren Niveaus bildet, die eine Breite von 2 µm und eine Dicke von 0,5 µm haben. Weiter wird eine organische Schicht wie z.B. eine Polyimidschicht, die mit pulverförmigem Siliciumdioxid gemischt ist, auf einer Oberfläche der Siliciumoxidschicht 2 einschließlich einer Oberfläche der Verdrahtungsleiter 3 durch ein Aufbringungsverfahren aufgebracht, um so eine Isolatorzwischenschicht 4 zu bilden, die eine eingeebnete Oberfläche hat. Dann wird die Isolatorzwischenschicht 4 selektiv perforiert, um so ein Kontaktloch 10 an einem der Verdrahtungsleiter 3 zu bilden. Danach wird eine Metallsperrschicht 5 wie z. B. eine Ti-W-Schicht und eine Goldschicht 6 mit einer Dicke von 0,1 µm in der genannten Reihenfolge auf der Oberfläche der Isolatorzwischenschicht 4 einschließlich der Oberfläche des Kontaktloches 10 durch Sputtern gebildet, so daß eine Leistungsversorgungsschicht für Elektroplattieren gebildet wird.
  • Als nächstes wird, wie die in Fig. 1B gezeigt ist, eine Photoresistschicht 9 auf die Goldschicht 6 aufgebracht und dann so mit Muster versehen, daß sie Nuten zum Bilden eines Verdrahtungsleitermusters bildet, wobei einige der Nuten so aufgebaut sind, daß sie das Kontaktloch 10 einschließen. Es wird dann eine Goldschicht auf die Leistungsversorgungsschicht (5+6) durch ein Elektroplattierverfahren unter Verwendung der mit Muster versehenen Photoresistschicht 9 als Maske aufgebracht.
  • Danach wird, wie dies in Fig. 1C gezeigt ist, die Photoresistschicht 9 entfernt, um so die Verdrahtungsleiter 7 des oberen Niveaus zu bilden.
  • Weiter wird, wie dies in Fig. 1D gezeigt ist, eine Siliciumoxidschicht 8 mit einer Dicke von 0,2 µm auf der Oberfläche der Leistungsversorgungsschicht (5+6) einschließlich der Oberfläche der Verdrahtungsleiter 7 durch ein Plasma CVD-Verfahren aufgebracht (Chemical Vapor Deposition = chemische Aufdampfung).
  • Dann wird, wie dies in Fig. 1E gezeigt ist, die aufgebrachte Siliciumoxidschicht 8 durch anisotropes Ätzen zurückgeätzt, so daß die Siliciumoxidschicht 8 ausschließlich eines Teils, der auf den Seitenoberflächen der Verdrahtungsleiter 7 aufgebracht ist, entfernt wird. Danach werden die Goldschicht 6 und die Metallsperrschicht 5 in der genannten Reihenfolge durch Sputter-Ätzen unter Verwendung eines inerten Gases wie z.B: Ar unter Verwendung der Verdrahtungsleiter 7 und der verbleibenden Siliciumoxidschicht 8 als Maske entfernt. Bei diesem Verfahren kann es in einigen Fällen vorkommen, daß ein Teil des entfernten Materials an den Oberflächen der Siliciumoxidschicht 8 anhaftet, die an den Seitenoberflächen der Verdrahtungsleiter 7 übrig bleibt.
  • Danach wird, wie dies in Fig. 1F gezeigt ist, die verbleibende Siliciumoxidschicht 8, an der die Metallablagerung in einigen Fällen anhaften kann, durch Ätzen unter Verwendung von Flußsäure entfernt.
  • Bei der oben erwähnten Ausführungsform kann statt der Siliciumoxidschicht 8 eine Siliciumnitridschicht durch ein Plasma CVD-Verfahren aufgebracht werden. Diese Abwandlung ist vorteilhaft insofern, als die Siliciumnitridschicht, die nur auf den Seitenoberflächen der Verdrahtungsleiter 7 übrig bleibt, leicht zusammen mit den daran anhaftenden Metallablagerungen durch ein isotropes Trockenätzen unter Verwendung von CF&sub4;-Gas oder anderen entfernt werden kann. Zusätzlich können anstelle der Goldschicht, die durch das Plattieren aufgebracht wird, die Verdrahtungsleiter 7 aus einer Kupferschicht gebildet werden, die durch das Plattieren aufgebracht wird.
  • Fig. 2 ist eine Querschnittsansicht eines Halbleiterchips zur Darstellung einer zweiten Ausführungsform des Verfahren der vorliegenden Erfindung.
  • Das Verfahren der zweiten Ausführungsform ist dasselbe wie das der ersten Ausführungsform bis zum in Fig. 1E gezeigten Schritt.
  • Nachdem die Goldschicht 6 und die Metallsperrschicht 5 in der genannten Reihenfolge durch Sputter-Ätzen unter Verwendung der Verdrahtungsleiter 7 des oberen Niveaus und der übrig gebliebenen Siliciumoxidschicht 8 als Maske, wie dies in Fig. 1E gezeigt ist, entfernt worden sind, wird die Goldschicht 6 durch Königswasser naßgeätzt, und die Metallsperrschicht 5 wird durch H&sub2;O&sub2;-Lösung naßgeätzt, wie dies in Fig. 2 gezeigt ist, so daß der größte Teil des an der Siliciumoxidschicht 8 anhaftenden Metallablagerung durch Ätzen entfernt wird. Danach wird die verbleibende Siliciumoxidschicht 8 durch Naßätzen (verdünnte Flußsäure oder ähnliches) zusammen mit dem daran anhaftenden Metallablagerung entfernt. Die Metallablagerung, die durch das Sputter-Ätzen erzeugt worden ist, kann vollständiger als bei der ersten Ausführungsform entfernt werden.
  • Wie aus obigem gesehen werden kann, ist das Verfahren der vorliegenden Erfindung dadurch gekennzeichnet, daß, nachdem eine Isolierschicht auf den Seitenoberflächen des Verdrahtungsleiters des oberen Niveaus, der durch ein Elektroplattierverfahren hergestellt ist, ausgebildet ist, die Leistungsversorgungsschicht für das Elektroplattieren durch Sputter-Ätzen entfernt und danach die Isolatorschicht, auf dem die durch Sputter- Ätzen erzeugte Metallablagerung aufgebracht sein kann, durch Ätzen entfernt. Die Metallablagerung kann gleichzeitig mit der Isolatorschicht entfernt werden. Daher ist es möglich, einen Kurzschluß benachbarter Verdrahtungsleiter zu verhindern, der bewirkt wird, da die Metallablagerung bei nachfolgenden Verfahrensschritten abblättert. Demgemäß kann die Herstellungsausbeute und die Zuverlässigkeit erhöht werden.
  • Die Erfindung wurde so unter Bezugnahme auf die besonderen Ausführungsformen gezeigt und beschrieben. Man sollte jedoch bemerken, daß die vorliegende Erfindung in keiner Weise auf die Details der dargestellten Strukturen begrenzt ist, sondern daß Abwandlungen und Änderungen innerhalb des Bereichs der beigefügten Ansprüche vorgenommen werden könnten.

Claims (9)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem mehrschichtigen Verdrahtungsaufbau, das die Schritte aufweist, eine Leistungsversorungsschicht (5+6) zum Elektroplattieren auf einer Isolatorzwischenschicht (4) zu bilden, einen mit einem Muster versehenen Verdrahtungsleiter (7) des zweiten Niveaus auf der Leistungsversorgungsschicht durch Elektroplattieren zu bilden, eine Isolatorschicht (8) auf der Oberfläche der so erhaltenen Halbleitervorrichtung aufzubringen, die Isolatorschicht (8) zurückzuätzen, so daß die Isolatorschicht (8) nur auf den Seitenoberflächen des Verdrahtungsleiters (7) des zweiten Niveaus zurückbleibt, dadurch gekennzeichnet, daß es weiter die Schritte aufweist, die Leistungsversorgungsschicht (5+6) durch Ätzen unter Verwendung der verbleibenden Isolatorschicht (8) und des Verdrahtungsleiters (7) des zweiten Niveaus als Maske zu entfernen und die verbleibende Isolatorschicht (8) durch Ätzen zu entfernen.
2. Verfahren nach Anspruch 1, bei dem die Isolatorzwischenschicht (4) auf einem Halbleitersubstrat (1) gebildet wird; wobei der mit Muster versehene Verdrahtungsleiter (7) des zweiten Niveaus dadurch gebildet wird, daß auf der Leistungsversorgungsschicht (5+6) eine mit Muster versehene Photoresistschicht (9), die wenigstens eine Nut aufweist, aufgebracht wird; wobei eine Metallschicht auf der Leistungsversorgungsschicht (5+6) durch Elektroplattieren unter Verwendung der mit Muster versehenen Photoresistschicht (9) als Maske aufgebracht wird, so daß der Verdrahtungsleiter innerhalb der oder jeder Nut gebildet wird, und wobei die Photoresistschicht (9) entfernt wird; und wobei die obere Oberfläche der Leitungsversorgungsschicht (5+6) beim Zurückätzen der Isolatorschicht (8) freigelegt wird.
3. Verfahren nach Anspruch 2, bei dem nach Bildung der Isolatorzwischenschicht (4) ein Kontaktloch (10), das mit einem Verdrahtungsleiter (3) des unteren Niveaus, der unter der Isolatorzwischenschicht (4) ausgebildet ist, ausgerichtet ist, selektiv in der Isolatorzwischenschicht (4) gebildet wird und wobei dann die mit Muster versehene Photoresistschicht (9) mit einer Vielzahl von Nuten auf der Leistungsversorgungsschicht (5+6) auf solche Weise aufgebracht wird, daß wenigstens eine der Nuten mit dem Kontaktloch (10) ausgerichtet ist.
4. Verfahren nach einem der vorstehenden Ansprüche, bei dem die aufgebrachte Isolatorschicht (8) durch anisotropes Ätzen zurückgeätzt wird, so daß die aufgebrachte Isolatorschicht unter Ausschluß eines Teils, der auf den Seitenoberflächen der Verdrahtungsleiter (7) aufgebracht ist, entfernt wird.
5. Verfahren nach irgendeinem vorstehenden Anspruch, bei dem die Leistungsversorgungsschicht aus einer Metallsperrschicht (5), die auf der Isolatorzwischenschicht (4) aufgebracht ist, und einer Goldschicht (6) gebildet ist, die auf der Metallsperrschicht (5) aufgebracht ist, und bei dem die Leistungsversorgungsschicht durch Entfernen der Goldschicht (6) und der Metallsperrschicht (5) in der genannten Reihenfolge durch Sputter-Ätzen unter Verwendung eines inerten Gases wie z.B. Ar entfernt wird, wobei der Verdrahtungsleiter (7) und die übrig gebliebene aufgebrachte Isolatorschicht (8) als Maske verwendet wird.
6. Verfahren nach einem vorstehenden Anspruch, bei dem die aufgebrachte Isolatorschicht (8) aus einer Siliciumoxidschicht gebildet ist und das Entfernen durch Ätzen der übrig gebliebenen aufgebrachten Isolatorschicht, die auf der Siliciumoxidschicht gebildet ist, durch verdünnte Flußsäure durchgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die aufgebrachte Isolatorschicht (8) aus einer Siliciumnitridschicht gebildet ist, und wobei das Entfernen durch Ätzen der übrig gebliebenen aufgebrachten Isolatorschicht, die aus der Siliciumnitridschicht gebildet ist, durch ein isotropes Trockenätzen durchgeführt wird.
8. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Leistungsversorgungsschicht aus einer Metallsperrschicht (5), die auf der Isolatorzwischenschicht (4) aufgebracht ist, und einer Goldschicht (6) gebildet ist, die auf der Metallsperrschicht aufgebracht ist, und bei dem, nachdem die Leistungsversorgungsschicht unter Verwendung des Verdrahtungsleiters (7) und der übrig gebliebenen aufgebrachten Isolatorschicht als Maske entfernt worden ist, die Goldschicht (6) durch Königswasser naßgeätzt wird, und bei dem die Metallsperrschicht (5) durch H&sub2;O&sub2;-Lösung naßgeätzt wird, so daß ein größerer Teil der Metallablagerung, die an der übrig gebliebenen aufgebrachten Isolatorschicht anhaften kann, durch Ätzen entfernt wird, und wobei danach die übrig gebliebene aufgebrachte Isolatorschicht durch Naßätzen entfernt wird.
9. Verfahren nach Anspruch 3, bei dem die Isolatorzwischenschicht (4) eine eingeebnete obere Oberfläche hat.
DE69218664T 1991-06-06 1992-06-08 Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung Expired - Fee Related DE69218664T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3134544A JPH04359518A (ja) 1991-06-06 1991-06-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69218664D1 DE69218664D1 (de) 1997-05-07
DE69218664T2 true DE69218664T2 (de) 1997-07-10

Family

ID=15130801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69218664T Expired - Fee Related DE69218664T2 (de) 1991-06-06 1992-06-08 Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung

Country Status (4)

Country Link
US (1) US5242861A (de)
EP (1) EP0517551B1 (de)
JP (1) JPH04359518A (de)
DE (1) DE69218664T2 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
DE4331185C1 (de) * 1993-09-14 1994-12-15 Siemens Ag Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau
KR0134108B1 (ko) * 1994-06-30 1998-04-20 김주용 반도체 소자의 제조방법
JP3000877B2 (ja) * 1995-02-20 2000-01-17 松下電器産業株式会社 金メッキ電極の形成方法、基板及びワイヤボンディング方法
CN1146973C (zh) * 1997-05-12 2004-04-21 硅源公司 受控切分处理
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6245161B1 (en) * 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
DE19732250A1 (de) * 1997-07-26 1999-01-28 Bosch Gmbh Robert Verfahren zur Herstellung metallischer Mikrostrukturen
FR2769122B1 (fr) * 1997-09-29 2001-04-13 Commissariat Energie Atomique Procede pour augmenter la frequence de fonctionnement d'un circuit magnetique et circuit magnetique correspondant
US6030877A (en) * 1997-10-06 2000-02-29 Industrial Technology Research Institute Electroless gold plating method for forming inductor structures
US6228757B1 (en) * 1998-03-05 2001-05-08 Philips Semiconductors, Inc. Process for forming metal interconnects with reduced or eliminated metal recess in vias
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6046107A (en) * 1998-12-17 2000-04-04 Industrial Technology Research Institute Electroless copper employing hypophosphite as a reducing agent
WO2001011930A2 (en) 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
WO2004101857A2 (en) * 2003-05-07 2004-11-25 Microfabrica Inc. Methods and apparatus for forming multi-layer structures using adhered masks
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP2005183567A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法、ヴィアホール形成用共用マスクおよび半導体集積回路
KR100661220B1 (ko) * 2004-12-29 2006-12-22 동부일렉트로닉스 주식회사 듀얼 절연막을 이용한 금속 배선 형성 방법
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US20090184425A1 (en) * 2008-01-17 2009-07-23 Advanced Chip Engineering Technology Inc. Conductive line structure and the method of forming the same
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
KR101426038B1 (ko) * 2008-11-13 2014-08-01 주식회사 엠디에스 인쇄회로기판 및 그 제조방법
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
JP6007754B2 (ja) * 2012-11-27 2016-10-12 三菱電機株式会社 配線構造の製造方法
WO2015195067A2 (en) 2013-06-28 2015-12-23 Intel Corporation Preservation of fine pitch redistribution lines

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997963A (en) * 1973-06-29 1976-12-21 Ibm Corporation Novel beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US3993515A (en) * 1975-03-31 1976-11-23 Rca Corporation Method of forming raised electrical contacts on a semiconductor device
JPS60140737A (ja) * 1983-12-27 1985-07-25 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS614248A (ja) * 1984-06-19 1986-01-10 Nec Kansai Ltd バンプ電極の形成方法
JPS61183945A (ja) * 1985-02-08 1986-08-16 Nippon Denso Co Ltd 半導体装置
JPS63146451A (ja) * 1986-10-23 1988-06-18 Mitsubishi Electric Corp 配線パタ−ン形成方法
JPH01120848A (ja) * 1987-11-05 1989-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JPH0228932A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置
JP2610337B2 (ja) * 1989-02-25 1997-05-14 富士通株式会社 パターン形成方法
GB2233820A (en) * 1989-06-26 1991-01-16 Philips Nv Providing an electrode on a semiconductor device
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips

Also Published As

Publication number Publication date
US5242861A (en) 1993-09-07
EP0517551A3 (en) 1993-10-13
EP0517551B1 (de) 1997-04-02
EP0517551A2 (de) 1992-12-09
JPH04359518A (ja) 1992-12-11
DE69218664D1 (de) 1997-05-07

Similar Documents

Publication Publication Date Title
DE69218664T2 (de) Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung
DE3784751T2 (de) Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen.
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE69031357T2 (de) Halbleiteranordnung mit Mehrschichtleiter
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE3339957C2 (de)
DE4446881C2 (de) Durchgangslochstruktur und ihr Herstellungsverfahren
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
EP0570609B1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE2637667A1 (de) Halbleiteranordnung
DE19634125A1 (de) Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente
DE3587963T2 (de) Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht.
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
DE3650077T2 (de) Metallisches Verbindungssystem mit einer ebenen Fläche.
DE4139462A1 (de) Verfahren zur verbindung von schichten in einer halbleitervorrichtung
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE69022874T2 (de) Mehrlagen-Metallverbindungen für VLSI und Verfahren zum Herstellen derselben.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee