[go: up one dir, main page]

JPH01120848A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH01120848A
JPH01120848A JP62279653A JP27965387A JPH01120848A JP H01120848 A JPH01120848 A JP H01120848A JP 62279653 A JP62279653 A JP 62279653A JP 27965387 A JP27965387 A JP 27965387A JP H01120848 A JPH01120848 A JP H01120848A
Authority
JP
Japan
Prior art keywords
metal
metal film
etching
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62279653A
Other languages
English (en)
Inventor
Hiroshi Nakatani
宏 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP62279653A priority Critical patent/JPH01120848A/ja
Publication of JPH01120848A publication Critical patent/JPH01120848A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に於ゆるバンプ電極構造と、その
製造方法に関する。
〔従来の技術〕
従来の半導体装置に於ける一般的なバンプ電極の製造方
法は、バンプ電極形成後バンプ電極下金属層を連続して
゛ウェットエツチング、すなわち前述の第3の金属膜を
ウェットエツチング後、第2の金属膜をウェットエツチ
ングし、更に第1の金属膜をウェットエツチングしてい
た。
〔発明が解決しようとする問題点〕 。
この様に従来の技術に於ては複層膜を連続してウェット
エツチングしている為、本エツチング工程に於けるサイ
ドエッチにより、第3及び第2の金属膜周辺部が下部金
属膜に接しない浮いた部分ができ、これが後工程に於【
針状に欠落して電極間ショートをもたらすといった内容
の問題があった。
本発明はこの様な問題点を解決するもので、その目的と
するところは前述の第3.第2.第1の金84膜層を連
続エツチングした後、感光性樹脂を第3の金に謹上に残
した状態で、第2の金属膜を再エツチングし、更に第3
の金IMMを再エツチングすることで問題となっている
第3.第2の金属膜周辺部の浮いた部分を無くし、大幅
な品質向上を提供することにある。
〔問題点を解決するだめの手段〕
本発明の半導体装置及びその製造方法は、(1)  半
導体基板上の第1の絶縁膜と該第10絶縁膜上のアルミ
ニウム電極と、該第1の絶縁膜上より該アルミニウム電
極の上面周辺部上に延在して設けられた第2の絶縁膜と
、該アルミニウム電極上面中央部より該第2の絶縁膜上
に延在して設けられた第1の金属膜と、該第1の金a4
膜上且つ該°第1の金#4膜領域の内側上面に設けられ
た第2の金属膜と該第2の金属膜上且つ該第2の金属膜
領域の内側上面に設けられた第3の金lj!膜と該第3
の金属膜上に設けられたバンプ電極層とを有することを
特徴とする。
(2)  半導体電極上に第1.第2.第3の金属膜を
順に形成させ、該第3の金属膜上にバンプを極を形成後
、該バンク電極上より、該第3の金属膜上に延在し、島
状に感光性樹脂を付着させる工程と、該第3の金属をエ
ツチングする工程と、該第2の金属をエツチングする工
程と該第1の金属をエツチングする工程と、該第2の金
属を再エツチングする工程と、該第1の金属を再エツチ
ングする工程と、該感光性樹脂を除去する工程とを含む
ことを特徴とする。
〔実施例〕
以下10本発明について実施例に基づき詳細に説明する
第1図は、本発明の半導体装置であるバンプ電極構造の
一実施例を示す。図に示す様に本発明はバンプ[種下の
金属展層の構造に於て、第3の金属膜3を第2の金属膜
領域の内側上部に設け、更に第2の金Fj4M2を第1
の金属膜領域の内側上部に設けることを特徴とする。
第2図は、本発明の半導体装置の製造工程に於げる、バ
ンプ下金属膜層な連続エツチングした後の断面構造を示
す。
第3図は、第2図に於て金属膜層をエツチング後、第2
の金属膜2を再エツチングした後の断面構造を示す。
第4図は、第5図に於て第2の金属膜のエツチング後、
第3の金属膜をエツチングした後の断面構造を示す。
第5図は、第3の金属膜エツチング後、金mm層の選択
エツチングの為に設けた感光性樹脂を除去した後の最終
バンプ電極の断面構造を示す。
第6図は、従来のバンプ電極の構造を示゛す。本構造は
、本発明の製造工程である第2図に示す工巴後、感光性
樹脂を除去した場合の構造と一致する。
〔発明の効果〕
上述の如く、本発811によればバンプ下金t1層に於
て、第2及び第3の金属膜を各々下部金rA膜領域の上
部、且つ内側に後退して設けることにより、従来の構造
に於る、第2及び第5の金属膜が下部金属膜領域の外f
lIll?:出た構造をとることによる問題点、すなわ
ち第2及び第3の金属膜周辺部の下部金属膜に接しない
浮いた部分が後工程で針状に欠落して電極間シ茸−トを
もたらすといった内容の問題を完全く解消することがで
き、パンダ電極品質の大幅な向上をもたらすものである
【図面の簡単な説明】
第1図は本発明の半導体装置であるバンプ1極断面図。 第2図は、本発明の半導体装置の製造工&に於【、バン
プ電極金属膜層のエツチング後の状態を示すバンプ′I
t極断面図。 第3図は、本発明の半導体装置の製造工1fflK於て
、第2の金g4F!4のエツチング後の状態を示すバン
プ電極断面図。 第4図は、本発明の半導体装置の製造工程に於て、第3
°の金mwIのエツチング後の状態を示すバンプ電極断
面図。 第5図は、本発明の半導体装置の最終パンダ電極断面図
。 第6図は、従来のバンプ電極断面図。 1・・・・・・チタン、り四ム、アルミニウム等の第1
の金H4膜 2・・・・・・銅、パラジウム、ニッケル等の第2の金
属膜 3・・・・・・金、白金等の第3の金属膜4・・・・・
・バンプ電極層 5・・・・・・アルミニウム#lL極 6.7・・・・・・Sin、、SiN  系絶縁膜8 
 ・・・・・・感光性樹脂 以上 出願人 セイコーエプソン株式会社 代理人 弁理士最上筋(他1名) 〆− (11・1.ニー、・ ′、〜己−・

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上の第1の絶縁膜と該第1の絶縁膜上
    のアルミニウム電極と、該第1の絶縁膜上より該アルミ
    ニウム電極の上面周辺部上に延在して設けられた第2の
    絶縁膜と、該アルミニウム電極上面中央部より該第2の
    絶縁膜上に延在して設けられた第1の金属膜と、該第1
    の金属膜上且つ該第1の金属膜領域の内側上面に設けら
    れた第2の金属膜と該第2の金属膜上且つ該第2の金属
    膜領域の内側上面に設けられた第3の金属膜と該第3の
    金属膜上に設けられたバンプ電極層とを有することを特
    徴とする半導体装置。
  2. (2)半導体電極上に、第1、第2、第5の金属膜を順
    に形成させ、該第3の金属膜上にハング電極を形成後、
    該バンプ電極上より、該第3の金属膜上に延在し島状に
    感光性樹脂を付着させる工程と、該第3の金属をエッチ
    ングする工程と、該第2の金属をエッチングする工程と
    該第1の金属をエッチングする工程と、該第2の金属を
    再エッチングする工程と、該第1の金属を再エッチング
    する工程と、該感光性樹脂を除去する工程とを含むこと
    を特徴とする半導体装置の製造方法。
JP62279653A 1987-11-05 1987-11-05 半導体装置及びその製造方法 Pending JPH01120848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62279653A JPH01120848A (ja) 1987-11-05 1987-11-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62279653A JPH01120848A (ja) 1987-11-05 1987-11-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01120848A true JPH01120848A (ja) 1989-05-12

Family

ID=17613979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62279653A Pending JPH01120848A (ja) 1987-11-05 1987-11-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01120848A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242861A (en) * 1991-06-06 1993-09-07 Nec Corporation Method for manufacturing semiconductor device having a multilayer wiring structure
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JP2011249564A (ja) * 2010-05-27 2011-12-08 Renesas Electronics Corp 半導体装置の製造方法及び実装構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242861A (en) * 1991-06-06 1993-09-07 Nec Corporation Method for manufacturing semiconductor device having a multilayer wiring structure
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JP2011249564A (ja) * 2010-05-27 2011-12-08 Renesas Electronics Corp 半導体装置の製造方法及び実装構造

Similar Documents

Publication Publication Date Title
JP2004119728A (ja) 回路装置の製造方法
JPH01120848A (ja) 半導体装置及びその製造方法
TW444253B (en) Semiconductor device and method of producing the same
JPS63249346A (ja) 集積回路チップにおけるパツドとその形成方法
JP3116469B2 (ja) バンプ型電極の形成方法及び半導体装置の製造方法
TW531861B (en) Semiconductor packaging device and its manufacturing method
JP2751242B2 (ja) 半導体装置の製造方法
JPH0350734A (ja) 集積回路の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JP3038361B2 (ja) 電気的接続部材の製造方法
JP3119352B2 (ja) 半導体装置のメッキ構造体形成方法
JPS5848445A (ja) 金属リ−ドと電極の接続方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JPH0231844B2 (ja) Handotaisochoriidofureemunoseizohoho
JPS607139A (ja) ボンデイング方法
JPH05109734A (ja) 半導体装置および半導体装置の製造方法
JPS63220549A (ja) 集積回路装置
JPH01187949A (ja) 半導体装置の製造方法
JPH0444232A (ja) 集積回路の製造方法
JPH0510365Y2 (ja)
JP3032643B2 (ja) 半導体装置の実装方法
JP2852786B2 (ja) 電気的接続部材及びその製造方法
JPH0220044A (ja) 半導体装置の製造方法
JPH04199631A (ja) 集積回路の製造方法
JPH047839A (ja) 集積回路の製造方法