DE3888301T2

DE3888301T2 - Digitalschaltungsprüfgerät.

Info

Publication number: DE3888301T2
Application number: DE3888301T
Authority: DE
Inventors: Junji Nishiura; Kazuhiko Sato; Keiichi Takahashi
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1987-11-24
Filing date: 1988-11-23
Publication date: 1994-07-28
Anticipated expiration: 2008-11-24
Also published as: EP0318814B1; DE3888301D1; JPH01138477A; JP2604606B2; US4862071A; EP0318814A3; EP0318814A2

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft eine Schaltungsprüfvorrichtung, die zum Prüfen einer in einem integriertem Halbleiterschaltungselement enthaltenen Digitalschaltung geeignet ist.
Fig. 1 zeigt die Gesamtanordnung einer herkömmlichen Schaltungsprüfvorrichtung, wie sie vom Anmelder hergestellt und vertrieben wurde. In Fig. 1 bezeichnet die Bezugszahl 100 eine geprüfte Vorrichtung (nachfolgend als DUT bezeichnet) wie beispielsweise einen LSI-Speicher oder -Logikschaltungkreis. Die DUT 100 wird mit einem Testmustersignal CP von einem Mustergenerator 200 beliefert. Der Mustergenerator 200 gibt zusätzlich zum dem Testmustersignal CP ein Erwartungswertmustersignal EXP aus, das an einen Logikvergleichsabschnitt 400 mit einer Vielzahl von Logikvergleichskanälen angelegt wird. Der Logikvergleichsabschnitt 400 vergleicht das Erwartungswertmustersignal EXP mit einem ausgegebenen Antwortsignal von der DUT 100 und liefert ein Übereinstimmungs- oder Verschiedenheitssignal an einen Ausgangsanschluß 500. Falls erforderlich, wird die Entscheidungsausgabe in einem Fehleranalysespeicher 600 zur Vorbereitung einer Fehleranalyse gespeichert.
Bei dieser Prüfvorrichtung sind Pegelvergleichsabschnitte 300 in gleicher Anzahl wie die Anzahl von Stiften von Meßeingangskanälen 301 zwischen der DUT 100 und dem Logikvergleichsabschnitt 400 vorgesehen, obwohl in Fig. 1 zur Vereinfachung lediglich ein Pegelvergleichsabschnitt 300 gezeigt ist. Von dem Pegelvergleichsabschnitt 300 wird festgestellt, ob der Pegel jedes Ausgangsantwortsignals von der DUT 100 oberhalb einer spezifizierten Spannung VH eines H-Logikpegels oder unter einer spezifierten Spannung VL eines L- Logikpegels liegt. Diese Prüfvorrichtung ist dazu ausgelegt, einen Fehler der DUT 100 festzustellen. Nur wenn das Ausgangsantwortsignal oberhalb der spezifizierten Spannung VH oder unterhalb der Spannung VL ist, wird davon ausgegangen, daß ein spezifizierter Logikausgangspegel am Anschluß 301 erhalten wird, und ein L-Logiksignal wird an den Logikvergleichsabschnitt 400 für den Logikvergleich angelegt.
Die Anzahl von Pegelvergleichsabschnitten 300 und die Anzahl von Kanälen des Logikvergleichsabschnitt 400 sind gleich der Gesamtanzahl von Ausgangsanschlüssen der Vielzahl von DUTs 100, die gleichzeitig gemessen werden. Zum gleichzeitigen Prüfen einer Vielzahl von ICs, von denen jeder eine große Anzahl von Stiften aufweist, wie dies etwa bei LSIs der Fall ist, sind etliche hundert Sätze von Pegelvergleichsabschnitten 300 und Logikvergleichskanälen des Logikvergleichsabschnitts 400 vorgesehen.
Um die DUTs 100 nach ihrer Antwortgeschwindigkeit zu sortieren, ist es im Stand der Technik allgemeine Praxis, in dem Logikvergleichsabschnitt 400 eine Vielzahl von Signaldetektoren zur Feststellung der Anwesenheit oder Abwesenheit eines Logikentscheidungsausgangssignals vorzusehen, sie mit Tastsignalen verschiedener Zeitsteuerung zu beliefern und die Anwesenheit oder Abwesenheit des Logikentscheidungsausgangssignals zum Zeitpunkt des Anlegens des Tastsignals zu entscheiden. Die herkömmliche Prüfvorrichtung ist beispielsweise so ausgebildet, daß festgestellt werden kann, ob die einzelne DUT eine hohe oder eine niedrige Antwortgeschwindigkeit aufweist, indem ermittelt wird, ob das Logikentscheidungsausgangssignal zum Zeitpunkt eines früheren oder eines späteren Tastsignals nach Anlegen eines Testmusters an die DUT ausgegeben wird.
Fig. 2 zeigt ein Beispiel solch einer Anordnung. In Fig. 2 bezeichnet die Bezugszahl 300 den Pegelvergleichsabschnitt und 400 den Logikvergleichsabschnitt. Der Pegelvergleichsabschnitt 300 weist zwei Komparatoren 302 und 303 für einen Eingangsanschluß 301 auf. Ein Ausgangsantwortsignal von der DUT 100 (s. Fig. 1) an den Eingangsanschluß wird einem Eingangsanschluß jedes der beiden Komparatoren 302 und 303 zugeführt. Die beiden Komparatoren 302 und 303 werden an den anderen Eingangsanschlüssen ständig mit Gleichspannungen VH und VL beliefert, die die normalen Logikwerte H bzw. L definieren. Die Komparatoren 302 und 303 vergleichen den Eingangssignalpegel am Eingangsanschuß 301 mit den Spannungen VH und VL zu dem Zeitpunkt eines Tastimpulses STR B, der einem Anschluß 306 zugeführt wird, und halten die Vergleichsergebnisse bis zum Anlegen des nächsten Tastimpulses. Wenn der Eingangssignalpegel am Anschluß 301 höher ist als die Spannung VH, stellt der Komparator 302 fest, daß das Eingangssignal auf normalem H-Logikpegel liegt, und liefert ein L-Logiksignal an einen Ausgangsanschluß 304. Wenn der Eingangssignalpegel nicht höher als die Spannung VH ist, dann wird der Komparator 302 ein H-Logiksignal an den Anschluß 304 abgeben. Wenn der Eingangssignalpegel am Eingangsanschluß 301 niedriger als die Spannung VL ist, entscheidet der Komparator 303, daß das Eingangssignal auf dem normalen L-Logikpegel liegt, und gibt ein L-Logiksignal an einen Ausgangsanschluß 305. Wenn der Eingangspegel nicht niedriger als die Spannung VL ist, dann wird der Komparator 303 das H-Logiksignal an den Anschluß 305 liefern. D.h., wenn das Eingangssignal auf den normalen Pegeln H und L liegt, werden L-Logiksignale an die Anschlüsse 304 bzw. 305 geliefert. Wenn festgestellt wird, daß der Eingangssignalpegel zwischen den Spannungen VH und VL liegt, wird bestimmt, daß der Logikpegel des Eingangssignals undefiniert ist, und ein H-Logiksignal wird an beide Anschlüsse 304 und 305 geliefert. In anderen Worten, wenn die H-Logiksignale gleichzeitig an die Anschlüsse 304 und 305 geliefert werden, erfüllt das Ausgangsantwortsignal von der DUT die Bedingung keiner der beiden Logikpegel, was einen Fehler der DUT anzeigt.
In jedem der Kanäle CH&sub1;, CH&sub2;, CH&sub3; . . . des Logikvergleichsabschnitts 400 sind ein H-Logikkomparator 401H, ein L-Logikkomparator 401 L sowie eine Vielzahl von H-Logiksystem-Signaldetektoren 402H und 403H und L-Logiksystem-Signaldetektoren 402L und 403L zur Feststellung vorgesehen, zu welchem Zeitpunkt die Logikkomparatoren 401 H und 401 L ihre Ausgangssignale liefern. Bei diesem Beispiel ist jedes System als zwei Signalsignaldetektoren enthaltend dargestellt.
Die Logikkomparatoren 401 H und 401 L können beispielsweise je durch ein Koinzidenzdetektor- UND-Glied 4a und ein Vergleichsfreigabe-UND-Glied 4b gebildet werden. Die Logikkomparatoren 401 H und 401 L erhalten an ihren Eingangsanschlüssen 404H und 404L Ausgangsantwortsignale von den Anschlüssen 304 und 305 des Pegelvergleichsabschnitts 300 und an ihren Eingangsanschlüssen 405H und 405L Erwartungswertsignale EXP und EXP, und jeder
stellt mittels des UND-Glieds 4a eine Koinzidenz der H-Logik zwischen dem Ausgangsantwortsignal und dem Erwartungswertsignal fest. Die Koinzidenz in der H-Logik zeigt an, daß das an den Eingangsanschluß 301 des Pegelvergleichsabschnitt 300 angelegte Signal nicht den spezifizierten Pegel aufweist. Es sei hier angenommen, daß jedes UND-Glied 4a mit H-Logik-Maskierungsdaten beliefert wird. Ferner wird über andere Eingangsanschlüsse 406H und 406L ein Steuersignal CPE an die UND-Glieder 4b angelegt, um den Durchlauf der Ergebnisse des Logikvergleichs freizugeben oder zu sperren. Da der Pegelkomparator 303 das L-Logiksignal an seinem Ausgangsanschluß 305 liefert, wenn er den L-Logikpegel des Eingangssignals feststellt, ist das Erwartungswertsignal, das an den Anschluß 405L angelegt wird, eine invertierte Version des Erwartungswertsignals EXP, das an den Anschluß 405H angelegt wird, d. h. EXP.
Wenn das UND-Glied 4a Koinzidenz in der H-Logik zwischen dem Erwartungswertsignal EXP oder EXP und dem Eingangsantwortsignal feststellt, gibt es das H-Logiksignal aus.
Die Logikentscheidungsausgangssignale in diesen H-Logik- und L-Logik-Systemen werden an Dateneingangsanschlüsse D der Paare von Signaldetektoren 402H, 403H und 402L, 403L geliefert, die beispielsweise von D-Flipflops gebildet werden. Die Signaldetektoren 402H, 403H und 402L und 403L stellen fest, ob die Logikentscheidungsausgangssignale zu dem durch Tastimpulse STRB1 und STRB2, die an ihre jeweiligen Takteingangsanschlüsse CK angelegt werden, definierten Zeitpunkt vorhanden sind oder nicht. Die Bezugszahlen 407 und 408 bezeichnen Verzögerungselemente, durch die die Tastimpulse STRB1 und STRB2 so verzögert werden, daß die Ausgangssignale der Logikkomparatoren 401 H und 401 L an die D-Flipflops 402H, 403H und 402L, 403L eine vorbestimmte Zeitspanne nach dem Zeitpunkt des Pegelvergleichs in dem Pegelvergleichsabschnitt 300 geliefert werden, wobei eine Betriebsverzögerung der Logikkomparatoren 401 H und 401 L berücksichtigt wird. Die Tastimpulse STRB1 und STRB2 werden über ein ODER-GIied 409 an die Komparatoren 302 und 303 geliefert, die den Pegelvergleichsabschnitt 300 bilden.
Es sei nun beispielsweise angenommen, daß der Tastimpuls STRB1 um eine vorbestimmte Zeit früher als der andere Tastimpuls STRB2 erzeugt wird. Die Pegelkomparatoren 302 und 303 vergleichen den Eingangssignalpegel mit den Spannungen VH und VL zuerst zum Zeitpunkt des Tastimpulses STRB1 und halten die Vergleichsergebnisse, die von dem durch das Verzögerungselement 407 verzögerten Tastimpuls STRB1 an die Flipflops 402H und 402L geliefert werden. Als nächstes führen die Pegelkomparatoren 302 und 303 den Pegelvergleich zum Zeitpunkt des Tastimpulses STRB2 durch, und die Vergleichsergebnisse werden von dem Tastimpuls STRB2, in ähnlicher Weise durch das Verzögerungselement 408 verzögert, den Flipflops 403H und 403L geliefert. Die so den Flipflops 402H, 403H, 402L und 403L gelieferten Logikprüfergebnisse werden über Anschlüsse 411 H, 412H, 411 L und 41 2L in entsprechende Speicherbereiche des in Fig. 1 gezeigten Fehleranalysespeichers eingeschrieben. Obwohl nicht dargestellt, sind in der tatsächlichen Prüfvorrichtung D-Flipflops zum Schreiben der Ausgaben der Flipflops 402H und 403H, 402L und 403L synchron mit dem Betriebstakt der Prüfvorrichtung vorgesehen. Von diesen synchronisierten Ausgangsdaten werden entsprechende Ausgaben der H-Logik- und L-Logik-Systeme von (nicht gezeigten) UND-Schaltungen UND-verknüpft, und, wenn das UND H ist, wird bestimmt, daß das Antwortausgangssignal der DUT fehlerbehaftet ist. Die dabei betroffenen Schaltungen stehen jedoch nicht mit dem Gegenstand der vorliegenden Erfindung in Beziehung und sind daher nicht gezeigt.
Mit dem Vorsehen der Vielzahl von Signaldetektoren 402H, 403H, 402L und 403L ist es möglich zu entscheiden, ob der Betrieb der DUT 100 normal ist oder nicht, und die Antwortgeschwindigkeitsverteilung vieler DUTs 100 in eine Vielzahl von Bereiche einzuordnen. Es sei nun angenommen, daß der Zeitpunkt der Erzeugung der Tastimpulse STRB1 und STRB2 auf T&sub1; und T&sub2; eingestellt ist. Durch Prüfen der DUTs 100 auf der Basis der Zeitsteuerung T&sub1; und T&sub2; können sie in einen Bereich A mit schneller Antwort, einen Bereich B mit normaler Antwortgeschwindigkeit und einen Bereich C mit langsamer Antwortgeschwindigkeit klassifiziert werden, wie in Fig. 3 gezeigt. Wenn beispielsweise im Fall des H-Logiksystems die Logikentscheidungsausgangssignale, die von den Tastimpulsen STRB1 und STRB2 in die Flipflops 402H und 403 geladen werden, beide den H-Pegel aufweisen, dann erkennt man, daß die DUT 100 zum Bereich A mit hoher Antwortgeschwindigkeit gehört. Wenn die von den Tastimpulsen STRB1 und STRB2 in die Flipflops 402H und 403H geladenen Logikentscheidungsausgangssignale L-Pegel bzw. H-Pegel aufwesen, dann erkennt man, daß die DUT 100 zu dem Bereich B mit normaler Antwortgeschwindigkeit gehört. Wenn die in die Flipflops 402H und 403H geladenen Logikentscheidungsausgangssignale beide L-Pegel aufweisen, zeigt sich, daß die DUT 100 zum Bereich C niedriger Antwortgeschwindigkeit gehört. Diese Klassifizierung kann unter Verwendung der Logiksignale ausgeführt werden, die an den Ausgangsanschlüssen 411 H und 412H geliefert werden. Eine ähnliche Prüfung kann auch für das L-Logiksystem erfolgen.
Bei der in Fig. 2 gezeigten Anordnung werden die beiden Tastimpulse STRB1 und STRB2 unterschiedlicher Zeitsteuerung mitttels des 0DER-Glieds 409 zu einem zeitseriellen Signal überlagert, das an die Pegelkomparatoren 302 und 303 angelegt wird. Daher ist das Zeitintervall zwischen den Tastimpulsen STRB1 und STRB2 aufgrund des Schaltungsaufbaus des ODER-Glieds 409 auf 10 Nanosekunden oder mehr beschränkt. Wenn sie in kürzerem Zeitabstand erzeugt werden, überlagern sie sich zu einem einzigen Impuls und machen es unmöglich, Anstieg und Abfall des Antwortausgangssignals, das zu dem in Fig. 3 gezeigten Bereich B gehört, zu erfassen.
In der letzten Zeit wurden Speicherelemente schneller, und einige von ihnen steigen in einer so kurzen Zeit wie 10 bis 25 Nanosekunden an. Zum Prüfen von Elementen mit solch schneller Antwort, müssen die beiden Tastimpulse STRB1 und STRB2 in Zeitabständen von 2 bis 5 Nanosekunden erzeugt werden. Das herkömmliche Verfahren erlaubt jedoch eine soIche Verringerung des Zeitabstands zwischen den Tastimpulsen nicht. Daher können Speicher des Typs mit schneller Antwort nicht mittels einer Prüfung für jeden Speicher klassifiziert werden, und es müssen wenigstens zwei Prüfungen für jeden Speicher erfolgen, wobei die Einstellung der Zeitsteuerung für die Erzeugung der Tastimpulse geändert wird.
Auf der anderen Seite, wenn einige der DUTs 100 Signale mit kürzeren Perioden als dem Betriebszyklus der Prüfvorrichtung ausgeben, dann müssen sie zusätzlich zur Prüfung für die Klassifizierung nach ihrer Antwortgeschwindigkeit geprüft werden. Der Stand der Technik verwendet ein Stiftmultiplexsystem für eine solche Prüfung.
Wie in Fig. 4 gezeigt, wird gemäß dem Stiftmuliplexsystem das Ausgangssignal des Pegelvergleichsabschnitts 300 an die Logikkomparatoren 401, die in einer Vielzahl von Kanälen, beispielsweise zwei Kanälen CH&sub1; und CH&sub2;, vorgesehen sind, geliefert, und in der Vielzahl von Logikkomparatoren 401 wird das Ausgangssignal dem Logikvergleich mit Erwartungswertsignalen EXP 1 und EXP 2 einer normalen Zyklusgeschwindigkeit unterzogen. Die Vergleichsergebnisse werden den Signaldetektoren 402, die in den jeweiligen Kanälen CH&sub1; und CH&sub2; vorgesehen sind, geliefert, wodurch die Anwesenheit oder Abwesenheit von Signalen zum Zeitpunkt der Tastimpulse STRB1 und STRB2 festgestellt wird. Während in Fig. 4 der Logikvergleichsabschnitt 400 so dargestellt ist, als enthielte er nur die Kanäle des H-Logiksystems, ist in der Praxis das L-Logiksystem wie im Fall von Fig. 2 ebenfalls vorgesehen.
Nimmt man an, daß die DUT 100 Antwortsignale PA, PB, PC, PD, . . . ausgibt, die sich gemäß Darstellung in Fig. 5A beispielsweise zweimal in einem Prüfzyklus TM ändern, werden gemäß dem Stiftmultiplexsystem die Ausgangsantwortsignale PA, PB, PC, PD, . . . über den Pegelvergleichsabschnitt 300 an die in den beiden Kanälen CH&sub1; und CH&sub2; vorgesehenen Logikkomparatoren 401 angelegt.
Die Logikkomparatoren 401 werden an einem Eingang mit Erwartungswertsignalen EXP&sub1;&sub1;, EXP&sub1;&sub2;, . . . und EXP&sub2;&sub1;, EXP&sub2;&sub2;, . . . beliefert, die sich mit normaler Geschwindigkeit ändern (d. h. mit der Periode TM), wie in den Fig. 5D bzw. 5E gezeigt. Ferner erhalten die Logikkomparatoren 401 an einem anderen Eingang Signale CPE 1 und CPE 2, die steuern, ob der Logikvergleich ausgeführt werden soll oder nicht. Die Ausgangsantwortsignale PA, PB, PC, PD, . . . mit doppelt höhere Geschwindigkeit als der Normalgeschwindigkeit und die Erwartungswertsignale EXP&sub1;&sub1;, EXP&sub1;&sub2;, . . . und EXP&sub2;&sub1;, EXP&sub2;&sub2;, . . . in den beiden Systemen werden von Logikkomparatoren der verschiedenen Kanäle verglichen, und die Vergleichsergebnisse werden an die Signaldetektoren 402 in den jeweiligen Kanälen geliefert.
Die Signaldetektoren 402 werden mit den Tastimpulsen STRB1 und STRB2 beliefert, die in den Fig. 5B bzw. 5C gezeigt sind, und die Signaldetektoren 402 liefern an einen Ausgangsanschluß 411 des Kanals CH&sub1; Logikentscheidungsausgangssignale PAA, PCC, PEE, . . . , wie sie in Fig. 5F gezeigt sind, und an einem Ausgangsanschluß 411 des Kanals CH&sub2; Logikentscheidungsausgangssignale PBB, PDD, PFF wie sie in Fig. 5G gezeigt sind. Damit sind die Logikentscheidungsausgangssignale PAA, PCC, PEE, . . . und PBB, PDD, PFF, . . . von der normalen Geschwindigkeit der Prüfvorrichtung und können in den Fehleranalysespeicher eingeschrieben und für verschiedene Analysen verwendet werden.
Da das Stiftmultiplexsystem die Vielzahl von Kanälen CH&sub1; und CH&sub2; für die Ausgangsantwortsignale von einem Ausgangsanschluß der DUT verwendet, ist dieses System nachteilig insofern, als die Anzahl benutzter Kanäle ein Vielfaches der Anzahl von Operationszyklen der DUT relativ zu der des Prüfgeräts sein muß. D.h., es ist nötig, eine Anzahl von Kanälen vorzusehen, die wenigstens das Doppelte derjenigen der Ausgangsanschlüsse der DUT beträgt. Dies vergößert unvermeidlich die Größenordnung der Vorrichtung und erhöht deren Herstellungskosten.
Darüberhinaus tritt beispeilsweise bei einer Fehleranalyse von Speichern mitunter die Situation auf, wo es erwünscht wäre, einzelne Speicherzellen nach verschiedenen Prüfbedingungen zu sortieren. So gibt es beispielsweise den Fall, daß es erwünscht ist, die Zellen danach zu sortieren, ob oder ob nicht sie die Bedingung einer Zugriffszeit b erfüllen, die Zellen, die die Bedingung der Zugriffszeit b erfüllen, aber nicht die Bedingung einer Zugriffszeit c (wobei c < b), und die Zellen, die die Bedingung der Zugriffszeit c erfüllen, aber nicht die Bedingung einer Zugriffszeit d (wobei d < c).
Bei solchem Sortieren kann, wenn die Zugriffszeiten b, c und d beispielsweise 35, 30 bzw. 25 Nanosekunden sind, die herkömmliche in Fig. 2 gezeigte Prüfvorrichtung die Tastimpulse STRB1 und STRB2 mit dem Zeitabstand von 5 Nanosekunden nicht benutzen. Es ist daher erforderlich Logikvergleichsprüfungen unter Verwendung allein des Tastimpulses STRB1 und ohne Verwendung des Tastimpulses STRB2 auszuführen und die Prüfungen einzeln nacheinander unter Änderung der Zeitsteuerung des Tastimpulses STRB1 für jede der Testbedingungen vorzunehmen. Demgemäß muß die Prüfung beim Stand der Technik viermal ausgeführt werden, wie nachfolgend in Verbindung mit einem Kanal beschrieben.

Erste Messung

Wie in Fig. 6 gezeigt, wird der Tastimpuls STRB1, der beispielsweise an den Kanal CH&sub1; des Pegelvergleichsabschnitts 300 und des Logikvergleichsabschnitt 400 angelegt wird, als Testbedingung b auf eine Zeitsteuerung von 35 Nanosekunden relativ zum Anlegen eines Testmusters CP (eine Adresse in diesem Fall) eingestellt, und die Prüfung wird unter der Bedingung b ausgeführt. Wenn die Antwort von der Speicherzelle des geprüften Speichers 100, die von den einzelenen Adressen spezifiziert wird, die Testbedingung b erfüllt, wird ein L-Logiksignal zum Ausgangsanschluß 411 des Logikvergleichsabschnitts 400 geliefert, und, wenn die Antwort von der Speicherzelle der Bedingung b nicht genügt, wird ein H-Logiksignal an den Ausgangsanschluß 411 geliefert. Diese Datum wird in einen Speicherbereich 600A des Fehleranalysespeichers 600 an der Adressenposition entsprechend der Adresse eingeschrieben. Die Positionen der Zellen, die die Testbedingung b nicht erfüllt haben, d. h. die Positionen wo H geschrieben wurden, sind jeweils an der entsprechenden Position im Speicherbereich 600A des Fehleranalysespeichers 600, beispielsweise an einem Fehlerbereich F&sub1;, gekennzeichnet.

Zweite Messung

Als Testbedingung c wird der Tastimpuls STRB1, der an den Pegelvergleichsabschnitt 300 und den Logikvergleichsabschnitt 400 angelegt wird, auf eine Zeitsteuerung von 30 Nanosekunden relativ zum Anlegen des Testmusters CP eingestellt, wie in Fig. 7 gezeigt, und derselbe Speicher 100 wird unter der Bedingung c geprüft. Das Datum zu jeder Speicherzelle, das bei dieser Prüfung erhalten wird, wird an der entsprechenden Stelle in einem Speicherbereich 600B des Fehleranalysespeichers 600 gespeichert, beispielsweise in einem durch F&sub2; gekennzeichneten Fehlerbereich.

Dritte Messung

Wie in Fig. 8 gezeigt, wird der Tastimpuls STRB1, der an den Pegelvergleichsabschnitt 300 und den Logikvergleichsabschnitt 400 angelegt wird, auf dieselbe Zeitsteuerung von 30 Nanosekunden wie bei der zweiten Messung eingestellt, und derselbe Speicher wird unter der Bedingung c geprüft. In diesem Fall werden die Testdaten für die Bedingung b, die den einzelnen Speicherzellen des geprüften Speichers entsprechen und in dem Speicherbereich 600A des Fehleranalysespeichers 600 gespeichert sind, aus diesem ausgelesen, und zum Erhalt von Maskierungsdaten MASK in ihrem Logikwert invertiert, der an den Logikvergleichsabschnitt 400 geliefert wird. Wenn folglich das aus dem Speicherbereich 600A ausgelesene Datum den H-Logikpegel aufweist, der angibt, daß die entsprechende Speicherzelle des geprüften Speichers nicht die Bedienung b erfüllt, wird ein Maskierungsdatum MASK des L-Logikpegels an den Logikkomparator 401 in dem Logikvergleichsabschnitt 400 (s. Fig. 2) geliefert, der das Verknüpfungsglied 4b sperrt, d. h. den Logikvergleich zu diesem Zeitpunkt unterbindet. Von den Speicherzellen, die die Bedingung b erfüllten, werden jene, die nicht die Bedingung c erfüllen, wie oben erwähnt, an den entsprechenden Stellen in einem Speicherbereich 600C des Fehleranalysespeicher 600 gespeichert, wie durch einen Fehlerbereich F&sub3; angegeben.

Vierte Messung

Wie in Fig. 9 gezeigt, wird der Tastimpuls STRB1, der an den Pegelvergleichsabschnitt 300 und den Logikvergleichsabschnitt 400 angelegt wird, auf eine Zeitsteuerung von 25 Nanosekunden als Testbedingung d eingestellt, und derselbe Speicher 100 wird unter der Bedienung d geprüft. In diesem Fall werden die Testdaten für die Bedienung c von dem Speicherbereich 600B des Fehleranalysespeicher 600 ausgelesen und die invertierte Ausgabe als Maskierungsdaten MASK an den Logikvergleichsabschnitt 400 angelegt, wodurch die Zellen, die nicht die Bedingung c erfüllt haben, maskiert werden. Die Position von Zellen, die nicht die Bediendung d erfüllen, werden an den entsprechenden Stellen in einem Speicherbereich 600D des Fehleranalysespeichers 600 gespeichert, wie durch einen Fehlerbereich F&sub4; angegeben.
Dadurch, daß die Prüfungen unter den Bedingungen b, c und d in beschriebener Weise in vier Stufen ausgeführt werden, kann man Positionsinformation von Zellen, die die Testbedingung b nicht aber die Testbedingung c erfüllten, im Speicherbereich 600C des Fehleranalysespeichers 600 und Positionsinformation von Zellen, die die Testbedingung c nicht aber die Testbedingung d erfüllten, im Speicherbereich 600D des Fehleranalysespeichers 600 erhalten.
Wie oben beschrieben, beinhaltet der Stand der Technik die Prüfung für jede der Bedingungen b, c und d im Fall des Sortierens nach der Zugriffszeit eines Speichers des Typs mit schneller Antwort und benötigt daher hierfür viel Zeit.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltungsprüfvorrichtung zu schaffen, die einen korrekten logischen Vergleich auch dann erlaubt, wenn die Zeitabstände zwischen den Tastimpulsen bei Bedarf eng beieinander eingestellt werden.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsprüfvorrichtung zu schaffen, die ein Prüfen einer Schaltung einer hohen Betriebszyklusgeschwindigkeit erlaubt, ohne daß die Anzahl benutzter Eingangsanschlußstifte erhöht werden müßte.
Noch eine andere Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsprüfvorrichtung zu schaffen, die das Prüfen von Schaltungen in kurzer Zeit erlaubt, selbst wenn verschiedene Testbedingungen gestellt werden.
Diese Aufgaben werden mit der beanspruchten Vorrichtung gelöst.
Da bei einer solchen Anordnung die Tastimpulse auf der Vielzahl von Signalleitungen mit enger Zeitsteuerung geliefert werden können, können selbst Schaltungen des Typs mit schneller Antwort mittels einer Prüfung nach der Antwortzeit klassifiziert werden.
Gemäß einem anderen Aspekt der vorliegenden Erfindung ist eine Schalterschaltung vorgesehen, durch die das Erwartungswertsignal, das an wenigstens eine der Vielzahl von Logikvergleichseinrichtungen jedes Kanals angelegt wird, gegen das Erwartungswertsignal, das an einen anderen Kanal angelegt wird, ausgetauscht wird. Durch das Vorsehen dieser Schalterschaltung kann, selbst wenn die geprüfte Schaltung ein Antwortsignal einer Periode abgibt, die ein ganzzahliger Bruch eines Testzyklus der Schaltungsprüfvorrichtung ist, der Vergleich ihres Logikwerts dadurch erzielt werden, daß die Zeitsteuerung der Tastimpulse auf eine Vielzahl von Antwortsignalzyklen in jedem Prüfzyklus durch die Vielzahl von Signaldetektoreinrichtungen im selben Kanal eingestellt wird. Demgemäß kann die geprüfte Schaltung mit einer Geschwindigkeit mehrfach höher als die Betriebsgeschwindigkeit der Schaltungsprüfvorrichtung geprüft werden, ohne daß das herkömmliche Stiftmultiplexsystem verwendet wird.
Gemäß noch einem anderen Aspekt der vorliegenden Erfindung, kann eine Signalmultiplexerschaltung vorgesehen werden, durch die Testdaten, die von einem gewünschten Speicherbereich des Fehleranalysespeichers ausgelesen werden, als Maskierungsdaten einen gewünschten der Vielzahl von Logikvergleichseinrichtungen geliefert werden können. Durch das Vorsehen dieser Signalmultiplexerschaltung können Speicher des Typs mit schneller Antwort oder ähnliches mit ausgezeichneter Auflösung nach der Antwortgeschwindigkeit klassifiziert werden. Da ferner Maskierungsdaten separat von einer Vielzahl von Speicherbereichen separat vorgesehener Fehleranalysespeicher an eine Vielzahl von Logikvergleichsabschnitten geliefert werden können, ist es möglich, mittels einer Prüfung Testdaten hinsichtlich einer Vielzahl von Testbedingungen zu erhalten.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm zur Erläuterung der Gesamtanordnung einer herkömmlichen Schaltungsprüfvorrichtung;
Fig. 2 ist ein Blockdiagramm zur Erläuterung der Anordnung der herkömmlichen Schaltungsprüfvorrichtung;
Fig. 3 ist eine graphische Darstellung zur Erläuterung eines Verfahrens der Klassifizierung von geprüften Schaltungen mittels der herkömmlichen Schaltungsprüfvorrichtung;
Fig. 4 ist ein Blockdiagramm zur Erläuterung der Betriebsweise eines Multiplexsystems der herkömmlichen Schaltungsprüfvorrichtung;
Fig. 5 ist ein Wellenformdiagramm zur Erläuterung der Betriebsweise des Multiplexsystems;
Fig. 6 bis 9 sind Blockdiagramme zur Erläuterung eines Verfahrens zur Klassifizierung von Betriebscharakteristiken einer geprüften Schaltung mittels der herkömmlichen Schaltungsprüfvorrichtung;
Fig. 10 ist ein Blockdiagramm zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
Fig. 11 ist ein Wellenformdiagramm zur Erläuterung einer Betriebsweise der vorliegenden Erfindung;
Fig. 12 ist ein Wellenformdiagramm zur Erläuterung einer anderen Betriebsweise der vorliegenden Erfindung;
Fig. 13 und 14 sind Blockdiagramme zur Erläuterung noch einer anderen Betriebsweise der vorliegenden Erfindung; und
Fig. 15 ist ein Blockdiagramm, das eine Modifikation der vorliegenden Erfindung darstellt.

Beschreibung der bevorzugten Ausführungsformen

Fig. 10 stellt eine Ausführungsform der vorliegenden Erfindung dar. Die Bezugszahl 300' bezeichnet Pegelvergleichsabschnitte, von denen jeder Komparatoren 302' und 303' enthält und am Eingangsanschluß 301 mit einem Ausgangsantwortsignal von einer geprüften Schaltung (nicht gezeigt) beliefert wird. In dem Pegelvergleichsabschnitt 300' wird durch Vergleich immer entschieden, ob der H-Logikpegel und der L-Logikpegel des Antwortsignals normal sind oder nicht.
Das so pegelentschiedene Ausgangssignal von jedem Pegelvergleichsabschnitt 300' wird an einen von Kanälen CH&sub1;, CH&sub2;, . . . angelegt, die jeweiligen Logikvergleichsabschnitten 400' entsprechen. In den Kanälen CH&sub1;, CH&sub2;, . . . der Logikvergleichsabschnitte 400' wird das Antwortsignal mit Erwartungswertdaten EXP&sub1; EXP&sub2;, . . . verglichen, um festzustellen, ob sie übereinstimmen oder nicht.
Bei der vorliegenden Erfindung sind eine Vielzahl von Signaldetektoren 402 und 403 und eine Vielzahl von Logikkomparatoren 401 A und 401 B im Logikpegelsystem jedes Kanals des Logikvergleichsabschnitts 400' vorgesehen. Die Signaldetektoren 402 und 403 stellen die Anwesenheit des Antwortsignals unter Verwendung der Tastimpulses STRB1 und STRB2 fest, die ihnen über verschiedene Signalleitungen 415 und 416 geliefert werden. Im Fall der Durchführung einer Antwortgeschwindigkeitsprüfung, wie sie zuvor unter Bezug auf Fig. 3 beschrieben wurde, werden Signalschalterschaltungen 417A und 417B zur Seite S1 bzw. S2 geschaltet, und die Detektorausgangssignale von den Signaldetektoren 402 und 403 werden an die Logikkomparatoren 401 A und 401 B angelegt, in denen sie mit den Erwartungswertsignalen EXP&sub1;, EXP&sub2;, EXP&sub3;, . . . entsprechend den Kanälen verglichen werden.
Obwohl in Fig. 10 die Signaldetektoren 402 und 403 und die Logikkomparatoren 401A und 401 B nur im H-Logiksystem gezeigt sind, ist natürlich eine ähnliche Anordnung auch im L-Logiksystem vorgesehen, wie zuvor in Verbindung mit Fig. 2 erwähnt.
Bei diesem Beispiel können die Signaldetektoren 402 und 403 aus Abtastschaltungen 402A und 403A und D-Flipflops 402B bzw. 403B aufgebaut werden. Die Abtastschaltungen 402A und 403A halten die Eingangssignalpegel als Antwort auf die Tastimpulse STRBI und STRB2, die über verschiedene Signalleitungen 415 und 416 an ihre Tasteingangsanschlüsse angelegt werden, und ihre Ausgangssignale werden an die Dateneingangsanschlüsse D der D-Flipflops 402B und 403B angelegt. Die Tastimpulse STRB1 und STRB2 werden außerdem über Verzögerungsschaltungen 407 und 408 an Takteingangsanschlüsse CK der D-Flipflops 402B bzw. 403B angelegt, damit in ihnen die Ausgangssignale der Abtastschaltungen 402A und 403A zwischengespeichert werden.
Der Ausgangsanschluß jedes der D-Flipflops 402B und 403B ist mit einem Eingangsanschluß eines UND-Glieds 4a verbunden, das den jeweiligen Logikkomparator 401 A, 401 B bildet. Die UND-Glieder 4a in jedem Kanal werden jeweils an einem anderen Eingangsanschluß mit dem Erwartungswertsignal EXP von einem Eingangsanschluß des Kanals beliefert, und es wird entschieden, ob das jeweilige Antwortsignal mit dem Erwartungswertsignal zusammentrifft oder nicht.
Gemäß der vorliegenden Erfindung sind alle zwei Kanäle wenigstens zwei Signalschalterschaltungen 417A und 417B vorgesehen, mittels derer selektiv jedes der Erwartungswertsignale EXP&sub1; und EXP&sub2; an den einen Logikkomparator 401A und den anderen Logikkomparator 401 B der beiden Kanäle angelegt werden kann. Beispielsweise im Fall einer Antwortgeschwindigkeitsprüfung, wie sie oben erwähnt wurde, werden die Signalschalterschaltungen 41 7A und 41 7B zu den Seiten SI bzw. S2 geschaltet, so daß dasselbe Erwartungswertsignal EXP&sub1; an beide Logikkomparatoren 401A und 401 B des Kanals CH&sub1; und dasselbe Erwartungswertsignal EXP&sub2; an beide Logikkomparatoren 401 A und 401 B des Kanals CH&sub2; angelegt werden. Im Fall der Logikprüfung von Schaltungen, die mit einer Geschwindigkeit zweifach höher als der Betriebszyklus des Prüfgeräts arbeitet, werden die Schalterschaltungen 41 7A und 41 7B mit den Seiten S2 bzw. S1 verbunden, so daß die Erwartungswertsignale EXP&sub1; und EXP&sub2; an die Logikkomparatoren 401 A und 401 B der Kanäle CH&sub1; und CH&sub2; angelegt werden.
Gemäß der vorliegenden Erfindung kann in Verbindung mit der Vielzahl von Logikkomparatoren 401 A und 401 B jedes Kanals auch ein Maskierungsdatenmultiplexer vorgesehen werden, so daß aus dem Fehleranalysespeicher 600 ausgelesene Maskierungsdaten einem gewünschten der Logikkomparatoren geliefert werden können. Der Fehleranalysespeicher 600 weist eine Vielzahl von Speicherbereichen 600A, 600B, 600C und 600D auf, und der Maskierungsdatenmultiplexer 418 stellt ein, welcher Logikkomparator mit welchen aus den Speicherbereichen ausgelesenen Maskierungsdaten beliefert wird. Mit dem Vorsehen des Maskierungsdatenmultiplexers 418 ist es möglich auszuwählen, welchem der Logikkomparatoren 401 A und 401 B jedes Kanals die aus den Speicherbereichen 600A bis 600D des Fehleranalysespeichers 600 ausgelesenen Maskierungsdaten geliefert werden sollen.
Die Bezugszahlen 419 und 420 bezeichnen ähnliche Signalschalterschaltungen, durch die Signale CPE1, CPE2, CPE3 und CPE4 zur Steuerung, ob die Logikentscheidung durchgeführt werden soll oder nicht, die an Anschlüsse 421, 422, 423 und 424 angelegt werden, ausgewählt und an UND-Glieder 4b jedes Kanals angelegt werden und die Logikkomparatoren 401A und 401 B in einen Zustand einstellen, in welchem einer oder beide von ihnen die Logikentscheidung ausführen oder nicht ausführen.
Da die unabhängigen Tastimpulse STRB1 und STRB2 in oben erwähnter Weise über unterschiedliche Signalleitungen an die Signaldetektoren 402 und 403 angelegt werden, können die Signaldetektoren 402 und 403 selbst dann, wenn die Abtastimpulse STRB1 und STRB2 bei der Prüfung der Antwortcharakteristik der geprüften Schaltung in enger Zeitsteuerung geliefert werden, ohne gegenseitige Einwirkung die Anwesenheit oder Abwesenheit des Anstiegs ober Abfalls des Antwortsignals der geprüften Schaltung innerhalb eines Bereichs einer extrem kurzen Zeitdifferenz erfassen. Selbst im Fall eines Antwortsignals von einer Schaltung des Typs mit schneller Antwort, das in 10 Nanosekunden oder so ansteigt, kann daher die Anwesenheit oder Abwesenheit ihres Anstiegs dadurch mit hoher Auflösung festgestellt werden, daß die Zeitdifferenz zwischen den Abtastimpulsen STRB1 und STRB2 auf etwa 5 Nanosekunden eingestellt wird, wie dies in Fig. 11 gezeigt ist. Als Folge dessen kann die Antwortgeschwindigkeit einer Schaltung des Typs mit schneller Antwort durch eine Prüfung gemessen und mit hoher Auflösung klassifiziert werden.
Da ferner jedes der Erwartungswertsignale EXP&sub1; und EXP&sub2; an jeden der beiden logischen Komparatoren 401 A und 401 B in jedem der Kanäle CH&sub1; und CH&sub2; angelegt werden kann, können durch die beiden Tastimpulse STRB1 und STRB2 erfaßte Signale gesondert von den Logikkomparatoren 401 A und 401 B im selben Kanal verglichen werden. Selbst wenn also die Zyklusperiode T&sub5; des Antwortsignals von der geprüften Schaltung beispielsweise die Hälfte eines Testzyklus TM der Prüfvorrichtung ist, wie in Fig. 12 gezeigt, ist es möglich die Anwesenheit oder Abwesenheit jeweiliger Daten PA, PB, PC, . . . durch die Tastimpulse STRB1 und STRB2 miteinander abwechselnd festzustellen und die festgestellten Signale PAA, PCC, . . . und PBB, PDD, . . . (s. Fig. 12D und 12E) durch die Logikkomparatoren 401 A und 401 B getrennt voneinander zu vergleichen. Dies ist im wesentlichen äquivalent zum Betrieb der Schaltungsprüfvorrichtung mit einer doppelt so hohen Geschwindigkeit.
Gemäß dem herkömmlichen Stiftmultiplexsystem, das für einen solchen Betrieb gedacht ist, beträgt die Anzahl von Schaltungen, die auf einmal geprüft werden können, die Hälfte der Anzahl von Kanälen, da in zwei Kanälen vorhandene Logikkomparatoren für den Logikvergleich eines Ausgangsantwortsignals verwendet werden. Bei der vorliegenden Erfindung dagegen sind in jedem Kanal ein Paar Signaldetektoren und ein Paar Logikkomparatoren vorgesehen und die unabhängigen Tastimpulse STRB1 und STRB2 werden an die beiden Signaldetektoren 402 und 403 für die Signalerfassung angelegt, so daß eine Schaltung pro Kanal mit hoher Geschwindigkeit geprüft werden kann, ohne daß die gesamte Vorrichtung einer wesentlichen Vergrößerung der Größenordnung der Schaltung bedarf.
Da ferner gemäß der vorliegenden Erfindung aus der Vielzahl von Speicherbereichen 600A bis 600D ausgelesene Maskierungsdaten selektiv an die beiden Logikkomparatoren 401A und 401 B, die in jedem der Kanäle CH&sub1;, CH&sub2;, CH&sub3;, . . . vorgesehen sind, angelegt werden können, kann durch eine Prüfung eine Vielzahl von Klassifizierungen ausgeführt werden. Der Stand der Technik erfordert vier Prüfungen zur Klassifizierung von Speicherzellen, die nicht den Testbedingungen b, c und d genügen, wie zuvor beschrieben. Gemäß der vorliegenden Erfindung kann dieselbe Klassifizierung mittels zwei Prüfungen erreicht werden, wie nachfolgend beschrieben.
Die beiden Signaldetektoren 402 und 403 und die beiden Logikkomparatoren 401A und 401 B sind in jedem der Kanäle CH&sub1;, CH&sub2;, CH&sub3;, . . . vorgesehen, und aus den verschiedenen Speicherbereichen 600A bis 600D ausgelesene Maskierungsdaten können den beiden Logikkomparatoren 4O1A und 401 B geliefert werden.
Bei einer ersten Prüfung wird das Antwortsignal von dem geprüften Speicher auf der Seite des Signaldetektors 402 unter der Bedingung b und auf der Seite des Signaldetektors 403 unter der Bedingung c geprüft, indem die Zeitsteuerung der Tastimpulse STRB1 und STRB2 gemäß Darstellung in Fig. 13 geeignet eingestellt wird. Die Prüfergebnisse können jeweils in den Speicherbereichen 600A bis 600D des Fehleranalysespeichers 600 gespeichert werden. Bezugszeichen F&sub1; und F&sub2; bezeichnen Fehlerspeicherbereiche für Speicherzellen, die den Testbedingungen b und c nicht genügten.
Bei einer zweiten Prüfung werden, wie in Fig. 14 dargestellt, invertierte Ausgangssignale der Prüfergebnisse zu den Bedingungen b und c, die in den Speicherbereichen 600A und 600B des Fehleranalysespeichers 600 gespeichert sind, als Maskierungsdaten MASK1 und MASK2 ausgelesen, welche den Logikkomparatoren 401 A und 401 B über den Maskierungsdatenmultiplexer 418 geliefert werden. Zur gleichen Zeit wird die Zeitsteuerung des Tastimpulses STRB1, der an den Signaldetektor 402 angelegt wird, auf die Testbedingung c eingestellt, und die Zeitsteuerung des Tastimpulses STRB2, der an den Signaldetektor 403 angelegt wird, auf die Testbedingung d eingestellt. Durch die Prüfungen unter den Bedingungen c und d erfaßte Antwortsignale werden an die Logikkomparatoren 401 A und 401 B angelegt. Die Logikkomparatoren 401 A und 401 B führen einen Logikvergleich der festgestellten Antwortsignale durch, wobei sie als die Maskierungsdaten MASK die invertierten Ausgaben der Prüfergebnisse zu den Bedingungen b und c verwenden, welche aus den Speicherbereichen 600A und 600B ausgelesen wurden, und die Prüfergebnisse werden in die Speicherbereichen 600C und 600D des Fehleranalysespeichers 600 eingeschrieben.
Die so in den Speicherbereich 600C geschriebenen Daten sind Daten über die Speicherzellen, die die Bedingung b erfüllten, aber nicht die Bedingung c erfüllen, und diese Daten werden im Fehlerbereich F&sub3; gespeichert. Die in den Speicherbereich 600D geschriebenen Daten sind Daten über Speicherzellen, die die Bedinung c erfüllten, aber nicht die Bedingung d erfüllen, und diese Daten werden in dem Fehlerbereich F&sub4; gespeichert. Im Speicherbereich 600A sind Daten hinsichtlich der Positionen der Speicherzellen gespeichert, die nicht die Testbedingung d erfüllt haben, und im Speicherbereich 600B sind Daten über die Positionen von Speicherzellen gespeichert, die nicht die Testbedingung c erfüllt haben. Auf diese Weise kann der Speicher mittels zwei Prüfungen hinsichtlich vier Arten von Bedingungen geprüft werden.
Fig. 15 zeigt eine modifizierte Form der in Fig. 10 dargestellten Ausführungsform. In Fig. 15 sind nur der Pegelvergleichsabschnitt 300'' und der entsprechende Logikvergleichsabschnitt 400'' des Kanals CH&sub1; dargestellt, während die anderen Teile nicht gezeigt sind, da sie mit jenen in Fig. 10 identisch sind. Bei dieser Ausführungsform werden im Pegelvergleichsabschnitt 300'' Komparatoren 302A, 302B, 303A und 303B mit einer Haltefunktion verwendet, die mit denen in Fig. 2 eingesetzten identisch sind. Die entsprechenden Eingangssignale der Komparatoren 302A und 302B, die den H-Logikwert definieren, sind untereinander verbunden, und die Tastimpulse STRB1 und STRB2 werden an die Komparatoren 302A und 302B über verschiedene Signalleitungen 415 bzw. 416 angelegt. Die Komparatoren 303A und 303 B, die den L- Logikpegel definieren, sind in ähnlicher Weise angeschlossen.
Die Ausgangssignale der Komparatoren 302A und 302B werden an die Signaldetektoren 402 bzw. 403 in dem Logikvergleichsabschnitt 400'' angelegt. Bei dieser Ausführungsform sind die Signaldetektoren 402' und 403' von D-Flipflops 402B bzw. 403B gebildet. Die D-Flipflops 402B und 403B erhalten an ihren Dateneingangsanschlüssen D die Pegelvergleichsergebnisse von den Komparatoren 302A und 302B und speichern sie als Antwort auf die von den Verzögerungsschaltungen 407 und 408 verzögerten Tastimpulse STRB1 und STRB2 zwischen. Die anderen Anordnungen sind identisch mit jenen der in Fig. 10 gezeigten Ausführungsform. Da auch diese Ausführungsform so ausgebildet ist, daß das Antwortsignal von einer geprüften Schaltung als Antwort auf die Tastsignale STRB1 und STRB2, die über unterschiedliche Signalleitungen 415 und 416 geliefert werden, erfaßt wird, und dem Logikvergleich unterzogen wird, können die beiden Tastimpulse STRB1 und STRB2 mit enger Zeitsteuerung frei eingestellt werden.
Da, wie oben beschrieben, gemäß der vorliegenden Erfindung die Vielzahl von Signaldetektoren 402 (402') und 403 (403') in jedem Kanal vorgesehen sind, und über unterschiedliche Tastsignalleitungen 415 und 416 mit den Tastimpulsen STRB1 und STRB2 beliefert werden, kann das Zeitintervall zwischen den Tastimpulsen STRB1 und STRB2 für die Signalerfassung sogar auf Null verringert werden. Demzufolge kann der Anstiegszeitpunkt des Antwortausgangssignals mit steiler Flanke, das von einer Schaltung des Typs mit schneller Antwort abgegeben wird, mit hoher Auflösung erfaßt werden, und die Verteilung der Antwortgeschwindigkeiten kann mittels einer Prüfung in eine Vielzahl von Arten klassifiziert werden.
Darüberhinaus können gemäß der vorliegenden Erfindung die erfaßten Signale von den beiden Signaldetektoren 402 (402') und 403 (403'), die aufgrund unabhängiger Tastimpulse STRB1 und STRB2 in jedem Kanal arbeiten, gesondert von den beiden Logikkomparatoren verglichen werden, und ferner kann jeder der beiden Logikkomparatoren über die Signalschaltersignale 417A oder 417B mit einem ausgewählten der Erwartungssignale, beispielsweise EXP&sub1; des einen Kanals und EXP&sub2; des angrenzenden Signals, beliefert werden. Selbst wenn folglich die geprüfte Schaltung ein Antwortsignal einer Frequenz zweifach höher als der Testzyklus der Prüfvorrichtung bei den obigen Ausführugnsformen abgibt, ist es möglich, zwei Antwortausgangssignale in einem Testzyklus mittels der Signaldetektoren 402 (402') und 403 (403') getrennt voneinander zu erfassen und die festgestellten Ergebnisse mittels der Logikkomparatoren 401 A und 401 B unabhängig voneinander zu vergleichen. Selbst wenn folglich Logikkomparatoren von zwei Kanälen nicht benutzt werden, wie bei dem herkömmlichen Stiftmultiplexsystem, kann die Prüfung bei einer zweifach höheren Geschwindigkeit als bei dem herkömmlichen System erfolgen, die Zeit für die Prüfung kann also verringert werden.
Daneben können gemäß der vorliegenden Erfindung Prüfergebnisse, die gleichzeitig von zwei gewünschten Speicherbereichen des Fehleranalysespeichers 600 ausgelesen werden, selektiv als Maskierungsdaten jedem der beiden Logikkomparatoren 401 A und 401 B in jedem Kanal geliefert werden, und zwar mittels des Maskierungsdatenmultiplexers 418. Daher können Maskierungsdaten getrennt an die beiden Logikkomparatoren in jedem Kanal geliefert werden, so daß geprüfte Schaltungen mittels einer Prüfung hinsichtlich zwei Bedingungen klassifiziert werden können. Auch dies erlaubt eine Verringerung der Prüfzeit.
Es ist ersichtlich, daß viele Modifikationen und Variationen ausgeführt werden können, ohne den Rahmen des neuen Konzepts der vorliegenden Erfindung zu verlassen.

Claims

1. Schaltungsprüfvorrichtung, die eine Vielzahl von Prüfkanälen (CH1, CH2, CH3)

aufweist, von denen in jedem ein Testsignal (CP) an eine geprüfte Schaltung (100) angelegt wird, wobei das Ausgangsantwortsignal von der geprüften Schaltung (100) mit einem Erwartungswertsignal (EXP&sub1;, EXP&sub2;, EXP&sub3;) verglichen und eine Koinzidenz oder Nicht-Koinzidenz zwischen ihnen festgestellt wird, um dadurch zu bestimmen, ob die geprüfte Schaltung (100) gut oder schlecht ist, wobei jeder Prüfkanal (CH1, CH2, CH3) enthält:

eine Vielzahl von Pegelvergleichseinrichtungen (302', 402A, 403A; 302A, 302B; 303A, 303 B), von denen jede zu einem beliebigen Zeitpunkt das Ausgangsantwortsignal mit demselben Bezugswert (VH; VL) vergleicht, der einen normalen Logikpegel darstellt, um zu entscheiden, ob das Ausgangsantwortsignal auf dem normalen Logikpegel ist oder nicht, wobei jede der Pegelvergleichseinrichtungen das Ergebnis der Logikpegelfeststellung hält und ausgibt;

ein Vielzahl von unabhängigen Tastsignalleitungen, über die Tastimpulse (STRB1, STRB2) zu Bestimmung des Zeitpunkts des Pegelvergleichs einzeln an die Vielzahl von Pegelvergleichseinrichtungen angelegt werden; und eine der Anzahl der Pegelvergleichseinrichtungen gleiche Anzahl von Logikvergleichseinrichtungen (401 A, 401 B), denen der Ergebnis der Logikerfassung von einer jeweiligen der Vielzahl von Pegelvergleichseinrichtungen geliefert wird, und die sie mit dem Erwartungswertsignal (EXP&sub1;, EXP&sub2;, EXP&sub3;) vergleichen, um Koinzidenz oder Nicht-Koinzidenz zwischen ihnen festzustellen.

2. Vorrichtung nach Anspruch 1, bei der jeder Prüfkanal (CH&sub1;-CH&sub3;) ferner eine Erwartungswertsignalumschalteinrichtung (41 7A, 41 7B) zum Auswählen und Anlegen eines beliebigen der Vielzahl von Erwartungswertsignalen (EXP&sub1;, EXP&sub2;, EXP&sub3;) an wenigstens eine der Vielzahl von Logikvergleichseinrichtungen (401A, 401 B) aufweist.

3. Vorrichtung nach Anspruch 1 oder 2, bei der jeder Prüfkanal (CH&sub1;-CH&sub3;) ferner

eine Fehleranalysespeichereinrichtung (600) enthält, die eine Vielzahl von Speicherbereichen (600A-600D) zur Speicherung von Prüfergebnissen von der Vielzahl von Logikvergleichseinrichtungen aufweist, und eine Maskierungsdatenmultiplexereinrichtung (418) enthält, durch die aus der Vielzahl von Speicherbereichen ausgelesene Prüfergebnisse selektiv als Maskierungsdaten einer gewünschten der Vielzahl von Logikvergleichseinrichtungen geliefert werden.

4. Vorrichtung nach Anspruch 1, 2 oder 3, bei der jede Pegelvergleichseinrichtung (302', 402A, 403A; 303', 402A, 403A) einen Pegelkomparator (302'; 303') enthält, durch den das Ausgangsantwortsignal von der geprüften Schaltung mit dem Bezugspegel (VH; VL) verglichen wird, und wenigstens zwei Ausgabehalteeinrichtungen (402A, 403A) aufweist, die mit dem Ausgang des Pegelkomparators verbunden sind, damit in sie als Antwort auf einen jeweiligen der Tastimpulse (STRB1, STRB2) das Vergleichsausgangssignal geladen und in ihnen gehalten wird.

5. Vorrichtung nach Anspruch 4, bei der jede Pegelvergleichseinrichtung einen H-Pegelkomparator (302') zum Vergleich des Ausgangsantwortsignals mit einem H-Bezugspegel (VH), der einen normalen H-Logikpegel definiert, und einen L-Pegelkomparator (303') zum Vergleich des Ausgangsantwortsignals mit einem L-Bezugspegel (VL), der einen normalen L-Logikpegel definiert, sowie wenigstens zwei Ausgabehalteeinrichtungen (402A, 403A) enthält, und bei der die beiden Logikvergleichseinrichtungen (401A, 401 B) für jeden von dem H-Pegelkomparator und dem L-Pegelkomparator vorgesehen sind.

6. Vorrichtung nach Anspruch 1, 2 oder 3, bei der jede Pegelvergleichseinrichtung wenigstens zwei Pegelkomparatoren (302A, 302 B; 303A, 303 B) enthält, von denen jeder auf einen jeweiligen der Tastimpulse (STRB1, STRB2) anspricht, um das Ausgangsantwortsignal von der geprüften Schaltung mit dem Bezugspegel (VH; VL) zu vergleichen, und das Vergleichsergebnis zu halten und auszugeben.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der jede Logikvergleichseinrichtung (401 A; 401 B) eine auf ein Vergleichsfreigabesignal (CPE1-CPE4) ansprechende Verknüpfungsgliedanordnung (46) enthält zum Bewirken einer Steuerung zur Bestimmung, ob das Vergleichsergebnis von der Logikvergleichseinrichtung ausgegeben wird oder nicht.

8. Vorrichtung nach Anspruch 7, bei der eine Vergleichsfreigabesignalschaltereinrichtung (419, 420) vorgesehen ist, um ein beliebiges einer Vielzahl von Vergleichsfreigabesignalen (CPE1-CPE4) auszuwählen und an jede Verknüpfungsgliedanordnung (46) jeder der Vielzahl von Logikvergleichseinrichtungen (401 A, 401 B) anzulegen.