DE3513034C2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Description

Ein Verfahren zur Herstellung einer Halbleitervorrich­ tung mit den im Oberbegriff des Anspruchs 1 angegebenen Merk­ malen ist aus EP 0 088 451 A1 bekannt. Bei dem in dem Graben des Halbleitersubstrats erzeugten Schaltungselement handelt es sich dabei um einen Speicherkondensator einer integrierten Schaltung. Die Orientierung des Kondensators senkrecht zur Halbleiteroberfläche, die auch aus JP(B) 12739/1983 und aus Electronics, 23. Februar 1984, Seiten 126 bis 130, bekannt ist, ist vom Standpunkt der Integrationsdichte günstig.

Gräben werden im Halbleitersubstrat üblicherweise durch anisotrope Ätzung erzeugt. Experimente haben gezeigt, daß diese Gräben scharfe Kanten aufweisen, an denen der anschlie­ ßend aufgetragene Isolierfilm mit verringerter Dicke entsteht und Konzentrationen des elektrischen Feldes auftreten. Beide Effekte haben zur Folge, daß die dielektrische Durchbruch­ spannung des Isolierfilms merklich abfällt. Nach Untersuchun­ gen des Erfinders beträgt die dielektrische Durchbruchspan­ nung des Isolierfilms eines vertikal orientierten Speicher­ kondensators nur etwa 50 bis 60% der Durchbruchspannung des Isolierfilms eines horizontal orientierten Speicherkondensa­ tors.

Eine Verringerung der dielektrischen Durchbruchspannung bedeutet eine höhere Wahrscheinlichkeit von Kurzschlüssen zwischen dem auf vorgegebenen Potential liegenden Halbleiter­ substrat und der auf einem anderen Potential gehaltenen Elek­ trode des Speicherkondensators. Tritt ein Kurzschluß auf, so geht als Kondensatorladung gespeicherte Information verloren.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem sich in einem Halbleitersubstrat ein Gra­ ben mit weniger scharfen Kanten ausbilden läßt, so daß der anschließend aufgebrachte Isolierfilm bei sonst gleichen Ver­ hältnissen eine höhere dielektrische Durchbruchspannung auf­ weist.

Die erfindungsgemäße Lösung dieser Aufgabe ist im An­ spruch 1 gekennzeichnet. Dadurch, daß auf der in dem Graben freigelegten Oberfläche zunächst ein erster Isolierfilm aus­ gebildet und anschließend selektiv wieder entfernt wird, wer­ den die zunächst scharfen Kanten des Grabens abgerundet. Da­ durch wird die Gefahr starker Feldkonzentration an den Kanten vermieden. Ferner kann der anschließend ausgebildete, endgül­ tige Isolierfilm mit gleichmäßigerer Dicke erzeugt werden. Insgesamt erhöht sich dadurch die dielektrische Durchbruch­ spannung des Isolierfilms.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigt

Fig. 1 ein Ersatzschaltbild von Hauptteilen eines DRAM- Speicherzellenfeldes;

Fig. 2 eine Draufsicht auf ein Substrat, in der ein Speicherzellenfeld nach Fig. 1 angeordnet ist;

Fig. 3 einen entlangtlang der Linie III-III der Fig. 2 gezogener Schnitt;

Fig. 4 bis 9 Schnitte durch Hauptteile eines kapazitiven Informationsspeicherelementes einer DRAM-Speicherzelle in einzelnen Herstellungsstufen, welche zur Veranschau­ lichung eines Herstellungsverfahrens gemäß einem Ausführungsbeispiel der Erfindung dienen;

Fig. 10 einen Schnitt durch Hauptteile einer DRAM-Speicherzelle, die als Modell zum Messen der dielektrischen Durchbruchsspannung eines Isolationsfilmes von einem kapazitiven Datenspeicherelement vorgesehen ist, welches einen schmalen Graben besitzt;

Fig. 11 einen vergrößerten Schnitt durch eine Kante eines schmalen Grabens der Fig. 10;

Fig. 12 in einem Diagramm die Ergebnisse von Berechnungen zur dielektrischen Durchbruchspannung eines Isolationsfilmes, die man unter Verwendung des in den Fig. 10 und 11 gezeigten Modells erhält;

Fig. 13 in einem Diagramm die Ergebnisse von Experimenten zur dielektrischen Durchbruchspannung eines Isolationsfilmes, der in herkömmlicher Weise hergestellt ist, und

Fig. 14 bis 16 in Diagrammen die experimentellen Ergebnisse zur dielektrischen Durchbruchspannung eines Isolationsfilmes, der nach dem hier beschriebenen Verfahren hergestellt wurde.

In Fig. 1 bezeichnen die Symbole SA1, SA2 Leseverstärker, die jeweils eine winzige Potential­ differenz zwischen einer vorgegebenen Speicherzelle und einer vorgegebenen Pseudozelle, welche später beschrieben werden, verstärken.

BL11, BL12 bezeichnen Bitleitungen, die sich von dem einen Ende des Leseverstärkers SA1 in Zeilenrichtung erstrecken und BL21, BL22 bezeichnen Bitleitungen, die sich von einem Ende des Leseverstärkers SA2 in Zeilen­ richtung erstrecken. Diese Bitleitungen übertragen Ladungen als Informationen.

WL1, WL2 bezeichnen Wortleitungen, die sich in Spaltenrichtung erstrecken und die mit vorgegebenen Gate- Elektroden der die Pseudozellen bildenden MISFETs verbunden sind, und welche jeden MISFET ein- und ausschalten.

WL3, WL4 bezeichnen Wortleitungen, die sich in Spalten­ richtung erstrecken und die mit vorgegebenen Gate-Elektroden von Schalt-MISFETs der Speicherzellen verbunden sind, welchen jeden MISFET ein- und ausschalten.

M11, M12, M21, M22 bezeichnen Speicherzellen, die als Information dienende Ladung speichern.

Jede Speicherzelle M11, M12, M21, M22 besteht aus einem MISFET Q11, Q12, Q21, Q22,. . ., von dem ein Ende mit einer vorgegebenen Bitleitung BL verbunden ist und dessen Gate-Elektrode mit einer vorgegebenen Wortleitung WL verbunden ist, und aus einem kapazitiven Informations­ speicherelement C11, C12, C21, C22,. . ., von dem ein Ende mit dem anderen Ende des entsprechenden MISFET Q11, Q12, Q21, Q22,. . ., und dessen anderes Ende mit einem Anschluß eines festen Potentials Vss verbunden ist, das beispiels­ weise das Massepotential (0 Volt) oder ein Substrat­ vorspannungspotential (-2,5 Volt bis 3,0 Volt) u.ä. ist.

D11, D12, D21, D22 bezeichnen Pseudozellen, die eine Ladung speichern, die logisch "1" und "0" festlegen kann, die als Informationen in den Speicherzellen M verwendet werden.

Jede Pseudozelle D11, D12, D21, D22 besteht aus einem MISFET QD11, QD12, QD21, QD22. . ., von denen jeweils ein Ende mit einer vorgegebenen Bitleitung und deren Gate-Elektrode mit einer vorgegebenen Wort­ leitung WL jeweils verbunden sind, und aus einem Infor­ mation erfassenden kapazitiven Element CD11, CD12, CD21, CD22, von denen jeweils ein Ende mit dem anderen Ende des entsprechenden MISFET QD11, QD12, QD21, QD22. . . verbunden ist und dessen anderes Ende mit dem Anschluß Vss von festem Potential mit beispielsweise Massepotential oder dem Substratvorspannungspotential verbunden ist, sowie aus einem Lösch-MISFET CQ zum Löschen der in dem kapazitiven Datenerfassungselement CD11, CD12, CD21, CD22. . . gespeicherten Ladung.

ΦD bezeichnet einen Anschluß, der mit der Gate- Elektrode des Lösch-MISFET CQ verbunden ist.

Der spezifische Aufbau dieses Ausführungsbeispieles wird nun beschrieben.

Die Fig. 2 zeigt eine Draufsicht auf Hauptteile einer DRAM-Speicherzelle, Fig. 3 einen Schnitt entlang der Linie III-III der Fig. 2.

Bei der Fig. 2 ist zur Vereinfachung der Darstellung die zwischen den leitenden Schichten vorgesehene Isolations­ schicht nicht dargestellt.

Bei den Fig. 2 und 3 bezeichnet das Bezugszeichen 1 ein p⁻-artiges Halbleitersubstrat, das aus einkristallinem Silizium besteht, welches den DRAM bildet.

Das Bezugszeichen 2 bezeichnet einen Feldisolations­ film (Isolationsfilm zur Trennung von Bauelementen), der auf der Hauptoberfläche des Halbleitersubstrates 1 derart ausgebildet ist, daß er sich zwischen einer vorge­ gebenen Speicherzelle und peripheren (nicht dargestellten) Schaltungen befindet wie z. B. Halbleiterelemente bilden­ den Gebieten (aktiven Gebieten) einer Adressenauswahl­ schaltung, einer Leseschaltung, einer Schreibschaltung usw., die im Stand der Technik bekannt sind. Der Isolationsfilm 2 isoliert diese Halbleiterelemente bildenden Gebiete voneinander.

Die Speicherzellen des DRAM sind von dem Isolations­ film 2 umgeben und abgegrenzt, der ein Paar von Mustern festlegt, welche sich in Richtung der Bitleitungen wieder­ holen.

Das Bezugszeichen 3 bezeichnet einen kleinen Graben, der in der Hauptoberfläche des Halbleitersubstrates innerhalb des Gebietes, in dem das kapazitive Informations­ speicherelement anzuordnen ist, ausgebildet ist (z. B. geätzt, gebohrt usw.), so daß er sich von der Hauptober­ fläche des Elementgebietes einwärts erstreckt, wobei dieser kleine Graben einen Teil des kapazitiven Informations­ speicherelementes bildet. Der kleine Graben 3 bildet ein dreidimensionales kapazitives Informationsspeicher­ element, um die zur Bildung des kapazitiven Informations­ speicherelementes benötigte Grundfläche zu reduzieren und die Integrationsdichte des DRAM zu erhöhen.

Die scharfwinklige Gestalt von allen Kanten des kleinen Grabens 3 wird auf eine vorgegebene Gestalt geglättet (abgerundet).

Das Bezugszeichen 4 bezeichnet einen Isolationsfilm, der über der Hauptoberfläche des Halbleitersubstrates 1 in dem Gebiet des kapazitiven Informationsspeicherelementes wenigstens entlang der Oberfläche innerhalb des kleinen Grabens 3 ausgebildet ist. Dieser Isolationsfilm 4 bildet einen Teil eines kapazitiven MIS-Informations­ speicherelementes. Da die scharfwinklige Gestalt der Kanten des kleinen Grabens 3 geglättet (abgerundet) ist, tritt beispielsweise an den Kanten keine merk­ liche Reduktion der Filmdicke des Isolationsfilmes 4 auf.

Das Bezugszeichen 5 bezeichnet eine leitende Platte, die über dem Isolationsfilm 4 angeordnet ist und die elektrisch mit anderen leitenden, angrenzenden Platten verbunden ist. Die leitende Platte 5 bildet einen Teil des kapazitiven MIS-Informationsspeicherelementes Die leitende Platte 5 besteht beispielsweise aus einer dotierten polykristallinen Siliziumschicht und sie wird bei dem Herstellungsprozeß als erste Schicht durch einen Schritt zur Bildung einer leitenden Schicht hergestellt.

Das kapazitive Informationsspeicherelement C einer jeden Speicherzelle des DRAM besteht hauptsächlich aus dem Halbleitersubstrat 1, dem kleinen Graben 3, dem Isolationsfilm 4 und der leitenden Platte 5. Wenn die leitende Platte (Elektrode) 5 mit einem Potential von beispielsweise etwa 5 Volt verbunden ist, so definiert das kapazitive Informationsspeicherelement eine Verar­ mungsschicht, die sich von der Hauptoberfläche des Halb­ leitersubstrates 1 einwärts (nach unten) erstreckt, und speichert als Information eine Ladung, die von den Bitleitungen zu der Verarmungsschicht über ein Schalt­ element übertragen wird.

Da die scharfen Kanten des kleinen Grabens geglättet sind, können merkliche Verminderungen der Filmdicke des Isolationsfilmes 4 und eine Konzentration des elektrischen Feldes an den Kanten unterdrückt werden. Dementsprechend wird die elektrostatische Zerstörungs­ spannung (die dielektrische Durchbruchsspannung) des Isolationsfilmes 4 verbessert, und es treten keine Kurzschlüsse zwischen dem Halbleitersubstrat 1 und der leitenden Platte 5 auf, so daß die als Information in dem kapazitiven Informationsspeicherelement gespei­ cherte Ladung nicht verschwindet.

Das Bezugszeichen 6 bezeichnet einen Isolations­ film, der derart angeordnet ist, daß er die leitende Platte 5 bedeckt und sie von einer Wortleitung isoliert, welche auf dem Isolationsfilm ausgebildet ist.

Das Bezugszeichen 7 bezeichnet einen Isolationsfilm, der über die Hauptoberfläche des Halbleitersubstrates 1 in einem Schaltelementgebiet ausgebildet ist, wobei dieser Isolationsfilm 7 hauptsächlich den Gate-Isolations­ film des MISFET bildet.

Das Bezugszeichen 8 bezeichnet eine leitende Schicht, die auf dem Isolationsfilm 7 ausgebildet ist und die die Gate-Elektrode des MISFET bildet.

Das Bezugszeichen 9 bezeichnet eine leitende Schicht, die elektrisch verbunden ist und die integriert ist mit der leitenden Schicht 8 in den Spaltenrichtungen, so daß sie sich über dem Isolationsfilm 6 erstreckt. Diese leitende Schicht bildet eine Wortleitung WL.

Um den Widerstand zu verringern und die Lese- und Schreibgeschwindigkeiten für die Informationen zu ver­ bessern, werden die leitenden Schichten 8 und 9 durch Abscheiden von Metallschichten mit hohem Schmelzpunkt (d. h. schwer schmelzende Metalle) oder von Schichten einer Verbindung aus einem hochschmelzenden Metall und Silizium (d. h. einem Silizid) gebildet, wobei sie jeweils auf den polykristallinen Siliziumschichten 8A bzw. 9A abgeschieden werden. Sie werden in dem Herstellungsprozeß durch einen zweiten Schritt zur Ausbildung von leitenden Schichten gebildet. Es ist möglich, Molybdän, Wolfram, Titan, Tantal u. ä. als Metall mit hohem Schmelzpunkt oder auch ein Silizid von einem dieser Metalle zu verwenden.

Das Bezugszeichen 10 bezeichnet n⁺-artige Halb­ leitergebiete, die in dem Halbleitersubstrat ausge­ bildet sind und die sich zu der Hauptoberfläche des Halbleitersubstrates 1 auf beiden Seiten der leitenden Schicht 8 erstrecken. Diese Gebiete werden als Source- und Drain-Gebiete eingesetzt und bilden einen Teil des MISFET.

Ein als Schaltelement der Speicherzelle eines DRAM dienender MISFET Q besteht hauptsächlich aus dem Halbleitersubstrat 1, der leitenden Schicht 8, dem Isolationsfilm 7 und einem Paar von Halbleitergebieten 10.

Jede Speicherzelle umfaßt ein kapazitives Infor­ mationsspeicherelement und einen MISFET Q.

Das Bezugszeichen 11 bezeichnet einen Isolations­ film, der derart angeordnet ist, daß er die leitenden Schichten 8 und 9 bedeckt und sie elektrisch von einer Bitleitung trennt, die darauf ausgebildet wird. Als isolierender Film 11 kann ein Phosphorsilikatglasfilm dienen, der einem Glas-Fließen unterworfen werden kann.

Das Bezugszeichen 12 bezeichnet ein Kontaktloch, das durch selektive Entfernung der Isolationsfilme 7 und 11 über dem Halbleitergebiet 10 gebildet ist, und das eine elektrische Verbindung zu der Bitleitung gibt, die auf dem Isolationsfilm 11 angeordnet wird.

Das Bezugszeichen 13 bezeichnet eine leitende Schicht, die elektrisch mit dem Halbleitergebiet 10 über das Kontaktloch 12 verbunden ist und die sich über dem Isolationsfilm 11 in Zeilenrichtung erstreckt. Diese Schicht bildet die Bitleitung BL. Die leitende Schicht 13 besteht beispielsweise aus einer Aluminium­ schicht und sie wird in dem Herstellungsvorgang durch einen dritten Schritt zur Bildung einer leitenden Schicht hergestellt.

Die Fig. 4 bis 9 zeigen Schnitte durch Haupt­ teile des kapazitiven Informationsspeicherelementes einer Speicherzelle eines DRAM in jedem Herstellungs­ schritt, und sie dienen zur Verdeutlichung des Her­ stellungsverfahrens gemäß einem Ausführungsbeispiel.

Zuerst wird ein p⁻-artiges Halbleitersubstrat 1 hergestellt. Ein Isolationsfilm 2A wird auf der einen Hauptoberfläche des Halbleitersubstrates in einem Gebiet ausgebildet, in dem die Halbleiterelemente ausge­ bildet werden, und ein Feldisolationsfilm 2 wird über denjenigen Teilen des Halbleitersubstrates 1 ausge­ bildet, die sich von dem Gebiet der Halbleiterelemente unterscheiden.

Maskenbildende Materialien 14 und 15 werden nach­ einander jeweils auf dem Isolationsfilm 2A und dem Feld­ isolationsfilm 2 entsprechend der Fig. 4 zur Bildung eines kleinen Grabens abgeschieden. Ein durch chemische Abscheidung aus der Gasphase (im folgenden als CVD bezeichnet) gebildeter Phosphorsilikatglasfilm wird beispielsweise als maskenbildendes Material 15 verwendet und dient als Ätzmaske für die Bildung des kleinen Grabens, und die Filmdicke kann beispielsweise von etwa 0,8 bis 1,2 µm reichen. Ein beispielsweise durch ein CVD-Ver­ fahren gebildeter Siliziumnitridfilm wird als masken­ bildendes Material 14 für die Maske verwendet, die zum Glätten der scharfen Kanten des kleinen Grabens dient, und seine Dicke beträgt beispielsweise zwischen etwa 0,04 bis 0,06 µm.

Nach dem in Fig. 4 dargestellten Schritt wird inner­ halb des Gebietes des kapazitiven Speicherelementes das Gebiet des kleinen Grabens von dem maskenbildenden Material 15 durch Trockenätzung unter Verwendung von CHF₃- Gas befreit, so daß eine ätzresistente Maske 15A gebildet wird. Das maskenbildende Material 14, der Isolationsfilm 2A und das Halbleitersubstrat 1 werden dann selektiv unter hauptsächlicher Verwendung der Maske 15A entfernt, so daß in der Hauptoberfläche des Halbleitersubstrates 1 entsprechend der Fig. 5 ein kleiner Graben 2A gebil­ det wird. Eine Maske 14A für eine wärmebeständige Behandlung wird mit dem im wesentlichen gleichen Prozeß zur Bildung des kleinen Grabens 3A ausgebildet, wobei die Maske. 14A zu dem kleinen Graben 3A selbstjustiert ist. Der kleine Graben 3A hat die Größe von beispiels­ weise etwa 1,0 × 1,5 µm² und wird durch anitsotrope (trockene) Ätzung unter Verwendung von CHF₃-Gas gebildet, um die Grundfläche des kapazitiven Informationsspeicher­ elementes zu minimieren. Er hat eine Tiefe von etwa 4,0 bis 6,0 µm und erstreckt sich von der Hauptoberfläche in das Halbleitersubstrat 1 hinein. Da der kleine Graben 3A durch anisotrope Ätzung gebildet wird, haben seine Kanten eine scharfwinklige Gestalt.

Nach dem in Fig. 5 dargestellten Schritt wird die Maske 15A zum Freilegen der Maske 14A entfernt. Unter Verwendung dieser Maske 14A wird auf der Hauptoberfläche des Halbleitersubstrates entlang der Oberfläche innerhalb des kleinen Grabens 3A ein Isolationsfilm 16 ausgebildet, um die scharfen Kanten des kleinen Grabens 3A abzuflachen, wie dies in der Fig. 6 dargestellt ist. Der Isolations­ film 16 besteht beispielsweise aus einem Siliziumoxidfilm, der durch thermische Oxidation gebildet ist (d. h. aus SiO₂), und seine Dicke beträgt etwa 0,03 bis 0,20 µm. Die Dicke des Isolationsfilmes 16 fällt an den scharfen Kanten 16B am Boden des kleinen Grabens 3A stark ab und verstärkt sich an den scharfen Kanten 16A an dem Mund des kleinen Grabens 3A, so daß er insgesamt nicht gleich­ förmig ausgebildet wird. Jedoch werden die scharfen Kanten 16A und 16B in der Hauptoberfläche des Halbleiter­ substrates 1 unter dem Isolationsfilm 16 abgerundet, so daß dort eine bogenförmige Gestalt geliefert wird (d. h. die Kanten werden abgerundet). Damit dient bei dem vor­ liegenden Ausführungsbeispiel die Bildung des Isolations­ filmes 16, bei der das Halbleitersubstrat zur Bildung herangezogen wird, zum Abrunden der Kanten.

Nach dem in Fig. 6 dargestellten Schritt wird der Isolationsfilm 16 mit einem konventionellen Naßätzen unter Verwendung der Maske 14A als Ätzmaske selektiv entfernt, und entsprechend der Fig. 7 wird der kleine Graben 3, dessen scharfe Ecken abgerundet worden sind, ausgebildet.

Die Schritte zum Bilden und zum Entfernen des Iso­ lationsfilmes 16 haben keine nachteiligen Wirkungen auf andere Teile wie z. B. eine Änderung der Dicke des Feld­ isolationsfilmes 2, weil die Maske 14A vorhanden ist.

Wie später noch beschrieben wird, hat der Erfinder der vorliegenden Erfindung bestätigt, daß der kleine Graben 3, dessen scharfe Kanten auf bogenförmige Gestalt mit einem Radius von wenigstens 0,03 µm bei diesem Aus­ führungsbeispiel abgerundet sind, sicherstellt, daß der Isolationsfilm eines kapazitiven Informationsspeicher­ elementes, das darin dreidimensional ausgebildet wird, eine elektrostatische Zerstörungsspannung (dielektrische Durchbruchsspannung) von wenigstens 70 bis 90% von derjenigen eines flachen Filmes liefern kann.

Nach dem in Fig. 7 dargestellten Schritt werden die Maske 14A und der Isolationsfilm 2A beispielsweise mit dem konventionellen Verfahren zum Entfernen von Siliziumnitrid und Siliziumoxidfilmen entfernt, um die Hauptoberfläche des Halbleitersubstrates entsprechend der Fig. 8 freizulegen.

Nach dem in Fig. 8 dargestellten Schritt wird auf der freigelegten Hauptoberfläche des Halbleitersubstrates 1 entsprechend der Fig. 9 ein Isolationsfilm 4 ausgebildet. Zur Bildung des Isolationsfilmes des kapazitiven Infor­ mationsspeicherelementes kann der Isolationsfilm 4 ein Siliziumoxidfilm (d. h. SiO₂-Film) sein, der beispielsweise durch thermische Oxidation gebildet wird, und die Film­ dicke kann etwa 0,01 bis 0,93 µm betragen. Um seine dielektrische Konstante zu erhöhen und eine größere Ladungsmenge als Information zu speichern, kann der Isolationsfilm 4 aus einem ungefähr 0,01 µm dicken, durch thermische Oxidation gebildeten Siliziumoxidfilm (d. h. SiO₂) und aus einem ungefähr 0,02 µm dicken Siliziumnitridfilm bestehen, der beispielsweise mit einem CVD-Verfahren auf dem Siliziumoxidfilm abgeschieden wird.

Da die scharfen Winkel an den Kanten abgerundet sind, wird der Isolationsfilm 4 auf der Hauptoberfläche des Halbleitersubstrates 1 und entlang der Oberfläche innerhalb des kleinen Grabens 3 mit im wesentlichen gleicher Dicke ausgebildet.

Danach werden Standardherstellungsschritte zum Vollenden des DRAM nach Fig. 2 und 3 eingesetzt.

Die Wirkung dieses Ausführungsbeispieles wird nun beschrieben.

Die Fig. 10 zeigt einen Schnitt durch die DRAM- Speicherzelle, die als Modell dient, um die elektrostatische Zerstörungsspannung (dielektrische Durchbruchspannung) des Isolationsfilms eines kapazitiven Informationsspeicherelementes zu messen, das einen kleinen Graben einsetzt; Fig. 11 ist ein vergrößerter Schnitt durch eine Kante des kleinen Grabens der Fig. 10; Fig. 12 zeigt in einem Diagramm die Ergebnisse von Berechnungen der elektrostatischen Zerstörungsspannung des Isolationsfilmes, die man unter Benutzung des Modells der Fig. 10 und 11 erhält; Fig. 13 zeigt in einem Diagramm die experimentellen Ergebnisse zur elektrostatischen Zerstörungsspannung eines in herkömmlicher Weise hergestellten Isolationsfilmes; die Fig. 14 und 16 zeigen in Diagrammen die experimentellen Ergebnisse zur elektrostatischen Zerstörungsspannung eines Isolationsfilmes, der nach dem oben beschriebenen Verfahren erzeugt wurde.

Bei den Fig. 10 und 11 bezeichnen die Bezugs­ zeichen 3a und 3b Teile, bei denen die scharfen Winkel auf eine zylindrische Gestalt abgerundet sind, und 3c ist ein Teil, bei dem ein Vorsprung, der durch die Wirkung von Fremdmaterial beim Schritt der Ausbildung des kleinen Grabens 3a gebildet wird, auf sphärische Gestalt abgerundet ist.

Das Symbol t_ox bezeichnet die Dicke des Isolations­ filmes 4, und r bezeichnet den Radius eines an der Kante des kleinen Grabens 3 gebildeten Bogens.

Bei der Fig. 12 ist das Verhältnis aus dem Radius r und der Dicke t_ox des Isolationsfilmes 4 (r/t_ox) entlang der Abszissenachse aufgetragen, und entlang der Ordinatenachse ist die elektrostatische Zerstörungs­ spannung des Isolationsfilmes 4 in dem kleinen Graben 3 aufgetragen, wobei mit 1,0 die elektrostatische Zer­ störungsspannung eines Isolationsfilmes 4 mit einem ebenen Oberflächenanteil bezeichnet wird.

Die Kurve A zeigt die elektrostatische Zerstörungs­ spannung des Isolationsfilmes 4 bei den Teilen 3a und 3b, die zylindrische Gestalt haben, und die Kurve B zeigt die elektrostatische Zerstörungsspannung des Isolations­ filmes 4 des in sphärische Form gebrachten Teiles 3c.

Wie man anhand der Fig. 10 bis 12 deutlich erkennen kann, kann die Durchbruchsspannung des Isolations­ filmes 4 auf etwa 70 bis 90% des Wertes des flachen Teiles verbessert werden, indem die scharfen Kanten des kleinen Grabens 3 auf einen Radius abgerundet werden, der wenigstens das Dreifache der Dicke t_ox des Isolations­ filmes 4 beträgt.

Wenn die Dicke t_ox des Isolationsfilmes 4 beispiels­ weise etwa 0,01 µm beträgt, so sollte der Radius r etwa 0,03 µm betragen, damit man die oben beschriebenen Ergeb­ nisse erhält. Wenn daher der Isolationsfilm 16 mit einer Dicke von 0,03 µm gebildet wird, so kann der Radius r ungefähr 0,03 µm betragen, und man kann für die Isolations­ schicht 4 eine elektrostatische Zerstörungsspannung von etwa 70 bis 90% des Wertes für den flachen Teil erreichen. Die Dicke des Isolationsfilmes 16 kann beispielsweise wenigstens 0,03 µm betragen.

Bei den Fig. 13 bis 16 ist entlang der Abszissen­ achse die elektrostatische Zerstörungsspannung (V) des Isolationsfilmes 4 aufgetragen, und entlang der Ordinaten­ achse ist die Anzahl von Anordnungen aufgetragen, die zerstört werden, wenn die entlang der Abszisse darge­ stellte Spannung zwischen das Substrat 1 und die Elektrode 5 angelegt wird.

Die Fig. 13 zeigt die elektrostatische Zerstörungs­ spannung für den Fall, daß der Isolationsfilm 4 direkt auf der Oberfläche eines kleinen Grabens 3A gebildet wird, dessen scharfe Kanten nicht abgerundet sind.

Die Fig. 14 zeigt elektrostatische Zerstörungs­ spannung für den Fall, daß ein Isolationsfilm 4 auf der Oberfläche eines kleinen Grabens 3 gebildet wird, dessen scharfe Kanten durch die Bildung eines etwa 0,05 µm dicken Isolationsfilmes 16 abgerundet worden sind.

Die Fig. 15 zeigt die elektrostatische Zerstörungs­ spannung für den Fall, daß der Isolationsfilm 4 auf der Oberfläche eines kleinen Grabens 3 gebildet ist, dessen scharfe Kanten durch die Bildung eines etwa 0,10 µm dicken Isolationsfilmes 16 abgerundet worden sind.

Die Fig. 16 zeigt die elektrostatische Zerstörungs­ spannung für den Fall, daß ein Isolationsfilm 4 auf der Oberfläche eines kleinen Grabens 3 gebildet wird, dessen scharfe Kanten durch die Bildung eines etwa 0,20 µm dicken Isolationsfilmes 16 geglättet (abgerundet) worden sind.

In all diesen Fällen beträgt die Dicke t_ox des Iso­ lationsfilmes 40,02 µm.

Wie man anhand der Fig. 13 bis 16 deutlich erkennen kann, kann die Ausbildung eines kapazitiven Informations­ speicherelementes in einem kleinen Graben 3, dessen scharfe Kanten abgerundet sind, die elektrostatische Zerstörungs­ spannung des Isolationsfilmes 4 um etwa 20% im Vergleich zu einem Fall, bei dem die Ecken nicht abgerundet sind, verbessern.

Wie oben beschrieben, kann man mit den offenbarten technischen Mitteln die folgenden Wirkungen erzielen:

• (1) Ein kleiner Graben, dessen scharfe Kanten geglättet (abgerundet) worden sind, kann hergestellt werden, indem (durch Ätzen oder Bohren) ein kleiner Graben in der Hauptoberfläche eines Halbleitersubstrates so ausgebildet wird, daß er sich von der Hauptoberfläche zum Substrat­ inneren erstreckt, daß ein Isolationsfilm entlang der Oberfläche des kleinen Grabens gebildet wird, und daß sodann dieser Isolationsfilm selektiv entfernt wird.
• (2) Da mit der vorstehend unter (1) beschriebenen Weise ein kleiner Graben erzielt werden kann, dessen scharfe Kanten abgerundet sind, können eine deutliche Reduzierung in der Dicke des Isolationsfilmes und eine Konzentration des elektrischen Feldes an den Kanten des kleinen Grabens begrenzt bzw. vermieden werden; bei einer Halbleitervor­ richtung, die den kleinen Graben, den auf der Hauptober­ fläche des Halbleitersubstrates und entlang der Ober­ fläche innerhalb des kleinen Grabens vorgesehenen Isola­ tionsfilm sowie eine auf dem Isolationsfilm gebildete leitende Schicht aufweist, kann die elektrostatische Zer­ störungsspannung des Isolationsfilmes verbessert werden.
• (3) Da mit der vorstehend unter (1) beschriebenen Weise ein kleiner Graben erreicht werden kann, dessen scharfe Kanten abgeglättet sind, können Dickenreduzierungen des Isolationsfilmes und eine Konzentration des elektrischen Feldes an den Kanten des kleinen Grabens bei einem kapa­ zitiven, den kleinen Graben umfassenden Informations­ speicherelement einer Speicherzelle des DRAM vermieden werden; bei einem DRAM, das einen auf der Hauptoberfläche des Halbleitersubstrates und entlang der Oberfläche innerhalb des kleinen Grabens angeordneten Isolations­ film und eine auf dem Isolationsfilm ausgebildete leitende Schicht aufweist, kann die elektrostatische Zerstörungsspannung des Isolationsfilmes verbessert werden und der Verlust an als Information gespeicherter Ladung kann verhindert werden.
• (4) Da deutliche Reduzierungen der Dicke des Isolations­ filmes sowie eine Konzentration des elektrischen Feldes an den Kanten eines kleinen Grabens herabgesetzt bzw. vermieden werden, und weil die elektrostatische Zerstörungs­ spannung des Isolationsfilmes verbessert werden kann, können bei einer Halbleitervorrichtung, welche den kleinen Graben einsetzt, wie vorstehend unter (2) beschrieben ist, die elektrische Zuverlässigkeit der integrierten Halbleiterschaltungsanordnung verbessert werden.
• (5) Da merkliche Reduzierungen der Dicke des Isolations­ filmes und eine Konzentration des elektrischen Feldes an den Kanten eines kleinen Grabens beschränkt werden können, und weil bei einem einen schmalen Graben verwendenden kapazitiven Informationsspeicherelement einer DRAM-Speicher­ zelle die elektrostatische Zerstörungsspannung verbessert werden kann, und weil weiterhin, wie oben unter (3) beschrie­ ben, der Verlust an als Information gespeicherter Ladung verhindert werden kann, kann die elektrische Zuverlässig­ keit des DRAM verbessert werden.

Claims (7)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei in einem Halbleitersubstrat (1) von dessen Hauptober­ fläche aus ein Graben (3) ausgebildet wird und auf der Sub­ strat-Hauptoberfläche sowie der innerhalb des Grabens (3) freigelegten Oberfläche ein Isolierfilm (4) und auf diesen eine leitende Schicht (5) aufgebracht werden, dadurch gekennzeichnet, daß nach der Ausbildung des Gra­ bens (3) zunächst ein erster Isolierfilm (16) auf der in dem Graben (3) freigelegten Oberfläche ausgebildet und anschließend selektiv wieder entfernt wird, bevor der endgültige Isolierfilm (4) und die leitende Schicht (5) aufgetragen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als erster Isolierfilm (16) ein Siliziumoxidfilm durch ther­ mische Oxidation ausgebildet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß der erste Isolierfilm (16) mit einer Dicke von we­ nigstens 0,03 µm gebildet wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß der Graben (3) durch anisotrope Ätzung des Substrats (1) erzeugt wird.

5. Verfahren nach Anspruch 4, dadurch gekenn­ zeichnet, daß beim Ätzen eine Maske (14A, 15A) verwendet wird, die auch gegenüber der thermischen Oxidation beständig ist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Maske aus zwei Schichten (14A, 15A) verwendet wird, deren erste (14A) gegenüber der thermischen Oxidation und deren zweite (15A) gegenüber der Ätzung beständig ist.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die erste Schicht (14A) aus Siliziumnitrid und die zweite Schicht (15A) aus Phosphorsilikatglas erzeugt wird.