DE3102799C2 - Halbleiter-Speichervorrichtung - Google Patents

Description

65

Die Erfindung betrifft eine Halbleiter-Speichervorrichtung nach dem Oberbegriff in Patentanspruch 1.

Randomspeicher unter Verwendung von MOS-Transistoren lassen sich in dynamische und statische Randomspeicher einteilen. Dynamische Randomspeicher verwenden Speicherzellen, welche Daten über in Speicherknotenkondensatoren gespeicherte Ladungen speichern. Statische Randomspeicher verwenden andeierseits als Speicherzellen Flip-Flopkreise, in denen Daten statisch gespeichert werden. Derzeit lassen sich Randomspeicher aus Eintransistor-Speicherzellen bilden, so daß sie für Großintegration sehr gut geeignet sind. Die statischen Randomspeicher sind wegen ihrer Fähigkeit zur statischen Datenspeicherung einfach zu benutzen und für Hochgeschwindigkeitsbetrieb geeignet, weil ein Signal mit vergleichsweise großem Spannungshub (voltage swing) ausgelesen wird. In jüngster Zeit richteten sich Entwicklungsbemühungen auf die Herabsetzung des Strombedarfs in der Einschreib-, Lese- und Speicherbetriebsart sowohl bei dynamischen als auch bei statischen Randomspeichern. Unter diesem Gesichtspunkt werden von statischen Randomspeichern Eigenschaften, wie Einfachheit (leichte Bedienbarkeit) des Speichersystems vom Standpunkt des Benutzers, Hochgeschwindigkeitseignung und niedriger Strombedarf, gefordert

Bezüglich der Betriebsart kann zwischen synchronen und asynchronen statischen Randomspeichern unterschieden werden. Bei synchronen Randomspeichern muß dabei ein Synchronisiersignal erzeugt werden, das für die Synchronsteuerung der verschiedenen Teile in jedem Speicherzyklus bzw. -takt benutzt wird. Dementsprechend führen diese Randomspeicher hauptsächlich dynamische Operationen, wie Aufladen und Entladen elektrischer Ladungen durch. Hierdurch wird ein Schaltungsaufbau mit weggelassenen oder reduzierten Gleichstromwegen möglich, so daß die Arbeitsgeschwindigkeit bei verringertem Strombedarf verbessert wird. Andererseits wird durch die Notwendigkeit für das Synchronisiersignal die Einfachheit (leichte Bedienbarkeit) des Speichersystems beeinträchtigt

Asynchrone Randomspeicher sind so ausgelegt daß ein Speicherzyklus bzw. -takt in Abhängigkeit von einer Änderung des Adressensignals automatisch auf den nächsten Speichertakt weitergeschaltet wird, ohne daß ein Synchronisiersignal für jeden Speichertakt erzeugt wird. Asynchrone Randomspeicher sind daher bezüglich der Einfachheit des Speichersystems den synchronen Randomspeichern überlegen. Aufgrund des Fehlens des Synchronisiersignals benötigen asynchrone Randomspeicher jedoch Gleichstromwege oder -pfade, um die an die Speicherzellen angeschlossenen Datenleitungen über Widerstände mit einer Strom- bzw. Spannungsquelle zu verbinden, wodurch sich der Strombedarf erhöht

F i g. 1 veranschaulicht eine Ein-bit-Speicherzelle bei einem statischen Randomspeicher, während Fig.2 Spannung/Strom-Kennlinien zur Verdeutlichung der Arbeitsweise der Speicherzelle zeigt. Gemäß F i g. 1 sind p-Kanal-MOS-Transistoren 1 und 2 unter Bildung von komplementären bzw. CMOS-Umsetzern 5 und 6 mit n-Kanal-MOS-Transistoren 3 und 4 kombiniert. Die CMOS-Umsetzer 5 und 6 sind auf die dargestellte Weise zur Bildung eines Flip-Flopkreises kreuzweise gekoppelt. N-Kanal-MOS-Transistoren 7 und 8, deren Gate-Eleketroden gemeinsam an eine Wortleitung W angeschlossen sind, sind zwischen einen Ausgangsknotenpunkt A des Umsetzers 5 und einer Datenleitung D bzw. zwischen einen Ausgangsknotenpunkt B des Umsetzers 6 und einer Datenleitung D geschaltet. Bei

einem synchronen Randomspeicher sind im allgemeinen die Datenleitungen D und D mit einer Stromquelle Vdd über Schalt-MOS-Transistoren verbunden, deren Gate-Elektroden mit einem gemeinsamen Taktimpuls beaufschlagt werden. Bei einem asychronen Randomsgeicher sind andererseits die Datenleitungen D und D über Widerstände zur Verbindung mit positivem Pol mit der Stromquelle Vboverbunden.

In Fig.2 sind auf Abszisse und Ordiante die Spannung V am Knotenpunkt A bzw. der Strom / aufgetragen. Die ausgezogene Kurve entspricht einem vom Knotenpunkt A zum Umsetzer 5 fließenden Strom, wobei sie die Rückkopplungs-Kennlinie des Flip-Flopkreises darstellt Die gestrichelten Kurven stehen für die Übergangskennlinie des Transistors 7, wenn der über is den Transistor 7 zum Knotenpunkt A fließende Strom als positiver Strom vorausgesetzt wird. Die Speicherzelle ist an den Schnittpunkten zwischen der ausgezogenen Linie und den gestrichelten Linien stabilisiert Außerdem ist der linksschraffierte Bereich ein Datenauslesebereich bzw. ein bistabiler Bereich, in welchem sich die ausgezogenen und gestrichelten Kurven an zwei oder mehr Stellen schneiden. Der rechtsschraffierte Bereich (nach rechts abfallende Schraffurlinien) stellt einen Dateneinschreibbereich bzw. monostabilen Bereich dar, in welchem sich die ausgezogenen und gestrichelten Kurven nur an einer Stelle schneiden.

Im folgenden ist anhand von Fi g. 2 die Arbeitsweise beim Einschreiben von Daten in die Speicherzelle gemäß F i g. 1 erläutert Zum Einschreiben einer Dateneinheit eines logischen Pegels »0« (niedriger Pegel) in den Knotenpunkt A wird ein Zugriffssignal an die Wortleitung W angelegt,_wobei die Potentiale auf den Datenleitungen D und D unter bzw. über einer kritischen Spannung Vcri gehalten werden und damit die Transistoren 7 und 8 durchschalten können. Zu diesem Zeitpunkt befindet sich die Datenleitung D im_ »Ow-Einschreibbereich, während sich die Datenleitung D nicht im Einschreibbereich befindet, so daß sich der Knotenpunkt A auf dem logischen Pegel »0« stabilisiert. Dies bedeutet, daß die Dateneinheit »0« in den Knotenpunkt (node) A eingeschrieben wird. Bei Umkehrung der Beziehung der Potentiale auf den Datenleitungen D und D werden andererseits Daten eines logischen Pegels 1 (hoher Pegel) in den Knotenpunkt A und Daten 0 in den Knotenpunkt B eingeschrieben.

Zum Auslesen von Daten aus der Speicherzelle ist es darüber hinaus notwendig, die Potentiale beider Datenleitungen D und 75 höher als die kritische Spannung Vcri einzustellen. Wenn in diesem Zustand das Zugriffssignal an die Wortleitung Wangelegt wird, verschieben sich die jeweiligen Arbeitspunkte der Knotenpunkte A und B sowie der Datenleitungen D und D auf ihre entsprechenden Schnittpunkte im Ausiesebereich entsprechend den gespeicherten Daten. Wenn die Spannungen der Datenleitungen D und ~B so gesetzt sind, daß sie während der Ausleseperiode an den Schnittpunkten im Auslesebereich verbleiben, können die Daten ohne Zerstörung bzw. Löschung ausgelesen eo werden, so daß unmittelbar darauf der nächste Speichertakt eingeleitet werden kann.

Falls jedoch die Ausleseoperation in der Weise durchgeführt wird, daß eine der Datenleitungen D und D am Ende der Ausleseperiode im Einschreibbereich verbleibt, muß der Arbeitspunkt der Datenleitung zur Durchführung des nächsten Speicherzyklus bzw. -takts schnell in den Auslesebereich verlagert werden. Zu diesem Zweck ist der asynchrone statische Randomspeicher so ausgelegt daß die Datenieitungen D und I? über Widerstände zur Verbindung mit positivem Pol an die Stromquelle Vdd angeschlossen sind, um die Spannungen an den Datenleitungen D und D jederzeit über der kritischen Spannung Vcri zu haken. Obgleich sich dabei der Strombedarf vergrößert, kann der Speicherzyklus augenblicklich weitergeführt werden, so daß die Arbeitsweise bzw. der Betrieb des Speichersystems vereinfacht wird.

Beim synchronen statischen Randomspeicher werden andererseits die Arbeitspunkte der Datenleitungen D und D durch Voraufladung derselben nur zu Beginn der Ausleseperiode in den Auslesebereich verlagert Beim Auslesen von Daten werden die Ladungen auf der einen Datenleitung D oder 75 in die Speicherzelle entladen, wobei der Arbeitspunkt dieser einen Datenleitung in den Einschreibbereich verlagert wird. Da beim synchronen statischen Randomspeicher nur ein Aufladen und Entladen von elektrischen Ladungen auftritt, läßt sich ein niedriger Strombedarf bzw. -verbrauch realisieren. Dieser statische Randomspeicher benötigt jedoch ein Taktsignal für das Voraufladen der Datenleitung D und D, wodurch die Einfachheit des Speichersystems beeinträchtigt wird.

Kurz gesagt ist der synchrone statische Randomspeicher bezüglich des Stromverbrauchs vorteilhaft, während der asynchrone statische Randomspeicher Vorteile bezüglich der Einfachheit des Speichersystems bietet Bezüglich der Arbeitsgeschwindigkeit besteht kaum ein Unterschied zwischen diesen beiden Randomspeicherarten.

In jüngster Zeit sind statische Randomspeicher verwendet worden, die den niedrigen Strombedarf bzw. -verbrauch des synchronen statischen Randomspeichers und die Einfachheit des asychronen statischen Randomspeichers in sich vereinigen. Ein Randomspeicher dieser Art ist mit einem Adressensignal-Übergangsdetektor versehen, welcher die Änderung des Speicherzyklus bzw. -takts auf der Grundlage einer Änderung des Adresseneingangssignals feststellt Ein Ausgangssignal dieses Detektors wird einem synchronen statischen Randomspeicher zugeführt, um die Datenleitungen D und D voraufzuladen und dadurch den synchronen statischen Randomspeicher zu veranlassen, sich wie ein asynchroner statischer Randomspeicher zu verhalten.

Bei einem solchen statischen Randomspeicher hängt die Voraufladezeitspanne von der Dauer des Ausgangssignals des Adressensignal-Übergangsdetektors ab. Die Dauer des genannten Ausgangssignals ändert sich von Randomspeicher zu Randomspeicher aufgrund von Fertigungsabweichungen eines Last-MOS-Transistors, wie er beispielsweise in integrierten Schaltkreisen verwendet wird, wie dies später noch näher erläutert werden wird. Infolgedessen muß die Voraufladeperiode_ übermäßig lang sein, damit die Datenleitungen D und D eine vollständige Voraufladung erfahren können. Hierdurch wird jedoch der Betrieb des Randomspeichers mit hoher Geschwindigkeit erschwert.

Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Halbleiter-Speichervorrichtung, welche den niedrigen Strombedarf eines synchronen statischen Randomspeichers mit der Einfachheit eines asynchronen statischen Randomspeichers in sich vereinigt und welche für Hochgeschwindigkeitsbetrieb geeignet ist.

Im Zuge dieser Aufgabe bezweckt die Erfindung auch die Schaffung einer Halbleiter-Speichervorrichtung solcher Anordnung, daß die Datenleitungen in Abhän-

' gigkeit von einem Zustandsübergang bzw. -sprung eines Adressensignals voraufgeladen werden, der Spannungspegel der Datenleitungen während der Voraufladeperiode überwacht wird und die Voraufladung der Datenleitungen beendet wird, wenn diese Datenleitungen auf einen vorbestimmten Spannungspegel voraufgeladen (vorgespannt) worden sind.

Die genannte Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs gelöst.

Bei der erfindungsgemäßen Halbleiter-Speichervor- ι ο richtung ist insbesondere wesentlich ein Adressensignal-Zustandssprungdetektor zur Feststellung eines Zustands-Obergangs bzw. -Sprungs eines Adressensignals und eine Voraufladeschaltung zur Voraufladung der Datenleitungen, die jeweils mit mehreren Speicher- is zellen verbunden sind, in Abhängigkeit von der Peststellung des Zustandssprungs des Adressensignals, mit einer Meßschaltung zur Feststellung bzw. Messung des Spannungspegels der Datenleitungen und einer an den genannten Detektor und die Meßschaltung angeschlossenen Steuerschaltung, die bei Feststellung eines Zustandssprungs des Adressensignals einen ersten Zustand einnimmt und dabei die Voraufladeschaltung die Datenleitungen voraufladen läßt und dann, wenn die Datenleitungen auf einen vorbestimmten Spannungspegel voraufgeladen worden sind, in einen zweiten Zustand übergeht, in welchem sich eine Voraufladung der Datenleitungen durch die Voraufladeschaltung verhindert

In einer Ausführungsform der Erfindung umfaßt die Vorauflade-Meßschaltung eine Blind-Datenleitung mit im wesentlichen derselben Lastkapazität wie jede an die Speicherzellen angeschlossene Datenleitung, eine auf die Steuerschaltung ansprechende Blind- Datenleitung-Voraufladevorrichtung zum Voraufladen der Blind-Datenleitung und eine an letztere angeschlossene Schaltung, welche die Steuerschaltung veranlaßt, in Abhängigkeit von der Voraufladung der Blinddatenleitung auf den vorbestimmten Spannungspegel aus dem zweiten Zustand in den ersten Zustand überzugehen.

In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß die Vorauflade-Meßschaltung eine mit bestimmten, an Speicherzellen angeschlossenen Datenleitungen verbundene Schaltung aufweist, um die Steuerschaltung in Abhängigkeit von der Voraufladung der bestimmten Datenleitungen auf den vorbestimmten Spannungspegel aus dem zweiten Zustand in den ersten Zustand übergehen zu lassen.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik so anhand der Zeichnung näher erläutert Es zeigt

F i g. 1 ein Schaltbild einer bisherigen statischen Speicherzelle,

Fig.2 Spannungs/Strom-Kennlinien zur Verdeutlichung der Arbeitsweise der Speicherzelle gemäß F i g. 1,

Fig.3 ein Schaltbild einer Halbleiter-Speichervorrichtung gemäß einer speziellen Ausführungsform der Erfindung,

Fig.4 ein Zeitdiagramm zur Verdeutlichung der Arbeitsweise der Speichervorrichtung gemäß Fig.3 und

Fig.5 ein Schaltbild einer Halbleiter-Speichervorrichtung gemäß einer anderen Ausführungsform der Erfindung.

Die F i g. 1 und 2 sind eingangs bereits erläutert worden.

Der in Fig.3 dargestellte asynchrone statische Randomspeicher gemäß der Erfindung enthält eine Anzahl von Datenleitungen, die typischerweise mit Da, DT, Db und Db bezeichnet sind, sowie eine Blinkdatenleitung DD. Die Datenleitungen Da und Si" sind mit einer Anzahl von Speicherzellen, typischerweise durch eine Speicherzelle MCa dargestellt und einem Leseverstärker 21a verbunden. Auf ähnliche Weise sind die Datenleitungen Db und Db mit einer repräsentativen Speicherzelle AfCb und einem Leseverstärker 216 verbunden. Auf ähnliche Weise ist die Blind-Datenleitung DD mit einer repräsentativen Blindspeicherzelle DMCund einem Leseverstärker 21D verbunden.

Die Speicherzellen MCa und MCb sind mit derselben Konfiguration wie die Speicherzelle gemäß F i g. 1 durch MOS-Transistoren la bis 8a bzw. \b bis Sb gebildet Die Blindspeicherzelle DMC enthält komplementäre MOS-Transistoren ID und 3D, die einen CMOS-Umsetzer 5D bilden, sowie einen öbertrag-MOS-Transistor TD, welcher den Ausgangsknotenpunkt des Umsetzers SD mit der Blinddatenleitung DD verbindet Die Gate-Elektroden der MOS-Transistoren \D und 3D sind gemeinsam an eine Stromquelle Vdd (hoher Pegel von z.B. +5V) angeschlossen. Der Ausgangsknotenpunkt des Umsetzers 5D ist außerdem über Kondensatoren 36 und 37 mit der Stromquelle Vdd und einer Stromquelle Vss(niedriger Pegel von z. B. 0 V)

verbunden.

Die Datenleitungen Da und Da sind über p-Kanal-Vorauflade-MOS-Transistoren 18a bzw. 19a mit der Stromquelle V_Dd verbunden. Auf entsprechende Weise sind die Datenleitungen Db und Db über p-Kanal-Vorauflade-MOS-Transistoren Mb bzw. 196 an die Stromquelle Vdd angeschlossen. Die Blind-Datenleitung DD ist mit der Stromquelle Vdd über einen Vorauflade-MOS-Transistor 18D verbunden. Weiterhin ist die Datenieitung Da über parallel geschaltete p- und n-Kanal-MOS-Transistoren 22a und 25a mit einer Eingangs/Ausgangsleitung I/O verbunden, während die Datenieitung ZJi" über parallel geschaltete p- und η-MOS-Transistoren 23a und 26a mit einer anderen Eingangs/Ausgangieitung I/O verbunden ist Auf ähnliche Weise ist die Datenleitung D6über MOS-Transistoren 226 und 256 mit der Eingangs/Ausgangsleitung I/O verbunden, während die Datenleitung So über MOS-Transistoren 236 und 266 an der Eingangs/Ausgangsleitung I/O liegt Die Blind-Datenleitung DD ist mit der einen Seite einer Parallelschaltung aus komplementären MOS-Transistoren 38 und 39 verbunden, deren andere Seite über Kondensatoren 40 und 41 an die Stromquellen Vssbzw. Vdd angeschlossen ist.

Ein Ausgang eines Spaltendekodierers ist unmittelbar mit den Gate-Elektroden der p-Kanal-Transistoren 22a und 23a verbunden, die ihrerseits an den Datenleitungen Da bzw. Da liegen, und außerdem über einen umsetzer 24a an die Gate-Elektroden von n-Kanal-MOS-Transistoren 23a und 26a angeschlossen. Ein anderer Ausgang des Spaltendekodierers liegt unmittelbar an den Gate-Elektroden von p-Kanal-Transistoren 226 und 236, die ihrerseits mit den Datenleitungen Db bzw. Db verbunden sind, und außerdem über einen Umsetzer 246 an den Gate-Elektroden von n-Kanal-Transistoren 256 und 266.

Die Blind-Datenleitung DD ist so ausgelegt, daß sie im wesentlichen dieselbe Lastkapazität besitzt wie jede der Datenleitungen Da, Da, Db und Db, weil die der Blind-Datenleitung DD zugeordneten MOS-Transistoren mit denselben Abmessungen wie die entsprechenden, den Datenleitungen Da und Db zugeordneten MOS-Transistoren ausgelegt sind und zudem Konden-

satoren 36,37,40 und 41 vorgesehen sind.

In der Blindspeicherzelle DMCm der n-Kanal-Transistor 3D, dessen Gate-Elektrode an der Spannung Vdd liegt, ständig durchgeschaltet. Wenn der Transistor TD durch einen Anstieg auf eine Wortleitung Wdurchgeschaltet wird, wird auf der Blind-Datenleitung DD eine Dateneinheit »0« entsprechend dem Pegel Vss ausgelesen. Sooft nämlich ein Zugriff zur Blindspeicherzelle DMC in Verbindung mit einem Zugriff zu den Speicherzellen MCa und AfCb erfolgt, wenn die Blind-Datenleitung DD auf die Spannung V₀₀ vorauf geladen ist, wird die Blind-Datenleitung DDentladen.

Im folgenden ist nun ein Zugriffsignal-Übergangsbzw, -sprungdetektor 10 erläutert. Der Detektor 10 umfaßt Signalverzögerungsschaltungen Ho bis H_n. welche Adressensignale A₀ bis A_n abnehmen. Gemäß F i g. 3 bestehen diese Verzögerungsschaltungen jeweils aus Umsetzern und NAND-Gliedern. Eine Signalverzögerungsschaltung 11/ (i — 0, 1, ... n) erzeugt Ausgangssignale Φι L sowie Φ j H, die während einer vorgegebenen Zeitspanne auf den hohen Pegel übergehen, in Abhängigkeit von negativen und positiven Übergängen bzw. Sprüngen eines Adressensignals Ai.

Ausgangssignale Φ<>Ζ* ΦοΗ ... Φ_ηί. und Φ_ηΗ der Signalverzögerungsschaltungen Ho bis Hn werden an die Gate-Elektroden von n-Kanal-MOS-Transistoren 12ο, 12i,... 12₂„ und 12|_2n+1) angelegt, deren Source-Elektroden gemeinsam an die Stromquelle Vss angeschlossen sind. Die Drain-Elektroden der Transistoren 12o bis 12(2n+i) sind gemeinsam an die Drain-Elektrode eines p-Last-MOS-Transistor 13 angeschlossen, dessen Source- und Gate-Elektroden mit den Stromquellen Vdd bzw. Vss verbunden sind. Da der Transistor 13 stets durchgeschaltet ist, besitzt ein Ausgangssignal Φ ran der Drain-Elektrode des Transistors 13 normalerweise den hohen Pegel, und es geht auf den niedrigen Pegel über, wenn einer der Transistoren 12o bis ί2(_2η+\) in Abhängigkeit vom Übergang bzw. Sprung des Adressensignals durchschaltet

Das Ausgangssignal Φτ wird an den Setzeingang S eines RS-Flip-Flops 32 aus kreuzweise gekoppelten NAND-Gliedern 30 und 31 angekoppelt Ein Ausgangssignal des Flip-Flops 32 bzw. ein Ausgangssignal des NAND-Glieds 30 geht auf den hohen Pegel über, wenn das Ausgangssignal Φτ auf den niedrigen Pegel übergeht Das Ausgangssignal des Flip-Flops 32 wird zur Lieferung eines Ausgangssignals Φ an in Kaskadenschaltung vorliegende Umsetzer 33 und 34 angekoppelt Das Ausgangssignal Φ wird an den einen Eingang eines NOR-Glieds 20 angelegt dessen Ausgang mit der Wortleitung W verbunden ist, während sein anderer Eingang an den einen Ausgang eines ZciiciiacködiercfS angeschlossen ist Außerdem wird das Ausgangssignal Φ zur Lieferung eines Ausgangssignals Φ' einem Umsetzer 35 eingespeist

Das Ausgangssignal Φ' wird an die Gate-Elektroden von Vorauflade-Transistoren 18a, 19a, 186,196 und 18£> angelegt, so daß diese Transistoren in Abhängigkeit vom Setzen des Flip-Flops 32 durchschalten_und dabei die Voraufladung der Datenleitungen Da, Da, Db und Db sowie Blind-Datenleitung DD einleiten. Weiterhin wird das Ausgangssignal Φ' zusammen mit einem invertierten Einschreibfreigabesignal WE einem NOR-Glied 45 zugeführt, dessen Ausgangssignal einem es Umsetzer 46 zugeliefert wird, um ein Auslese-Steuersignal Φ' ■ WEm liefern, das an Leseverstärker 21a, 2\b und 21D angelegt wird. Wenn das Lesesteuersignal Φ' ■ WE auf den hohen Pegel übergeht, werden die Leseverstärker 21a, 21/) und 21D zum Abgreifen der in den Speicherzellen gespeicherten Daten aktiviert.

Die Blind-Datenleitung DD ist über eine Kaskadenschaltung aus drei Umsetzern 42, 43 und 44 an den Rückstelleingang R des Flip-Flops 32 angeschlossen. Das Flip-Flop 32 wird somit rückgestellt, wenn die Spannung der Blind-Datenleitung DD aufgrund der Voraufladung (Vorspannung) einen vorbestimmten Pegel erreicht.

Im folgenden ist anhand von F i g. 4 die Arbeitsweise des statischen Randomspeichers gemäß Fig.3 erläutert

Wenn mindestens eines (Ai) der Adressensignale A₀ bis An auf den niedrigen oder hohen Pegel übergeht, geht das Signal Φ, für eine vorgegebene Zeit auf den hohen Pegel über. In Abhängigkeit hiervon geht einer (12₂,oder 12(₂/₊ ij) der Transistoren 12o bis 12p_n+i) in den Durchschaltzustand, so daß das Signal Φ_τ zum Setzen des Flip-Flops 32 auf den niedrigen Pegel übergeht. In Abhängigkeit vom Setzen des Flip-Flops 32 erreicht das Signal Φ zum Zeitpunkt fo den hohen Pegel. Beim Übergang des Signals Φ auf den hohen Pegel geht das Signal Φ' auf den niedrigen Pegel über, um die Voraufladetransistoren 18a, 19a, 186, 196 und 18£> durchzuschalten. Hierauf beginnt die Voraufladung der Datenleitungen und der Blind-Datenleitung DD. Es ist zu beachten, daß die Datenleitungen und die Blinddatenleitung mit gleicher Geschwindigkeit voraufgeladen werden, weil sie, wie erwähnt jeweils dieselbe Lastkapazität besitzen. Von zwei Datenleitungen wird eine, auf welcher im vorhergehenden Auslesezyklus die Dateneinheit »0« ausgelesen worden ist, voraufgeladen. Fig.4 veranschaulicht den Fall, in welchem die Datenleitung ~D~ä voraufgeladen wird bzw. ist und die Datenleitung Da am niedrigen Pegel Vdd liegt

Wenn der Spannungspegel der Blind-Datenleitung DD nach Beginn der Voraufladung eine vorbestimmte Größe erreicht, die genügend dicht bei V₀₀ liegt greift der Umsetzer 42 diesen vorbestimmten Pegel ab, um sein Ausgangssignal auf den niedrigen Pegel übergehen zu lassen. Der negative Übergang bzw. Sprung des Ausgangssignals des Umsetzers 42 wird über die Umsetzer 43 und 44 zum Rückstelleingang R des Flip-Flops 32 übertragen, so daß letzteres zum Zeitpunkt fi rückgestellt wird. Das Signal Φ geht zu einem kurz hinter dem Zeitpunkt fi liegenden Zeitpunkt ty auf den niedrigen Pegel über. Wenn das Signal Φ' in Abhängigkeit vom Abfall des Signals Φ auf den hohen Pegel übergeht, werden die Vorauflade-Transistoren 18a, 19a, 186,196 und 18D sämtlich durchgeschaltet um die Voraufladeoperation zu beenden. _ Die Voraufiadepcriode (der Impulsdauer von Φ' Äquivalent) kann somit durch Feststellung des Voraufladezustands der Blind-Datenleitung bestimmt werden, weiche dieselbe Lastkapazität besitzt wie jede Datenleitung. Infolgedessen kann die Voraufladeperode des Randomspeichers weitgehend verkürzt werden.

Es ist zu bemerken, daß die Voraufladeperiode des bisherigen Randomspeichers wesentlich länger eingestellt sein muß, da sie von der Impulsdauer des Signals Φτ abhängt, das mit der Lastcharakteristik des MOS-Transistors 13 variiert

Wenn ein an das NOR-Glied 20 anzulegendes Ausgangssignal des Zeilendekodierers nach Abschluß der Voraufladung auf den niedrigen Pegel fibergeht, geht das Potential der Wortleitung W zum Durchschalten der Transistoren Ta, 8a, Tb, 86 und TD auf den hohen

230242/892

ίο

Pegel über. Demzufolge werden Daten aus den Speicherzellen MCa und MCb ausgelesen. Nach Ablauf einer vorgegebenen Zeitspanne nach dem Anstieg des Signals Φ' bzw. dem Zeitpunkt fc geht außerdem das Lese-Steuersignal Φ' · WE auf den hohen Pegel über, um die Leseverstärker 21a, 2ib und 21D zu aktivieren. Wenn diese Leseverstärker aktiviert sind, wird der Potentialunterschied zwischen den Datenleitungen Da und Z3ä~gemäß F i g. 4 schnell verstärkt. Danach werden die aus einer durch den Spaltendekodierer gewählten Speicherzelle ausgelesenen Daten schnell zu den Eingangs/ Ausgangsleitungen I/O und I/O übertragen.

Nachstehend ist eine zweite Ausführungsform der Erfindung anhand von F i g. 5 erläutert, in welcher den Teilen von Fig.3 entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet und daher nicht mehr im einzelnen erläutert sind. Diese abgewandelte Ausführungsform ist nicht mit der Blind-Datenleitung versehen, vielmehr ist sie so ausgelegt, daß der Voraufladezustand der eigentlichen Datenleitungen einer einzigen Speicherspalte festgestellt werden kann. Beispielsweise werden Datenleitungen Dc und "Dc abgegriffen, die mit der Stromquelle Vb/jüber Vorauflade-Transistoren 18c bzw. 19c verbunden und an eine repräsentativ dargestellte Speicherzelle AfCc und einen Leseverstärker 21c angeschlossen sind.

Zu diesem Zweck sind die Datenleitungen Dc und Dc mit den Eingängen von Umsetzern 47 bzw. 48 verbunden, deren Ausgänge an ein NOR-Glied 49 angeschlossen sind. Der Ausgang des NOR-Glieds 49 ist mit dem Eingang eines Umsetzers 50 verbunden, dessen Ausgang am Rückstelleingang R des Flip-Flops 32 liegt

Wenn der Spannungspegel einer voraufzuladenden Datenleitung Dc oder Dc während der Voraufladepe· riode eine vorbestimmte Größe erreicht, geht das Ausgangssignai des Umsetzers 50 auf den niedrigen Pegel über. Infolgedessen wird das Flip-Flop 32 rückgestellt, so daß der Voraufladevorgang auf dieselbe Weise wie bei der vorher beschriebenen Ausführungsform beendet wird.

Es ist darauf hinzuweisen, daß eine Erhöhung der Lastkapazität der Datenleitungen Dc und Dc aufgrund der Hinzufügung einer Voraufladungs-Meßschaltung mit Umsetzern 47, 48 und 50 und dem NOR-Glied 49 vernachlässigbar ist, weil die Datenleitungen Dc und Dc mit einer großen Zahl von Speicherzellen verbunden sind. Infolgedessen sind die Voraufladegeschwindigkeiten der Datenleitungen für die jeweiligen Spalten einander praktisch gleich.

Selbstverständlich ist die Erfindung keineswegs auf die vorstehend dargestellten und beschriebenen Ausführungsformen beschränkt Während beispielsweise bei den beschriebenen Randomspeichern komplementäre MOS-Transistoren verwendet werden, kann die erfindungsgemäße Speichervorrichtung auch unter Verwendung von ausschließlich p- oder n-Kanal-MOS-Transistoren geformt sein.

Hierzu 4 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Halbleiter-Speichervorrichtung mit einer Anzahl von Datenleitungen (Da, Da, Db, Db), die jeweils mit einer Anzahl von Speicherzellen (MCa, MCb) verbunden sind, einer an die Datenleitungen angeschlossenen Vorrichtung (18a, 19a, 186, \9b) zum Voraufladen bzw. Vorspannen der Datenleätungen und einem Adressensignal-Zustandssprungde- tektor (10), der zur Abnahme eines Adressensignals für die Feststellung eines Zustandssprungs oder •Übergangs desselben geschaltet ist und die Datenleitung-Voraufladevorrichtung die Datenleitungen in Abhängigkeit von einer Zustandsänderung des Adressensignals voraufladen läßt, gekennzeichnet durch eine Vorauflade-Meßschaltung (DD, DMC, 18D, 42—48) zur Bestimmung oder Feststellung des Voraufladezustands der Datenleitungen und durch eine an den Adressensignal-Zustandssprungdetektor und die Vorauflade-Meßschaltung angeschlossene Steuerschaltung (32), die so ausgelegt ist, daß sie in Abhängigkeit von einem Zustandssprung des Adressensignals von einem ersten Zustand auf einen zweiten Zustand übergeht und dabei die Voraufladevorrichtung die Datenleitungen voraufladen läßt, während sie in Abhängigkeit von einer Voraufladung der Datenleitungen auf einen vorbestimmten Spannungspegel vom zweiten Zustand in den ersten Zustand übergeht und dabei die Voraufladevorrichtung für die Voraufladung der Datenleitungen deaktiviert

2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorauflade-Meßschaltung eine Blinddatenleitung (DD) mit im wesentlichen derselben Laskapazität wie jede an die Speicherzellen angeschlossene Datenleitung, eine auf die Steuerschaltung (32) ansprechende Blinddatenleitung-Voraufladevorrichtung (18D) zum Voraufladen bzw. Vorspannen der Blinddatenleitung und eine an letztere angeschlossene Schaltung (42, 43, 44) aufweist, welche die Steuerschaltung veranlaßt, in Abhängigkeit von der Voraufladung der Blinddatenleitung auf den vorbestimmten Spannungspegel aus dem zweiten Zustand in den ersten Zustand überzugehen.

3. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorauflade-Meßschaltung eine mit bestimmten, an Spejcherzellen angeschlossenen Datenleitungen (Dc, Dc) verbundene Schal- tung aufweist, um die Steuerschaltung in Abhängigkeit von der Voraufladung der bestimmten Datenleitungen auf den vorbestimmten Spannungspegel aus dem zweiten Zustand in den ersten Zustand übergehen zu lassen.

4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Speicherzellen jeweils ein Flip-Flop enthalten.

5. Speichervorrichtung nach einem der Ansprüche

1 bis 3, dadurch gekennzeichnet, daß die Steuerschaltung kreuzweise gekoppelte NAND-Glieder (30,31) aufweist.