[go: up one dir, main page]

CN207664048U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN207664048U
CN207664048U CN201721551096.6U CN201721551096U CN207664048U CN 207664048 U CN207664048 U CN 207664048U CN 201721551096 U CN201721551096 U CN 201721551096U CN 207664048 U CN207664048 U CN 207664048U
Authority
CN
China
Prior art keywords
layer
conductive material
contact
semiconductor devices
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721551096.6U
Other languages
English (en)
Inventor
全祐哲
阿里·萨利赫
沃恩-埃德蒙兹·卢埃林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN201821025862.XU priority Critical patent/CN208336235U/zh
Application granted granted Critical
Publication of CN207664048U publication Critical patent/CN207664048U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

在本专利申请中涉及一种半导体器件，包括：沟道层；设置在所述沟道层上的载流子产生层；设置在所述载流子产生层上的源极接触；设置在所述载流子产生层上的漏极接触；设置在所述源极接触和所述漏极接触之间的栅极接触；以及与所述漏极接触相接触的沟槽导电材料，所述沟槽导电材料的至少一部分设置在所述载流子产生层和所述沟道层中。

Description

半导体器件
相关申请
本申请要求于2016年11月17日递交的美国临时专利申请No.62/423,547的优先权和权益，其全部内容以引用的方式合并到本申请中。
技术领域
本申请总体上涉及半导体器件。更具体地说，本申请描述了包括具有减小的动态阻抗的高电子迁移率晶体管(HEMT)的半导体器件。
背景技术
包含集成电路(IC)或分立器件的半导体器件用于各种各样的电子设备。IC器件(或芯片或分立器件)可包括在半导体材料的衬底的表面中制造的小型化的电子电路。电路由许多重叠的层构成，这些重叠的层包括包含可以扩散到衬底中的掺杂剂的层(称为扩散层)或包含植入衬底中的离子的层(植入层)。其它层是导体层(多晶硅或金属层)或导电层之间的连接层(通孔或接触层)。IC器件或分立器件可以以逐层工艺制造，该逐层工艺使用包括映像、沉积、蚀刻、掺杂和清洁的许多步骤的组合。硅晶圆通常用作衬底，光刻用于标记衬底的待掺杂或沉积的不同区域并限定多晶硅层、绝缘层或金属层。
一种类型的半导体器件，即高电子迁移率晶体管(HEMT)，是一种场效应晶体管，其包含具有不同带隙的两种材料之间的结(即，异质结)作为沟道，而非作为掺杂区(通常是针对MOSFET器件的情况)。HEMT可用于集成电路作为数字通断开关。HEMT晶体管可以以比普通晶体管高的频率操作并可用于包括例如移动电话的许多高频产品。
实用新型内容
在本专利申请中描述了一种半导体器件，包括：沟道层；设置在所述沟道层上的载流子产生层；设置在所述载流子产生层上的源极接触；设置在所述载流子产生层上的漏极接触；设置在所述源极接触和所述漏极接触之间的栅极接触；以及与所述漏极接触相接触的沟槽导电材料，所述沟槽导电材料的至少一部分设置在所述载流子产生层和所述沟道层中。
该半导体器件可以是高电子迁移率晶体管(HEMT)器件。在一些实现中，HEMT器件可包括背势垒空穴注入结构。在一些实现中，HEMT器件包括电耦合到漏极接触的导电条部分。
附图说明
图1是示出高电子迁移率晶体管(HEMT)器件的示例实现的图。
图2示出了图1中所示的HEMT器件的变型。
图3A是示出图1中所示的HEMT器件的俯视图的图。
图3B是示出图1和图3A中所示的HEMT器件的变型的图。
图4是示出图1中所示的HEMT器件的另一变型的图。
图5A、图5B、图5C示出了用于制作本文中至少与图1至图4关联地描述的HEMT器件的工艺。
图6是示出制作HEMT器件的方法的流程图。
图7A、图7B、图7C、图7D是示出包括耦合到漏极接触的导电条部分的HEMT器件的图。
图8A、图8B、图8C是示出图7A至图7D中所示的HEMT器件的变型的图。
图9A、图9B、图9C、图9D是示出图8A至图8C中所示的HEMT器件的变型的图。
图10、图11、图12是示出HEMT器件的变型的俯视图的图。
图13A、图13B、图13C是示出至少在图8A中所示的HEMT器件的变型的图。
图14A和图14B是示出图13A至图13C中所示的HEMT器件的变型的图。
图15示出了HEMT器件的二极管变型。
图16A、图16B、图16C是示出图7A至图7D中所示的HEMT器件的变型的图。
图16D、图16E和图16F示出了图16A至图16C中所示的、包括设置在导电条部分上的金属层部分的HEMT器件的一部分的变型。
图17、图18A、图18B、图19A、图19B、图19C、图20A、图20B、图21A、图21B是示出根据本文描述的实现的HEMT器件的性能的曲线图。
附图示出了半导体器件和用于制作这种器件的方法的特定方面。附图与下面的描述一起展示和说明了方法和通过这些方法产生的结构的原理。在附图中，为了清楚起见，夸大了层和区域的厚度。还将理解的是，当层、组件或衬底被称为位于另一层、组件或衬底“上”时，该层、组件或衬底可以直接位于另一层、组件或衬底上，或者还可存在中间层。在不同的附图中相同的附图标记表示相同的元件，因此将不会重复其描述。
具体实施方式
为了帮助减小高电子迁移率晶体管(HEMT)器件(例如，氮化镓(GaN)HEMT器件)的源极和漏极之间的导通电阻(RDSon)，HEMT器件可配置有触发空穴注入(例如，直接背势垒空穴注入)到HEMT器件的沟道区(例如，二维电子气(2DEG))中的结构。例如，当在HEMT器件的截止状态下将相对高的电压施加到HEMT器件的漏极之后，HEMT器件接通时，沟道区中的导通电阻可能以不期望的方式增加。在沟道区附近或沟道区内捕获的电子可中和沟道区中的载流子电荷，导致导通电阻增加。由于该机制导致的导通电阻的增加可被称为电流崩塌，当HEMT器件接通(例如，处于导通状态)时，这可能是特别有问题的。在一些实现中，特别是在HEMT器件内的电场相对高的情况下，导通电阻可能以不期望的方式增加。
在一些实现中，为了减小导通电阻例如以对上面描述的不期望的机制作出响应，可通过位于HEMT器件的漏极和/或源极下方、附近或者耦合到HEMT器件的漏极和/或源极的各种半导体结构触发空穴注入。换句话说，位于HEMT器件的漏极和/或源极下方、附近或者耦合到HEMT器件的漏极和/或源极的各种结构可用于减小导通电阻例如以对上面描述的不期望的机制作出响应。在一些实现中，例如可使用直接背势垒空穴注入减小导通电阻。在一些实现中，可通过使用施加到HEMT器件的漏极和/或源极的电压注入空穴。本文描述的结构和方法可导致载流子的产生并通过电导调制减小导通电阻。在一些实现中，可在HEMT器件中实现条形导电结构，以用于电导调制。在一些实现中，场板可用于传播电场并减小导通电阻。
贯穿该详细描述，增强型器件(例如，E-HEMT器件、常导通器件)或耗尽型器件(例如，D-HEMT器件、常截止器件)在各个实施例中示出。在一些实现中，耗尽型器件可修改成增强型器件。在一些实现中，增强型器件可修改成耗尽型器件。
图1是示出高电子迁移率晶体管(HEMT)器件100的示例实现的图。HEMT器件100包括竖直地设置在载流子产生层103和缓冲层105之间的沟道层104。HEMT器件100还包括横向地设置在源极接触S和漏极接触D之间的栅极接触G。源极接触S和漏极接触D与载流子产生层103接触。栅极接触G耦合到设置在载流子产生层103上的介电层102。介电层102设置在漏极接触D和源极接触S之间。
沿着沟道区的二维电子气(2DEG)(由水平虚线示出；还可被称为沟道)在载流子产生层103和沟道层104之间的交界处或该交界附近产生。在一些实现中，2DEG气体层可以是或者可包括载流子。2DEG可基于载流子产生层103和沟道层104之间的带隙电压的差产生。载流子产生层103还可被称为高带隙层，原因是载流子产生层103的材料的带隙可以大于沟道层104的带隙。
如图1所示，HEMT器件100包括耦合到(例如，导电地耦合到、直接耦合到)漏极接触D的导电材料110D。导电材料110D配置成调制与HEMT器件100的2DEG关联的电导。具体地说，导电材料110D配置成触发空穴在沟道层104和背势垒层105之间的交界处或该交界附近产生。这可被称为背势垒空穴注入(例如，直接背势垒空穴注入)。空穴可注入到2DEG中或2DEG附近，导致2DEG的导通电阻减小。空穴由“+”符号示出，注入方向由箭头示出。电子可在2DEG附近或2DEG内捕获，以及注入到2DEG中的空穴可中和电子电荷，导致更有利的导通电阻。在一些实现中，HEMT器件100的寿命可通过防止或减小动态导通电阻的增加而增加。
使用直接背势垒空穴注入可帮助补偿动态导通电阻(还可被称为D-Ron或D-RDSon)的增加。通过使用施加到漏极接触D的电压注入空穴，注入的空穴可产生更多的载流子并通过电导调制减小动态导通电阻。这可解决在例如长期可靠性测试之后施加高电压(例如，高温反向偏压(HTRB))之后，在HEMT器件中的动态导通电阻移位。动态导通电阻相对于VDS电压的增加百分比在图17中示出。
如图1所示，导电材料110D至少具有设置在载流子产生层103内的一部分。导电材料110D还至少具有设置在沟道层104内的一部分。导电材料110D设置在载流子产生层103和沟道层104内的沟槽(例如，竖直沟槽、凹部)内。由于导电材料110D设置在沟槽内，所以导电材料可被称为沟槽导电材料。在该实现中，导电材料110D直接接触背势垒层105(例如，不与背势垒层105隔离)。导电材料110D不与载流子产生层103和/或沟道层104隔离。
HEMT器件100配置成使得当HEMT器件100处于截止状态时，触发空穴产生。图1中所示的HEMT器件100是耗尽型(DHEMT)器件。因此，HEMT器件100是常导通器件，并通过向栅极接触G施加小于HEMT器件100的阈值电压(例如，在一些实现中，负电压)的电压而关断。当处于截止状态时，比施加到栅极接触G的电压(还可被称为栅极电压)或施加到源极接触S的电压(还可被称为源极电压)高的电压(例如，漏极电压)可施加到漏极接触D。因此，VDG(从漏极到栅极的电压)和VDS(从漏极到源极的电压)两者可以是正的。施加到漏极接触D的电压可使得空穴在导电材料110D和背势垒层105之间的交界处产生。在一些实现中，利用更高的电压(例如，在漏极接触D处更高的电压)和更高的温度会在HEMT器件100内产生更多的空穴。
漏极接触D(和导电材料110D)和栅极接触G之间的电压梯度(例如，电势梯度)可使得空穴沿着所示的方向(例如，朝着栅极)加速。例如，漏极接触D(和导电材料110D)处的电压可以是大约400V，栅极处的电压可以是例如-10V。因此，空穴将从高电势的位置(例如，漏极接触D和导电材料110D)朝着低电势的位置(例如，栅极接触G)加速。
当在漏极和源极之间施加正电压(例如，VDS)时，HEMT器件100处于导通状态。HEMT器件100是常导通器件，所以当比阈值电压(例如，0V、1V、5V等)高的电压施加到栅极接触G时，HEMT器件100处于导通状态。在一些实现中，施加到栅极接触G的电压可改变在栅极接触G下方的电介质之下的耗尽区的深度，使得可控制漏极电流。
本文描述的HEMT器件100可在漏极接触D欧姆接触区域处具有相对窄的沟槽。由于当漏极接触D电势高时可将空穴注入到沟道区，所以空穴将增加，导致更大的2DEG密度并更低的动态导通电阻。更低的动态导通电阻可以是由于在漏极接触D区域附近注入空穴。这些构造还可通过防止导通电阻增加来延长HEMT器件100的寿命。漏极接触D区域中的沟槽可以足够窄，使得沟槽不会降低漏极接触D阻抗。在这些实施例中，HEMT器件100可呈直线或小接触阵列。
在一些实现中，导电材料110D可在沟道层104内终止并可在背势垒层105上方(例如，竖直地在背势垒层105上方)终止。在一些实现中，相对高温退火(例如，大于600℃的退火、850℃的退火)可用于驱使导电材料110D的底部朝向或进入背势垒层105中。
在一些实现中，导电材料110D可在背势垒层105和沟道层104之间的交界处终止。在一些实现中，导电材料110D可在背势垒层105内并在沟道层104下方(例如，竖直地在沟道层104下方)终止。
在一些实现中，衬底106可包括硅衬底、碳化硅(SiC)衬底等。在一些实现中，背势垒层105可以是或者可包括衬底的掺杂部分。在一些实现中，背势垒层105可以是或者可包括外延层。在一些实现中，作为在2DEG之下的外延层的背势垒层可防止电子流动到衬底106。
在一些实现中，源极接触S和/或漏极接触D可以是欧姆接触。在该实现中，源极接触S和漏极接触D设置在载流子产生层103上。在一些实现中，源极接触S和/或漏极接触D可以凹入载流子产生层103中(例如，可设置在载流子产生层103内)。
在该实现中，栅极接触G设置在介电层102内的凹部中。在一些实现中，栅极接触G可以不凹入介电层102内。
如上面提到的，载流子产生层103可具有比沟道层104的带隙大的带隙。例如，沟道层104可包括或者可以是不掺杂的或掺杂的GaN材料。在一些实现中，AlGaN材料可包括在大约1-8％之间的铝含量。载流子产生层103可包括或者可以是不掺杂的或掺杂的A1GaN材料(例如，具有在大约10-30％之间的铝含量)。因此，HEMT器件100可以是AlGaN/GaN异质结构。
如图1所示，导电材料110D的宽度W1小于漏极接触D的宽度W2。导电材料110D的宽度W1和漏极接触D的宽度W2可限定成使得漏极接触D的欧姆接触的电阻不会受到不利影响。在一些实现中，漏极接触D和其中设置有导电材料110D的沟槽沿着相同的方向(进入页面中的方向)对齐。示出该对齐的俯视图至少在图3A中示出。
图2示出了图1中所示的HEMT器件100的变型。在图2中，源极接触S耦合到导电材料110S。导电材料110S类似于耦合到漏极接触D的导电材料110D，并可具有结合导电材料110D所描述的任何属性。如同导电材料110D，导电材料110S在源极接触S的电压高于栅极接触G的电压时，可将空穴(以带箭头的“+”示出)注入到2DEG中。如同导电材料110D，导电材料110S可在沟道层104中终止、在沟道层104和背势垒层105之间的交界处终止、或者在背势垒层105中终止。图2中所示的实现可被称为共源共栅构造。
导电材料110S可以不同于导电材料110D。例如，与导电材料110S关联的沟槽的轮廓(例如，深度、宽度)可不同于与导电材料110D关联的沟槽的轮廓(例如，深度、宽度)。源极接触S和栅极接触G之间的电压梯度可小于漏极接触D和栅极接触G之间的电压梯度。
图3A是示出图1中所示的HEMT器件100的俯视图(例如，顶视图)的图(沿着图1中所示的方向T1的视图)。如图1所示，导电材料110D沿着使漏极接触D对齐的相同的方向而对齐。具体地，导电材料110D设置在沿着使漏极接触D对齐的相同的方向而对齐的沟槽内。
图3B是示出图1和图3A中所示的HEMT器件100的变型的图。如图3B所示，导电材料110D包括沿着使漏极接触D对齐的相同的方向而对齐的导电材料部分110D-1至110D-7(还可被称为接触阵列或岛屿)。导电材料部分110D-1至110D-7中的每一个设置在单独的沟槽中。因此，凸台(例如，凸台部分)设置在导电材料部分110D-1至110D-7之间。虽然未在图3A和图3B中示出，但是与图3A和图3B关联地描述的特征可针对源极接触S实现。
图4是示出图1中所示的HEMT器件100的另一变型的图。在该实现中，导电材料110D包括至少一个钉状部。图4中示出的钉状部不直接接触背势垒层105。在一些实现中，相对高温退火(例如，大于600℃的退火、850℃的退火)可用于从漏极接触D朝着背势垒层105产生或加强导电材料110D。在一些实现中，退火可以是相对长的退火(例如，在850℃进行10-30秒)。与图4关联地描述的特征可针对源极接触S实现。
图5A至图5C示出了用于制作本文中至少与图1至图4关联地描述的HEMT器件100的工艺。与图5A至图5C关联地描述的工艺步骤中的许多步骤也可应用于下面描述的实施例。
如图5A所示，背势垒层105可设置在衬底106上。如果背势垒层105是外延层，则背势垒层105可在衬底106上生长。沟道层104可形成在背势垒层105上。载流子产生层103可形成在沟道层104上。
如图5B所示，沟槽109(还可被称为开口)形成在载流子产生层103和沟道层104中。在该实现中，沟槽109在沟道层104和背势垒层105之间的交界处终止。在一些实现中，沟槽109可在沟道层104或背势垒层105中终止。沟槽109可使用例如掩膜和蚀刻工艺形成。
如图5C所示，导电材料110D设置在沟槽109中。如果沟槽109在沟道层104内终止，则可执行退火工艺，使得可驱使导电材料110D到达沟道层104内更深的深度或进入背势垒层105中。在一些实现中，沟槽109的宽度小于沟槽109的深度(例如，竖直深度)。
漏极接触D设置在导电材料110D和载流子产生层103上。源极接触S也设置在载流子产生层103上。源极接触S和漏极接触D可使用相同的工艺形成。介电层102设置在载流子产生层103上，栅极接触G设置在介电层102上(例如，设置在介电层102内的蚀刻的凹部部分中)。
与图5A至图5C关联地描述的工艺可针对源极接触S实现。在一些实现中，可排除栅极介电层102(还可被称为栅极介电层)。在一些实现中，掺杂的材料(例如，pGaN)可形成在栅极接触G下方(例如，在栅极接触之前形成)。
图6是示出制作HEMT器件100的方法的流程图。图6中所示的方法包括在衬底上形成背势垒层(块610)和在背势垒层上形成沟道层(块620)。在沟道层上形成载流子产生层(块630)。在载流子产生层和沟道层内限定沟槽(块640)。在一些实现中，沟槽可在沟道层或背势垒层中终止。沟槽可使用例如掩膜和蚀刻工艺形成。用于沟槽的掩膜可具有比漏极接触D的欧姆接触宽度窄的宽度。在沟槽中设置导电材料(块650)，在导电材料上形成漏极接触(块660)。在一些实现中，如果沟槽在沟道层内终止，则可执行退火工艺，使得可驱使导电材料到达沟道层内更深的深度或进入背势垒层中。
在一些实现中，源极接触和漏极接触可使用相同的工艺形成。介电层可设置在载流子产生层上，栅极接触可设置在介电层上。与图6关联地描述的方法可针对源极接触实现。在一些实现中，可排除栅极介电层。在一些实现中，掺杂的材料(例如，pGaN)可形成在栅极接触下方(例如，在栅极接触之前形成)。
图7A至图7D是示出包括耦合到(例如，电耦合到)漏极接触D的导电条部分210D的HEMT器件200的图。图7A是俯视图(例如，顶视图)，图7B是沿着图7A中的线A1的侧截面图，图7C是沿着线A2的侧截面图。图7A至图7C中所示的HEMT器件200是EHEMT器件或常截止器件。与上面描述的元件相同的元件具有相同的标号。诸如背势垒层和衬底的元件未示出，以简化附图。
导电条部分210D包括导电条部分210D-1至210D-4。导电条部分210D是条形部分。换句话说，HEMT器件200包括在漏极接触D区域处形成导电条部分210D的图案的条。导电条部分210D彼此平行地对齐。例如，导电条部分210D-1与导电条部分210D-2平行地对齐。
在该实现中，通过在HEMT器件200的漏极接触D中使用导电条部分210D，可减小导通电阻。通过从HEMT器件200的漏极接触D的边缘处的导电条部分210D注入空穴，可产生电子。该构造可补偿在高电压时D-Ron的增加。由于当漏极接触D电势高时导电条部分210D注入空穴，所以可增大2DEG的密度并可减小动态导通电阻。降低动态导通电阻可以归因于在导电条部分210D和漏极接触D区域附近(例如，在导电条部分210D和漏极接触D区域下方)的空穴注入。该构造还可通过防止或减小动态导通电阻增加来延长HEMT器件200的寿命。导电条部分210D可以具有条形图案，使得导电条部分210D不会增加总的导通电阻。
针对条形HEMT器件的动态导通电阻(D-Ron)相对于VDS电压的增加百分比在图18A中示出，并可与图18B中所示的针对普通E-HEMT器件的动态导通电阻(D-Ron)相对于VDS电压的增加百分比进行比较。图19A示出了普通HEMT器件(由正方形示出)和条形HEMT器件(由菱形示出)的初始动态导通电阻。图19B示出了在应力测试(例如，以例如超过1000小时进行高温反向偏压(HTRB)测试)之后，普通HEMT器件和条形HEMT器件的动态导通电阻的增加的间隔。图19C示出了在应力测试之后，普通HEMT器件和条形HEMT器件的动态导通电阻的百分比差异(不同于图19A至图19B)。图20A示出了在25℃时，普通HEMT器件(由正方形示出)和条形HEMT器件(由菱形示出)的动态导通电阻的增加百分比。图20B示出了在150℃时且在应力测试之后，普通HEMT器件和条形HEMT器件的动态导通电阻的增加百分比。图21A示出了在25℃时且在应力测试之后，普通HEMT器件(由正方形示出)和条形HEMT器件(由X示出)的导通电阻的百分比移位。图21B示出了在150℃时且在压力测试之后，用于典型HEMT器件和条形HEMT器件的导通电阻的百分比移位。这些图示出了条形HEMT器件在高电压时具有更低的动态导通电阻。这些构造还在应力测试之后呈现出更小的移位和/或更低的动态导通电阻，这可延长HEMT器件的寿命。
在该实现中，导电条部分210D设置在载流子产生层103的表面上。因此，导电条部分210D未凹入载流子产生层103中。在一些实现中，导电条部分210D可至少在某种程度上凹入载流子产生层103(和/或沟道层104)内。
每个导电条部分210D至少具有设置在漏极接触D之下的一部分。例如，如图7B所示，导电条部分210D-3具有设置在漏极接触D的外部(设置在漏极接触D的竖直突起的外部)的部分211。导电条部分210D-3具有设置在漏极接触D的至少一部分下方(或者设置在漏极接触D的一部分内)的部分212。换句话说，导电条部分210D-3的部分212设置在漏极接触D的一部分和载流子产生层103的顶表面之间。
如图7B所示，分隔件230设置在栅极接触和载流子产生层103之间。分隔件230可由与导电条部分210D中的一个或多个的材料相同的材料制成。在一些实现中，分隔件230和/或导电条部分210D可由掺杂的材料制成。在一些实现中，分隔件230和/或导电条部分210D可由掺杂的氮化镓材料(例如，p型掺杂的GaN(pGaN))制成。
在一些实现中，分隔件230的厚度U1可与导电条部分210D中的一个或多个的厚度U2相同。在一些实现中，分隔件230的厚度U1可不同于(例如，大于、小于)导电条部分210D中的一个或多个的厚度U2。在一些实现中，导电条部分210D中的一个或多个的厚度U2还可比分隔件230的厚度U1薄，以进一步最小化动态导通电阻的增加。
如图7A所示，在一些实现中，导电条部分210D中的一个或多个的长度U3可大于漏极接触D的宽度W2。可限定导电条部分210D中的一个或多个的长度U3以最小化或减小预定电压范围内的电流崩塌(例如，减小在用于650V HEMT器件的～400V开关电压时的电流崩塌)。
在一些实现中，导电条部分210D的条之间的间距(例如，导电条部分210D-2、210D-3之间的间距U4)可限定成使得HEMT器件200的总的动态导通电阻的增加可减少或最小化。在一些实现中，间距U4(例如，10微米)可小于长度U3(例如，1-2微米)(例如，小2倍、小5倍、小10倍)。
在一些实现中，导电条部分210D的条的宽度(例如，导电条部分210D-1的宽度U5)可限定成使得HEMT器件200的总的动态导通电阻的增加可减少或最小化。导电条部分210D的端部和栅极接触G之间的距离(例如，距离U6)可限定成使得HEMT器件200的操作不会受到不利影响。HEMT器件200的导电条部分210D可具有可根据HEMT器件200的最终用途和典型截止电压而改变的宽度、长度和间距。
图7C示出了在导电条部分210D之间的空间中(例如，沿着切割线A2)，不会产生空穴。因此，位于漏极接触D区域下方的2DEG层(由虚线示出)不会受到破坏。
在一些实现中，导电条部分210D(或者导电条部分210D的一部分)可与漏极接触D分离(例如，通过间隙分离)。因此，在这种实现中，导电条部分210D的一部分可以不设置在(例如，导电条部分210D-3的部分212可以不设置在)漏极接触D下方。在这种实现中，漏极接触D可以通过例如金属层、通孔和/或类似物导电地耦合到导电条部分210D(例如，耦合到每个导电条部分210D)。
图7D是示出HEMT器件200的变型的多个单元的图。如图7D所示，导电条部分210D从漏极接触D的两侧延伸出去。导电条部分210D的从漏极接触D的第一侧(例如，左侧)延伸的那部分与HEMT器件200的第一单元关联，导电条部分210D的从漏极接触D的第二侧(例如，右侧)延伸的那部分与HEMT器件200的第二单元关联。
图8A至图8C是示出图7A至图7D中所示的HEMT器件200的变型的图。不再与图8A至图8C关联地描述上面已经描述过的元件(及其变型)。
在该实现中，横向导电部分220D设置在导电条部分210D和栅极接触G之间。横向导电部分220D减小可在导电条部分210D的端部(例如，远离漏极接触D的端部、面朝栅极接触G的端部)产生的电场。
如图8A所示，每个横向导电部分220D沿着不与每个导电条部分210D平行(例如，与每个导电条部分210D正交)的线对齐(例如，沿着线基本上对齐)。在一些实现中，横向导电部分220D的至少第一部分可沿着第一线对齐，横向导电部分220D的至少第二部分可沿着第二线对齐。在一些实现中，第一线和第二线可以平行或不平行。在一些实现中，第一线和第二线可以均不与每个导电条部分210D平行(例如，与每个导电条部分210D正交)。
漏极接触D(或导电条部分210D)可(例如，通过金属层、通孔等)导电地耦合到横向导电部分220D。横向导电部分220D和漏极接触D之间的这种导电耦合在图8B中示出。在一些实现中，横向导电部分220D中的一个或多个由与导电条部分210D中的一个或多个相同的材料制成。
在一些实现中，横向导电部分220D中的一个或多个可耦合到(例如，电耦合到)导电条部分210D中的一个或多个。如图8B所示，横向导电部分220D的厚度可与导电条部分210D的厚度相同(或者不同于导电条部分210D的厚度)。导电条部分210D可使用与横向导电部分220D相同的工艺形成。
在一些实现中，横向导电部分220D的数量值可等于导电条部分210D的数量。换句话说，每个导电条部分210D对应于一个横向导电部分220D。在一些实现中，横向导电部分220D的数量值可不同于(例如，大于、小于)导电条部分210D的数量。
图9A至图9D是示出图8A至图8C中所示的HEMT器件200的变型的图。不再与图9A至图9D关联地描述上面已经描述过的元件(及其变型)。在该实现中，在导电条部分的组中包括额外的导电条部分210D。因此，导电条部分210D的数量大于横向导电部分220D的数量(例如，前者是后者的2倍)。
图10是示出HEMT器件200的又一变型(可包括上面的任何变型)的俯视图的图。在该实现中，导电条部分210D在横向导电部分220D之间的空间中对齐。例如，导电条部分210D-2沿着与横向导电部分220D-1和横向导电部分220D-2之间的空间或开口相交的线A4对齐。
图11是示出图10中所示的HEMT器件200的变型(可包括上面的任何变型)的俯视图的图。导电条部分210D在横向导电部分220D之间的空间中对齐。横向导电部分220D中的每一个还具有弯曲形状。在该实现中，弯曲形状的凹形部分面朝漏极接触D。在一些实现中，横向导电部分220D中的一个或多个可具有不弯曲的形状。在一些实现中，横向导电部分220D中的一个或多个可与导电条部分210D中的一个或多个对齐(例如，如图8A所示)。
图12是图10的HEMT器件200的变型。在该实现中，导电条部分210D与漏极接触D分离(例如，隔开一间隙)。在一些实现中，横向导电部分220D中的一个或多个可具有弯曲形状。
图13A至图13C是示出至少在图8A中所示的HEMT器件200的变型的图。图7A至图7D和图9A至图12中任何图的变型的特征可与图13A至图13C组合。在该实现中，场板250耦合到横向导电部分220D的顶部。场板250可由与栅极接触G相同的金属制成。如图13A和图13C所示，场板250可通过金属层252(例如，金属M1层)耦合到漏极接触D。金属层252未在图13A中示出。场板250可配置成减小(例如，重新分配)与导电条部分210D和/或横向导电部分220D关联的电场。
图14A和图14B是示出图13A至图13C中所示的HEMT器件200的变型的图。该实现包括具有凹部251的场板250，凹部251可配置成重新定向与导电条部分210D和/或横向导电部分220D关联的电场的一部分。在该实现中，凹部251设置在横向导电部分220D之间。凹部251具有梯形形状。还可实现其它形状，例如半圆形、矩形等。电场的方向在图14B中所示的、与横向导电部分220D-1和导电条部分210D-2关联的部分中放大地示出。这种类型的场板结构可与上面描述的任何实施例组合。
图15示出了HEMT器件200的二极管变型。源极接触S耦合到栅极接触G以限定源极阴极280。任何类型的阳极结构可与源极阴极280关联地使用，例如肖特基接触、结势垒二极管器件、包括pGaN的器件和/或类似物。具有源极阴极280的该实现可与上面描述的任何结构组合。
图16A至图16C是示出图7A至图7D中所示的HEMT器件200的变型的图。上面描述的元件(及其变型)不再与图16A至图16C关联地描述。在该实现中，导电条部分210D完全设置在漏极接触D下方。换句话说，导电条部分210D具有小于或等于漏极接触D的宽度W2的长度U3。图16B示出了沿着A1切割的导电条部分210D-3，图16C示出了沿着A4切割的导电条部分210D-3和210D-4。(漏极接触D和载流子产生层103之间的)欧姆接触设置在导电条部分210D之间。
虽然未示出，但是在一些实现中，每个导电条部分210D可具有多个段(还可被称为区段)。例如，导电条部分210D-3可沿着线A1具有多个分开的段。导电条部分210D-3中的每一个可具有小于漏极接触D的宽度W2的一半的长度。
图16D示出了图16A至图16C中所示的HEMT器件200的一部分的变型(沿着线A4切割)，其包括设置在导电条部分210D上的金属层部分256。金属层部分256可由与在其它实施例中描述的场板250相同的材料制成。欧姆或肖特基接触限定在金属层部分256和导电条部分210D之间。
图16E示出了图16A至图16D中所示的HEMT器件200的一部分的变型(沿着线A4切割)，其包括设置在导电条部分210D上的金属层部分256。在该实现中，导电条部分210D设置在载流子产生层103的凸台上。凹部形成在载流子产生层103中导电条部分210D之间。
图16F示出了图16A至图16E中所示的HEMT器件200的一部分的又一变型(沿着线A4切割)，其包括设置在导电条部分210D上的金属层部分256。在该实现中，介电层215的一部分可至少设置在导电条部分210D的侧壁部分和/或顶表面上。介电层215可至少具有至少设置在载流子产生层103的凸台和/或顶表面中的一部分上的一部分。甚至通过介电层215，欧姆或肖特基接触限定在金属层部分256和导电条部分210D之间。
在一个总的方面，一种半导体器件包括沟道层、设置在沟道层上的载流子产生层、以及设置在载流子产生层上的源极接触。半导体器件包括设置在载流子产生层上的漏极接触、设置在源极接触和漏极接触之间的栅极接触、以及与漏极接触相接触的沟槽导电材料，该沟槽导电材料的至少一部分设置在载流子产生层和沟道层中。
在一些实现中，沟槽导电材料与载流子产生层接触并在漏极接触和沟道层之间延伸。在一些实现中，沟槽导电材料在沟道层内终止。在一些实现中，半导体器件可包括设置在沟道层下方的背势垒层。沟槽导电材料可在漏极接触和背势垒层之间延伸，沟槽导电材料可在背势垒层中终止。
在一些实现中，半导体器件可包括设置在沟道层下方的背势垒层。沟槽导电材料可从漏极接触延伸并在背势垒层上方终止。在一些实现中，半导体器件是配置成限定二维电子气层的高电子迁移率晶体管(HEMT)器件。载流子产生层可包括氮化铝镓(AlGaN)材料，沟道层可包括氮化镓(GaN)材料。
在一些实现中，漏极接触可限定一与载流子产生层的欧姆接触，源极接触可限定一与载流子产生层的欧姆接触。半导体器件可包括设置在载流子产生层上的介电层，栅极接触可凹入介电层内。
在一些实现中，沟槽导电材料具有比漏极接触的宽度小的宽度。在一些实现中，半导体器件是耗尽型器件或增强型器件。在一些实现中，沟槽导电材料的至少这一部分设置在沟槽内，而该沟槽设置在载流子产生层和沟道层中，沟槽沿着与漏极接触对齐的方向相同的方向而对齐。
在所述半导体器件中，沟槽导电材料是第一沟槽导电材料。半导体器件可包括与源极接触相接触的第二沟槽导电材料，该第二沟槽导电材料的至少一部分设置在载流子产生层和沟道层中。
在一些实现中，沟槽导电材料是设置在第一沟槽中的第一沟槽导电材料。半导体器件可包括与漏极接触相接触的第二沟槽导电材料，该第二沟槽导电材料的至少一部分可设置在载流子产生层和沟道层中。第二沟槽导电材料的至少这一部分可设置在与第一沟槽分开的第二沟槽中，使得一凸台设置在第一沟槽和第二沟槽之间。
在另一个总的方面，一种半导体器件可包括沟道层、设置在沟道层上的载流子产生层、以及设置在载流子产生层上的源极接触。半导体器件可包括设置在载流子产生层上的漏极接触、设置在源极接触和漏极接触之间的栅极接触、以及与漏极接触电耦合的多个导电条部分。
在一些实现中，半导体器件可包括设置在栅极接触和载流子产生层之间的分隔件。在一些实现中，半导体器件可包括设置在栅极接触和载流子产生层之间的分隔件，该分隔件可具有与多个导电条部分的厚度相同的厚度。在一些实现中，半导体器件可包括设置在栅极接触和载流子产生层之间的分隔件。分隔件和多个导电条部分可由相同的材料制成且在相同的制造工艺期间制成。
在一些实现中，多个导电条部分可由pGaN材料制成。在一些实现中，来自多个导电条部分的导电条部分与漏极接触分开并通过金属层直接电连接。
在另一个总的方面，一种半导体器件可包括沟道层、设置在沟道层上的载流子产生层、以及设置在载流子产生层上的源极接触。半导体器件可包括设置在载流子产生层上的漏极接触、设置在源极接触和漏极接触之间的栅极接触、以及与漏极接触电耦合的导电条部分。半导体器件可包括设置在导电条部分和栅极接触之间的横向导电部分。横向导电部分可以与导电条部分不平行地对齐。在一些实现中，半导体器件可包括耦合到横向导电部分的场板。
下面的描述提供具体细节以提供彻底的理解。然而，技术人员将理解的是，半导体器件以及关联的制造和使用该器件的方法可在不利用这些具体细节的情况下实现和使用。实际上，半导体器件和关联的方法可通过修改示出的器件和方法而付诸实践，并可与工业上通常使用的任何其它装置和技术结合使用。例如，虽然描述涉及HEMT器件，但是可修改该描述以用于其它类型的半导体器件。同样地，虽然参考特定类型的电导(P或N)描述器件，但是器件可配置有相同类型的掺杂的组合，或者可通过适当的修改而配置有相反类型的电导(分别是N或P)。
应理解的是，本文提供的所有材料类型仅用于说明的目的。因此，在本文中描述的实施例中的各种介电层中的一个或多个可包括低介电常数或高介电常数的介电材料。同样地，虽然特定掺杂以n型或p型掺杂来命名，但是任何其它已知的n型或p型掺杂(或者这种掺杂的组合)可用于半导体器件中。同样地，虽然参考特定类型的电导(P或N)描述本实用新型的器件，但是器件可配置有相同类型的掺杂的组合，或者可通过适当的修改而配置有相反类型的电导(分别是N或P)。
除了任何之前指出的修改之外，在不脱离本描述的精神和范围的情况下，可由本领域技术人员设计许多其它变型和替代布置，所附的权利要求意在涵盖这种修改和布置。因此，虽然上面通过与目前被认为是最实际和优选的方面关联的特性和细节描述了信息，但是本领域普通技术人员将清楚的是，在不脱离本文阐述的远离和构思的情况下，可进行许多修改，包括但不限于操作的形成、功能、方式和使用。此外，如本文使用的，示例的意思仅仅是说明性的，而不应该解释为以任何方式进行限制。

Claims (12)

1.一种半导体器件，其特征在于，包括：
沟道层；
设置在所述沟道层上的载流子产生层；
设置在所述载流子产生层上的源极接触；
设置在所述载流子产生层上的漏极接触；
设置在所述源极接触和所述漏极接触之间的栅极接触；以及
与所述漏极接触相接触的沟槽导电材料，所述沟槽导电材料的至少一部分设置在所述载流子产生层和所述沟道层中。
2.根据权利要求1所述的半导体器件，其中，所述沟槽导电材料与所述载流子产生层接触并在所述漏极接触和所述沟道层之间延伸。
3.根据权利要求1所述的半导体器件，其中，所述沟槽导电材料在所述沟道层内终止。
4.根据权利要求1所述的半导体器件，进一步包括：
设置在所述沟道层下方的背势垒层，所述沟槽导电材料在所述漏极接触和所述背势垒层之间延伸，所述沟槽导电材料在所述背势垒层中终止。
5.根据权利要求1所述的半导体器件，进一步包括：
设置在所述沟道层下方的背势垒层，所述沟槽导电材料从所述漏极接触延伸并在所述背势垒层上方终止。
6.根据权利要求1所述的半导体器件，其中，所述半导体器件是配置成限定二维电子气层的高电子迁移率晶体管器件，所述载流子产生层包括氮化铝镓材料，所述沟道层包括氮化镓材料。
7.根据权利要求1所述的半导体器件，其中，所述漏极接触限定一与所述载流子产生层的欧姆接触，所述源极接触限定一与所述载流子产生层的欧姆接触，
所述半导体器件进一步包括：
设置在所述载流子产生层上的介电层，所述栅极接触凹入所述介电层内。
8.根据权利要求1所述的半导体器件，其中，所述沟槽导电材料具有比所述漏极接触的宽度小的宽度。
9.根据权利要求1所述的半导体器件，其中，所述半导体器件是耗尽型器件或增强型器件。
10.根据权利要求1所述的半导体器件，其中，所述沟槽导电材料的至少这一部分设置在沟槽中，而所述沟槽设置在所述载流子产生层和所述沟道层中，所述沟槽沿着与所述漏极接触对齐的方向相同的方向而对齐。
11.根据权利要求1所述的半导体器件，其中，所述沟槽导电材料是第一沟槽导电材料，
所述半导体器件进一步包括：
与所述源极接触相接触的第二沟槽导电材料，所述第二沟槽导电材料的至少一部分设置在所述载流子产生层和所述沟道层中。
12.根据权利要求1所述的半导体器件，其中，所述沟槽导电材料是设置在第一沟槽中的第一沟槽导电材料，
所述半导体器件进一步包括：
与所述漏极接触相接触的第二沟槽导电材料，所述第二沟槽导电材料的至少一部分设置在所述载流子产生层和所述沟道层中，所述第二沟槽导电材料的至少这一部分设置在与所述第一沟槽分开的第二沟槽中，使得凸台设置在所述第一沟槽和所述第二沟槽之间。
CN201721551096.6U 2016-11-17 2017-11-17 半导体器件 Active CN207664048U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821025862.XU CN208336235U (zh) 2016-11-17 2017-11-17 半导体器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662423547P 2016-11-17 2016-11-17
US62/423,547 2016-11-17
US15/807,237 2017-11-08
US15/807,237 US10741682B2 (en) 2016-11-17 2017-11-08 High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201821025862.XU Division CN208336235U (zh) 2016-11-17 2017-11-17 半导体器件

Publications (1)

Publication Number Publication Date
CN207664048U true CN207664048U (zh) 2018-07-27

Family

ID=62106896

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201721551096.6U Active CN207664048U (zh) 2016-11-17 2017-11-17 半导体器件
CN201821025862.XU Active CN208336235U (zh) 2016-11-17 2017-11-17 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201821025862.XU Active CN208336235U (zh) 2016-11-17 2017-11-17 半导体器件

Country Status (2)

Country Link
US (2) US10741682B2 (zh)
CN (2) CN207664048U (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384164A (zh) * 2018-12-30 2020-07-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111430240A (zh) * 2020-06-15 2020-07-17 浙江集迈科微电子有限公司 基于场板复合结构的GaN器件及其制备方法
CN112331719A (zh) * 2020-04-30 2021-02-05 英诺赛科（珠海）科技有限公司 半导体器件以及制造半导体器件的方法
CN112768519A (zh) * 2020-04-30 2021-05-07 英诺赛科(苏州)半导体有限公司 半导体器件
CN112951909A (zh) * 2020-04-30 2021-06-11 英诺赛科(苏州)半导体有限公司 半导体器件
WO2021217651A1 (en) * 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
CN113903802A (zh) * 2021-09-29 2022-01-07 西安电子科技大学 基于阵列条的增强型开关晶体管及其制作方法
WO2022126571A1 (en) * 2020-12-18 2022-06-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3058831B1 (fr) * 2016-11-15 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique a heterojonction a haute mobilite electronique
CN107093629B (zh) * 2017-05-04 2020-06-19 中国电子科技集团公司第十三研究所 增强型hfet
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
JP2019165063A (ja) * 2018-03-19 2019-09-26 株式会社東芝 半導体装置
JP7075128B2 (ja) 2018-04-23 2022-05-25 ナヴィタス セミコンダクター インコーポレイテッド 改良された終端構造を有する窒化ガリウムトランジスタ
CN110444597B (zh) * 2018-05-03 2021-03-19 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN108807509A (zh) * 2018-06-13 2018-11-13 中山大学 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
US10971615B2 (en) 2018-08-08 2021-04-06 Qualcomm Incorporated High power performance gallium nitride high electron mobility transistor with ledges and field plates
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method
US10741666B2 (en) 2018-11-19 2020-08-11 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
CN110047910B (zh) * 2019-03-27 2020-07-31 东南大学 一种高耐压能力的异质结半导体器件
WO2020240310A1 (en) * 2019-05-30 2020-12-03 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
CN111129118A (zh) * 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
JP7247129B2 (ja) * 2020-02-14 2023-03-28 株式会社東芝 半導体装置
WO2021189182A1 (zh) * 2020-03-23 2021-09-30 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN114823888A (zh) 2021-01-22 2022-07-29 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US12237382B2 (en) 2021-06-18 2025-02-25 Win Semiconductors Corp. Semiconductor device and power amplifier
US12199177B1 (en) 2024-07-11 2025-01-14 Globalfoundries U.S. Inc. High-electron-mobility transistors with inactive gate blocks

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5589850B2 (ja) 2009-01-16 2014-09-17 日本電気株式会社 半導体装置及びその製造方法
TWI514567B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 逆擴散抑制結構
JP2014520405A (ja) * 2011-06-20 2014-08-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電流アパーチャ垂直電子トランジスタ
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
US8785944B2 (en) * 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
US9786776B2 (en) * 2012-03-30 2017-10-10 Richtek Technology Corporation Vertical semiconductor device and manufacturing method thereof
US9147632B2 (en) * 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
KR101729653B1 (ko) * 2013-12-30 2017-04-25 한국전자통신연구원 질화물 반도체 소자
JP6223938B2 (ja) * 2014-09-19 2017-11-01 株式会社東芝 ゲート制御装置、半導体装置、及び半導体装置の制御方法
CN107004705B (zh) * 2014-11-14 2021-03-16 香港科技大学 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
US9536966B2 (en) * 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP2016207818A (ja) * 2015-04-21 2016-12-08 富士通株式会社 化合物半導体装置及びその製造方法
US9941384B2 (en) * 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US9647075B2 (en) * 2015-09-16 2017-05-09 Nxp Usa, Inc. Segmented field plate structure
US9577048B1 (en) * 2015-09-24 2017-02-21 Epistar Corporation Heterostructure field-effect transistor
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
JP2017123383A (ja) * 2016-01-06 2017-07-13 白田　理一郎 窒化物半導体トランジスタ装置
EP3217433A1 (en) * 2016-03-08 2017-09-13 IMEC vzw Group iii nitride based semiconductor device
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384164B (zh) * 2018-12-30 2021-12-31 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111384164A (zh) * 2018-12-30 2020-07-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN113875019A (zh) * 2020-04-30 2021-12-31 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
TWI798689B (zh) * 2020-04-30 2023-04-11 大陸商英諾賽科（蘇州）半導體有限公司 半導體裝置
CN112786700A (zh) * 2020-04-30 2021-05-11 英诺赛科(苏州)半导体有限公司 半导体器件
CN112951909A (zh) * 2020-04-30 2021-06-11 英诺赛科(苏州)半导体有限公司 半导体器件
CN113066864A (zh) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 半导体器件
WO2021217651A1 (en) * 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
WO2021218044A1 (zh) * 2020-04-30 2021-11-04 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
CN112331719A (zh) * 2020-04-30 2021-02-05 英诺赛科（珠海）科技有限公司 半导体器件以及制造半导体器件的方法
US12094931B2 (en) 2020-04-30 2024-09-17 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
CN113875019B (zh) * 2020-04-30 2024-07-02 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
CN112951909B (zh) * 2020-04-30 2022-02-15 英诺赛科(苏州)半导体有限公司 半导体器件
TWI823081B (zh) * 2020-04-30 2023-11-21 大陸商英諾賽科（蘇州）半導體有限公司 半導體裝置
CN112331719B (zh) * 2020-04-30 2022-09-13 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
CN112768519A (zh) * 2020-04-30 2021-05-07 英诺赛科(苏州)半导体有限公司 半导体器件
CN111430240A (zh) * 2020-06-15 2020-07-17 浙江集迈科微电子有限公司 基于场板复合结构的GaN器件及其制备方法
WO2022126571A1 (en) * 2020-12-18 2022-06-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12027615B2 (en) 2020-12-18 2024-07-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12166102B2 (en) 2020-12-18 2024-12-10 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113903802A (zh) * 2021-09-29 2022-01-07 西安电子科技大学 基于阵列条的增强型开关晶体管及其制作方法

Also Published As

Publication number Publication date
US20210013336A1 (en) 2021-01-14
CN208336235U (zh) 2019-01-04
US20180138306A1 (en) 2018-05-17
US11538931B2 (en) 2022-12-27
US10741682B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
CN207664048U (zh) 半导体器件
JP7241848B2 (ja) 絶縁ゲート型炭化珪素半導体装置
US10115794B2 (en) Semiconductor device comprising accumulation layer channel and inversion layer channel
JP7460331B2 (ja) シリコンカーバイド半導体素子
JP6522521B2 (ja) 半導体デバイスの電極及びその製造方法
CN109638069B (zh) 半导体装置
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
CN103178108B (zh) 具有掩埋式场板的化合物半导体器件
JP4744958B2 (ja) 半導体素子及びその製造方法
JP6532549B2 (ja) 半導体装置
US20020047124A1 (en) Semiconductor element
US20090085064A1 (en) Heterojunction semiconductor device and method
US11888032B2 (en) Method of producing a silicon carbide device with a trench gate
JP2006073802A (ja) 窒化物含有半導体装置
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN103503152A (zh) 用于半导体器件的电极配置
US20240274710A1 (en) Sic mosfet, sic mosfet preparation method, and integrated circuit
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
US20240371928A1 (en) Method for producing a vertical field-effect transistor structure and corresponding vertical field-effect transistor structure
KR102464348B1 (ko) 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법
US9123799B2 (en) Gallium nitride field effect transistor with buried field plate protected lateral channel
US20170154965A1 (en) Semiconductor Device
KR100933383B1 (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법
CN102810563A (zh) 横向沟槽mesfet

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant