[go: up one dir, main page]

JPH088350B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH088350B2
JPH088350B2 JP7394385A JP7394385A JPH088350B2 JP H088350 B2 JPH088350 B2 JP H088350B2 JP 7394385 A JP7394385 A JP 7394385A JP 7394385 A JP7394385 A JP 7394385A JP H088350 B2 JPH088350 B2 JP H088350B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
electrode
control electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7394385A
Other languages
English (en)
Other versions
JPS61232669A (ja
Inventor
光 樋田
恵一 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7394385A priority Critical patent/JPH088350B2/ja
Priority to US06/849,336 priority patent/US4727403A/en
Publication of JPS61232669A publication Critical patent/JPS61232669A/ja
Publication of JPH088350B2 publication Critical patent/JPH088350B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は超高周波、超高速及び発光機能を有す半導体
装置に関する。
（従来技術とその問題点） 近年Si−ICを上まわる高速ICとして、GaAsショトキゲ
ートFETや、AlGaAs/GaAs選択ドープFET等化合物半導体
を用いたFETを用いたICの研究開発が盛んに行われてい
る。しかしながら、このようなFETは電流駆動能力がそ
れほど大きくないためにLSIレベルでは期待されたほど
高速化がはかれていないのが問題である。そこでFETに
ない電流駆動能力を有するものとして、バイポーラトラ
ンジスタ特にエミッタにエースよりバンドギャップの大
きい半導体を用いた、いわゆるヘテロバイホーラトラン
ジスタ（HBT）を用いた高速ICの実現の試みが始められ
ている。ここで例えば1981年国際電子デバイス会議（In
t'l Electron Devices Meeting）ダイジェスト、629頁
から632頁にあるようにベースにGaAsを、エミッタにAlG
aAsを用いたものが良く研究されている。しかしなが
ら、HBTでは構造およびプロセスが非常に複雑で、高集
積化には多くの問題点を残している。また特にコレクタ
ーベース間容量が大きく、高速性も限定されている。
（発明の目的） 本発明の目的は、電流駆動能力が更に大きくかつ高速
で、超高周波素子及び高集積・高速ICに適した、しかも
超高周波発振及び発光機能を有す新規な半導体装置を提
供することにある。
（発明の構成） 本発明は、低不純物密度の第１の半導体層上に、少な
くとも前記第１の半導体より電子親和力とエネルギーギ
ャップの和が小さく、低不純物密度の第２の半導体層が
形成され、前記第２の半導体層上に、前記第２の半導体
より電子親和力が小さく、高純度の第３の半導体層が設
けられ、前記第３の半導体層の少なくとも一部の領域の
上方にｐ型の第４の半導体層と制御電極が設けられ、前
記第２の半導体層と前記第３の半導体層との界面の第２
の半導体層中に形成された電子に対してオーミック性を
有す１対の電極領域が設けられ、前記制御電極及び前記
第４の半導体層から、前記第３の半導体層を通して正孔
を注入することによって、前記１対の電極領域間の導電
度を変調することを特徴とする半導体装置である。
または低不純物密度の第１の半導体層上に、少なくと
も前記第１の半導体より電子親和力とエネルギーギャッ
プの和が小さく、低不純物密度の第２の半導体層が形成
され、前記第２の半導体層上に、前記第２の半導体より
電子親和力が小さく、ｎ型の第３の半導体層が設けら
れ、熱平衡状態ではソース電極とドレイン電極との間の
前記第２の半導体層及び前記第３の半導体層はキャリア
が空乏化しており、更に前記第３の半導体層の少なくと
も一部の領域の上方にｐ型の第４の半導体層と制御電極
が設けられ、前記第２の半導体層と前記第３の半導体層
との界面の第２の半導体層中に形成された電子に対して
オーミック性を有す１対の電極領域が設けられ、前記制
御電極及び前記第４の半導体層から、前記第３の半導体
層を通して正孔を注入することによって、前記１対の電
極領域間の導電度を変調することを特徴とする半導体装
置である。
（構成の詳細な説明） 第１図は本発明による半導体装置の基本構造を示すも
のである。ここで、11は半絶縁性基板、例えばGaAs基
板、12は低不純物密度の第１の半導体層、例えばノンド
ープAlGaAs,13は第１の半導体層より電子親和力とエネ
ルギーギャップの和が小さく、低不純物密度の第２の半
導体層、例えばノンドープGaAs,14は第２の半導体層よ
り電子親和力の小さい第３の半導体層、例えばノンドー
プAlGaAs,15は高いアクセプタ不純物密度の第４の半導
体層、例えばP+−AlGaAs,16及び18は電子チャネルに対
してオーミック性を有す一対の電極領域例えばAu−Geで
形成された電極領域、17は制御電極領域、例えばAu−Zn
で形成された電極領域である。第２図に、制御電極領域
17直下での熱平衡状態におけるエネルギーバンド図を示
す。通常、第２の半導体層13が電子及び正孔に対してポ
テンシャル井戸になった、いわゆるノーマリ・オフ型の
状態が実現される。次に電極16を接地して、制御電極領
域17に充分大きい正の電圧を印加し、正孔（○印）を矢
印20のように注入した場合の、制御電極領域17直下での
エネルギーバンド図を第３図に示す。この時、第２と第
３の半導体層13と14のヘテロ界面の第２の半導体層側に
２次元電子層19が形成される。正孔の注入量が増加する
と、電化中性条件を満足するために、電極16から注入さ
れる電子の量が飛躍的に増大する。また、電極18に正の
電圧を印加した場合には、電極16からの注入電子は、そ
れ自身のもつ高速走行性により、正孔と再結合すること
もほとんどなく、電界により電極18に到達するため、大
電流が流れ得る。
従って、本発明による半導体装置の動作を基本原理
は、正孔注入によるチャネル導電度の変調を行う点でFE
T的である。この観点からすると、本装置は電極16と17
とが離れ、かつ熱平衡状態でキャリアがなくとも、極め
て低いソース抵抗を有し、かつFETと同様に極めて小さ
い、制御電極17と電極18の間のフィードバック容量を有
し、かつ大電流駆動能力を有すFETと言える。ここで、
本発明による第１の半導体層12は正孔に対して、材料の
選択によっては電子に対してもエネルギー障壁となり例
えば注入された正孔の第１の半導体層12への侵入を阻止
し、図中に示したようにポテンシャル井戸となる第２の
半導体層に正孔の蓄積層を形成させる効果を有する。そ
の結果、３次元電子に比べ散乱の小さい、高速な２次元
電子としての注入も増加し、さらに電子の三角ポテンシ
ャル井戸への閉じ込め効果も増大し、電子の２次元性を
より強くするため、ドレインコンダクタンスが小さいば
かりでなく、大きな電流駆動能力を有すことができる。
以上より、本発明による半導体装置が、FETと同様に簡
単な構造を有し、また高速で、低い寄生抵抗及び容量を
有し、さらにパイポーラトランジスタ並の大電流駆動能
力を有することは明らかである。
尚パイポーラトランジスタ的観点からすると本装置は
注入される低速の正孔と、飽和速度で走行する高速電子
の主として速度差による電流差によって電流増幅の機能
も有する。またチャネルが高純度層中を走行するヘテロ
界面での２次元電子によって形成されているため、散乱
確率の低い低温において性能の向上を実現できる。逆
に、正孔の注入量の点からすると、高正孔注入の期待で
きる高温においてFET的性能の向上がはかれる。ここで
正孔を半絶縁性基板中に注入して動作する横型のGaAs n
inバイポーラトランジスタが昭和59年度秋季応用物理学
会講演番号15a−Ｈ−９に発表されているが本発明によ
る半導体装置では、ヘテロ接合を用いたことによる高速
性、低寄生容量性およびチャネルの限定による素子分離
の容易さ等、特性的にはるかに優れており、さらに本発
明による半導体装置はチャネルがFET的にあることか
ら、前記報告例とは明確に区別される。
なお第３の半導体層14はｎ型ドープされていてもよい
が、この場合は層14は十分薄く、熱平衡状態で、層14中
はもちろんチャネル中においても、注入正孔に対して無
視しうる程度にキャリア数が少いことが必要であり、ま
た層13中の熱平衡状態でのキャリア数も注入正孔に対し
て十分少いことが必要である。
次に本発明による半導体装置の有す三端子高周波発振
機能について説明する。この場合、第１図に示した基本
的構造断面図において、第２の半導体層13を薄くし、第
３の半導体層14にｎ型不純物を含む層を用いる。便宜
上、材料については、先に例として挙げたものを考え
る。第２の半導体層13の薄膜化は発振機能の直接的要因
ではないが、量子ポテンシャル井戸中にとじ込められた
電子のとりうるサブバンド準位のレベルを高める効果を
有し、結果的に発振動作を容易にするものである。
第５図に、電極16を接地して、制御電極領域17に充分
大きい正の電圧を印加し、正孔（○印）を矢印52のよう
に注入した場合の、制御電極領域17直下でのエネルギー
バンド図を示す。はイオン化したドナー不純物を表わ
している。この場合、第３の半導体層14はｎ型にドープ
されているため、制御電極領域17に正の電圧を印加して
も、ヘテロ界面付近でピニングされたフェルミ準位の影
響をうけて、第３の半導体層14中にエネルギーの平担な
部分が生じる。この時、正孔注入によって増加したチャ
ネル中の電子は、ポテンシャル井戸中に形成されたサブ
バンドの高エネルギー準位をも占有している。従って、
例えば電極18に正の電圧を印加することによって、チャ
ネル中の電子は加速され、第５図中の51で示したよう
に、ボルツマン的分布をとるため、ヘテロ界面に形成さ
れたエネルギーバリアを容易に越え、低エネルギーの第
３の半導体層14中のエネルギー平担部に遷移することに
なる。このバリアを越えた電子（●印）は、一般的材料
選択の場合、チャネル電子に比べ低い走行性を有すた
め、電流に負性微分抵抗が生じ発振動作が可能となる。
この動作原理は基本的に電子の実空間遷移として既によ
く知られている（アプライド・フィジクス・レターズ
（Appl.Phys.Lett.35（1979）469）。しかしながら、正
孔注入によってチャネル電子の量を大きく増大させ、か
つ第１の半導体層12によって電子及び正孔の閉じ込み効
果を促進している本装置においては、従来に比べはるか
に容易に先に挙げた電子の実空間遷移を実現できる。実
際、従来構造においてはチャネル電子の数が少なく、閉
じ込め効果も小さいため、必ずしも明確な動作は観測さ
れていない。
本発振機能の実現には、第３の半導体層14中に遷移し
た電子がエネルギー的に低い制御電極領域17に到達する
のではなく、電界によって加速され電極18に到達するこ
とが必要である。従って、制御電極領域17の印加電圧を
極端に大きくすることは望ましくなく、正孔注入量との
かねあいで最適にすることが重要となる。
次に本発明による半導体装置の有す発光機能について
説明する。この場合の基本的構造断面図を第６図に示す
が、先の第１図に示したものと同様である。便宜上、材
料については、先に例として挙げたものを考える。ま
た、第２の半導体層13は、正孔と電子の再結合確率を高
めるために薄くしたものを用いることが望ましい。第６
図において、電極16及び18は例えば接地され、制御電極
領域17には充分大きい正の電圧が印加されている。この
時の制御電極領域17直下でのエネルギーバンド図を第７
図に示す。前述したように矢印72のように正孔（○印）
が注入されポテンシャル井戸となる第２の半導体層13中
に蓄積される。この時、電極16及び18の両電極から電子
が注入され、矢印71で模擬的に示したように、第２の半
導体層13中に蓄積された電子と正孔が再結合し発光す
る。図中には光束を（←hv）として示している。正孔及
び電子は連続的に注入されるため、空温における連続発
振レーザも実現できる。また、今の場合、正孔と電子が
空間的に僅かに離れた場所に蓄積されているため、第２
の半導体層13が有するバンドギャップより小さいエネル
ギーをもつ光を発することになる。即ち、長波長レーザ
の実現ができる。また、発光素子として用いる場合に
は、正孔注入効率の高い高温で動作させることによっ
て、更に大きい出力を実現できる。
以上では、第１の半導体層12として例えばAlGaAsのよ
うな単一の半導体を用いて説明したが、実効的に正孔及
び電子に対して障壁となる超格子構造、例えばAlGaAs/G
aAs超格子を用いることもできる。
以上説明したように、本発明による半導体装置は、従
来にはない本発明特有の原理、作用及び機能をもつこと
は明らかである。
（実施例１） 次に本発明の実施例１について説明する。本実施例に
おける半導体装置の模式的構造断面図を第４図に示す。
ここでは、第１図における第３の半導体層（AlGaAs）
14の単一層に代えて、第２の半導体層（GaAs）13の界面
から順次ｎ型Al0.3Ga0.7As層41,AlAs組成ｘがAl0.3Ga0.
7AsからGaAsへ遷移するｎ型AlxGa1-xAs層42,n型GaAs層4
3を用いている。したがってP+層15にはP+−GaAs層を用
いている。電極16および18はAi−Ge−Niを蒸着し、これ
らGaAs層AlGaAs層と合金化させて形成されたものであ
る。また制御電極17はAlである。ここで表面側でGaAsを
用いたのはオーム性電極16および18を形成しやすくする
ためおよび表面パッシベーションを容易にするためであ
り、また層41ないし43にｎ型を用いたのはやはりオーム
性電極を形成しやすくするためである。ただし層41ない
し43は充分薄く、電子チャネルは形成されていない。ま
た制御電極17およびオーム性電極16,18間にはP+−GaAs
層を残している。この層は表面電位により空乏化してお
り、ソーク電流は流れず、また表面保護の役割もしてい
る。
各半導体層の厚さ等は次のようである。12のノンドー
プAl0.4Ga0.6As層はキャリァ密度１×1014cm-3,厚さ１
μm,13のノンドープGaAs層はキャリア密度１×1014c
m-3,厚さ１μｍのＰ−GaAs層、41のｎ型Al0.3Ga0.7As層
は厚さ100Å,42のｎ型AlxGa1-xAs層は厚さ150Å,43のｎ
型GaAsの厚さ50Åで、41ないし43の層はSiが２×1018cm
-3ドーピングされている。またP+−GaAs層15はBeが３×
1019cm-3ドーピングされ、厚さは電極17下で100Å,17と
16及び17と18間で50Åである。
本実施例に従って制御電極17の長さ0.5μm,幅200μｍ
の半導体装置を試作したところ、FETモードでは相互コ
ンダクタンスが室温で1500ms/mm,60℃程度で3000ms/mm
と極めて大きくかつ飽和電圧、ソース抵抗及び電流飽和
領域でのいわゆるドレインコンダクタンスの極めて小さ
い良好な特性が得られた。またバイポーラモードでは、
低コレクタ電流で電流増幅率40,高コレクタで20であっ
た。
（実施例２） 次に本発明の実施例２について説明する。本実施例に
おける半導体装置の模式的構造断面図は第１図と同様で
ある。
本実施例においては、11に半絶縁性のGaAs基板を、12
に不純物密度が１×1014cm-3で、膜厚１μｍのAl0.3Ga
0.7Asを、13に不純物密度が１×1014cm-3で、膜厚300Å
のGaAsを、14に不純物密度が１×1018cm-3で膜厚400Å
のｎ型Al0.2Ga0.8Asを、15に不純物密度が３×1019cm-3
で膜厚200ÅのP+型のAl0.2Ga0.8Asを、電極16及び18にA
u−Ge−Niを、制御電極17にAlを用いる。電子の実空間
遷移による負性微分抵抗の発生を容易にするために、第
２の半導体層13のGaAsの膜厚は300Åと薄くし、また、
第３の半導体層14はAlAsの組成ｘを0.2と小さくし、13
と14のヘテロ界面のエネルギー障壁を小さくしている。
直下のエネルギーバンド図は第５図のようである。また
本例においては、制御電極17に充分大きな正の電圧を印
加することにより負性微分抵抗及び高周波発振素子が実
現可能となる。
（実施例３） 次に本発明の実施例３について説明する。本実施例に
おける半導体装置の模式的断面図は第６図と同様であ
る。
本実施例における材料の特性具体的数値は実施例２と
ほぼ同様であるが、本例においては、第３の半導体層14
に、不純物密度が１×1015cm-3で膜厚400Åのノンドー
プAl0.3Ga0.7Asを用いまた第２の半導体層13の膜厚は10
0Åと更に薄くする。本例において、制御電極17に充分
大きな正の電圧を印加した場合の電極17直下のエネルギ
ーバンド図は第７図のようである。また本例において
は、電極16及び18を接地し、充分大きな正の電圧を電極
17に印加することによりGaAsの室温におけるエネルギー
バンドギャップ約1.4eVより小さいエネルギー、即ち約
１μｍの長波長発光素子が実現可能である。
（発明の効果） 以上本発明による半導体装置は、高性能でかつ高集
積、量産性に優れた効果を有し、また個別マイクロ波素
子及び高速ICとしての性能を飛躍的に向上できるばかり
でなく、高周波発振素子更には長波長発光素子をも実現
できる効果を有す。
【図面の簡単な説明】
第１図は、本発明の半導体装置の基本的構造第２図と第
３図は、動作原理を示すエネルギーバンド図第４図は本
発明の実施例１の構造を示す模式的断面図、第５図は本
発明の実施例２のエネルギーバンド図、第６図及び第７
図は本発明の実施例３の構造を示す模式的断面図及びそ
のエネルギーバンド図、 11:半絶縁性基板、12:第１の半導体層、13:第２の半導
体層、14:第３の半導体層、15:第４の半導体層、16及び
18:オーミック性電極領域、17:制御電極領域、19:2次元
電子層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/68 29/80 29/812 Ｈ０１Ｌ 29/205

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】低不純物密度の第１の半導体層上に、少な
    くとも前記第１の半導体より電子親和力とエネルギーギ
    ャップの和が小さく、低不純物密度の第２の半導体層が
    形成され、前記第２の半導体層上に、前記第２の半導体
    より電子親和力が小さく、高純度の第３の半導体層が設
    けられ、前記第３の半導体層の少なくとも一部の領域の
    上方にｐ型の第４の半導体層と制御電極が設けられ、前
    記第２の半導体層と前記第３の半導体層との界面の第２
    の半導体層中に形成された電子に対してオーミック性を
    有す１対の電極領域が設けられ、前記制御電極及び前記
    第４の半導体層から、前記第３の半導体層を通して正孔
    を注入することによって、前記１対の電極領域間の導電
    度を変調することを特徴とする半導体装置。
  2. 【請求項２】低不純物密度の第１の半導体層上に、少な
    くとも前記第１の半導体より電子親和力とエネルギーギ
    ャップの和が小さく、低不純物密度の第２の半導体層が
    形成され、前記第２の半導体層上に、前記第２の半導体
    より電子親和力が小さく、ｎ型の第３の半導体層が設け
    られ、熱平衡状態ではソース電極とドレイン電極との間
    の前記第２の半導体層及び前記第３の半導体層はキャリ
    アが空乏化しており、更に前記第３の半導体層の少なく
    とも一部の領域の上方にｐ型の第４の半導体層と制御電
    極が設けられ、前記第２の半導体層と前記第３の半導体
    層との界面の第２の半導体層中に形成された電子に対し
    てオーミック性を有す１対の電極領域が設けられ、前記
    制御電極及び前記第４の半導体層から、前記第３の半導
    体層を通して正孔を注入することによって、前記１対の
    電極領域間の導電度を変調することを特徴とする半導体
    装置。
JP7394385A 1985-04-08 1985-04-08 半導体装置 Expired - Lifetime JPH088350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7394385A JPH088350B2 (ja) 1985-04-08 1985-04-08 半導体装置
US06/849,336 US4727403A (en) 1985-04-08 1986-04-08 Double heterojunction semiconductor device with injector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7394385A JPH088350B2 (ja) 1985-04-08 1985-04-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS61232669A JPS61232669A (ja) 1986-10-16
JPH088350B2 true JPH088350B2 (ja) 1996-01-29

Family

ID=13532692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7394385A Expired - Lifetime JPH088350B2 (ja) 1985-04-08 1985-04-08 半導体装置

Country Status (2)

Country Link
US (1) US4727403A (ja)
JP (1) JPH088350B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
JPH01132170A (ja) * 1987-11-18 1989-05-24 Toshiba Corp 電界効果トランジスタ
JP2716136B2 (ja) * 1988-01-14 1998-02-18 日本電気株式会社 半導体装置
US5164797A (en) * 1988-06-17 1992-11-17 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4987468A (en) * 1988-06-17 1991-01-22 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4962050A (en) * 1988-12-06 1990-10-09 Itt Corporation GaAs FET manufacturing process employing channel confining layers
US4989050A (en) * 1989-08-28 1991-01-29 Motorola, Inc. Self aligned, substrate emitting LED
US5055890A (en) * 1990-01-25 1991-10-08 The United States Of America As Represented By The United States Department Of Energy Nonvolatile semiconductor memory having three dimension charge confinement
US5180681A (en) * 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
US5084743A (en) * 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
US5055891A (en) * 1990-05-31 1991-10-08 Hewlett-Packard Company Heterostructure transistor using real-space electron transfer
US5309003A (en) * 1992-02-28 1994-05-03 At&T Bell Laboratories Article comprising a real space transfer semiconductor device, and method of making the article
US5463275A (en) * 1992-07-10 1995-10-31 Trw Inc. Heterojunction step doped barrier cathode emitter
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US6528829B1 (en) * 1999-03-25 2003-03-04 Trw Inc. Integrated circuit structure having a charge injection barrier
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7345326B2 (en) * 2002-05-24 2008-03-18 National Institute Of Advanced Industrial Science And Technology Electric signal transmission line
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
WO2004109767A2 (en) * 2003-06-02 2004-12-16 Yale University High performance polycrystalline transistors
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
DE102004005363A1 (de) * 2004-02-03 2005-09-08 Forschungszentrum Jülich GmbH Halbleiter-Struktur
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4854980B2 (ja) * 2005-03-30 2012-01-18 住友電工デバイス・イノベーション株式会社 スイッチ回路及び半導体装置の製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US9029750B1 (en) * 2011-08-02 2015-05-12 Northrop Grumman Systems Corporation CMOS and CCD sensor R/O with high gain and no kTC noise
WO2017138778A1 (ko) * 2016-02-12 2017-08-17 엘지이노텍(주) 반도체 소자
TWM528479U (zh) * 2016-05-17 2016-09-11 位速科技股份有限公司 無線射頻辨識裝置
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
FR2520157B1 (fr) * 1982-01-18 1985-09-13 Labo Electronique Physique Dispositif semi-conducteur du genre transistor a heterojonction(s)
JPS58147169A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 高電子移動度トランジスタの製造方法
US4538165A (en) * 1982-03-08 1985-08-27 International Business Machines Corporation FET With heterojunction induced channel
US4910562A (en) * 1982-04-26 1990-03-20 International Business Machines Corporation Field induced base transistor
JPS59111371A (ja) * 1982-12-16 1984-06-27 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US4590502A (en) * 1983-03-07 1986-05-20 University Of Illinois Camel gate field effect transistor device
JPS59184573A (ja) * 1983-04-05 1984-10-19 Nec Corp 電界効果トランジスタ
JPS59207667A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 半導体装置
JPS6035577A (ja) * 1983-08-08 1985-02-23 Agency Of Ind Science & Technol 電界効果型トランジスタ
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4558337A (en) * 1984-05-30 1985-12-10 Texas Instruments Inc. Multiple high electron mobility transistor structures without inverted heterojunctions
JPS61176160A (ja) * 1985-01-31 1986-08-07 Hitachi Ltd 電界効果トランジスタ
JPS61210678A (ja) * 1985-03-15 1986-09-18 Sumitomo Electric Ind Ltd 化合物半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子通信学会，研究会，ＥＤ８５−７６，１９８５−９−２０．ＰＰ．４７−５２

Also Published As

Publication number Publication date
JPS61232669A (ja) 1986-10-16
US4727403A (en) 1988-02-23

Similar Documents

Publication Publication Date Title
JPH088350B2 (ja) 半導体装置
KR900004466B1 (ko) 반도체 장치
JP3194941B2 (ja) 半導体装置
JP2500063B2 (ja) 電界効果トランジスタ
JP2604349B2 (ja) 半導体装置
US4801993A (en) Monolithic semiconductor structure of a heterojunction bipolar transistor and a laser
JPH02231777A (ja) 共鳴トンネル光電素子
EP0292568B1 (en) Hetero-junction bipolar transistor
US5164797A (en) Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4959696A (en) Three terminal tunneling device and method
JPH06236898A (ja) 電界効果トランジスタ
KR100542720B1 (ko) GaN계 접합 구조
JP2001345328A (ja) 半導体装置、及び、半導体集積回路
EP0200933B1 (en) Heterojunction transistor having bipolar characteristics
US4786957A (en) Negative differential resistance element
EP0322773B1 (en) Semiconductor device with semimetal
EP0136108B1 (en) Heterojunction semiconductor device
JP2891244B2 (ja) 電界効果トランジスタ
US5021863A (en) Semiconductor quantum effect device having negative differential resistance characteristics
JPH0654786B2 (ja) ヘテロ接合半導体デバイス
JPS59184573A (ja) 電界効果トランジスタ
JP3119207B2 (ja) 共鳴トンネルトランジスタおよびその製造方法
US4994882A (en) Semiconductor device and method
JPH07263708A (ja) トンネルトランジスタ
JPH0620142B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term