[go: up one dir, main page]

CN1983581A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1983581A
CN1983581A CNA2006101464738A CN200610146473A CN1983581A CN 1983581 A CN1983581 A CN 1983581A CN A2006101464738 A CNA2006101464738 A CN A2006101464738A CN 200610146473 A CN200610146473 A CN 200610146473A CN 1983581 A CN1983581 A CN 1983581A
Authority
CN
China
Prior art keywords
land
lands
semiconductor device
size
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101464738A
Other languages
English (en)
Inventor
桑原公仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1983581A publication Critical patent/CN1983581A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭示一种半导体器件(20)，在布线基板(3)的正反面的某一面上安装半导体元件(2)，在布线基板的另一面上设置多个外部连接用的连接盘(9)(23)，各连接盘由在布线基板上形成的连接盘端子(10)(24)、以及在连接盘端子上形成的焊球(11)(25)构成，在前述半导体器件(20)中，使位于半导体元件(2)的外端拐角部分(B)的正下方位置的第1连接盘(23)的尺寸，大于其它连接盘(9)的尺寸。

Description

半导体器件
技术领域
本发明涉及容易使信息通信设备及办公用电子设备等增强功能、以及实现小型化的半导体器件，涉及在基板背面具有多个焊球的结构(例如球栅阵列(BGA)或芯片尺寸封装(CSP)等)的半导体器件。
背景技术
以往，半导体器件形成利用半导体封装来保护半导体元件的结构。若要叙述半导体器件的主要制造工序，则首先在半导体元件的表面以微细的间距形成电极端(焊盘(Pad))。接着，将半导体元件安装在引线框或多层布线的内置(Interposer)布线基板上。然后，将半导体元件的电极端与引线框或内置布线基板上的电极连接盘(Land)部分进行电连接。作为这种电连接用的方法，可采用使用金细线的被称为引线键合法的方法；以及在电极焊盘上形成金凸点、将该金凸点与电极连接盘部分直接接合的被称为倒装芯片法的方法。
另外，关于芯片的固定法，有下述的两种方法。在引线键合法时，芯片与引线框利用粘接糊料或粘接带连接。另外，在倒装芯片法时，芯片与内置布线基板利用底层填料封接固定。最后，将芯片与引线框或内置布线基板等，利用热固化性环氧封接树脂覆盖并固化。通过这样，保护采用引线键合法时的金线部分、芯片部分、连接部分等，构成半导体封装。
这样制成的半导体器件与其它电子元器件一起，构成电气产品的电子电路基板。即，利用焊接将半导体器件等与印制线路板电连接，形成电子电路基板。因此，在半导体器件上准备有许多焊接用的连接端。
在最初的半导体封装中，在周围四边配置了外部电极，但是，近年来，随着半导体产品的多电极化，要求更高密度的安装。其结果，开发了一种半导体器件，它像围棋盘面那样，在布线基板(内置布线基板)的一面安装半导体元件，在其背面侧排列多个圆形电极(称为连接盘)。这是被称为盘栅阵列(LGA)型的半导体封装。再有一种是，在这些电极连接盘处形成焊球，将这些焊球作为与印制线路板连接用的连接盘。将这样的封装类型称为球栅阵列(BGA)。图22所示为以这样的区域阵列状的电极配置为特征的以往的半导体器件。
图22(a)所示为半导体器件1的正面剖面结构，图22(b)所示为(a)中的X-X箭头视图。片状半导体元件2通过连接树脂4，与内置布线基板3的表面侧粘接。半导体元件2上形成的电子电路的表面与内置布线基板3，利用金线等键合引线5连接。半导体元件2及键合引线5利用封接树脂6封接。模铸封接树脂将环氧树脂等作为材料，具有保护半导体元件2免受外部影响的功能。
另外，在内置基板3的背面侧，纵横排列形成为了与印制线路板(电子设备的电路基板)焊接而使用的多个外部连接用的连接盘9。这些连接盘9由形成在内置基板3的背面侧的圆形连接盘端子10、以及形成在连接盘端子10的表面的球状焊球11构成。另外，各连接盘端子10及各焊球11分别统一为均匀的尺寸。另外，各焊球11是为了将半导体器件1与印制线路板进行焊接连接的二次安装而使用的。
下面，说明半导体器件1的制造方法的概况。
首先，在内置布线基板3上涂布或粘贴连接树脂4。然后，将半导体元件2放置在内置布线基板3上，使树脂固化，安装结束。在这之后，利用引线键合法，利用键合引线5将半导体元件2上形成的电子电路表面的焊盘与内置布线基板3的表面的焊盘连接。另外，也有的再重叠安装多个半导体元件。最后，利用连续自动模铸法等，将半导体元件2在内置布线基板3上封接成型。
但是，在上述那样近年增加的球栅阵列型(BGA型)半导体器件1的结构中，内置布线基板3是通过外部连接用的连接盘9与印制线路板进行焊接的，但是存在的问题是，由于内置布线基板3与印制线路板的热膨胀之差会产生应力，由于该应力会损坏连接盘端子10与焊球11的焊接部。
由于前述那样的热膨胀之差而产生的变形ε可用下述式1近似描述。
ε∝(α1-α2)×ΔT×L    …式1
式中，α1是内置布线基板3的热膨胀系数，α2是印制线路板的热膨胀系数，ΔT是试验或使用时的温度变化，L是半导体器件1(内置布线基板3或半导体元件2)的大小。
在半导体器件1中，模铸封接树脂6及内置布线基板3与印制线路板相比，有热膨胀系数之差，在焊接部产生应力(＝杨氏模量×变形量)。通常，关于热膨胀系数，印制线路板约为16～25ppm，而与此不同的是，模铸封接树脂6约为10～40ppm，内置布线基板3约为11～18ppm。这样，在印制线路板与半导体器件1之间有热膨胀系数之差(α1-α2)时，虽因材料而异，但在焊接部产生前述式1所示的变形ε。该变形ε的值在半导体器件1的大小L为最大的部位、即内置布线基板3的最外拐角部分A的附近为最大。因此，在内置布线基板3的最外拐角部分A的附近引起焊接部的损坏。
图23的曲线G1(虚线)表示相距半导体器件1的中心的距离与焊接部的应力的关系，采用陶瓷作为内置布线基板3的材料。据此，在半导体器件1的拐角部分、即内置布线基板3的最外拐角部分A中，作用于焊接部的应力为最大，因此位于内置布线基板3的最外拐角部分A的连接盘端子10与焊球11的焊接部首先最开始损坏。
作为解决上述问题的措施，如图24所示提出一种结构，该结构加大位于内置布线基板3的最外拐角部分A的连接盘9a(即连接盘端子10a及焊球11a)的尺寸。例如，前述最外拐角部分A的连接盘9a是将图22(b)所示的四个数量(＝2×2列数量)连接盘9合成一个圆形的连接盘。
通过这样，如图23的曲线G2(实线)所示，在半导体器件1的拐角部分、即内置布线基板3的最外拐角部分A中，作用于焊接部的应力减少。从而，能够防止最外拐角部分A的焊接部产生损坏。
在特开平11-26637号公报中，揭示了加大位于基板最外拐角部分的球连接盘及焊球的尺寸的结构。
另外，在特开2000-100851号公报中，揭示了在半导体芯片上形成多个带凸点的连接盘端子、使外周侧的连接盘端子的尺寸，大于内周侧的连接盘端子的尺寸的结构。
另外，在特开平11-317468号公报中，揭示了加大位于布线板的最外拐角部分的连接盘端子的尺寸及低熔点凸点的尺寸的结构。但是，这不是因热疲劳，而是以利用熔融金属的表面张力的自对准功能为目的而设计的，利用自对准功能，能够使多个凸点与规定的位置对准。因此，没有考虑到由于热膨胀而产生的拐角部分的应力集中，另外由于使用低熔点焊锡，因此在热疲劳这一点上很差。
再有，在特开平11-154718号公报中，揭示了加大封装基板的位于最外拐角部分的端子的尺寸及焊锡糊料的尺寸的结构。
一般，半导体元件2(芯片)是在硅晶体基板上形成薄膜电路而制成。硅的热膨胀系数非常小，约为3ppm左右，因而半导体器件1的半导体元件2与印制线路板的热膨胀系数之差很大。
以往，由于安装半导体元件2的内置布线基板3的厚度较厚，因此在将半导体器件1与印制线路板连接的状态下，硬的半导体元件2对于连接盘端子10及焊球11的焊接部的影响较少。其结果，半导体元件2的附近的连接盘端子10与焊球11的焊接部的损坏较少。
但是，最近从成本方面考虑，与陶瓷制基板相比，内置布线基板3逐渐多采用树脂制材料的基板。另外，而且为了使电子设备更进一步薄而轻，因此使内置布线基板3的厚度减薄，其结果，在将半导体器件1与印制线路板连接的状态下，连接盘端子10与焊球11的焊接部受到半导体元件2的影响而损坏，逐渐发生了上述的问题。
图25(a)所示为半导体元件2的尺寸小于内置布线基板3的尺寸的半导体器件1的正面剖视图，图25(b)所示为(a)中的X-X箭头视图，位于半导体元件2的端部正下方的连接盘9与位于内置布线基板3的端部的连接盘9处于不同的部位。
图26的曲线表示图25所示的半导体器件1中、使用陶瓷制的内置布线基板3时的相距半导体器件1的中心的距离与焊接部的应力的关系。据此，在半导体元件2的外端拐角部分B，焊接部的应力没有大的变化。但是，由于端面的应力特殊性，因此在内置布线基板3的最外拐角部分A，焊接部的应力升高。
与此不同的是，图27的曲线是将内置布线基板3从硬度高的陶瓷制变为柔软的树脂制的情况。据此，位于半导体元件2的外端拐角部分B的正下方的焊接部的应力显著升高。这一现象在将陶瓷制的内置布线基板3的厚度减薄时，也同样发生。
另外，图26及图27的各曲线G1(虚线)表示使各自的内置布线基板3的最外拐角部分A的连接盘9a与其它的连接盘9为相同尺寸的情况。曲线G2(实线)表示使各自的前述最外拐角部分A的连接盘9a比其它的连接盘9的尺寸要大的情况。
如图27的曲线所示，在采用树脂制的内置布线基板3时存在的问题是，位于半导体元件2的外端拐角部分B的正下方的焊接部的应力升高，位于半导体元件2的外端拐角部分B的正下方的连接盘端子10与焊球11的焊接部将损坏。
本发明的目的在于提供一种半导体器件，该半导体器件在通过焊球将连接盘端子与电子设备的电路基板(印制线路板)连接的状态下，能够防止因热膨胀之差而产生的应力使位于半导体元件的外端拐角部分的正下方的连接盘端子与焊球的焊接部损坏的情况。
发明内容
本第1发明的半导体器件，
在布线基板的正反面的某一面上安装半导体元件，
在布线基板的另一面上设置多个外部连接用的连接盘，
前述各连接盘由在布线基板上形成的连接盘端子、以及在连接盘端子上形成的球状的焊球构成，
在前述半导体器件中，
使位于前述半导体元件的外端拐角部分的正下方位置的第1连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，第1连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)，大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述第1连接盘的焊接部的应力减少。通过这样，能够防止半导体元件的外端拐角部分的正下方的第1连接盘的焊接部损坏，能够延长寿命。
本第2发明，是前述第1发明所述的半导体器件，其中，
使位于第1连接盘相邻位置的第2连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，通过使第1连接盘的尺寸，大于其它连接盘的尺寸，会产生新的担心，即第1连接盘的尺寸与位于其相邻位置的连接盘的尺寸不均衡，应力集中在位于第1连接盘相邻位置的连接盘，相邻的连接盘的焊接部将损坏。与此不同的是，如前述本第2发明那样，通过使位于第1连接盘相邻位置的第2连接盘的尺寸，大于其它连接盘的尺寸，从而第2连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，即使应力集中在位于第1连接盘相邻位置的第2连接盘，也能够防止第2连接盘的焊接部损坏。
本第3发明，是前述第1发明所述的半导体器件，其中，
将第1连接盘与位于其两边相邻位置的第2连接盘呈一体状接合，形成尺寸，大于其它连接盘的尺寸的大型连接盘。
根据这样的结构，通过将第1连接盘与第2连接盘呈一体状接合，形成大型连接盘，从而前述大型连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述大型连接盘的焊接部的应力减少。
另外，在大型连接盘的连接盘端子与焊球的焊接部中，在因热疲劳而使龟裂延伸时，能够确保较长的路径距离。因此，达到损坏之前的断裂疲劳循环数提高，达到损坏之前的时间延长。通过这样，能够防止半导体元件的外端拐角部分的正下方的大型连接盘的焊接部损坏，能够延长寿命。
本第4发明，是前述第1发明所述的半导体器件，其中，
位于沿半导体元件的外端边缘线的正下方位置的除第1连接盘以外的第2连接盘也大于其它连接盘的尺寸。
根据这样的结构，第2连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述第2连接盘的焊接部的应力减少。通过这样，能够防止半导体元件的外端拐角部分的正下方的第1连接盘的焊接部损坏，同时还能够防止沿半导体元件的外端边缘线的正下方的第2连接盘的焊接部损坏，能够延长寿命。
本第5发明，是前述第1发明所述的半导体器件，其中，
布线基板大于半导体元件，
使位于布线基板的最外拐角部分位置的第3连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，第3连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)，大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述第3连接盘的焊接部的应力减少。通过这样，能够防止布线基板的最外拐角部分的第3连接盘的焊接部损坏。
本第6发明，是前述第5发明所述的半导体器件，其中，
使位于第3连接盘相邻位置的第4连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，通过使第3连接盘的尺寸，大于其它连接盘的尺寸，会产生新的担心，即第3连接盘的尺寸与位于其相邻位置的连接盘的尺寸不均衡，应力集中在位于第3连接盘相邻位置的连接盘，相邻的连接盘的焊接部将损坏。与此不同的是，如前述本第6发明那样，通过使位于第3连接盘相邻位置的第4连接盘的尺寸，大于其它连接盘的尺寸，从而第4连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，即使应力集中在位于第3连接盘相邻位置的第4连接盘，也能够防止第4连接盘的焊接部损坏。
本第7发明，是前述第1发明所述的半导体器件，其中，
布线基板是将有机树脂作为材料的有机基板。
本第8发明，是前述第1发明所述的半导体器件，其中，
布线基板的厚度是0.6mm以下。
本第9发明，是前述第1发明所述的半导体器件，其中，
第1连接盘与半导体元件电绝缘。
根据这样的结构，即使万一过大的应力作用于第1连接盘，第1连接盘损坏，对电路动作也不会造成故障。
本第10发明的半导体器件，
前述半导体器件在布线基板的正反面的某一面上安装半导体元件，
在布线基板的另一面上设置多个外部连接用的连接盘，
前述各连接盘由在布线基板上形成的连接盘端子、以及在连接盘端子上形成的球状的焊球构成，
在前述半导体器件中，
使位于沿前述半导体元件的外端边缘线的正下方位置的多个第1连接盘相邻彼此之间呈一体状接合，形成尺寸，大于其它连接盘尺寸的大型连接盘。
根据这样的结构，通过将第1连接盘相邻彼此之间呈一体状接合，形成大型连接盘，从而前述大型连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述大型连接盘的焊接部的应力减少。通过这样，能够防止布线基板的外端拐角部分的正下方的大型连接盘的焊接部损坏。
本第11发明，是前述第10发明所述的半导体器件，其中，
布线基板大于半导体元件，
使位于布线基板的最外拐角部分位置的第3连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，第3连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述第3连接盘的焊接部的应力减少。通过这样，能够防止布线基板的最外拐角部分的第3连接盘的焊接部损坏。
本第12发明，是前述第11发明所述的半导体器件，其中，
使位于第3连接盘相邻位置的第4连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，通过使第3连接盘的尺寸，大于其它连接盘的尺寸，会产生新的担心，即第3连接盘的尺寸与位于其相邻位置的连接盘的尺寸不均衡，应力集中在位于第3连接盘相邻位置的连接盘，相邻的连接盘的焊接部将损坏。与此不同的是，如前述本第12发明那样，通过使位于第3连接盘相邻位置的第4连接盘的尺寸，大于其它连接盘的尺寸，从而第4连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，即使应力集中在位于第3连接盘相邻位置的第4连接盘，也能够防止第4连接盘的焊接部损坏。
本第13发明，是前述第10发明所述的半导体器件，其中，
布线基板的厚度是0.6mm以下。
本第14发明，是前述第10发明所述的半导体器件，其中，
大型连接盘与半导体元件电绝缘。
根据这样的结构，即使万一过大的应力作用于大型连接盘，大型连接盘损坏，对电路动作也不会造成故障。
本第15发明的半导体器件，
前述半导体器件在布线基板的正反面的某一面上安装半导体元件，
在布线基板的另一面上设置多个外部连接用的连接盘，
前述各连接盘由在布线基板上形成的连接盘端子、以及在连接盘端子上形成的球状的焊球构成，
在前述半导体器件中，
使紧靠前述半导体元件的外端拐角部分、而且位于沿前述半导体元件的外端边缘线的正下方靠内侧或靠外侧位置的多个第1连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，前述第1连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述第1连接盘的焊接部的应力减少。通过这样，能够防止半导体元件的外端拐角部分的正下方的第1连接盘的焊接部损坏。
本第16发明，是前述第15发明所述的半导体器件，其中，
布线基板大于半导体元件，
使位于布线基板的最外拐角部分位置的第3连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，第3连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，由于半导体器件与电子设备的电路基板的热膨胀之差而作用于前述第3连接盘的焊接部的应力减少。通过这样，能够防止布线基板的最外拐角部分的第3连接盘的焊接部损坏。
本第17发明，是前述第16发明所述的半导体器件，其中，
使位于第3连接盘相邻位置的第4连接盘的尺寸，大于其它连接盘的尺寸。
根据这样的结构，通过使第3连接盘的尺寸，大于其它连接盘的尺寸，会产生新的担心，即第3连接盘的尺寸与位于其相邻位置的连接盘的尺寸不均衡，应力集中在位于第3连接盘相邻位置的连接盘，相邻的连接盘的焊接部将损坏。与此不同的是，如前述本第17发明那样，通过使位于第3连接盘相邻位置的第4连接盘的尺寸，大于其它连接盘的尺寸，从而第4连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)大于其它连接盘的连接盘端子与焊球的焊接部的截面积(接合面积)。因此，即使应力集中在位于第3连接盘相邻位置的第4连接盘，也能够防止第4连接盘的焊接部损坏。
本第18发明，是前述第15发明所述的半导体器件，其中，
布线基板的厚度是0.6mm以下。
本第19发明，是前述第15发明所述的半导体器件，其中，
第1连接盘与半导体元件电绝缘。
根据这样的结构，即使万一过大的应力作用于第1连接盘，第1连接盘损坏，对电路动作也不会造成故障。
附图说明
图1为本发明实施形态1的半导体器件图，(a)表示正面剖视图，(b)表示(a)中的X-X箭头视图。
图2为将实施形态1的半导体器件与印制线路板连接的连接图。
图3为表示实施形态1的半导体器件相距中心的距离与焊接部的应力的关系的曲线。
图4为本发明实施形态2的半导体器件图。
图5为本发明实施形态3的半导体器件图。
图6为本发明实施形态4的半导体器件图。
图7为本发明实施形态5的半导体器件图。
图8为本发明实施形态6的半导体器件图，(a)表示正面剖视图，(b)表示(a)中的X-X箭头视图。
图9为本发明实施形态7的半导体器件图。
图10为本发明实施形态8的半导体器件图。
图11为本发明实施形态9的半导体器件图。
图12为本发明实施形态10的半导体器件图。
图13为本发明实施形态11的半导体器件图。
图14为本发明实施形态12的半导体器件图。
图15为本发明实施形态13的半导体器件图。
图16为本发明实施形态14的半导体器件图。
图17为本发明实施形态15的半导体器件图。
图18为本发明实施形态16的半导体器件图。
图19为本发明实施形态17的半导体器件图，(a)表示正面剖视图，(b)表示(a)中的X-X箭头视图。
图20为本发明实施形态18的半导体器件图。
图21为本发明实施形态21的半导体器件图。
图22为使连接盘的尺寸均匀的以往的半导体器件图，(a)表示正面剖视图，(b)表示(a)中的X-X箭头视图。
图23为表示以往的半导体器件相距中心的距离与焊接部的应力的关系的曲线。
图24为加大内置布线基板的最外拐角部分的连接盘的尺寸的以往的半导体器件图
图25为半导体元件的尺寸小于内置布线基板的尺寸的以往的半导体器件图，(a)表示正面剖视图，(b)表示(a)中的X-X箭头视图。
图26为表示使用陶瓷制的内置布线基板的以往的半导体器件相距中心的距离与焊接部的应力的关系的曲线。
图27为表示使用树脂制的内置布线基板的以往的半导体器件相距中心的距离与焊接部的应力的关系的曲线。
具体实施方式
为了更详细说明本发明，下面根据附图进行说明。另外，对于与前述的以往的半导体器件相同结构的构件，附加同一标号，并省略其说明。
(实施形态1)
首先，说明本发明的实施形态1。图1(a)为半导体器件20的正面剖视图，图1(b)表示(a)中的X-X箭头视图，图2为将半导体器件20装在印制线路板21上的连接图。
在内置布线基板3的正反面的某一面上安装半导体元件2，内置布线基板3具有大于半导体元件2的尺寸。另外，在内置布线基板3的另一面上设置多个外部连接用的连接盘9、23。这些各连接盘9、23分别由在内置布线基板3上形成的连接盘端子10、24；与在连接盘端子10、24上形成的球状的焊球11、25构成。
其中，位于半导体元件2的四处外端拐角部分B的正下方位置形成的第1连接盘23的尺寸，大于其它连接盘9的尺寸。具体来说，形成的第1连接盘23的连接盘端子24的直径大于其它连接盘9的连接盘端子10的直径，再有，第1连接盘23的焊球25的直径及高度大于其它连接盘9的焊球11的直径及高度。
以下，说明上述结构的作用。
第1连接盘23的连接盘端子24与焊球25的焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。因此，由于半导体器件20与印制线路板21的热膨胀之差而作用于第1连接盘23的焊接部的应力减少。通过这样，能够防止半导体元件2的各外端拐角部分B的正下方的第1连接盘23的焊接部损坏，能够延长寿命。
另外，前述焊接部的截面积是平行于内置布线基板3的另一面的截面的面积，相当于接合面积。
另外，图3的曲线G1(实线)表示相距半导体器件20的中心的距离与焊接部的应力的关系，与以往(参照图27的曲线)相比，位于半导体元件2的外端拐角部分B的正下方位置的焊接部的应力减少。
在前述实施形态1中，虽然将第1连接盘23与半导体元件2电连接，但也可以电绝缘(即不将第1连接盘23与半导体元件2电连接)。通过这样，即使万一过大的应力作用于第1连接盘23，第1连接盘23损坏，也能够维持电路的功能。
(实施形态2)
下面，说明本发明的实施形态2。图4为从另一面(反面)来看半导体器件28的内置布线基板3的视图。
除了第1连接盘23的尺寸以外，再有位于第1连接盘23的两边相邻位置形成的第2连接盘29的尺寸分别大于其它的连接盘9的尺寸。具体来说，形成的第2连接盘29的连接盘端子30的直径，大于其它连接盘9的连接盘端子10的直径，再有，第2连接盘29的焊球31的直径及高度，大于其它连接盘9的焊球11的直径及高度。
据此，在前述的实施形态1中如图1所示，通过使第1连接盘23的尺寸，大于其它连接盘9的尺寸，会产生新的担心，即第1连接盘23的尺寸与位于其相邻位置的连接盘9的尺寸不均衡，应力集中在位于第1连接盘23相邻位置的连接盘9，相邻的连接盘9的焊接部将损坏。
与此不同的是，如图4所示，通过使位于第1连接盘23相邻位置的第2连接盘29的尺寸，大于其它连接盘9的尺寸，从而第2连接盘29的连接盘端子30与焊球31的焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。因此，即使应力集中在位于第1连接盘23相邻位置的第2连接盘29，也能够防止第2连接盘29的焊接部损坏。
在前述实施形态2中，将第1及第2连接盘23及29分别与半导体元件2电连接，但也可以电绝缘(即不将第1及第2连接盘23及29与半导体元件2电连接)。通过这样，即使万一过大的应力作用于第1连接盘23或第2连接盘29，第1连接盘23或第2连接盘29损坏，也能够维持电路的功能。另外，也可以仅将第1连接盘23及第2连接盘29的某一方电绝缘。
(实施形态3)
下面，说明本发明的实施形态3。图5为从另一面来看半导体器件34的内置布线基板3的视图。
将位于半导体元件2的四处外端拐角部分B的正下方位置的第1连接盘23(参照图4)与位于各第1连接盘23的两边相邻位置的第2连接盘29(参照图4)呈一体状接合，形成图5所示那样L形状(钥匙形状)的大型连接盘35。形成的这些大型连接盘35的尺寸，大于其它连接盘9的尺寸。具体来说，大型连接盘35的连接盘端子36形成为L形状，具有大于其它连接盘9的连接盘端子10的面积。另外，大型连接盘35的焊球37形成为L形状，具有大于其它连接盘9的焊球11的尺寸。
通过这样，大型连接盘35的连接盘端子36与焊球37的焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。因此，由于半导体器件34与印制线路板21的热膨胀之差而作用于大型连接盘35的焊接部的应力减少。
另外，在大型连接盘35的连接盘端子36与焊球37的焊接部中，在因从外周侧进行的热疲劳而使龟裂延伸时，能够确保较长的路径距离D。因此，达到损坏之前的断裂疲劳循环数提高，达到损坏之前的时间延长。通过这样，能够防止半导体元件2的各外端拐角部分B的正下方的大型连接盘35的焊接部损坏，能够延长寿命。
在前述实施形态3中，将大型连接盘35与半导体元件2电连接，但也可以电绝缘(即不将大型连接盘35与半导体元件2电连接)。通过这样，即使万一过大的应力作用于大型连接盘35，大型连接盘35损坏，也能够维持电路的功能。
(实施形态4)
下面，说明本发明的实施形态4。图6为从另一面来看半导体器件40的内置布线基板3的视图。
位于沿半导体元件2的四边外端边缘线C的正下方位置的除第1连接盘41以外的第2连接盘41a的尺寸也形成为大于其它连接盘9的尺寸。另外，第1连接盘41位于半导体元件2的外端拐角部分B的正下方位置，第2连接盘41a位于两个第1连接盘41之间。形成的第2连接盘41a的尺寸，大于其它连接盘9的尺寸，而且与第1连接盘41的尺寸的大小相同。
具体来说，形成的第2连接盘41a的连接盘端子42a的直径，大于其它连接盘9的连接盘端子10的直径，而且与第1连接盘41的连接盘端子42的直径相同。再有，形成的第2连接盘41a的焊球43a的直径及高度，大于其它连接盘9的焊球11的直径及高度，而且与第1连接盘41的焊球43的直径及高度相同。
据此，第1连接盘41的连接盘端子42与焊球43的各焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。另外，第2连接盘41a的连接盘端子42a与焊球43a的各焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。
因此，由于半导体器件40与印制线路板21的热膨胀之差而作用于第1连接盘41的焊接部的应力及作用于第2连接盘41a的焊接部的应力分别减少。通过这样，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘41的焊接部损坏，还进而能够防止沿前述线C的正下方的第2连接盘41a的焊接部损坏。所以，能够延长寿命。
在前述实施形态4中，将第1及第2连接盘41及41a与半导体元件2电连接，但也可以电绝缘(即不将第1及第2连接盘41及41a与半导体元件2电连接)。通过这样，即使万一过大的应力作用于第1及第2连接盘41及41a，第1及第2连接盘41及41a损坏，也能够维持电路的功能。另外，也可以仅将第1连接盘41及第2连接盘41a的某一方电绝缘。
(实施形态5)
下面，说明本发明的实施形态5。图7为从另一面来看半导体器件40的内置布线基板3的视图。
位于沿半导体元件2的四边外端边缘线C的正下方位置的除第1连接盘41以外的第2连接盘41a的尺寸也形成为大于其它连接盘9的尺寸。另外，第1连接盘41位于半导体元件2的外端拐角部分B的正下方位置，第2连接盘41a位于两个第1连接盘41之间。形成的第2连接盘41a的尺寸，大于其它连接盘9的尺寸，而且小于第1连接盘41的尺寸。
具体来说，形成的第2连接盘41a的连接盘端子42a的直径，大于其它连接盘9的连接盘端子10的直径，而且小于第1连接盘41的连接盘端子42的直径。再有，形成的第2连接盘41a的焊球43a的直径及高度，大于其它连接盘9的焊球11的直径及高度，而且小于第1连接盘41的焊球43的直径及高度。
据此，第1连接盘41的连接盘端子42与焊球43的各焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。另外，第2连接盘41a的连接盘端子42a与焊球43a的各焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。
因此，由于半导体器件40与印制线路板21的热膨胀之差而作用于第1连接盘41的焊接部的应力及作用于第2连接盘41a的焊接部的应力分别减少。通过这样，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘41的焊接部损坏，还进而能够防止沿前述线C的正下方的第2连接盘41a的焊接部损坏。所以，能够延长寿命。
在前述实施形态5中，将第1及第2连接盘41及41a与半导体元件2电连接，但也可以电绝缘(即不将第1及第2连接盘41及41a与半导体元件2电连接)。通过这样，即使万一过大的应力作用于第1及第2连接盘41及41a，第1及第2连接盘41及41a损坏，也能够维持电路的功能。另外，也可以仅将第1连接盘41及第2连接盘41a的某一方电绝缘。
(实施形态6)
下面，说明本发明的实施形态6。图8(a)为半导体器件46的正面剖视图，图8(b)表示(a)中的X-X箭头视图。
将位于半导体元件2的四边外端边缘线C中的相对的两边的线C的正下方位置的多个第1连接盘41相邻彼此之间呈一体状接合，形成图8(b)所示的椭圆形状的大型连接盘47。形成的这些大型连接盘47的尺寸，大于其它连接盘9的尺寸。具体来说，大型连接盘47的连接盘端子48形成为椭圆形状，具有大于其它连接盘9的连接盘端子10的面积。另外，大型连接盘47的焊球49形成为椭圆形状，具有大于其它连接盘9的焊球11的尺寸。
据此，由于大型连接盘47的连接盘端子48与焊球49的焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积，因此，由于半导体器件46与印制线路板21的热膨胀之差而作用于大型连接盘47的焊接部的应力减少。通过这样，能够防止半导体元件2的外端拐角部分B的正下方的大型连接盘47的焊接部损坏。
在前述实施形态6中，将大型连接盘47与半导体元件2电连接，但也可以电绝缘(即不将大型连接盘47与半导体元件2电连接)。通过这样，即使万一过大的应力作用于大型连接盘47，大型连接盘47损坏，也能够维持电路的功能。
在前述实施形态6中，是将两个连接盘呈一体状接合，形成一个大型连接盘47，但也可以将三个以上的连接盘呈一体状接合，形成一个大型连接盘47。
(实施形态7)
下面，说明本发明的实施形态7。图9为从另一面来看半导体器件52的内置布线基板3的视图。
在实施形态7的半导体器件52中，与前述的实施形态1(参照图1)相同的第1连接盘23位于沿半导体元件2的外端边缘线C的正下方靠内侧的位置。
通过这样，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘23的焊接部损坏。
(实施形态8～11)
下面，说明本发明的实施形态8～11。如图10～13所示，与前述的各实施形态2～5(图4～图7)相同的第1连接盘23及41、第2连接盘29及41a、和大型连接盘35分别位于沿半导体元件2的外端边缘线C的正下方靠内侧的位置。
通过这样，在图10所示的实施形态8的半导体器件28中，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘23的焊接部损坏。再有，即使应力集中于与第1连接盘23相邻的第2连接盘29，也能够防止第2连接盘29的焊接部损坏。
另外，在图11所示的实施形态9的半导体器件34中，能够防止半导体元件2的各外端拐角部分B的正下方的大型连接盘35的焊接部损坏。
另外，在图12所示的实施形态10的半导体器件40中，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘41的焊接部损坏。再有，还能够防止沿线C的正下方靠内侧的第2连接盘41a的焊接部损坏。
另外，在图13所示的实施形态11的半导体器件40中，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘41的焊接部损坏。再有，还能够防止沿前述线C的正下方靠内侧的第2连接盘41a的焊接部损坏。
(实施形态12)
下面，说明本发明的实施形态12。图14为从另一面来看半导体器件53的内置布线基板3的视图。
在实施形态12的半导体器件53中，与前述的实施形态1(参照图1)相同的第1连接盘23位于沿半导体元件2的外端边缘线C的正下方靠外侧的位置。
通过这样，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘23的焊接部损坏。
(实施形态13～16)
下面，说明本发明的实施形态13～16。如图15～18所示，与前述的各实施形态2～5(图4～图7)相同的第1连接盘23及41、第2连接盘29及41a、和大型连接盘35分别位于沿半导体元件2的外端边缘线C的正下方靠外侧的位置。
通过这样，在图15所示的实施形态13的半导体器件28中，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘23的焊接部损坏。再有，即使应力集中于与第1连接盘23相邻的第2连接盘29，也能够防止第2连接盘29的焊接部损坏。
另外，在图16所示的实施形态14的半导体器件34中，能够防止半导体元件2的各外端拐角部分B的正下方的大型连接盘35的焊接部损坏。
另外，在图17所示的实施形态15的半导体器件40中，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘41的焊接部损坏。再有，还能够防止沿线C的正下方靠外侧的第2连接盘41a的焊接部损坏。
另外，在图18所示的实施形态16的半导体器件40中，能够防止半导体元件2的外端拐角部分B的正下方的第1连接盘41的焊接部损坏。再有，还能够防止沿前述线C的正下方靠外侧的第2连接盘41a的焊接部损坏。
(实施形态17)
下面，说明本发明的实施形态17。图19(a)为半导体器件54的正面剖视图，图19(b)表示(a)中的X-X箭头视图。
在实施形态17的半导体器件54中，位于内置布线基板3的最外拐角部分A的位置的第3连接盘55的尺寸形成为大于其它连接盘9的尺寸。具体来说，形成的第3连接盘55的连接盘端子56的直径，大于其它连接盘9的连接盘端子10的直径，再有，第3连接盘55的焊球57的直径及高度，大于其它连接盘9的焊球11的直径及高度。
另外，关于其它的结构、作用及效果，与前述的实施形态1(参照图1)的相同。
据此，第3连接盘55的连接盘端子56与焊球57的焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积，因此，由于半导体器件54与印制线路板21的热膨胀之差而作用于第3连接盘55的焊接部的应力减少。通过这样，能够防止内置布线基板3的最外拐角部分A的第3连接盘55的焊接部损坏。
图3的曲线G2(虚线)表示相距半导体器件54的中心的距离与焊接部的应力的关系，与实施形态1中相应的曲线G1(实线)相比，位于内置布线基板3的最外拐角部分A的位置的焊接部的应力减少。
另外，在实施形态17中，在前述的实施形态1(参照图1)的内置布线基板3的最外拐角部分A的位置，形成尺寸大的第3连接盘55，但同样，也可以在前述的实施形态2～16的内置布线基板3的最外拐角部分A的位置，形成尺寸大的第3连接盘55。通过这样，对于前述的实施形态2～16，也与前述实施形态17相同，能够防止内置布线基板3的最外拐角部分A的第3连接盘55的焊接部损坏。
(实施形态18)
下面，说明本发明的实施形态18。图20为从另一面来看半导体器件59的内置布线基板3的视图。
在实施形态18的半导体器件59中，位于第3连接盘55相邻位置的第4连接盘60的尺寸形成为大于其它连接盘9的尺寸。具体来说，形成的第4连接盘60的连接盘端子61的直径，大于其它连接盘9的连接盘端子10的直径，再有，第4连接盘60的焊球62的直径及高度，大于其它连接盘9的焊球11的直径及高度。
另外，关于其它的结构、作用及效果，与前述的实施形态17(参照图19)的相同。
据此，在前述的实施形态17中，通过使第3连接盘55的尺寸，大于其它连接盘9的尺寸，会产生新的担心，即第3连接盘55的尺寸与位于其相邻位置的其它连接盘9的尺寸不均衡，因此应力集中在位于第3连接盘55相邻位置的其它连接盘9，相邻的其它连接盘9的焊接部将损坏。
与此不同的是，在本实施形态18中，如图20所示，通过使位于第3连接盘55两边相邻位置的第4连接盘60的尺寸，大于其它连接盘9的尺寸，从而第4连接盘60的连接盘端子61与焊球62的焊接部的截面积，大于其它连接盘9的连接盘端子10与焊球11的焊接部的截面积。因此，即使应力集中在位于第3连接盘55相邻位置的第4连接盘60，也能够防止第4连接盘60的焊接部损坏。
另外，在实施形态18中，在前述的实施形态1(参照图1)的内置布线基板3的最外拐角部分A的位置，形成尺寸大的第3连接盘55，并与其两边相邻形成尺寸大的第4连接盘60，但同样，也可以在前述的各实施形态2～16的内置布线基板3的最外拐角部分A的位置，形成第3连接盘55，并与其两边相邻形成第4连接盘60。通过这样，对于前述的实施形态2～16，也与前述实施形态18相同，即使应力集中在位于第3连接盘55相邻位置的第4连接盘60，也能够防止第4连接盘60的焊接部损坏。
(实施形态19)
下面，说明本发明的实施形态19。内置布线基板3是将有机树脂作为材料的有机基板，具体来说，是使用将玻璃布浸渍环氧树脂的材料、玻璃无纺布、或芳香族聚酰胺纤维等。
据此，由于上述那样的有机基板是柔性基材，因此在以往非常担心特别是在半导体元件2的各外端拐角部分B的正下方的焊接部损坏。但是，通过具有前述各实施形态1～18的结构，即使使用有机基板的内置布线基板3，也能够完全防止半导体元件2的各外端拐角部分B的正下方的焊接部损坏。
(实施形态20)
在本发明的实施形态20中，内置布线基板3的厚度为0.6mm以下。
据此，由于内置布线基板3的厚度为0.6mm以下，若越薄，则刚性高而且热膨胀系数小的半导体元件2的影响表现得越强，因此在以往非常担心特别是在半导体元件2的各外端拐角部分B的正下方的焊接部损坏。但是，通过具有前述各实施形态1～18的结构，即使使用厚度为0.6mm以下的内置布线基板3，也能够完全防止半导体元件2的各外端拐角部分B的正下方的焊接部损坏。
(实施形态21)
下面，说明本发明的实施形态21。在前述各实施形态1～20中，利用引线键合法将半导体元件2与内置布线基板3进行电连接。与此不同的是，在本实施形态21中，如图21所示，利用倒装芯片法将半导体元件2与内置布线基板3进行电连接。
即，在半导体元件2的多个电极端焊盘分别形成金凸点65，各金凸点65与内置布线基板3的电极连接盘66接合。另外，在半导体元件2与内置布线基板3之间充填底层填料树脂67，通过这样，半导体元件2固定在内置布线基板3的一个面上。
另外，如前所述，利用倒装芯片法将半导体元件2与内置布线基板3进行电连接的结构，可适用于前述的各实施形态1～20，通过这样，能够得到与前述的各实施形态1～20同样的作用及效果。
工业上的实用性
如上所述，本发明适合于用作为提供半导体器件的手段，该手段将半导体元件进行封装，实现窄间距及高密度布线电路，同时确保所希望的焊接部的可靠性。

Claims (18)

1.一种半导体器件(20)，其特征在于，
在布线基板(3)的正反面的某一面上安装半导体元件(2)，
在布线基板(3)的另一面上设置多个外部连接用的连接盘(9)(23)，
所述各连接盘(9)(23)由在布线基板(3)上形成的连接盘端子(10)(24)、以及在连接盘端子(10)(24)上形成的球状的焊球(11)(25)构成，并且
使位于所述半导体元件(2)的外端角部(B)的正下方位置的第1连接盘(23)的尺寸，大于其它连接盘(9)的尺寸。
2.如权利要求1所述的半导体器件(28)，其特征在于，
使位于第1连接盘(23)相邻位置的第2连接盘(29)的尺寸，大于其它连接盘(9)的尺寸。
3.如权利要求1所述的半导体器件(34)，其特征在于，
将第1连接盘与位于其两边相邻位置的第2连接盘呈一体状接合，形成尺寸大于其它连接盘(9)的尺寸的大型连接盘(35)。
4.如权利要求1所述的半导体器件(40)，其特征在于，
位于沿半导体元件(2)的外端边缘线(C)的正下方位置的除第1连接盘(41)以外的第2连接盘(41a)也大于其它连接盘(9)的尺寸。
5.如权利要求1所述的半导体器件(54)，其特征在于，
布线基板(3)大于半导体元件(2)，
使位于布线基板(3)的最外拐角部分(A)位置的第3连接盘(55)的尺寸，大于其它连接盘(9)的尺寸。
6.如权利要求5所述的半导体器件(59)，其特征在于，
使位于第3连接盘(55)相邻位置的第4连接盘(60)的尺寸，大于其它连接盘(9)的尺寸。
7.如权利要求1所述的半导体器件，其特征在于，
布线基板(3)是将有机树脂作为材料的有机基板。
8.如权利要求1所述的半导体器件，其特征在于，
布线基板(3)的厚度是0.6mm以下。
9.如权利要求1所述的半导体器件，其特征在于，
第1连接盘(23)与半导体元件(2)电绝缘。
10.一种半导体器件(46)，其特征在于，
在布线基板(3)的正反面的某一面上安装半导体元件(2)，
在布线基板(3)的另一面上设置多个外部连接用的连接盘(9)(47)，
所述各连接盘(9)(47)由在布线基板(3)上形成的连接盘端子(10)(48)、以及在连接盘端子(10)(48)上形成的球状的焊球(11)(49)构成，并且
使位于沿所述半导体元件(2)的外端边缘线(C)的正下方位置的多个第1连接盘相邻彼此之间呈一体状接合，形成尺寸，大于其它连接盘(9)尺寸的大型连接盘(47)。
11.如权利要求10所述的半导体器件，其特征在于，
布线基板(3)大于半导体元件(2)，
使位于布线基板(3)的最外拐角部分(A)位置的第3连接盘(55)的尺寸，大于其它连接盘(9)的尺寸。
12.如权利要求11所述的半导体器件，其特征在于，
使位于第3连接盘(55)相邻位置的第4连接盘(60)的尺寸，大于其它连接盘(9)的尺寸。
13.如权利要求10所述的半导体器件，其特征在于，
布线基板(3)的厚度是0.6mm以下。
14.如权利要求10所述的半导体器件，其特征在于，
大型连接盘(47)与半导体元件(2)电绝缘。
15.一种半导体器件(52或53)，其特征在于，
在布线基板(3)的正反面的某一面上安装半导体元件(2)，
在布线基板(3)的另一面上设置多个外部连接用的连接盘(9)(23)，
所述各连接盘(9)(23)由在布线基板(3)上形成的连接盘端子(10)(24)、以及在连接盘端子(10)(24)上形成的球状的焊球(11)(25)构成，并且
使紧靠所述半导体元件(2)的外端角部(B)、而且位于沿所述半导体元件(2)的外端边缘线(C)的正下方靠内侧或靠外侧位置的多个第1连接盘(23)的尺寸，大于其它连接盘(9)的尺寸。
16.如权利要求15所述的半导体器件，其特征在于，
布线基板(3)大于半导体元件(2)，
使位于布线基板(3)的最外拐角部分(A)位置的第3连接盘(55)的尺寸，大于其它连接盘(9)的尺寸。
17.如权利要求16所述的半导体器件，其特征在于，
使位于第3连接盘(55)相邻位置的第4连接盘(60)的尺寸，大于其它连接盘(9)的尺寸。
18.如权利要求15所述的半导体器件，其特征在于，
布线基板(3)的厚度是0.6mm以下。
19.如权利要求15所述的半导体器件，其特征在于，
第1连接盘(23)与半导体元件(2)电绝缘。
CNA2006101464738A 2005-12-12 2006-11-10 半导体器件 Pending CN1983581A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005357076A JP2007165420A (ja) 2005-12-12 2005-12-12 半導体装置
JP2005357076 2005-12-12

Publications (1)

Publication Number Publication Date
CN1983581A true CN1983581A (zh) 2007-06-20

Family

ID=38138474

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101464738A Pending CN1983581A (zh) 2005-12-12 2006-11-10 半导体器件

Country Status (3)

Country Link
US (2) US20070132090A1 (zh)
JP (1) JP2007165420A (zh)
CN (1) CN1983581A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034779A (zh) * 2009-10-08 2011-04-27 台湾积体电路制造股份有限公司 具有坚固的拐角凸块的芯片设计
CN103311200A (zh) * 2012-03-06 2013-09-18 北京君正集成电路股份有限公司 芯片封装
CN103378049A (zh) * 2012-04-16 2013-10-30 台湾积体电路制造股份有限公司 用于ic封装的应力减小结构
CN103890933A (zh) * 2011-09-15 2014-06-25 弗利普芯片国际有限公司 用于嵌入式裸片封装的高精度自对准裸片
CN109427701A (zh) * 2017-08-28 2019-03-05 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110379792A (zh) * 2019-07-23 2019-10-25 中新国际联合研究院 用于温度循环的电子组件焊点
CN115621235A (zh) * 2021-07-14 2023-01-17 安华高科技股份有限公司 用于改进的机械、电及/或热性能的结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
JP2009200289A (ja) * 2008-02-22 2009-09-03 Elpida Memory Inc 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
JP5213034B2 (ja) * 2008-07-09 2013-06-19 Ｎｅｃインフロンティア株式会社 Ｂｇａパッケージ
US8422171B1 (en) 2012-02-24 2013-04-16 Western Digital Technologies, Inc. Disk drive head stack assembly having a laminar flexible printed circuit with a conductive bump extending to a second conductive layer
JP2013211508A (ja) * 2012-03-01 2013-10-10 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US20170170108A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Chip carrier having variably-sized pads
JP6826185B2 (ja) * 2017-02-22 2021-02-03 京セラ株式会社 配線基板、電子装置および電子モジュール
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
JP3104537B2 (ja) * 1994-08-30 2000-10-30 松下電器産業株式会社 電子部品
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
JPH11111771A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 配線基板の接続方法、キャリア基板および配線基板
JP2000243862A (ja) * 1999-02-17 2000-09-08 Sony Corp インターポーザ基板
JP3303828B2 (ja) * 1999-03-15 2002-07-22 日本電気株式会社 半導体装置の製造方法
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034779A (zh) * 2009-10-08 2011-04-27 台湾积体电路制造股份有限公司 具有坚固的拐角凸块的芯片设计
CN102034779B (zh) * 2009-10-08 2012-12-12 台湾积体电路制造股份有限公司 具有坚固的拐角凸块的芯片设计
CN103890933A (zh) * 2011-09-15 2014-06-25 弗利普芯片国际有限公司 用于嵌入式裸片封装的高精度自对准裸片
TWI469699B (zh) * 2011-09-15 2015-01-11 Flipchip Int Llc 用於嵌入式晶粒封裝的高精密度自我對準晶粒
CN103311200A (zh) * 2012-03-06 2013-09-18 北京君正集成电路股份有限公司 芯片封装
CN103311200B (zh) * 2012-03-06 2016-05-18 北京君正集成电路股份有限公司 芯片封装
CN103378049B (zh) * 2012-04-16 2016-04-06 台湾积体电路制造股份有限公司 用于ic封装的应力减小结构
CN103378049A (zh) * 2012-04-16 2013-10-30 台湾积体电路制造股份有限公司 用于ic封装的应力减小结构
CN109427701A (zh) * 2017-08-28 2019-03-05 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109427701B (zh) * 2017-08-28 2022-04-01 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN110379792A (zh) * 2019-07-23 2019-10-25 中新国际联合研究院 用于温度循环的电子组件焊点
CN110379792B (zh) * 2019-07-23 2021-07-20 中新国际联合研究院 用于温度循环的电子组件焊点
CN115621235A (zh) * 2021-07-14 2023-01-17 安华高科技股份有限公司 用于改进的机械、电及/或热性能的结构

Also Published As

Publication number Publication date
JP2007165420A (ja) 2007-06-28
US20070132090A1 (en) 2007-06-14
US20090267217A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
CN1983581A (zh) 半导体器件
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP5068990B2 (ja) 電子部品内蔵基板
KR100324708B1 (ko) 반도체장치
JP2007103737A (ja) 半導体装置
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP5115269B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100681263B1 (ko) 반도체 패키지
JP2007317754A (ja) 半導体装置
KR20050014441A (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는반도체 칩 패키지 및 그 적층 모듈
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP2008153699A (ja) 半導体装置及びその製造方法
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
JP4190527B2 (ja) 半導体装置
WO2021261013A1 (ja) 電子制御装置および電子制御装置の製造方法
KR100625186B1 (ko) 스택 패키지 및 그 제조방법
KR20070078953A (ko) 적층형 패키지
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール
KR20080044519A (ko) 적층 반도체 패키지 및 그 제조 방법
JP2020072143A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20070620

C20 Patent right or utility model deemed to be abandoned or is abandoned