[go: up one dir, main page]

JP2009200289A - 半導体装置、電子装置、半導体装置の製造方法および配線基板 - Google Patents

半導体装置、電子装置、半導体装置の製造方法および配線基板 Download PDF

Info

Publication number
JP2009200289A
JP2009200289A JP2008041171A JP2008041171A JP2009200289A JP 2009200289 A JP2009200289 A JP 2009200289A JP 2008041171 A JP2008041171 A JP 2008041171A JP 2008041171 A JP2008041171 A JP 2008041171A JP 2009200289 A JP2009200289 A JP 2009200289A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
contact member
corner
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008041171A
Other languages
English (en)
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008041171A priority Critical patent/JP2009200289A/ja
Publication of JP2009200289A publication Critical patent/JP2009200289A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 熱応力による局所的なコンタクト部材の破断を防止し、従来よりも信頼性の高い半導体装置を提供する。
【解決手段】 半導体装置３は、配線基板１と半導体チップ５を有し、配線基板１には、ハンダボール１１が設けられている。
ハンダボール１１は、互いの間隔が一定となるようにマトリクス状に配置されているが、半導体チップ５の角部の直下に配置されたハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄの周囲には複数のサポートボールが設けられる。
サポートボール間およびサポートボールとハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄ間の距離は、他のハンダボール間の距離よりも短い。
このような構造とすることにより、チップコーナー直下への応力集中をサポートボールにも負担させることができ、ハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄに応力が集中し、破断するのを防止できる。
【選択図】 図２

Description

本発明は、半導体素子を搭載する半導体装置、半導体装置を用いた電子装置、半導体装置を搭載した電子装置、半導体装置の製造方法、および半導体装置の配線基板に関する。
近年、電子機器の小型化、高性能化に伴い、電子機器に用いられる半導体素子の高集積化、小型化が進んでいる。
そのため、半導体素子を搭載する半導体装置の実装基板等との接続構造として、基材（基板）上にハンダボール等のコンタクト部材をマトリクス状（格子状）に配置するボールグリッドアレイ（ＢＧＡ）構造が用いられる場合がある。
一方、上記の構造では、半導体素子を封入する封止樹脂や半導体装置の配線基板と、半導体素子との熱膨張率の違い、あるいは半導体装置を実装基板と接続した場合における、半導体装置と実装基板の熱膨張率の違いにより、熱応力が生じ、応力が集中した領域におけるコンタクト部材が破断する場合がある。
そのため、上記した半導体装置においては、熱応力の集中によるコンタクト部材の破断を防ぐべく、熱応力が集中する特定のコンタクト部材の補強、もしくは特定のコンタクト部材に集中する熱応力を分散する必要がある。
応力が集中する特定のコンタクト部材の補強する構造としては、まず、基材の角部のコンタクト部材を他の部分のコンタクト部材よりも大型化する方法がある。
例えば、特許文献１の図１には、配線基板の４隅（コーナー部）に配置されるバンプ電極の大きさを、他の部分に配置されるバンプ電極よりも大径とした配線基板が開示されている。
また、特定のコンタクト部材に集中する熱応力を分散する構造としては、全てのコンタクト部材の全てをマトリクス状に配列するのではなく、基板の外周近傍のコンタクト部材の配列形状を曲線状にする方法もある。
例えば、特許文献２の図１には、モジュール基板２上のバンプの配置形状を曲線状した構造が開示されている。
さらに、コンタクト部材の配列形状を同心円状に配列する形状も提案されている。
例えば、特許文献３の図１には、基板面上に、半導体チップの外側に同心円状にハンダボールが配置されたボールグリッドアレイ型半導体装置が開示されている。
特開２００１−２１０７４９号公報 特開平０９−１６２５３１号公報 特開平１１−３０７５６４号公報
特許文献１〜３に記載された構造は、熱応力によるコンタクト部材の破断を防ぐ構造としては一定の効果があるものと考えられる。
しかしながら、上記構造は、いずれも基板の外周列のコンタクト部材に熱応力が集中するのを防ぐ構造であり、コーナーに位置するコンタクト部材と半導体チップのコーナーの下に位置するコンタクト部材が、一致しない半導体装置のように、外周列ではなく、チップの下に位置するコンタクト部材へ応力が集中するような構造の場合では、基板外周列の応力分散を狙っても対策として不十分である。
本発明は、このような問題に鑑みてなされたもので、その目的は、熱応力による局所的なコンタクト部材の破断を防止し、従来よりも信頼性の高い半導体装置を提供することにある。
前述した目的を達成するために、第１の発明は、基材と、前記基材の一方の面に設けられた複数のコンタクト部材と、前記基材の他の面に設けられ、前記コンタクト部材の少なくとも一部と電気的に接続された半導体チップと、を有しており、なおかつ前記コンタクト部材のうち、マトリックス配列のコーナーに位置するコンタクト部材と前記半導体チップのコーナーの下に位置するコンタクト部材が、一致しない半導体装置において、複数の前記コンタクト部材は、前記一方の面において、前記半導体チップのチップコーナー下とその隣接部の実装密度が、チップコーナー下とその隣接部以外の領域と異なる実装密度となるように配置されていることを特徴とする半導体装置である。
第２の発明は、第１の発明記載の半導体装置を有することを特徴とする電子装置である。
第３の発明は、基材と、前記基材の一方の面に設けられた複数のコンタクト部材と、前記基材の他の面に設けられ、前記コンタクト部材の少なくとも一部と電気的に接続された半導体チップと、を有おり、なおかつ前記コンタクト部材のうち、コーナーに位置するコンタクト部材と前記半導体チップのコーナーの下に位置するコンタクト部材が、一致しない半導体装置の製造方法において、複数の前記コンタクト部材を、前記基材上における前記半導体チップのチップコーナー下とその隣接部の実装密度が、チップコーナー下とその隣接部以外の領域と異なる実装密度となるように配置する工程を有することを特徴とする半導体装置の製造方法である。
第４の発明は、半導体チップが設けられる面を有する基材と、前記基材の他の面に設けられ、コンタクト部材が設けられる複数のランドと、を有する半導体装置の配線基板において、複数の前記ランドは、前記他の面において、前記半導体チップが設けられた際にチップコーナー下となる領域の実装密度が、他の領域と異なる実装密度となるように配置されていることを特徴とする半導体装置の配線基板である。
本発明によれば、熱応力による局所的なコンタクト部材の破断を防止し、従来よりも信頼性の高い半導体装置を提供することができる。
以下、図面に基づいて本発明に好適な実施例を詳細に説明する。
まず、図１および図２を参照して、本発明の第１の実施形態に係る配線基板１及び当該配線基板１を含む半導体装置３の概略構成を説明する。
図１および図２に示すように、半導体装置３は、平面形状が略四角形の板状の配線基板１と、半導体チップ５とを有している。図示された半導体チップ５は配線基板１の一方の面に搭載されている。
半導体チップ５は、シリコンやゲルマニウムなどの半導体チップの材料からなる基板の一面に、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等を備えている。
配線基板１の他の面には、半導体装置３を他の装置と接続するためのハンダボール１１がコンタクト部材として設けられている。
図１〜図３を参照して、配線基板１及び半導体装置３の構成をさらに詳細に説明する。
図１〜図３に示すように、配線基板１は、基材１３、半導体チップ５を搭載した基材１３の面側に設けられたソルダーレジスト２１ａ、他の面側に設けられたソルダーレジスト２１ｂ、他の面側に設けられたランド９、半導体チップ５が設けられた面側に設けられた接続パッド１５、基材１３の内部に設けられた配線２５を有している。
具体的に説明すると、配線基板１の基材１３はガラスエポキシ等で構成され、接続パッド１５は、基材１３の一方の面の外周の近傍に複数個設けられている。
半導体チップ５を搭載した面側に設けられたソルダーレジスト２１ａは、接続パッド１５の形成領域以外の領域に設けられている。
半導体チップ５は、絶縁性の材料からなる接着剤２３を介してソルダーレジスト２１ａ上に設けられている。
半導体チップ５の表面には接続パッド１５との接続用の電極パッド１９が複数設けられており、接続パッド１５と電極パッド１９はワイヤ１７によって電気的に接続されている。
なお、電極パッド１９を除く、半導体チップ５の表面には図示しないパッシベーション膜が形成され、回路形成面を保護している。
また、少なくとも半導体チップ５、接続パッド１５、電極パッド１９、ワイヤ１７を覆うように封止部７が設けられている。
封止部７はエポキシ樹脂等の絶縁性の熱硬化樹脂からなり、半導体チップ５や、電気的接続部位である接続パッド１５、電極パッド１９、ワイヤ１７を保護している。
一方、基材１３の他の面側に設けられたランド９は、図２に示されるように、所定の間隔でマトリクス状に複数個配置されている。また、各ランド９は、基材１３内に設けられた配線２５を介して接続パッド１５と電気的に接続されている。
即ち、各ランド９は、配線２５および接続パッド１５を介して半導体チップ５の電極パッド１９と電気的に接続されている。
さらに、コンタクト部材としてのハンダボール１１はランド９上に設けられている。
ハンダボール１１は、他の装置のランド等の接続部分と接続されることにより、他の装置と半導体チップ５とを電気的に接続する。
図２に示すように、ハンダボール１１は、互いの間隔が一定となるようにマトリクス状に配置されているが、半導体チップ５のチップコーナー５ａ、５ｂ、５ｃ、５ｄの直下に設けられるように配置されたハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄの周囲は、これらを囲むようにして複数のサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄが第１のサポート用コンタクト部材として設けられている。
ここで、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄ間およびサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄとハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄ間の距離は、他のハンダボール間の距離よりも短い。
そのため、ハンダボール１１の実装密度は、チップコーナー５ａ、５ｂ、５ｃ、５ｄの周囲の領域（サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄボールが設けられた領域）と、他の領域とで異なっており、図２ではチップコーナーの周囲の領域の実装密度の方が高くなっている。
このような配置とした理由について、高温低温時の半導体装置３の挙動を示した図４を参照して説明する。
半導体装置３においては、封止部７と、半導体チップ５と基材１３との熱膨張率の違い、あるいはハンダボール１１を実装基板と接続した場合における、ハンダボール１１と実装基板の熱膨張率の違いにより、熱応力が生じ、応力が集中した領域におけるハンダボール１１が破断する場合がある。
ここで、本発明者は、応力が集中して破断が起こりやすいハンダボール１１は、必ずしもＰＫＧ（基材１３）のコーナーに配置されたハンダボール１１ではなく、チップコーナー下に配置されたハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄの場合があることを確認した。
半導体装置３においては、低αである半導体チップ５は温度に対して膨張、収縮しづらく、逆に半導体チップ５に比べて高αである配線基板１や封止部７などは温度に対して膨張、収縮しやすい。
この、膨張、収縮しやすい配線基板１や封止部７と、膨張、収縮しづらい半導体チップ５の差により、例えば図３に示すＣ１、Ｃ２の向きに反る力が発生する。
つまり、配線基板１や封止部７と、半導体チップ５のα差（膨張差）により応力が発生するのだが、チップコーナー直下のハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄはその応力の影響を大きく受けやすい。
これは、半導体チップ５がある部分とない部分の境界にハンダボール１１がある為、半導体チップ５に対する配線基板１の膨張と収縮の基点となるためと考えられる。
そこで、本発明者は鋭意検討の結果、半導体装置３におけるハンダボール１１の実装密度をチップコーナーの周囲の領域（サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄが設けられた領域）と、他の領域とで異ならせることにより、チップコーナー直下への応力集中をハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄだけでなく、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄにも負担させ、応力を緩和する構造としたのである。
このような構造にすることにより、チップコーナー直下のハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄに応力が集中し、破断するのを防止できる。
そのため、半導体装置３が従来よりも長い寿命を得る事ができ、半導体装置３としての実装信頼性を向上させる事ができる。
またサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄの外方にも、さらにハンダボール１１が配置されているため、チップコーナエリアに加えられる応力をさらに緩和することができる。
なお、半導体装置３においては、ランド９の配置も、当然に、ハンダボール１１、ハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄ、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄの配置に対応した配置形状となっている。
即ち、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄおよびサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄとハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄが設けられるランド９間の距離についても、他のハンダボール１１が設けられるランド９間の距離よりも短い。
次に、図５〜図８を参照して、上記した配線基板１を含む半導体装置３の製造工程を説明する。
半導体装置３は、複数の配線基板１を含む配線母基板３５をまず製造し、次に配線母基板３５上に半導体チップ５等を配置することにより製造される。
まず、図５〜図８を参照して配線母基板３５の製造の手順について説明する。
最初に、配線母基板３５の構造について図５を参照して説明する。
図５に示すように、配線母基板３５は、矩形の製品形成領域３７を複数有している。
製品形成領域３７はマトリックス配置されており、製品形成領域３７の間には切り取り線としてのダイシングライン４１が形成されている。
配線基板１は、製品形成領域３７に後述する所定の処理（ランド９、ソルダーレジスト２１ｂの形成）を行うことにより、形成される。
また、製品形成領域３７の周囲には枠部３９が形成されており、配線母基板３５を移動する際は、図示しない搬送機器を枠部３９と接触させて搬送する。
このように、枠部３９を形成することにより、製品形成領域３７に触れることなく、配線母基板３５を移動させることができる。
また、枠部３９には位置決め孔４３が複数設けられており、移動の際の位置決めとして用いられる。
次に、配線母基板３５を形成する手順について図１、図３および図５、図６を参照して説明する。
まず、ガラスエポキシ等からなる基材１３を用意し、配線母基板３５（図５）と同様の平面形状になるように成形する。
次に、図６（ａ）に示すように、基材１３上に、ランド９や配線２５の形成用の銅層４５を貼り付ける。次に、レジスト膜であるフォトレジスト４７を銅層４５の表面に塗布し、フォトレジスト４７を塗布した後、図６（ｂ）に示すように、フォトレジスト４７をパターニングして、ランド９を形成する部分以外のフォトレジスト４７を除去して、銅層４５の除去部分を露出させる。さらに、銅層４５の露出部分をエッチングして、図６（ｃ）に示すように、所望のランドの平面形状と図示しない配線パターンを形成する。
この際、ランド９は等間隔になるようにマトリクス状に配置されるが、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄおよびハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄが設けられるランド９同士の間隔は、他のランド９同士の間隔よりも短くなるように形成される。
以上の工程により、基材１３上にランド９が形成される。
ランド９が形成されると、次に、図６（ｄ）に示すように、基材１３およびランド９の全面に、紫外線硬化型のソルダーレジスト２１ｂを塗布する。
ソルダーレジスト２１ｂの塗布が終了すると、ソルダーレジスト２１ｂを残したい部分のみ紫外線を照射して硬化させる。
紫外線を照射した後、基材１３およびランド９の全面を洗浄することにより、硬化されていない部分のソルダーレジスト２１ｂが除去され、図６（ｅ）または図６（ｆ）に示すような構造が形成される。
なお、配線基板１をＮＳＭＤ（Non Solder Mask defined）構造としたい場合は、図６（ｅ）に示すようにソルダーレジスト２１ｂとランド９が接触しないようにし、ＳＭＤ（Solder Mask defined）構造にしたい場合は、図６（ｆ）に示すように、ソルダーレジスト２１ｂとランド９が接触するようにする。
また、必要に応じて、基材１３の反対側の面に、図１に示すようなソルダーレジスト２１ａ、接続パッド１５を形成し、基材１３内に、接続パッド１５とランド９を接続する配線２５を設けて配線母基板３５が完成する。
なお、ランド９や接続パッド１５の表面には必要に応じてメッキ処理を行い、酸化防止やバリア等の効果を持たせる。
次に、図７および図８を参照して配線母基板３５上に半導体チップ５を配置して半導体装置３を製造する手順について説明する。
まず、図７（ａ）に示すように、配線母基板３５を、接続パッド１５が上になるように図示しないチップマウンター装置に載置する。
配線母基板３５の載置が完了すると、図７（ｂ）に示すように、図示しないチップマウンター装置を用いてソルダーレジスト２１ａ上に接着材を介して半導体チップ５を載置したのち、熱を加えて接着材を硬化してチップマウントを完了する。
半導体チップ５の載置が完了すると、図示しないワイヤーボンダー装置に載置する。
ワイヤーボンダー装置により、ワイヤ１７の一端を電極パッド１９（図１参照）に超音波熱圧着により接続し、その後、所定のループ形状を描きながら他端を接続パッド１５上に超音波熱圧着により接続する。
次に、半導体チップ５を載置した配線母基板３５を図示しないモールド装置に載置する。
配線母基板３５の載置が完了すると、図示しないモールド装置の上型と下型により配線母基板３５を型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアする。
すると、封止樹脂が熱硬化し、図７（ｃ）に示すように複数の製品形成領域３７（図６参照）を一括的に覆う封止部７が形成される。一括モールドを用いたことにより、効率よく封止部７を形成することができる。
次に、前記配線母基板３５を、ランド９が上になるようにして、図示しないボールマウント装置上に載置する。
配線母基板３５の載置が完了すると、図８（ａ）に示すように、例えば、ボールマウント装置のマウントツール５３にハンダボール１１を真空吸着し、フラックスを介してハンダボール１１をランド９上に搭載する。
その後、配線母基板３５をリフローすることで、ハンダボール１１がランド９と接続される。
このように、配線母基板３５のランド９上にハンダボール１１を搭載することで、外部端子（コンタクト部材）が形成される。
次に、配線母基板３５を、図示しない基板ダイシング装置に載置する。
具体的には、図８（ｂ）に示すように、封止部７をダイシングテープ５５に貼着固定する。
次に、貼着固定された配線母基板３５のダイシングライン４１（図５参照）を図示しないダイシングブレードにより、回転研削することで、配線母基板３５を個々の製品形成領域３７（図５参照）毎に切断・分離する。
最後に、分離された個々の製品形成領域３７をダイシングテープ５５からピックアップすることで、図１に示すような半導体装置３が得られる。
このように、第１の実施形態によれば、半導体装置３の配線基板１が、基材１３、ソルダーレジスト２１ｂ、ランド９、ハンダボール１１を有し、ハンダボール１１は、チップコーナーの直下に設けられるように配置されたハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄの周囲に、これらを囲むようにして複数のサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄが設けられ、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄ間およびサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄとハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄ間の距離は、他のハンダボール間の距離よりも短い。
そのため、チップコーナー直下への応力集中をハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄだけでなく、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄにも負担させて応力を緩和することができ、チップコーナー直下のハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄに応力が集中し、破断するのを防止できる。
即ち、半導体装置３が従来よりも長い寿命を得る事ができ、半導体装置３としての実装信頼性を向上させる事ができる。
次に、第２の実施形態に係る電子装置１０１について、図９を参照して説明する。
第２の実施形態に係る電子装置１０１は、第１の実施形態に係る半導体装置３をマザーボード６５上に実装したものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図９に示すように、電子装置１０１はマザーボード６５と半導体装置３を有している。
マザーボード６５はガラスエポキシ等で構成される基材７１を有し、基材７１の一方の面には複数のランド６９が所定の間隔で格子状に配置されている。
また、基材７１の一方の面には、ソルダーレジスト６７ａが設けられ、他の面にはソルダーレジスト６７ｂが設けられている。
マザーボード６５のランド６９は、コンタクト部材としてのハンダボール１１によって、半導体装置３の配線基板１のランド９と電気的に接続されている。
ランド６９の構造は、半導体装置３の配線基板１のソルダーレジスト２１ｂおよびランド９の構造と同様である。
即ち、ランド６９は、ハンダボール１１ａおよびサポートボール１１ｂと接続されるランド６９の間の間隔が、他のランド６９間の間隔よりも狭く形成される。
このように、半導体装置３だけでなく、接続対象であるマザーボード６５にも、配線基板１と同様の構造のランド６９を設けることにより、電子装置としての信頼性を向上させる事ができる。
このように、第２の実施形態によれば、電子装置１０１はマザーボード６５と半導体装置３を有している。
従って、電子装置としての信頼性を向上させる事ができる。
次に、第３の実施形態に係る半導体装置３ａについて、図１０を参照して説明する。
第３の実施形態に係る半導体装置３ａは、第１の実施形態において、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄを、円弧状（環状）に配置したものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１２に示すように、ハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄの周囲には複数のサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄが円弧状に設けられている。
サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄ間の距離は、他のハンダボール１１間の距離よりも短い。
このように、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄを円弧状に設けることにより、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄへの応力も均等に分散され、その結果ハンダボール１１に加えられる応力も緩和できる。
そのため、第１の実施形態と同等以上の効果を奏する。
次に、第４の実施形態に係る半導体装置３ｂについて、図１１を参照して説明する。
第４の実施形態に係る半導体装置３ｂは、第１の実施形態において、ハンダボール１１ａ、１１ｂ、１１ｃ、１１ｄを、半導体チップ５と電気的に接続されないダミーボールとしたものである。
なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１１に示すように、ダミーボール１４ａ、１４ｂ、１４ｃ、１４ｄの周囲には複数のサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄが設けられているが、このダミーボール１４ａ、１４ｂ、１４ｃ、１４ｄは半導体チップ５と電気的に接続されないダミーボール（ダミーコンタクト部材）となっている。
つまり、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄにて、半導体チップ５の直下にあるダミーボール１４ａ、１４ｂ、１４ｃ、１４ｄへの応力を分散して寿命を延ばすが、仮に応力の分散効果が不足してダミーボール１４ａ、１４ｂ、１４ｃ、１４ｄが壊れた場合でも半導体装置としての機能を損なうことはない。
このように、第４の実施形態によれば、半導体チップ５の直下にある１１ａ、１１ｂ、１１ｃ、１１ｄをダミーボール１４ａ、１４ｂ、１４ｃ、１４ｄとすることにより、半導体チップ５の直下のハンダボールの寿命を延ばし、仮に応力の分散効果が不足してダミーボール１４ａ、１４ｂ、１４ｃ、１４ｄが壊れた場合でも半導体装置としての機能を損なうことはない。
次に、第５の実施形態に係る半導体装置３ｃについて、図１２〜図１４を参照して説明する。
なお、第５の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
第５の実施形態に係る半導体装置３ｃは、第１の実施形態において、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄの配置を円弧状、あるいは斜線上に配置したものである。
図１２に示すように、半導体装置３ｃのサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄは、チップコーナー５ａ、５ｂ、５ｃ、５ｄに隣接する、チップの外周に沿うように円弧状に設けられている。
このように、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄは、円弧状に設けてもよく、このような構造とすることにより、応力を各サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄに分散させることができ、第１〜第４の実施形態よりも寿命を長くする事が可能となる。
なお、サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄの配列形状は図に限定されるものではなく、図１３のように２重の円弧状にしてもよく、あるいは図１４のように応力が集中する部分（チップコーナー５ａ、５ｂ、５ｃ、５ｄの周囲）に隣接するように斜線状に設けてもよい。
このように、第５の実施形態によれば、半導体装置３ｃが、基材１３、ソルダーレジスト２１ｂ、ランド９、ハンダボール１１を有し、ハンダボール１１は、チップコーナー５ａ、５ｂ、５ｃ、５ｄの周囲に設けられたサポートボール１２ａ、１２ｂ、１２ｃを有している。
そのため、第１の実施形態と同様の効果を奏する。
また、第５の実施形態によれば、サポートボール１２ａ、１２ｂ、１２ｃはチップコーナー５ａ、５ｂ、５ｃ、５ｄに隣接する、チップの外周に円弧状もしくは斜線状に設けられているので、応力を各サポートボール１２ａ、１２ｂ、１２ｃ、１２ｄに分散させることができ、第１〜第４の実施形態よりも寿命を長くする事が可能となる。
次に、第６の実施形態に係る半導体装置３ｄについて、図１５を参照して説明する。
第６の実施形態に係る半導体装置３ｄは、第１の実施形態において、チップコーナー直下にハンダボール１１を設けない配置構造としたものである。
なお、第６の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１５に示すように、半導体装置３ｄは、チップコーナー５ａ、５ｂ、５ｃ、５ｄの直下にハンダボール１１が設けられておらず、チップコーナー下のハンダボール１１の実装密度が、他よりも低い実装密度となっている。
この場合、チップコーナー下の周囲のハンダボール１１がサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄとして機能し、これらのボールによって応力が分散される。
そのため、これにより、既存の半導体装置についてもデザインの大きな変更なしに、チップコーナー下に加えられる応力を分散することができる。
このように、第６の実施形態によれば、半導体装置３ｃが、基材１３、ソルダーレジスト２１ｂ、ランド９、ハンダボール１１を有し、ハンダボール１１は、チップコーナー５ａ、５ｂ、５ｃ、５ｄの周囲に設けられたサポートボール１２ａ、１２ｂ、１２ｃを有している。
そのため、第１の実施形態と同様の効果を奏する。
また、第６の実施形態によれば、半導体装置３ｄはチップコーナー５ａ、５ｂ、５ｃ、５ｄの直下にハンダボール１１が設けられておらず、チップコーナー５ａ、５ｂ、５ｃ、５ｄの周囲のハンダボール１１がサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄとして機能する。
そのため、第１〜第４の実施形態と比べて、既存の半導体装置についてもデザインの大きな変更なしに、チップコーナー下に加えられる応力を分散することができる。
次に、第７の実施形態に係る半導体装置３ｅについて、図１６を参照して説明する。
第７の実施形態に係る半導体装置３ｅは、第１の実施形態において、チップコーナー直下のハンダボールの周囲だけではなく、基材１３のコーナーに隣接して設けられたハンダボール１１ｅ、１１ｆ、１１ｇ、１１ｈの周囲にもサポートボール１２ｅ、１２ｆ、１２ｇ、１２ｈを設けた配置構造としたものである。
なお、第７の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１５に示すように、半導体装置３ｅは、基材１３のコーナーに隣接して設けられたハンダボール１１ｅ、１１ｆ、１１ｇ、１１ｈ（外周コンタクト部材）の周囲にもサポートボール１２ｅ、１２ｆ、１２ｇ、１２ｈ（第２のサポート用コンタクト部材）が設けられている。
サポートボール１２ｅ、１２ｆ、１２ｇ、１２ｈ間およびサポートボール１２ａ、１２ｂ、１２ｃ、１２ｄとハンダボール１１ｅ、１１ｆ、１１ｇ、１１ｈ間の距離は、他のハンダボール１１間の距離よりも短い。
このような構造とすることにより、チップコーナーだけでなく、基材１３のコーナーに加えられた応力も分散でき、半導体装置３ｅに加えられる応力をさらに良好に緩和することができる。
このように、第７の実施形態によれば、半導体装置３ｅが、基材１３、ソルダーレジスト２１ｂ、ランド９、ハンダボール１１を有し、ハンダボール１１は、チップコーナーの周囲に設けられたサポートボール１２ａ、１２ｂ、１２ｃを有している。
そのため、第１の実施形態と同様の効果を奏する。
また、第６の実施形態によれば、半導体装置３ｅは基材１３のコーナーに隣接して設けられたハンダボール１１ｅ、１１ｆ、１１ｇ、１１ｈの周囲にもサポートボール１２ｅ、１２ｆ、１２ｇ、１２ｈが設けられており、基材１３のコーナーに加えられた応力も分散される。
そのため、第１〜第６の実施形態と比べて、半導体装置３ｅに加えられる応力をさらに良好に緩和することができる。
上記した実施形態では、本発明をＢＧＡ型の半導体装置３または半導体装置３が実装されるマザーボード６５に適用した場合について説明したが、本発明は、何等、これに限定されることなく、はんだ印刷によるプリコート、ハーフバンプや、フリップチップのバンプなどのあらゆる接合部に適応することもできる。
また、半導体チップ５だけでなく、スペーサーなどのαの差による応力が発生させるもので適応できる。
また、シングルチップ品のみならず、チップスタック品にも適応できる。
半導体装置３を示す断面図である（なお、図１は図２のＡ２−Ａ２断面図でもある）。 図１のＡ１方向矢視図である。 図２のＢ−Ｂ断面図である。 図１において、半導体装置３が変形した際の状態を示す図である。 配線母基板３５を示す平面図である。 配線母基板３５の製造の手順を示す図である。 半導体装置３の製造の手順を示す図である。 半導体装置３の製造の手順を示す図である。 電子装置１０１を示す平面図である。 半導体装置３ａを示す平面図である。 半導体装置３ｂを示す平面図である。 半導体装置３ｃを示す平面図である。 半導体装置３ｃを示す平面図である。 半導体装置３ｃを示す平面図である。 半導体装置３ｄを示す平面図である。 半導体装置３ｅを示す平面図である。
符号の説明
１…………配線基板
３…………半導体装置
５…………半導体チップ
５ｄ………チップコーナー
７…………封止部
９…………ランド
１１ａ……ハンダボール
１２ａ……サポートボール
１３………基材
１４ａ……サポートボール（ダミーボール）
１５………接続パッド
１７………ワイヤ
１９………電極パッド
２１ａ……ソルダーレジスト
２１ｂ……ソルダーレジスト
２２ａ……半導体チップ５を含むエリア
２２ｂ……半導体チップ５を含まないエリア
２３………接着剤
２５………配線
３５………配線母基板
３７………製品形成領域
３９………枠部
４１………ダイシングライン
４３………位置決め孔
４５………銅層
４７………フォトレジスト
５３………マウントツール
６５………マザーボード
６７ａ……ソルダーレジスト
６７ｂ……ソルダーレジスト
６９………ランド
７１………基材
１０１……電子装置

Claims (28)

  1. 基材と、前記基材の一方の面に設けられた複数のコンタクト部材と、前記基材の他の面に設けられ、前記コンタクト部材の少なくとも一部と電気的に接続された半導体チップと、を有しており、なおかつ前記コンタクト部材のうち、コーナーに位置するコンタクト部材と前記半導体チップのコーナーの下に位置するコンタクト部材が、一致しない半導体装置において、
    複数の前記コンタクト部材は、
    前記一方の面において、前記半導体チップのチップコーナー下とその隣接部の実装密度が、チップコーナー下とその隣接部以外の領域と異なる実装密度となるように配置されていることを特徴とする半導体装置。
  2. 複数の前記コンタクト部材は、前記半導体チップのチップコーナー下とその隣接部の実装密度が、チップコーナー下とその隣接部以外の領域よりも高い実装密度となるように配置されていることを特徴とする請求項１記載の半導体装置。
  3. 複数の前記コンタクト部材のうち、２つ以上は、前記半導体チップのチップコーナー下周囲に設けられ、前記チップコーナー下に集中する応力を緩和するように配置された第１のサポート用コンタクト部材であり、
    前記第１のサポート用コンタクト部材間の距離は、他のコンタクト部材間の距離よりも短いことを特徴とする請求項２記載の半導体装置。
  4. 複数の前記コンタクト部材のうちの少なくとも１つは、
    前記基材上における前記半導体チップのチップコーナー直下に配置されるように設けられた第１のコンタクト部材であり、
    前記第１のサポート用コンタクト部材は、前記第１のコンタクト部材を囲むように設けられていることを特徴とする請求項３記載の半導体装置。
  5. 前記第１のコンタクト部材は、
    前記半導体チップとは電気的に接続されていないことを特徴とする請求項４記載の半導体装置。
  6. 前記第１のサポート用コンタクト部材は、前記第１のコンタクト部材の周囲にマトリクス状に配置されていることを特徴とする請求項４記載の半導体装置。
  7. 前記第１のサポート用コンタクト部材は、前記第１のコンタクト部材の周囲に環状に配置されていることを特徴とする請求項４記載の半導体装置。
  8. 前記第１のサポート用コンタクト部材は、チップコーナーに隣接するように、斜線状に配置されていることを特徴とする請求項３記載の半導体装置。
  9. 前記第１のサポート用コンタクト部材は、前記チップコーナーに隣接する、チップの外周に沿うように円弧状に配置されていることを特徴とする請求項３記載の半導体装置。
  10. 前記第１のサポート用コンタクト部材は、コンタクト部材は、前記チップコーナーに隣接する、チップの外周に沿うように円弧状に２重に配置されていることを特徴とする請求項３記載の半導体装置。
  11. 複数の前記コンタクト部材は、前記基材上における前記半導体チップのチップコーナー下の実装密度が、他の領域よりも低い実装密度となるように配置されていることを特徴とする請求項１記載の半導体装置。
  12. 複数の前記コンタクト部材は、前記基材上における前記半導体チップのチップコーナー直下に設けられないように配置されていることを特徴とする請求項１１記載の半導体装置。
  13. 複数の前記コンタクト部材の一部は、
    前記基板のコーナーに隣接して設けられた、外周コンタクト部材であり、
    前記外周コンタクト部材の周囲には、前記外周コンタクト部材に加えられる応力を緩和する第２のサポート用コンタクト部材が設けられていることを特徴とする請求項１記載の半導体装置。
  14. 前記第２のサポート用コンタクト部材は、
    前記半導体チップとは電気的に接続されていないことを特徴とする請求項１３記載の半導体装置。
  15. 請求項１〜請求項１４のいずれかに記載の半導体装置を有することを特徴とする電子装置。
  16. 基材と、前記基材の一方の面に設けられた複数のコンタクト部材と、前記基材の他の面に設けられ、前記コンタクト部材の少なくとも一部と電気的に接続された半導体チップと、を有しており、なおかつ前記コンタクト部材のうち、コーナーに位置するコンタクト部材と前記半導体チップのコーナーの下に位置するコンタクト部材が、一致しない半導体装置の製造方法において、
    複数の前記コンタクト部材を、前記基材上における前記半導体チップのチップコーナー下とその隣接部の実装密度が、チップコーナー下とその隣接部以外の領域と異なる実装密度となるように配置する工程を有することを特徴とする半導体装置の製造方法。
  17. 前記工程は、
    複数の前記コンタクト部材が、前記基材上における前記半導体チップのチップコーナー下とその隣接部の実装密度が、チップコーナー下とその隣接部以外の領域よりも高い実装密度となるように配置する工程であることを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 前記工程は、
    複数の前記コンタクト部材のうち、２つ以上を、第１のサポート用コンタクト部材として設ける工程であり、かつ前記第１のサポート用コンタクト部材間の距離が、他のコンタクト部材間の距離よりも短くなるように配置する工程であることを特徴とする請求項１７記載の半導体装置の製造方法。
  19. 前記工程は、
    複数の前記コンタクト部材のうちの少なくとも１つを、第１のコンタクト部材として前記基材上における前記半導体チップのチップコーナー直下に配置し、
    前記第１のサポート用コンタクト部材を、前記第１のコンタクト部材の周囲に配置する工程であることを特徴とする請求項１８記載の半導体装置の製造方法。
  20. 前記工程は、
    前記第１のコンタクト部材を、前記半導体チップとは電気的に接続されていないダミーコンタクト部材として配置する工程であることを特徴とする請求項１８記載の半導体装置の製造方法。
  21. 前記工程は、
    複数の前記コンタクト部材の一部を、前記基材上における前記半導体チップのチップコーナーに隣接するように、斜線状に配置する工程を有することを特徴とする請求項１８記載の半導体装置の製造方法。
  22. 前記工程は、
    複数の前記コンタクト部材の一部を、前記チップコーナーに隣接する、チップの外周に沿うように円弧状に配置する工程を有することを特徴とする請求項１８記載の半導体装置の製造方法。
  23. 前記工程は、複数の前記コンタクト部材の一部を、前記チップコーナーに隣接する、チップの外周に沿うように円弧状に２重に配置する工程を有することを特徴とする請求項１８記載の半導体装置の製造方法。
  24. 前記工程は、
    複数の前記コンタクト部材を、前記基材上における前記半導体チップのチップコーナー下の実装密度が、他よりも低い実装密度となるように配置する工程を有することを特徴とする請求項１６記載の半導体装置の製造方法。
  25. 複数の前記コンタクト部材は、前記基材上における前記半導体チップのチップコーナー直下に設けられないように配置する工程を有することを特徴とする請求項２４記載の半導体装置の製造方法。
  26. 前記工程は、複数の前記コンタクト部材の一部を、前記基板の前記基板のコーナーに隣接するように外周コンタクト部材を設ける工程と、前記外周コンタクト部材の周囲に、前記外周コンタクト部材に加えられる応力を緩和する第２のサポート用コンタクト部材を設ける工程と、を有することを特徴とする請求項１６記載の半導体装置の製造方法。
  27. 前記工程は、
    前記第２のサポート用コンタクト部材を、前記半導体チップとは電気的に接続されていないダミーコンタクト部材として配置する工程であることを特徴とする請求項２６記載の半導体装置の製造方法。
  28. 半導体チップが設けられる面を有する基材と、前記基材の他の面に設けられ、コンタクト部材が設けられる複数のランドと、を有する半導体装置の配線基板において、
    複数の前記ランドは、
    前記他の面において、前記半導体チップが設けられた際にチップコーナー下となる領域の実装密度が、他の領域と異なる実装密度となるように配置されていることを特徴とする半導体装置の配線基板。
JP2008041171A 2008-02-22 2008-02-22 半導体装置、電子装置、半導体装置の製造方法および配線基板 Pending JP2009200289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008041171A JP2009200289A (ja) 2008-02-22 2008-02-22 半導体装置、電子装置、半導体装置の製造方法および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008041171A JP2009200289A (ja) 2008-02-22 2008-02-22 半導体装置、電子装置、半導体装置の製造方法および配線基板

Publications (1)

Publication Number Publication Date
JP2009200289A true JP2009200289A (ja) 2009-09-03

Family

ID=41143469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008041171A Pending JP2009200289A (ja) 2008-02-22 2008-02-22 半導体装置、電子装置、半導体装置の製造方法および配線基板

Country Status (1)

Country Link
JP (1) JP2009200289A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211508A (ja) * 2012-03-01 2013-10-10 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
JP2013211475A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2015118988A (ja) * 2013-12-17 2015-06-25 キヤノン株式会社 プリント回路板の製造方法及びプリント回路板
US9478520B2 (en) 2012-01-17 2016-10-25 Olympus Corporation Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device
WO2018128066A1 (ja) * 2017-01-06 2018-07-12 株式会社村田製作所 電子部品モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199540A (ja) * 1996-01-19 1997-07-31 Toshiba Corp 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置
JPH1056093A (ja) * 1996-08-07 1998-02-24 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP2004047758A (ja) * 2002-07-12 2004-02-12 Canon Inc 半導体装置
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199540A (ja) * 1996-01-19 1997-07-31 Toshiba Corp 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置
JPH1056093A (ja) * 1996-08-07 1998-02-24 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP2004047758A (ja) * 2002-07-12 2004-02-12 Canon Inc 半導体装置
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478520B2 (en) 2012-01-17 2016-10-25 Olympus Corporation Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device
JP2013211508A (ja) * 2012-03-01 2013-10-10 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
JP2013211475A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2015118988A (ja) * 2013-12-17 2015-06-25 キヤノン株式会社 プリント回路板の製造方法及びプリント回路板
WO2018128066A1 (ja) * 2017-01-06 2018-07-12 株式会社村田製作所 電子部品モジュール

Similar Documents

Publication Publication Date Title
US10014246B2 (en) Circuit substrate, semiconductor package and process for fabricating the same
US7534653B2 (en) Chip packaging process
US7361972B2 (en) Chip packaging structure for improving reliability
US6753613B2 (en) Stacked dice standoffs
JP2009044110A (ja) 半導体装置及びその製造方法
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
CN110828447B (zh) 半导体封装件及其制造方法
US20110074037A1 (en) Semiconductor device
JP2009212315A (ja) 半導体装置及びその製造方法
TW201926588A (zh) 電子封裝件及其製法
JP2012104790A (ja) 半導体装置
US20170207104A1 (en) Fabrication method of semiconductor package
CN102074514A (zh) 封装件及其制造方法
JP2013149797A (ja) 半導体パッケージ
US20180190594A1 (en) Manufacturing method of package structure
EP3024022B1 (en) Packaging substrate with block-type via and semiconductor packages having the same
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP5538682B2 (ja) 半導体装置及びその製造方法
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2008159948A (ja) 半導体装置
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
TWI654722B (zh) 半導體裝置
JP2009026861A (ja) 半導体装置及びその製造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2009283835A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140226