JP2008153699A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】配線基板における実装面積を大きくすることなく、簡易な受動素子の配置構造により、外界ノイズの半導体装置への混入を防止することができる堅牢かつ信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置２０は、基板２５と、基板２５の一方の主面に配置された半導体素子２７と、複数個の受動素子２３及び２４とを有する。当該受動素子は、第１の高さを有する複数個の第１の受動素子２３と、第１の受動素子２３よりも低い第２の高さを有する複数個の第２の受動素子２４とを含む。半導体素子２７は、複数個の第１の受動素子２３上に支持され、半導体素子２７の電極と基板２５の電極とがワイヤ接続される。
【選択図】図５

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、基板の一方の主面上に半導体チップ（半導体素子）と受動素子を搭載した半導体装置及びその製造方法に関する。

半導体装置においては、その使用にあたって誤動作の一因となる外界ノイズの混入を低減・抑制するために、電源端子と接地端子との間にコンデンサ等の受動素子が挿入・接続されることが多い。

集積度が上がり上述の端子の数が増加すると、電源端子と接地端子との間の距離が長くなることに起因してノイズの混入が生じ易くなるため、受動素子はできるだけ半導体チップの近傍に配置するのが望ましい（特許文献１参照）。

受動素子を半導体チップの近傍に配置する態様として、図１に示す構造が提案されている。図１は、当該半導体装置を搭載した電子部品の構造を示す図であって、図１−（Ａ）は平面図であり、図１−（Ｂ）は断面図である。図１を参照するに、電子部品１０において、基板１の一方の主面上に、半田ボール２を介して半導体装置３が搭載されている。基板１の一方の主面において半導体装置３の周囲には、コンデンサ等の受動素子４が複数搭載されている。

受動素子を半導体チップの近傍に配置する別の態様として、図２に示す構造も提案されている。図２は、当該半導体装置の構造を示す図であって、図２−（Ａ）は断面図であり、図２−（Ｂ）は背面図である。図２を参照するに、半導体装置３の配線基板５の背面、即ち半導体チップ１１の搭載面とは反対の面に外部接続端子として半田ボール２が多数配設された構成に於いて、当該半田ボール２が設けられていない部分、即ち当該配線基板５の略中央部に、コンデンサ等の受動素子４が搭載されている。

また、受動素子を半導体チップの近傍に配置する別の態様として、図３に示す構造も提案されている（特許文献２参照）。図３は、当該半導体装置の構造を示す断面図である。図３を参照するに、配線基板５の一方の主面に、コンデンサ等の受動素子４が複数個搭載され、当該受動素子４上に半導体チップ１７が載置されている。当該半導体チップ１７の電極と配線基板５の電極との間がボンディングワイヤ１８により接続されている。これら容量素子４、半導体チップ１７、ボンディングワイヤ１８は封止樹脂１６により封止されている。また前記配線基板５の他方の主面には、外部接続用半田ボール２が複数個配設されている。

その他、配線基板の一方の主面に受動素子が搭載され、当該受動素子を覆って台部材が前記配線基板に固定され、当該台部材の上に半導体チップが搭載される構造も提案されている（特許文献３参照）。かかる構造においては、配線基板上に配置された受動素子とこれを覆う台部材との間に隙間が形成されている。

また、前記特許文献２と同様に、配線基板の一方の主面に、コンデンサ等の受動素子が複数個搭載され、当該受動素子を覆う如く半導体チップがフリップチップ実装により搭載された構成が提案されている（特許文献４参照）。かかる構成にあっては、半導体チップには、複数個の受動素子のうち最大の外形寸法を有する受動素子の高さを越える厚さ（高さ）を有する半田バンプが適用されて、フリップチップ実装されている。
特開昭６１−３５５４４号公報 特開２００５−１２１９９号公報 特開２００４−２１４５７９号公報 特開２００４−２４７６３７号公報

しかしながら、前記図１に示す構造では、基板１の一方の主面に、半導体装置３を搭載・配置するための領域と、受動素子４を配置するための領域の双方を設けなければならない。従って、大きな実装面積を有する基板１が必要となる。

同様に、前記図２に示す構造では、配線基板５の主面に、半田ボール２を配設するための領域と、受動素子４を配置するための領域の双方を設けなければならない。従って、かかる構成にあっても大きな実装面積を有する配線基板５が必要となる。

ＬＳＩ（大規模集積回路）などの半導体チップ（半導体素子）の高集積化・高機能化に伴い、当該半導体チップに於いて必要とされる電源端子及び接地端子の数は増加しており、それに伴い必要とされる受動素子の数も増加している。従って、図１及び図２に示す構造では、より大きな実装面積を有する基板が必要となってしまい、近年要求されている半導体装置の小型化に対応することができない。

また、前記図３に示す構造にあっては、各受動素子４の高さを全て同一として、ばらつきを生じないようにしなければならない。即ち、全ての受動素子４が半導体チップ１７と接触し、半導体チップ１７と配線基板５とを平行にしなければならない。この為、前記特許文献２に示される構成あっては、実装ばらつきにより生じる配線基板５上での受動素子４の高さのばらつきを均一にするために、半田ペーストを介して受動素子４を配線基板５に実装した後に、当該受動素子４の上面を研磨して平坦化することが提案されている。

しかしながら、配線基板５と受動素子４との間の半田ペーストの量は少量であるため、複数個の受動素子４全ての高さを均一とすることは難しく、また研磨処理により受動素子４が破壊されてしまうおそれが大きい。

更に、図３に示す構造にあっては、受動素子４が半導体チップ１７と配線基板５との間に配置され、外周を封止樹脂１６で覆っている。一般に受動素子４は、セラミック或いはシリコン（Ｓｉ）等を基材として構成され、配線基板５や封止樹脂１６と熱膨張係数が相違する。具体的には、受動素子４としてのセラミックコンデンサの熱膨張係数は９×１０^−６／℃であり、封止樹脂の熱膨張係数は８×１０^−６／℃であり、配線基板の熱膨張係数は２０×１０^−６／℃である。図３に示す例のように、受動素子４が半導体チップ１７と配線基板５との間に配置され、外周を封止樹脂１６で覆っただけの構造では、半導体チップ１７の上には熱膨張係数の小さい封止樹脂１６が、半導体チップ１７の下には熱膨張係数の大きい受動素子４が存在する。従って、温度変化がある環境下においては、各部材の熱膨張係数の相違に起因して熱により各部材が膨張又は収縮し応力が発生して、半導体チップ１７が破壊されてしまうおそれがある。

一方、前記特許文献３に於いて提案されている構造、即ち、配線基板上に配置された受動素子とこれを覆う台部材との間に隙間が形成されている構造にあっては、半導体パッケージを配線基板に実装するための半田リフロー工程等において当該パッケージに熱が加わった場合、半導体チップと台部材の熱膨張係数の差により応力が生じる。その結果、例えば半導体チップ及び台部材に上方から力が加わった場合、台部材の下方には受動素子との間に隙間が存在するため、台部材上に配置された半導体チップが変形し、破壊されてしまうおそれがある。

また、前記特許文献４に於いて提案される構造にあっては、半導体チップがフリップチップ実装され、またこの時の半田バンプ高さが複数の受動素子の最大高さを越える（吸収する）高さに設定されている。従って受動素子の配置に制約は少ない。

しかしながら、前記半導体チップの電極パッドと配線基板の電極間をワイヤボンディング法により接続する構造にあってはかかる構成は適用できない。即ち、図４−（Ａ）に示すように、配線基板５上に配置され外形寸法の異なる容量素子複数個を介して半導体チップ１７が配置され、当該半導体チップ１７の電極パッドと配線基板５上の電極パッドとの間をワイヤボンディング法により接続する際、半導体チップ１７の電極パッドの略直下に配置される容量素子４−１の外形寸法が小であって、半導体チップ１７下面と容量素子４−１との間に隙間Ｇが存在する場合、当該電極パッドへのワイヤボンディング処理を行うと、図４−（Ｂ）に示すように半導体チップ１７に角度θの傾きを生じてしまい当該半導体チップ１７の破壊を生ずるおそれが大きい。また当該ワイヤボンディングの接続の信頼性も高くすることも困難である。

本発明は、上記の点に鑑みてなされたものであって、半導体チップ並びに受動素子が搭載される配線基板における実装面積を大きくすることなく、半導体チップと配線基板との間のリード線の接続（ワイヤボンディング）を容易とし、且つ外界ノイズの半導体装置への混入を防止することができる堅牢かつ信頼性の高い半導体装置及びその製造方法を提供することを目的とする。

本発明の一観点によれば、基板と、前記基板の上方に設けられた半導体素子と、前記基板上に設けられた複数個の受動素子とを備えた半導体装置であって、前記受動素子は樹脂により封止され、前記半導体素子は前記樹脂上に前記基板と略平行に搭載されていることを特徴とする半導体装置が提供される。

本発明の更に別の観点によれば、複数の受動素子を基板に搭載する工程と、前記受動素子を覆うように樹脂を前記基板に配設する工程と、半導体素子を前記樹脂上に搭載する工程と、前記半導体素子の電極と前記基板の電極とをワイヤにて接続する工程と、前記半導体素子、前記受動素子及び前記ワイヤを樹脂封止する工程とを備えたことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、配線基板における実装面積を大きくすることなく、簡易な受動素子の配置構造により、外界ノイズの半導体装置への混入を防止することができる堅牢かつ信頼性の高い半導体装置及びその製造方法を提供することができる。

以下、本発明に係る半導体装置及びその製造方法の実施の形態について説明する。

[半導体装置の実施の形態]
まず、本発明の半導体装置の第１の実施の形態について図５乃至図１３を参照して説明する。図５は、本発明の半導体装置の第１の実施の形態を示し、図５−（Ａ）は断面図であり、図５−（Ｂ）は平面図である。なお、説明の便宜上、図５−（Ｂ）では、図５−（Ａ）において図示しているボンディングワイヤ２８の図示を省略している。

図５を参照するに、本実施形態にかかる半導体装置２０は、配線基板２５の一方の主面（上面）に半導体チップ２７並びに複数個の受動素子２４が搭載され、配線体基板２５の他方の主面（下面）には外部接続端子となる半田ボール２２が複数個配設されている。

配線基板２５は、例えばガラスエポキシ樹脂層と配線層とからなる多層配線構造、或いは両面配線構造を有し、回路基板或いはインターポーザーとも称される。

本実施形態にあっては、配線基板２５の一方の主面上には、４個の第１の受動素子２３−１乃至２３−４、並びに１２個の第２の受動素子２４−１乃至２４−１２が搭載されている。尚、図５（Ｂ）にあって、受動素子２３，２４それぞれの両端に於ける斜線部は、当該受動素子の外部接続端子（電極）部であって、配線基板２５の一方の主面に設けられた電極パッドに固着・接続されている。ここで、第１の受動素子２３−１乃至２３−４並びに第２の受動素子２４−１乃至２４−１２は、何れも半導体装置の使用にあたり誤動作の原因となる外界ノイズの混入を低減するために設けられるものであり、例えば、コンデンサ（容量素子）、抵抗、或いはコイル等が該当する。

当該受動素子、例えばコンデンサ（容量素子）は、接続される電子回路に於いて扱われる電流値に対応してその容量が選択される。従って、半導体チップ２７内に於ける電子回路の規模・機能に対応して異なる容量値の容量素子が必要とされることから、少なくとも２種（グループ）の容量素子が必要とされる。

本実施形態にあっては、前記第１の受動素子２３−１乃至２３−４である容量素子（チップコンデンサ）は、比較的大電流を扱う電子回路に対応して配設され、一方第２の受動素子２４−１乃至２４−１２である容量素子（チップコンデンサ）は、比較的少ない電流を扱う電子回路に対応して配設される。

従って、第１の受動素子は第２の受動素子に比して大きな外形寸法を有し、この為、前記配線基板２５上の電極パッドに接続・固着された状態に於いては、その高さ（厚さ）即ち配線基板２５の一方の主面からの高さが第２の受動素子の高さよりも高い。尚、当該容量素子（チップコンデンサ）は、セラミックを誘電体として形成されるのが一般的である。

そして、本実施形態にあっては、半導体チップ２７、配線基板２５、第１の受動素子２３−１乃至２３−４並びに第２の受動素子２４−１乃至２４−１２が互いに電気的に接続されて半導体装置２０を構成している。かかる実施形態に於いては、前記第１の受動素子２３−１乃至２３−４は、配線基板２５の一方の主面にあって半導体チップ２７が載置される領域に対応して、当該半導体チップ２７の４つの隅（コーナー）部に対応する位置に搭載・固着されている。そして、当該半導体チップ２７はその四隅が当該第１の受動素子２３−１乃至２３−４上に固着されて、即ち当該４個の第１の受動素子に支持されて配線基板２５に搭載されている。かかる構成に於いて、４個の第１の受動素子（２３−１乃至２３−４）は、その外形寸法がほぼ等しいものが選択され、載置される半導体チップ２７の表面、即ち外部接続用電極パッドが配設されている面と、前記回路基板２５の一方の主面とが実質的に平行とされている。

半導体チップ２７の四隅に対応して配置される４個の第１の受動素子（２３−１乃至２３−４）は、当該四隅に対応するとともに、半導体チップ２７内の電子回路にも対応して当該電子回路にできるだけ近接する様その配置箇所が選択される。また、前記第２の受動素子２４−１乃至２４−１２は、何れも半導体チップ２７の直下に位置する配線基板２５の表面に搭載・固着されている。当該第２の受動素子は第１の受動素子よりも外形寸法が小さいことから、半導体チップ２７と第２の受動素子２４−１乃至２４−１２との間には隙間が存在する。これらの第２の受動素子も、半導体チップ２７内の対応する電子回路にできるだけ近接して配置される。

この様な実施形態によれば、複数の受動素子即ち第１の受動素子２３−１乃至２３−４及び第２の受動素子２４−１乃至２４−１２は、半導体チップ１７が位置する部分の直下の領域、即ち半導体チップ１７と重なる領域中に位置して実装されるため、当該受動素子搭載用の領域を別途設ける必要が無く、配線基板２５の面積の拡大を招来しない。従って、半導体装置の小型化を可能とする。

加えて、前記図１及び図２に示した従来の構造に比し、半導体チップ１７と第１の受動素子２３−１乃至２３−４及び第２の受動素子２４−１乃至２４−１２との配線長を短くすることができ、より効果的に外界ノイズの混入を低減することができる。

また、第１の受動素子２３−１乃至２３−４及び第２の受動素子２４−１乃至２４−１２、半導体チップ２７、ボンディングワイヤ２８は、封止樹脂２６で封止されている。即ち、封止樹脂２６は、半導体チップ２７の上方のみならず、半導体チップ２７の下方に配置された第１の受動素子２３−１乃至２３−４及び第２の受動素子２４−１乃至２４−１２間にも充填されている。従って、半導体チップ２７は表裏両面が封止樹脂２６により被覆される。よって、半導体チップ２７は、その表裏両面における熱膨張係数の相違による応力の発生による影響を受け難く、信頼性の高い半導体装置２０を得ることができる。

なお、上述のように、本実施形態では第１の受動素子２３−１乃至２３−４は、配線基板２５上において半導体チップ２７の四隅に相当する部分に載置・固着されている。より具体的には、第１の受動素子２３−１乃至２３−４の端部が、半導体チップ２７の側辺（端部）に一致するように配置されている。

しかしながら、本発明はこの態様に限定されず、図６又は図７に示す態様であってもよい。ここで、図６は、第１の受動素子２３−１乃至２３−４の配置の変形例を示すための図（その１）であり、より具体的には、図６−（Ｂ）は、図６−（Ａ）の点線で囲んだ部分の拡大図であり、図６−（Ｄ）は、図６−（Ｃ）の点線で囲んだ部分の拡大図である。また、図７は、第１の受動素子２３−１乃至２３−４の配置の変形例を示すための図（その２）である。図７−（Ｂ）は、図７−（Ａ）の点線で囲んだ部分の拡大図であり、図７−（Ｄ）は、図７−（Ｃ）の点線で囲んだ部分の拡大図である。

図６を参照するに、第１の受動素子２３−１乃至２３−４及び第２の受動素子２４を配線基板２５の上に配置し、第１の受動素子２３−１乃至２３−４及び第２の受動素子２４の上に半導体チップ２７を載置（ダイ付け）する際には、所謂ダイスコレット３０が用いられる場合がある。この場合、ダイスコレット３０により半導体チップ２７に圧力が加わる。このとき、図６−（Ａ）及び図６−（Ｂ）に示すように、第１の受動素子２３−１乃至２３−４の外側端部が、ダイスコレット３０の側端面よりも内側にあると、ダイスコレット３０により、第１の受動素子２３−１乃至２３−４の端部を中心とした曲げモーメントが働き、半導体チップ２７が破壊されてしまう恐れがある。一方、図６−（Ｃ）及び図６−（Ｄ）に示すように、第１の受動素子２３−１乃至２３−４の外側端部が、ダイスコレット３０の側端面と少なくとも同じ位置に、又はダイスコレット３０の側端面よりも外側にあると、第１の受動素子２３−１乃至２３−４の端部を中心とした上述の曲げモーメントの発生を防止することができ、もって半導体チップ２７の破壊を防止することができる。従って、図５、図６−（Ｃ）及び図６−（Ｄ）に示すように、第１の受動素子２３−１乃至２３−４の端部が、ダイスコレット３０の側端面と少なくとも同じ位置にあるか又はダイスコレット３０の側端面よりも外側にあって、且つ、半導体チップ２７の側辺と同じ位置にあるか又は半導体チップ２７の側辺よりも内側にあることが望ましい。

また、図７を参照するに、第１の受動素子２３−１乃至２３−４及び第２の受動素子２４を配線基板２５の上に配置し、当該第１の受動素子２３−１乃至２３−４及び第２の受動素子２４の上に載置された半導体チップ２７の電極パッド３２にワイヤボンディングを施すために、キャピラリ３１が用いられる。このとき、図７−（Ａ）及び図７−（Ｂ）に示すように、第１の受動素子２３−１乃至２３−４の端部が、半導体チップ２７の電極パッド３２よりも内側にあると、ワイヤボンディングの際、第１の受動素子２３−１乃至２３−４の端部を中心とした曲げモーメントが働き、半導体チップ２７が破壊してしまう恐れがある。一方、図７−（Ｃ）及び図７−（Ｄ）に示すように、第１の受動素子２３−１乃至２３−４の端部が、電極パッド３２の側端面と少なくとも同じ位置に、又は電極パッド３２の側端面よりも外側にあると、第１の受動素子２３−１乃至２３−４の端部を中心とした曲げモーメントの発生を防止することができ、半導体チップ２７の破壊を防止することができる。

従って、図５、図７−（Ｃ）及び図７−（Ｄ）に示すように、第１の受動素子２３−１乃至２３−４の端部が、ワイヤボンディング部３２と少なくとも同じ位置にあるか又はワイヤボンディング部３２よりも外側にあって、且つ、半導体チップ２７の側辺と同じ位置にあるか又は半導体チップ２７の側辺よりも内側にあることが望ましい。

図５を再度参照するに、上述の如く、第２の受動素子２４−１乃至２４−１２は、配線基板２５上において、互いに略等間隔をもって載置されている。この配置構造について、図８を参照して説明する。

ここで、図８は、第２の受動素子２４−１乃至２４−１２の配置構造を説明するための配線基板２５の平面図である。なお、図８では、図２に示す半導体チップ１７、ボンディングワイヤ２８、封止樹脂２６、第１の受動素子２３−１乃至２３−４の図示を説明の便宜上省略している。また、説明の便宜上、図８−（Ａ）及び図８−（Ｂ）では、９個の第２の受動素子２４−１乃至２４−９を配線基板２５上に配置する例を示し、図８−（Ｃ）では、７個の第２の受動素子２４−１乃至２４−７を配線基板２５上に配置する例を示している。

半導体チップ２７の特性を良好に発揮するためには、半導体チップ２７と受動素子（図８に示す例では第２の受動素子２４−１乃至２４−９）との間の配線長を短くする必要がある。かかる配線長の短縮化に着目した結果、図８−（Ａ）において点線Ａで示すように配線基板２５において受動素子（図８−（Ａ）の例では受動素子２４−１乃至２４−５）が密集して配置される領域と、点線Ｂで示すように受動素子が配置されていない領域が形成され、配線基板２５における受動素子の配置の位置・数量に偏りが生じることがある。

上述のように、一般に、受動素子は、セラミック或いはシリコン等を基材として構成されており、配線基板や封止樹脂と熱膨張係数が相違する。具体的には、受動素子としてのセラミックコンデンサの熱膨張係数は９×１０^−６／℃であり、封止樹脂の熱膨張係数は８×１０^−６／℃であり、配線基板の熱膨張係数は２０×１０^−６／℃である。図５に示すように、配線基板２５の上において受動素子２４−１乃至２４−９間にも封止樹脂２６が形成されるが、図８−（Ａ）において点線Ａで囲んだ部分には受動素子２４−１乃至２４−５が密集して配置されているため、受動素子が配置されてない点線Ｂで囲んだ部分に比し、形成される封止樹脂の量は小さい。従って、点線Ａで囲んだ部分は、点線Ｂで囲んだ部分に比し熱膨張係数の小さい領域となる。

このように、配線基板２５において、載置される受動素子の数が多い領域、即ち、熱膨張係数の小さい領域と、載置される受動素子の数が少ない領域、即ち、熱膨張係数の大きい領域とが存在してしまうと、半導体装置全体、半導体チップ２７或いは配線基板２５は、上述の熱膨張係数の差に因る応力を受け、破壊されてしまうおそれがある。

そこで、図８−（Ｂ）に示すように、半導体装置２０全体において、第２の受動素子２４−１乃至２４−９を、互いに略等間隔に配置するのが望ましい。即ち、受動素子２４−１乃至２４−９を、配線基板２５における配置の粗密を無くしてほぼ均等の密度をもって配置するのが望ましい。このように、配線基板２５における受動素子２４−１乃至２４−９の配置密度を均等に振り分けた構造にすることにより、図５に示す半導体装置全体２０、半導体チップ２７又は配線基板２５が、夫々の熱膨張係数の差に因る応力の影響を受け難い構造となる。

同様の理由から、図８−（Ｂ）に図示する構造のみならず、図８−（Ｃ）に図示する構造であってもよい。即ち、配線基板２５において、載置される受動素子の数が多い領域と少ない領域が形成された結果、熱膨張係数の小さい領域と熱膨張係数の大きい領域が存在してしまうことを回避すべく、受動素子２４−１乃至２４−７と略同一の熱膨張係数を有するダミー素子２１−１乃至２１−４を配線基板２５上に配置してもよい。より具体的には、ダミー素子２１−１乃至２１−４の夫々は、受動素子２４−１乃至２４−７と略同一の材料と同一の材料から成ることが望ましい。ダミー素子２１−１乃至２１−４の夫々が、受動素子２４−１乃至２４−７と略同一の熱膨張係数を有すれば、かかる熱膨張係数の差に因る応力の発生を防止することができる。図８−（Ｃ）に示す構造では、半導体装置２０全体において、ダミー素子２１−１乃至２１−４は、第２の受動素子２４−１乃至２４−７と相俟って、配線基板２５における配置の粗密の差を無くしてほぼ均等の密度をもって配置されている。このように、配線基板２５における受動素子２４−１乃至２４−７及びダミー素子２１−１乃至２１−４の配置密度を均等に振り分けた構造にすることにより、図５に示す半導体装置全体２０、半導体チップ２７あるいは配線基板２５は、夫々の熱膨張係数の差に因る応力の影響を受け難い。

また、前記図５に示す第１の受動素子２３−１乃至２３−４及び第２の受動素子２４−１乃至２４−１２は、封止樹脂２６の流入を考慮して配置されている。これを図９及び図１０を参照して説明する。図９は、受動素子（図９に示す例では説明の便宜上、第２の受動素子２４−１乃至２４−３）の配置と、封止樹脂２６の流入との関係を説明する図（その１）であり、図１０は、受動素子４０乃至４８の配置と、封止樹脂２６の流入との関係を説明する図（その２）である。

前記図５に示すように、第１の受動素子２３−１乃至２３−４及び第２の受動素子２４−１乃至２４−１２、半導体チップ２７、ボンディングワイヤ２８は、封止樹脂２６により気密封止される。かかる樹脂封止の際、受動素子２３−１乃至２３−４及び２４−１乃至２４−１２が封止樹脂の流入の妨げになり、当該封止樹脂が受動素子２３−１乃至２３−４及び２４−１乃至２４−１２の間に適切に流入しないおそれがある。本実施例では、受動素子２３−１乃至２３−４及び２４−１乃至２４−１２の配置の向きを、封止樹脂２６の流入方向を考慮して設定している。

即ち、図９−（Ａ）に示すように、コンデンサ（容量素子）など受動素子２４は、略直方体形状を有する。同図において、直方体の両端部に電極Ｅ１、Ｅ２が設けられている。図９−（Ａ）に於いて、受動素子２４に対し封止樹脂が矢印ｂで示す方向に流入する場合の平面図が図９−（Ｂ）に示され、封止樹脂が矢印ｃで示す方向に流入する場合の平面図が図９−（Ｃ）に示される。

本実施例にあっては、図９−（Ｂ）に示すように、受動素子２４−１乃至２４−３は、その長手方向が封止樹脂の流入方向と平行になるように、且つ、受動素子２４−１乃至２４−３の相互の間隔が略等しくなるように配置されている。

図９−（Ｂ）に示す受動素子２４−１乃至２４−３同士の間隔Ｌ２は、前記長手方向が封止樹脂の流入方向と垂直になるように受動素子２４−１乃至２４−３が設けられている場合（図９−（Ｃ）に示されるケース）の受動素子２４−１乃至２４−３間の間隔Ｌ１よりも広い。従って、図９−（Ｂ）に示す場合の方が、図９−（Ｃ）に示す場合に比し、封止樹脂は受動素子２４−１乃至２４−３間において容易に流入することができ、封止樹脂に於けるボイドの発生を確実に防止することができる。なお、前記図５に示す構造にあっては、封止樹脂の流入方向は、図５−（Ｂ）において、例えば受動素子２４−９から受動素子２４−１に向かう方向とされる。受動素子２４−１から自動素子２４−９に向かう方向とすることも勿論可能である。

更に、図９−（Ｂ）に示す受動素子２４−１乃至２４−３間の間隔は何れも長さＬ２の等間隔であり、受動素子２４−１と受動素子２４−２との間の間隔Ｌ３と受動素子２４−２と受動素子２４−３との間の間隔Ｌ４が異なる図９−（Ｄ）に示す場合と相違する。図９−（Ｂ）に示す場合は受動素子２４−１乃至２４−３間の間隔Ｌ２は等間隔であるため、図９−（Ｄ）に示す場合に比し、受動素子２４−１乃至２４−３の間の樹脂の流入の速度及び量を等しくすることができる。もって樹脂を適切に流入させることができ、樹脂が流入されない部分の発生を防止することができる。

図９−（Ｂ）に示した概念をより具体的にした例を図１０に示す。図１０−（Ａ）は６個の半導体チップ２７が搭載された配線基板２５の平面図であり、図１０−（Ｂ）は図１０−（Ａ）における線ａ−ａに沿った断面図である。それぞれの半導体チップ２７並びに当該半導体チップ２７と配線基板２５との間に配置された受動素子４０乃至４８は、いずれもその長手方向が封止樹脂の流入方向と平行になるように配置されている。尚、図１０（Ａ）にあっては、一つの半導体チップについてのみ受動素子に参照番号を付しているが、他の５個の半導体チップ下にも、同様に受動素子が配置されている。

かかる構成によれば、封止樹脂は受動素子４０（４１、４２）、４３（４４、４５）及び４６（４７、４８）間を容易に流通することができ、ボイドの発生を確実に防止することができる。更に、受動素子４３（４４、４５）は、受動素子４０（４１、４２）と４６（４７、４８）との間の略中央に配置されている。即ち、受動素子４０（４１、４２）、４３（４４、４５）及び４６（４７、４８）は略等間隔に配置されている。従って、受動素子４０（４１、４２）及び４３（４４、４５）間と、受動素子４３（４４、４５）及び４６（４７、４８）間の樹脂の流通の速度及び量を等しくすることができ、受動素子４０（４１、４２）、４３（４４、４５）及び４６（４７、４８）の間を樹脂が適切に流入することができるとともに、樹脂が流入しない部分が形成されることを防止することができる。

ところで、前記図５に示す例では、配線基板２５の上には、４個の第１の受動素子２３−１乃至２３−４及び１２個の第２の受動素子２４−１乃至２４−１２が載置されている。 しかしながら、配線基板２５と略平行になるように配線基板２５の上において半導体チップ２７を支持する第１の受動素子の数は必ずしも４個である必要はなく、複数であれば、その数に特に限定はない。即ち、例えば、図１１又は図１２に示す構造であってもよい。ここで、図１１は、本発明の半導体装置の第１の実施の形態の変形例（その１）を示した平面図であり、図１２は、本発明の半導体装置の第１の実施の形態の変形例（その２）を示した平面図である。説明の便宜上、図１１及び図１２においてボンディングワイヤ２８（図５−（Ａ）参照）の図示を省略している。

図１１を参照するに、本発明の半導体装置の第１の実施の形態の変形例（その１）においては、第２の受動素子２４−１乃至２４−１２よりも高さが高く、半導体チップ２７を支持する３つの第１の受動素子２３−１乃至２３−３が、半導体チップ２７の四隅のうちの３つの隅部に対応する箇所に配置されている。

また、図１２を参照するに、本発明の半導体装置の第１の実施の形態の変形例（その２）においても、第２の受動素子２４−１乃至２４−１２よりも高さが高く、半導体チップ２７を支持する第１の受動素子２３−１乃至２３−３が、半導体チップ２７の四隅のうちの２つの隅部に相当する箇所に配置され、また第１の受動素子２３−３が、半導体チップ２７の四隅のうち、第１の受動素子２３−１及び２３−２が配置されていない２つの隅を結ぶ半導体チップ２７の辺（前記受動素子２３−１と２３−２が配置された辺に対向する辺）の略中点に相当する箇所に配置されている。

本発明の半導体装置の第１の実施の形態の変形例（その３）を図１３に示す。図１３−（Ａ）は後述するダミー素子が配設されてない状態の配線基板の平面であり、図１３−（Ｂ）は図１３−（Ａ）において矢印方向に見たときの側面図である。また、図１３−（Ｃ）は後述するダミー素子が配設された状態の配線基板の平面であり、図１３−（Ｄ）は図１３−（Ｃ）において矢印方向に見たときの側面図である。

前述の如く、受動素子はその目的、用途等により様々な大きさを有する。例えば、コンデンサであれば、面積が０．６×０．３［ｍｍ^２］の０６０３型や、１．６×０．８［ｍｍ^２］の１６０８型等が挙げられる。他の種類の受動素子（図５に示す例では第２の受動素子２４−１乃至２４−１２）よりも高さが高い受動素子（図５に示す例では第１の受動素子２３−１乃至２３−４）のみを用いて半導体チップ２７を支持できるように配置することができればよいが、実際には、半導体チップ２７と受動素子との間の配線長が長くなってしまうことがある。

図１３−（Ａ）及び図１３−（Ｂ）を参照するに、半導体チップ２７は、３個の第１の受動素子２３−１乃至２３−３により支持されているが、配線基板２５において半導体チップ２７の四隅に相当する箇所のうち、図１３−（Ａ）の部分Ｐに対応する隅部に相当する箇所には何も設けられていない。このため、図１３−（Ａ）において矢印方向に見たときに、図１３−（Ｂ）に示すように、半導体チップ２７と第２の受動素子２４−４及び２４−５との間に隙間が存在する。この場合、図１３−（Ａ）の分Ｐに対応する箇所の隅部に、第１の受動素子２３−１乃至２３−３と同等の高さを有する受動素子を配置することが考えられる。しかしながら回路上必要としない場合もあり、また当該半導体チップ２７内の電子回路からの距離・配線長が長くなってしまう場合には、外界ノイズの混入を低減することが困難となる。

そこで、本変形例にあっては、図１３−（Ｃ）及び図１３−（Ｄ）に示すように、第１の受動素子２３−１乃至２３−３と同等の高さを有するダミー素子２１−５を、図１３−（Ａ）の部分Ｐに対応する箇所に配置し。これにより半導体チップ２７を支持する。

なお、かかるダミー素子は、ダミー素子２１−６のように、半導体チップ２７の一つの辺の略中央部などにも配設することができる。また、半導体チップ２７の電子回路の構成によっては、当該半導体チップ２７の４隅部に対応して配設され当該半導体素子を支持する受動素子の幾つかを、当該ダミー素子に変更することも可能である。

上述のように、ダミー素子は第１の受動素子２３−１乃至２３−３と略同一の材料、あるいは半導体チップ２７の材料と略同一の材料から成ることが望ましい。ダミー素子が、第１の受動素子２３−１乃至２３−３又は半導体チップ２７と略同じ熱膨張係数を有すれば、かかる熱膨張係数の差に因る応力の発生を防止することができる。

次に、本発明の半導体装置の第２の実施の形態について図１４乃至図１６を参照して説明する。前記本発明の半導体装置の第１の実施の形態では、配線基板上に、複数個の受動素子を支持体として半導体チップが搭載され、当該半導体チップの直下の配線基板領域に他の受動素子が搭載されていた。

本発明の半導体装置の第２の実施の形態においては、配線基板の表面にあって受動素子が載置された部分に予め所定の樹脂層を形成し、当該樹脂層上に半導体チップを固着（ダイス付け）している。

図１４は、本発明の第２の実施の形態の第１の例を、その製造工程と共に説明するための断面図である。図１４−（Ａ）を参照するに、配線基板２５の一方の主面（上面）に所定数の受動素子５１を搭載・配置した後、エポキシ系樹脂などの絶縁性を有する半導体素子接着用（ダイアタッチ用）樹脂５５を、当該受動素子５１を覆って形成する。次いで、半導体チップ２７を吸着保持するダイスコレット３０を用いて当該半導体チップ２７をダイアタッチ用樹脂５５の表面に押圧し、図１４−（Ｂ）に示すように、ダイアタッチ用樹脂５５の表面を平坦化すると共に当該ダイアタッチ用樹脂５５上に半導体チップ２７を固着（ダイス付け）する。

なお、半導体チップ２７をダイアタッチ用樹脂５５の表面に固着した後に、配線基板２５上の電極パッド５７と半導体チップ２７の電極パッドとの間にワイヤボンディングが施されるが、これについては周知であり、ここでは説明の便宜上、図示を省略する。

図１５は、本発明の半導体装置の第２の実施の形態の第２の例を、その製造工程と共に説明するための断面図である。図１５−（Ａ）を参照するに、配線基板２５の一方の主面（上面）に所定数の受動素子５１を搭載・配置した後、エポキシ系樹脂などの絶縁性を有する半導体素子接着用（ダイアタッチ用）樹脂５５を、当該受動素子５１を覆って形成する。次いで、図１５−（Ｂ）に示すように、治具５３を用いてダイアタッチ用樹脂５５の表面を平坦化する。その後、図１５−（Ｃ）に示すように、当該平坦にされたダイアタッチ用樹脂５５の表面に半導体チップ２７を固着する。なお、半導体チップ２７をダイアタッチ用樹脂５５上にダイス付けした後、配線基板２５の電極パッド５７と半導体チップ２７の電極パッドとの間にワイヤボンディングが施されるが、前記第１の例と同様、図示を省略する。

一般に、例えばチップコンデンサ等の受動素子の表面は必ずしも平坦ではない。また、受動素子には様々なサイズ、形状があり、当該受動素子上に半導体チップをダイス付けする際に、半導体チップの表面は配線基板の表面に対して平行にならない場合がある。また、周囲の受動素子よりも小さな受動素子が配置されている箇所では、配線基板と半導体チップとの間に隙間を生ずる、即ち半導体チップが浮いた状態になってしまう場合がある。

半導体チップが配線基板に対して平行に搭載されていない場合、配線基板と半導体チップとの間をワイヤボンディングする際に、キャピラリから力が適切に伝わらず、半導体チップの電極パッドとボンディングワイヤとの接続性が悪化するおそれがある。

しかしながら、図１４又は図１５に示す例によれば、半導体チップ２７は平坦なダイアタッチ用樹脂５５の上に載置されるため、当該半導体チップ２７の表面と配線基板２５の表面とを平行にすることができる。従って、配線基板２５の電極パッド５７と半導体チップ２７の電極パッドとの間をワイヤボンディングする際に、キャピラリからの力が適切に伝わり、半導体チップ２７の電極パッドと配線基板２５の電極パッド５７との間のボンディングワイヤによる接続を、高い信頼性をもって確実に行うことができる。

なお、図１５に示す例では、ダイアタッチ用樹脂５５の表面を平坦にするために治具５３を用いての加圧法が用いられている。しかし、これに限定されず、例えばスクリーン印刷法を適用して、受動素子５１を被覆する厚さを有する樹脂層を形成しても良い。かかるスクリーン印刷法によれば平坦な表面を有する樹脂層を形成することができる。

また、後述するが、配線基板２５上に配設された各部材及びダイアタッチ用樹脂５５は、最終的には封止樹脂により封止される。従って、ダイアタッチ用樹脂５５の熱膨張係数を、かかる封止樹脂の熱膨張係数と略同一にすることにより、両熱膨張係数の差に基づく応力の発生を低減することができる。

上述のように、図１４及び図１５に示す例では、配線基板２５に配置した受動素子５１を覆うようにダイアタッチ用樹脂５５を形成し、次いでダイスコレット３０に吸着保持された半導体チップ２７（図１４参照）或いは治具５３（図１５参照）を用いてダイアタッチ用樹脂５５を加圧し、当該ダイアタッチ用樹脂５５の表面の平坦化を行っている。このとき、当該加圧により、ダイアタッチ用樹脂５５が配線基板２５の電極パッド５７部にまで流出し、配線基板２５と半導体チップ２７との間のワイヤボンディングを阻害する可能性がある。

そこで、これを防止するために、図１６に示す構造を採用してもよい。ここで、図１６は、図１４又は図１５において点線で囲んだ部分を拡大した図である。図１６−（Ａ）に示す例では、配線基板２５において、電極パッド５７の近傍であって、電極パッド５７が配設されている位置よりも内側（配線基板２５の中央側）の部分に溝部５８が設けられる。また、図１６−（Ｂ）に示す例では、配線基板２５において、電極パッド５７の近傍であって、電極パッド５７が設けられている位置よりも内側（配線基板２５の中央側）の配線基板２５の部分にダム部５９が設けられる。

これら溝部５８或いはダム部５９の配設により、ダイアタッチ用樹脂５５が配線基板２５の電極パッド５７部に流出することを防止することができ、ダイアタッチ用樹脂５５が、配線基板２５と半導体チップ２７との間のワイヤボンディングを阻害することを回避することができる。

なお、図１４又は図１５に示す例においても、受動素子５１は、配線基板２５において半導体チップ２７が位置する部分の下の領域、即ち、平面視して半導体チップ２７と重なる領域の中に配設されている。従って配線基板２５の必要面積を小さくすることができ、半導体装置の小型化に対応することができる。また、図１及び図２に示した従来の構造に比し、半導体チップ２７と受動素子５１との配線長を短くすることができ、より効果的に外界ノイズの混入を低減することができる。

次に、本発明の半導体装置の第３の実施の形態について図１７及び図１８を参照して説明する。図１７は、本発明の半導体装置の第３の実施の形態の第１の例を説明するための図であり、図１７−（Ａ）及び図１７−（Ｂ）は断面図であり、図１７−（Ｃ）は図１７−（Ｂ）の平面図である。図１８は、本発明の半導体装置の第３の実施の形態の第２の例を製造工程と共に説明するための図であり、図１８−（Ａ）及び図１８−（Ｂ）は断面図であり、図１８−（Ｃ）は図１８−（Ｂ）の平面図である。

図１７−（Ａ）を参照するに、配線基板６０には、その一方の主面にキャビティ部６１が設けられている。キャビティ部６１の深さ（図１７−（Ａ）における上下方向の長さ）は、受動素子５１の高さよりも深い。

また、図１７−（Ｃ）に示すように、平面視したときのキャビティ部６１の開口面積は、半導体チップ２７の主面の面積よりも小さい。より具体的には、平面視したときのキャビティ部６１の開口は、半導体チップ２７に形成されている電極パッド７０が位置している箇所よりも内側（中央側）に、その面積が半導体チップ２７よりも小さく形成されている。

受動素子５１は、当該キャビティ部６１内の底部主面上に搭載・固着されている。

キャビティ部６１の容量より多い量のエポキシ系樹脂などの絶縁性を有する半導体素子接着用（ダイアタッチ用）樹脂６５をキャビティ部６１内に充填し、しかる後、半導体チップ２７を吸着保持したダイスコレット３０を用いて、当該半導体チップ２７の被固着面をダイアタッチ用樹脂６５の表面に押圧即ち上方から加圧して、当該ダイアタッチ用樹脂６５の表面を平坦化すると共に当該半導体チップ２７をダイアタッチ用樹脂６５により配線基板６０に固着する。

従って、半導体チップ２７の表面と配線基板６０の表面とが実質的に平行となり、配線基板６０の電極パッドと半導体チップ２７の電極パッド７０との間をワイヤボンディングする際に、キャピラリからの力が適切に伝わり、半導体チップの電極パッドと配線基板の電極パッドとの間のボンディングワイヤによる接続を、高い信頼性をもって確実に行うことができる。

半導体チップ２７の電極パッドと配線基板６０の電極パッドとをボンディングワイヤ２８により接続すると、図１７−（Ｂ）及び図１７−（Ｃ）に示す状態が得られる。

上述の如く、平面視したときのキャビティ部６１は、半導体チップ２７に形成されている電極パッド７０が位置している箇所よりも内側（中央側）に、その面積が半導体チップ２７よりも小さくなるように形成されているので、配線基板６０と半導体チップ２７とをワイヤボンディングする時に、配線基板６０からの熱伝導が良好となり、ボンディング性が向上する。

前述の如く、ダイスコレット３０に吸着保持された半導体チップ２７により、キャビティ形成部６１に収容・配設されたダイアタッチ用樹脂６５の表面を上方から加圧して、当該ダイアタッチ用樹脂６５の表面の平坦化を図ると共に、ダイス付けを行っているが、このとき、当該加圧により、ダイアタッチ用樹脂６５が配線基板６０に形成されたボンディングパッド部にまで流出してしまう可能性がある。そこで、これを防止するために、前記実施例の如く、配線基板６０の当該キャビティ部６１の周囲に、図１６−（Ａ）に示される溝部５８、又は図１６−（Ｂ）に示されるダム部５９を設けてもよい。

また、図１７に示す例では、配線基板６０上の電極パッド（図示せず）と半導体チップ２７の電極パッド７０との間は、ワイヤボンディング法により接続されているが、ワイヤボンディングに代えて、図１８に示すように、配線基板６０上の電極パッドに対し、半導体チップ２７をフリップチップボンディング法により接続してもよい。

図１８−（Ａ）を参照するに、配線基板６０には、図１７に示す例と同様に、キャビティ形成部６１が設けられている。キャビティ形成部６１の深さ（図１７−（Ａ）における上下方向の長さ）は、受動素子５１の高さよりも深い。

また、図１８−（Ｃ）に示すように、平面視したときのキャビティ部６１の開口面積は、半導体チップ２７の主面の面積よりも小さい。

受動素子５１は、当該キャビティ部６１の底部主面上に搭載・固着されている。

キャビティ部６１の容積より多い量のダイアタッチ用樹脂６５をキャビティ部６１内に充填し、半導体チップ２７が設けられた周知のフリップチップ用のツール７５により、半導体チップ２７をダイアタッチ用樹脂６５の上方からフリップチップボンディングする。

なお、本実施形態においても、受動素子５１は、半導体チップ２７が位置する部分の下の領域、即ち、平面視して半導体チップ２７と重なる領域の中に設けられているため、配線基板２５の実装面積を小さくすることができ、半導体装置の小型化に対応することができる。また、図１及び図２に示した従来の構造に比し、半導体チップ２７と受動素子５１との配線長を短くすることができ、より効果的に外界ノイズの混入を低減することができる。

[半導体装置の製造方法の実施の形態]
次に、本発明の半導体装置の製造方法の実施の形態について説明する。

まず、本発明の半導体装置の第１の実施の形態に係る半導体装置２０（図５等参照）の製造方法について、図１９及び図２０を参照して説明する。図１９及び図２０は、本発明の半導体装置の第１の実施の形態に係る半導体装置２０（図５等参照）の製造方法を説明するための工程断面図である。此処に示す製造工程にあっては、大型の配線基板を適用し、当該配線基板に複数個の半導体装置を一括して形成し、樹脂外装後、個々の半導体装置に分離する工程を示している。図示する工程にあっては、大型の配線基板に３個の半導体装置を形成する状態を示している。

図１９及び図２０を参照するに、前記図５に示した本発明の半導体装置の第１の実施の形態に係る半導体装置２０の製造にあっては、まず、配線基板２５上に配置された電極パッド８０に、半田ペースト８１を塗布・形成する（図１９−（Ａ））。この場合、電極パッド８０に塗布する材料は、導電性の接着剤であればよく、またその形成も塗布法の他、印刷法或いはディスペンス法を用いてもよい。

次に、半田ペースト８１が塗布された電極パッド８０上に第１の受動素子２３及び第２の受動素子２４を搭載し、半田を一括してリフロー処理し、硬化させて第１の受動素子２３及び第２の受動素子２４の電極を電極パッド８０に固着する（図１９−（Ｂ））。

前述の如く、第１の受動素子２３は、第２の受動素子２４よりも大きな外形寸法を有し、また複数個の第１の受動素子２３は、それぞれ同等の外形寸法を有する。

当該複数個の第１の受動素子２３−１及び２３−２などは、半導体チップ２７が配置される領域に対応して、半導体チップのコーナー（隅）部及び／或いは半導体チップの各辺部に対応して分離して配置される。一方、第２の受動素子２４−１乃至２４−３などは、当該半導体チップ２７直下に位置して且つ第１の受動素子から分離して配置される。

次に、背面（電子回路素子・電子回路などの非形成面）にダイボンディングフィルム２９が貼り付けられた半導体チップ２７を、当該ダイボンディングフィルム２９を用いて第１の受動素子２３上に搭載・固着する（図１９−（Ｃ））。

このとき、複数個の第１の受動素子２３の高さが同等である為、半導体チップ２７は第１の受動素子２３−１乃至２３−４によって配線基板２５と略平行になるように支持される。一方、当該半導体チップ２７と第２の受動素子２４との間には隙間が形成される。

次に、半導体チップ２７の電極パッドと配線基板２５の電極パッドとを、ボンディングワイヤ２８を用いて、ワイヤボンディングし、接続する（図１９−（Ｄ））。

次いで、前記第１の受動素子２３及び第２の受動素子２４、半導体チップ２７、ボンディングワイヤ２８などを封止樹脂２６により封止する（図２０−（Ｅ））。

このとき、配線基板２５上に搭載・固着された複数個の半導体チップ、受動素子、ボンディングワイヤなどは、一括して樹脂封止される。

かかる樹脂封止の際には、前記図９及び図１０を参照して説明したように、受動素子２３−１乃至２３−２及び２４−１乃至２４−３の配置の向きは、封止樹脂の流入方向を考慮して設定されているため、封止樹脂２６は受動素子２３−１乃至２３−２及び２４−１乃至２４−３間において容易に流入する。従って、封止樹脂２６に於けるボイドの発生は確実に防止される。

また、封止樹脂２６は、半導体チップ２７の上方のみならず、半導体チップ２７の下方に配置されている第１の受動素子２３−１乃至２３−２及び第２の受動素子２４−１乃至２４−３間にも充填されるため、半導体チップ２７はその上面及び下面とも封止樹脂２６により覆われた構造となる。従って、半導体チップ２７は、半導体チップ２７の上面及び下面における熱膨張係数の相違による応力の発生による影響を受け難く、信頼性の高い半導体装置２０を得ることができる。

その後、配線基板２５の他方の主面に、外部接続端子として機能する半田ボール２２を複数個形成する（図２０−（Ｆ））。
しかる後、配線基板２５及び当該配線基板２５の一方の主面にあって封止樹脂２６により樹脂封止された半導体チップ２７と、当該半導体素子２７に電気的に接続された受動素子２３，２４、並びにボンディングワイヤ２８などを１つの単位として、ダイシングソーを用いたダイシング等により個片化し、個々の半導体装置２０を形成する（図２０−（Ｇ））。

次に、本発明の半導体装置の第２の実施の形態に係る半導体装置（図１４又は図１５等参照）の製造方法について、図２１及び図２２を参照して説明する。図２１及び図２２は、本発明の半導体装置の第２の実施の形態に係る半導体装置（図１４又は図１５等参照）の製造方法を説明するための工程断面図である。此処に示す製造工程にあっても、大型の配線基板を適用し、当該配線基板に複数個の半導体装置を一括して形成し、樹脂外装後、個々の半導体装置に分離する工程を示している。図示する工程にあっては、大型の配線基板に３個の半導体装置を形成する状態を示している。

図２１及び図２２を参照するに、本発明の半導体装置の第２の実施の形態に係る半導体装置の製造にあっても、先ず、配線基板２５上に配置された電極パッド８０に、半田ペースト８１を塗布・形成する（図２１−（Ａ））。この場合、電極パッド８０に塗布する材料は、導電性の接着剤であればよく、またその形成も塗布法の他、印刷法或いはディスペンス法等を用いてもよい。

次に、半田ペースト８１が塗布された半田付けパッド８０上に受動素子５１を搭載し、半田を一括してリフロー処理し、硬化させて受動素子５１の電極を電極パッド８０に固着する（図２１−（Ｂ））。

次に、エポキシ系樹脂などの絶縁性を有する半導体素子固着用（ダイアタッチ用）樹脂５５を、配線基板２５に配置された受動素子５１を覆うように被覆する（図２１−（Ｃ））。なお、後述の如く、最終的には配線基板２５上に配設された各部材及びダイアタッチ用樹脂５５は、封止樹脂２６により封止される。そこで、ダイアタッチ用樹脂５５の熱膨張係数を、かかる封止樹脂の熱膨張係数と略同一にすることにより、両熱膨張係数の差に基づく応力の発生を低減することができる。

次に、前記ダイアタッチ用樹脂５５を用いて受動素子５１上に半導体チップ２７を搭載・固着する（図２１−（Ｄ））。この際、図１４を参照して説明したように、半導体チップ２７がダイスコレット３０を用いてダイアタッチ用樹脂５５の表面を平坦にし、当該表面に半導体チップ２７をダイス付けしてもよい。或いは、図１５を参照して説明したように、治具５３を用いてダイアタッチ用樹脂５５の表面を平坦化した後、当該平坦化された樹脂表面に半導体チップ２７をダイス付けしてもよい。

いずれにしても、簡易な工程で、半導体チップ２７の下面と配線基板２５の表面とが平行になるように、半導体チップ２７をダイアタッチ用樹脂５５を介して配線基板２５上に搭載することができる。半導体チップ２７を、配線基板２５と平行になるように搭載することにより、後述する配線基板２５と半導体チップ２７との間をワイヤボンディングする際に、ボンディングキャピラリからの力が適切に伝わり、半導体チップ２７の電極パッドと配線基板２５上の電極パッドとの間のボンディングワイヤによる接続を、高い信頼性をもって確実に行うことができる。

尚、配線基板２５、受動素子５１、及び半導体チップ２７の間に配設されるダイアタッチ用樹脂５５においてボイドが発生しないように、ダイアタッチ用樹脂５５の量及びダイアタッチ用樹脂５５に半導体チップ２７を搭載する際の加圧力が適宜設定される。更に、前記図１６を参照して説明したように、配線基板２５に溝部５８又はダム部５９を設け、ダイアタッチ用樹脂５５が配線基板２５表面に配設されたボンディングパッド上に流出することを防止する。

次に、半導体チップ２７の電極と配線基板２５表面に配設されたボンディングパッドとの間を、ボンディングワイヤ２８を用いて接続し、両者を電気的に接続する（図２１−（Ｅ））。次いで、受動素子５１、半導体チップ２７、及びボンディングワイヤ２８などを、エポキシ系樹脂などの封止樹脂２６により封止する（図２２−（Ｆ））。

次いで、配線基板２５の下面（他方の主面）に、外部接続端子として機能する半田ボール２２を複数個形成する（図２２−（Ｇ））。

しかる後、配線基板２５及び当該配線基板２５の一方の主面にあって封止樹脂２６により樹脂封止された半導体チップ２７と、当該半導体素子２７に電気的に接続された受動素子５１、並びにボンディングワイヤ２８などを１つの単位として、ダイシングソーを用いたダイシングにより個片化し、個々の半導体装置２０を形成する（図２２−（Ｈ））。

以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。

以上の説明に関し、更に以下の項を開示する。
（付記１）
基板と、前記基板の一方の主面に配置された半導体素子及び複数個の受動素子とを有する半導体装置であって、
前記複数個の受動素子は、第１の高さを有する複数個の第１の受動素子と、前記第１の受動素子よりも低い第２の高さを有する複数個の第２の受動素子とを含み、
前記半導体素子は、前記複数個の第１の受動素子上に支持され、前記半導体素子の電極と前記基板の電極とがワイヤ接続されてなることを特徴とする半導体装置。
（付記２）
前記半導体素子と前記基板との間に設けられた前記複数の受動素子間が、前記半導体素子の上方に設けられた封止樹脂と同じ材料の封止樹脂により封止されていることを特徴とする付記１記載の半導体装置。
（付記３）
前記受動素子の長手方向が前記封止樹脂の流入方向と略平行になるように、前記受動素子が設けられていることを特徴とする付記２記載の半導体装置。
（付記４）
前記第１の受動素子は、前記基板において略矩形形状を有する前記半導体素子の主面の四隅に相当する部分に設けられていることを特徴とする付記１乃至３いずれか一項記載の半導体装置。
（付記５）
前記受動素子は、互いに略等間隔を形成して設けられていることを特徴とする付記１乃至４いずれか一項記載の半導体装置。
（付記６）
前記半導体素子と前記基板との間であって、前記基板の前記半導体素子の主面と重なる領域に、前記受動素子と略同一の熱膨張係数を有するダミー素子を設けたことを特徴とする付記１乃至５いずれか一項記載の半導体装置。
（付記７）
基板と、前記基板の上方に設けられた半導体素子と、前記基板上に設けられた複数個の受動素子とを備えた半導体装置であって、
前記受動素子は樹脂により封止され、
前記半導体素子は前記樹脂上に前記基板と略平行に搭載されていることを特徴とする半導体装置。
（付記８）
前記樹脂は、前記半導体チップの上方に設けられた封止樹脂と同じ熱膨張係数を有することを特徴とする付記７記載の半導体装置。
（付記９）
前記基板に設けられたボンディングパッドの近傍であって、当該ボンディングパッドが設けられている位置よりも前記基板の中央側に位置する前記基板の箇所に、溝部が設けられていることを特徴とする付記７又は８記載の半導体装置。
（付記１０）
前記基板に設けられたボンディングパッドの近傍であって、当該ボンディングパッドが設けられている位置よりも前記基板の中央側に位置する前記基板の箇所に、ダム部が設けられていることを特徴とする付記７又は８記載の半導体装置。
（付記１１）
前記基板はキャビティ形成部を有し、前記受動素子は前記キャビティ形成部の主面上に搭載されていることを特徴とする付記７記載の半導体装置。
（付記１２）
複数の第１の受動素子と、高さが前記第１の受動素子の高さよりも低い複数の第２の受動素子とを基板に搭載する工程と、
背面に接着フィルムを貼り付けた半導体素子を前記第１の受動素子の上面に搭載する工程と、
前記半導体素子の電極と前記基板の電極とをワイヤにて接続する工程と、
前記半導体素子、前記受動素子及び前記ワイヤを樹脂封止する工程と
を備えたことを特徴とする半導体装置の製造方法。
（付記１３）
複数の受動素子を基板に搭載する工程と、
前記受動素子を覆うように樹脂を前記基板に配設する工程と、
半導体素子を前記樹脂上に搭載する工程と、
前記半導体素子の電極と前記基板の電極とをワイヤにて接続する工程と、
前記半導体素子、前記受動素子及び前記ワイヤを樹脂封止する工程と
を備えたことを特徴とする半導体装置の製造方法。

従来の半導体装置を搭載した電子部品の構造を示す図である。 従来の半導体装置の構造（その１）を示す図である。 従来の半導体装置の構造（その２）を示す断面図である。 従来技術の問題点の１つを示す従来の半導体装置の部分断面図である。 本発明の半導体装置の第１の実施の形態を示した図である。 第１の受動素子の配置の変形例を示すための図（その１）である。 第１の受動素子の配置の変形例を示すための図（その２）である。 第２の受動素子の配置構造を説明するための配線基板の平面図である。 受動素子の配置と封止樹脂の流入の関係を説明するための図（その１）である。 受動素子の配置と封止樹脂の流入の関係を説明するための図（その２）である。 本発明の半導体装置の第１の実施の形態の変形例（その１）を示した平面図である。 本発明の半導体装置の第１の実施の形態の変形例（その２）を示した平面図である。 本発明の半導体装置の第１の実施の形態の変形例（その３）を説明するための図である。 本発明の半導体装置の第２の実施の形態の第１の例を説明するための断面図である。 本発明の半導体装置の第２の実施の形態の第２の例を説明するための断面図である。 樹脂の流出を防止するための構造を説明するための図である。 本発明の半導体装置の第３の実施の形態の第１の例を説明するための図である。 本発明の半導体装置の第３の実施の形態の第２の例を説明するための図である。 本発明の半導体装置の第１の実施の形態に係る半導体装置の製造方法を説明するための第１図である。 本発明の半導体装置の第１の実施の形態に係る半導体装置の製造方法を説明するための第２図である。 本発明の半導体装置の第２の実施の形態に係る半導体装置の製造方法を説明するための第１図である。 本発明の半導体装置の第２の実施の形態に係る半導体装置の製造方法を説明するための第２図である。

符号の説明

２０ 半導体装置
２３−１乃至２３−４ 第１の受動素子
２４−１乃至２４−１２ 第２の受動素子
２５、６０ 配線基板
２７ 半導体チップ
２９ 接着フィルム
５５、６５ ダイアタッチ用樹脂
６１ キャビティ形成部

Claims (3)

1. 基板と、前記基板の上方に設けられた半導体素子と、前記基板上に設けられた複数個の受動素子とを備えた半導体装置であって、
   前記受動素子は樹脂により封止され、
   前記半導体素子は前記樹脂上に前記基板と略平行に搭載されていることを特徴とする半導体装置。
2. 前記基板はキャビティ形成部を有し、前記受動素子は前記キャビティ形成部の主面上に搭載されていることを特徴とする請求項１記載の半導体装置。
3. 複数の受動素子を基板に搭載する工程と、
   前記受動素子を覆うように樹脂を前記基板に配設する工程と、
   半導体素子を前記樹脂上に搭載する工程と、
   前記半導体素子の電極と前記基板の電極とをワイヤにて接続する工程と、
   前記半導体素子、前記受動素子及び前記ワイヤを樹脂封止する工程と
   を備えたことを特徴とする半導体装置の製造方法。

Images