JP2011040602A - 電子装置およびその製造方法 - Google Patents

Abstract

【課題】半導体モジュールの小型化、高信頼性、実装強度および実装信頼性の向上を実現させる。
【解決手段】半導体モジュール１は、配線基板２と、配線基板２の上面２ａ上に搭載された電子部品３と、配線基板２の下面２ｂ上に搭載された電子部品４と、配線基板２の下面２ｂ上に搭載されたリード５と、電子部品４およびリード５を含む配線基板２の下面２ｂを覆う封止樹脂６とを有している。リード５は、接合材１０を介して電極パッド１３ｂに接続される第１部分２１と、第１部分２１から屈曲する第２部分２２と、第２部分２２から屈曲する第３部分２３とを有しており、第３部分２３は、第１部分２１よりも配線基板２の下面２ｂの周縁部側に位置し、かつ第１部分２１よりも配線基板２の下面２ｂから遠い位置に配置されている。リード５は、第３部分２３が封止樹脂６の主面６ａおよび側面６ｂのそれぞれから露出して、外部接続用端子として機能する。
【選択図】図４

Description

本発明は、電子装置およびその製造方法に関し、特に、配線基板に電子部品を搭載した電子装置およびその製造方法に適用して有効な技術に関する。

例えば、無線通信を行う電子機器は、アンテナ部材、信号を制御するための半導体装置、水晶振動子、抵抗素子および容量素子などの様々な部品が実装基板（マザーボード）上に搭載されて構成される。

特開平１１−１６３２４９号公報（特許文献１）には、平板状の第一の配線基板と、開口部を有し前記第一の配線基板に重ねられた第二の配線基板と、それら二つの配線基板の面間に在って互いを部分的に電気的に接続する導電手段と、前記第二の配線基板の開口部内で前記第一の配線基板上に接続された半導体チップとを有する半導体装置に関する技術が記載されている。

特開２００８−９１４１８号公報（特許文献２）には、第１の樹脂体と、第１の樹脂体に重ねられて一体となる第２の樹脂体と、第１の樹脂体内の第１の電子部品と、第２の樹脂体内の第２の電子部品とを有する半導体装置に関する技術が記載されている。

特開平１１−１６３２４９号公報 特開２００８−９１４１８号公報

本発明者の検討によれば、次のことが分かった。

無線通信機器は、様々な物品に組み込む試みがなされており、近年では、携帯可能な物品にも組み込む要求が高まっている。このため、無線通信機器を構成する実装基板の小型化や、通信速度の高速化を実現するために、無線通信機器を構成する種々の部品を１つの半導体装置内に搭載する、所謂、モジュール化が検討されている。

そこで、例えばＢＧＡ（Ball Grid Aray）型の半導体装置において、配線基板（インターポーザ）の表裏面に部品を搭載する構成とし、配線基板の裏面（実装面）に形成された、外部端子である半田部材（半田ボール）を介して実装基板上に実装することが考えられる。

しかしながら、半田部材（半田ボール）を外部端子として用いる場合、配線基板の裏面側に搭載された半導体チップやチップ部品よりも、半田部材の高さ（厚さ）を大きくする必要がある。半田部材（半田ボール）の高さを大きくするためには、半田部材に使用する半田の量を多くすることが考えられるが、半田の量を増やすと、形成される半田ボールの外形寸法も大きくなってしまう。配線基板の裏面には複数のランド（半田ボール接続用の電極）が形成されており、半導体装置の小型化を図るために各ランドのピッチを狭くすると、隣接する半田ボール同士が接触する虞があるが、半田ボールの外形寸法が大きくなるほど、半田ボール同士が接触しやすくなるため、隣り合うランドのピッチを広げる必要がある。このため、上記ＢＧＡ型の半導体装置では、半導体装置の小型化（小面積化）が困難である。

そこで、本発明者は、上記特許文献１の構成について検討した。しかしながら、上記特許文献１に示されるように外部端子を配線基板で構成した場合には、この配線基板の一部しか封止樹脂で覆われないため、この外部端子と成る配線基板が封止樹脂から剥離する虞があり、半導体装置の信頼性（品質保証）が低い。

次に、本発明者は、上記特許文献２の構成について検討した。しかしながら、上記特許文献２に示されるように、外部端子となるリードの先端部が樹脂体の側面には露出しない構成、すなわち、リードの先端部は樹脂体の一面（実装面）からのみ露出する構成では、実装強度を向上することが困難である。また、樹脂体の側面にリードの一部が露出しないため、実装時に使用する半田材がリードに確実に接続されている（濡れ上がっている）かどうかを確認することが困難であり、半導体装置の実装信頼性を向上することが困難である。

本発明の目的の一つは、無線通信システムなどを構築するために必要とされる多数の半導体部品を１つの電子装置内に組み込んだとしても、電子装置の小型化を図ることができる技術を提供することである。

また、本発明の他の目的の一つは、電子装置の信頼性（品質保証）を向上させることができる技術を提供することである。

また、本発明の他の目的の一つは、電子装置の実装強度を向上させることができる技術を提供することである。

また、本発明の他の目的の一つは、電子装置の実装信頼性を向上させることができる技術を提供することである。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態による電子装置は、配線基板の下面上に少なくとも１つの第２電子部品と複数のリードとが搭載されて封止体で封止され、配線基板の上面上に少なくとも１つの第１電子部品が搭載された電子装置である。そして、各リードは、配線基板の下面に沿って延在する第１部分と、配線基板の下面から遠ざかる方向に第１部分から屈曲する第２部分と、第２部分から屈曲する第３部分とを一体的に有している。各リードの第３部分は、第１部分よりも配線基板の下面の周縁部側に位置し、かつ第１部分よりも配線基板の下面から遠い位置に配置され、各リードは、第３部分が封止体の表面および側面のそれぞれから露出するように、封止体で覆われている。

また、代表的な実施の形態による電子装置の製造方法は、配線基板の下面上に少なくとも１つの第２電子部品と複数のリードとが搭載されて封止体で封止され、配線基板の上面上に少なくとも１つの第１電子部品が搭載された電子装置の製造方法である。そして、配線基板母体の第１主面上に複数のリードを有するリードフレームと第２電子部品とを搭載する第１工程、配線基板母体の第１主面上に第２電子部品および複数のリードを封止する樹脂封止体を形成する第２工程、配線基板母体の第２主面上に第１電子部品を搭載する第３工程、樹脂封止体、配線基板母体およびリードフレームを切断する第４工程を有している。第１工程は、リードフレームの複数のリードを配線基板母体の第１主面に半田接続するための半田リフロー工程を含み、この半田リフロー工程は、リードフレームと配線基板母体との相対的な位置を固定した状態で行われ、第２工程では、各リードの一部が樹脂封止体から露出するように、樹脂封止体が形成される。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

代表的な実施の形態によれば、電子装置の小型化を図ることができる。

また、電子装置の信頼性（品質保証）を向上させることができる。

また、電子装置の実装強度を向上させることができる。

また、電子体装置の実装信頼性を向上させることができる。

無線通信システムの一例を示すブロック図である。 本発明の一実施の形態である半導体モジュールの上面図である。 本発明の一実施の形態である半導体モジュールの下面図である。 本発明の一実施の形態である半導体モジュールの断面図である。 本発明の一実施の形態である半導体モジュールの断面図である。 本発明の一実施の形態である半導体モジュールの下面透視図である。 本発明の一実施の形態である半導体モジュールに用いられている配線基板の上面図である。 本発明の一実施の形態である半導体モジュールに用いられている配線基板の下面図である。 本発明の一実施の形態である半導体モジュールを実装基板に実装した状態を示す断面図である。 本発明の一実施の形態である半導体モジュールの製造に用いられる配線基板の下面図である。 図１０の配線基板の断面図である。 本発明の一実施の形態である半導体モジュールの製造に用いられるリードフレームの下面図である。 図１２のリードフレームの断面図である。 本発明の一実施の形態である半導体モジュールの製造工程中の平面図である。 図１４に続く半導体モジュールの製造工程中の断面図である。 図１５に続く半導体モジュールの製造工程中の平面図である。 図１６と同じ半導体モジュールの製造工程中の断面図である。 図１６に続く半導体モジュールの製造工程中の平面図である。 図１８と同じ半導体モジュールの製造工程中の断面図である。 図１８に続く半導体モジュールの製造工程中の平面図である。 図２０と同じ半導体モジュールの製造工程中の断面図である。 図２０に続く半導体モジュールの製造工程中の平面図である。 図２２と同じ半導体モジュールの製造工程中の断面図である。 モールド工程の説明図である。 モールド工程の説明図である。 図２２に続く半導体モジュールの製造工程中の平面図である。 図２６と同じ半導体モジュールの製造工程中の断面図である。 図２６に続く半導体モジュールの製造工程中の平面図である。 図２８と同じ半導体モジュールの製造工程中の断面図である。 図２９と同じ半導体モジュールの製造工程中の断面図である。 本発明の一実施の形態である半導体モジュールの第１の変形例の断面図である。 図３１の半導体モジュールを製造するためのモールド工程の説明図である。 図３１の半導体モジュールを製造するためのモールド工程の説明図である。 図３１の半導体モジュールを製造するためのモールド工程の説明図である。 図３１の半導体モジュールを製造するためのモールド工程の説明図である。 本発明の一実施の形態である半導体モジュールの第２の変形例の断面図である。 半導体チップの電極とリードとをワイヤで直接繋いだ場合の半導体モジュールの変形例を示す断面図である。 本発明の一実施の形態である半導体モジュールの第３の変形例の断面図である。 本発明の一実施の形態である半導体モジュールの第４の変形例の下面図である。 図３９の半導体モジュールの下面透視図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
本実施の形態は、例えば無線ＬＡＮなどの無線通信システムを構築するための半導体モジュールである。

＜無線通信システムの構成について＞
図１は、標準的な無線通信システム（例えば無線ＬＡＮ）ＳＹＳ１の一例を示すブロック図（回路ブロック図、説明図）である。

図１に示される無線通信システム（無線通信装置）ＳＹＳ１においては、アンテナＡＮＴより受信した信号（無線周波数信号）は、アンテナスイッチＳＷを通って低雑音アンプ（ローノイズアンプ）ＬＮＡ１により増幅され、不要周波数を除去するフィルタＦＬ１を経由して高周波ＩＣ回路部ＲＦ１に入力されて周波数変換され、ベースバンド信号に復調されてベースバンド部ＢＢ１へ導かれる。ベースバンド部ＢＢ１には、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路、チャネルＣＯＤＥＣ（コーデック）およびＤＳＰ（デジタルシグナルプロセッサ）などが内蔵されており、高周波ＩＣ回路部ＲＦ１からベースバンド部ＢＢ１に入力されたベースバンド信号は、ベースバンド部ＢＢ１内のＡ／Ｄ変換回路でＡ−Ｄ変換（アナログ−デジタル変換）され、種々のデジタル信号処理が行われる。Ａ／Ｄ変換回路は、高周波ＩＣ回路部ＲＦ１に設けることも可能である。ベースバンド部ＢＢ１は、制御用のマイコン（ＣＰＵ）ＭＣＮに接続され、各種のプログラムやデータなどが格納されるメモリＭＥＭがこのマイコンＭＣＮに接続されている。また、ベースバンド部ＢＢ１には、ベースバンド部ＢＢ１の内部を同期動作させるための発振子（発振器）ＯＳＣ１も接続されている。

また、ベースバンド部ＢＢ１内のＤ／Ａ変換回路でＤ−Ａ変換（デジタル−アナログ変換）されたベースバンド信号が、高周波ＩＣ回路部ＲＦ１へ導かれ、高周波ＩＣ回路部ＲＦ１で変調され、周波数変換されて、送信信号（無線周波数信号）に変換された後、不要周波数を除去するフィルタＦＬ２を経由してパワーアンプ（電力増幅回路部）ＰＡ１で増幅され、アンテナスイッチＳＷを通してアンテナＡＮＴから送信される。Ｄ／Ａ変換回路は、高周波ＩＣ回路部ＲＦ１に設けることも可能である。図１の無線通信システムＳＹＳ１において、点線で囲まれた部分が半導体モジュール１で構成されている。

＜半導体モジュールの構造について＞
図２は、本実施の形態の半導体モジュール１の構造を示す上面図（平面図）であり、図３は、本実施の形態の半導体モジュール１の下面図（平面図）であり、図４および図５は本実施の形態の半導体モジュール１の断面図（側面断面図）である。また、図６は、本実施の形態の半導体モジュール１の下面透視図であり、封止樹脂６を透視したときの半導体モジュール１の下面図が示されている。また、図７は、半導体モジュール１に用いられている配線基板２の上面図（平面図）であり、図８は、半導体モジュール１に用いられている配線基板２の下面図（平面図）である。図２、図３および図６〜図８に示されるＡ−Ａ線に対応する位置での半導体モジュール１の断面図が、図４にほぼ対応し、図２、図３および図６〜図８に示されるＢ−Ｂ線に対応する位置での半導体モジュール１の断面図が、図５にほぼ対応する。なお、図３は、平面図であるが、図面を見易くするために、封止樹脂６から露出するリード５に対してハッチングを付してある。

図２〜図６に示される本実施の形態の半導体モジュール（半導体装置、電子装置）１は、配線基板２と、配線基板２の上面２ａ上に搭載（実装）された電子部品３と、配線基板２の下面２ｂ上に搭載（実装）された電子部品４と、配線基板２の下面２ｂ上に搭載されたリード５と、電子部品４およびリード５を含む配線基板２の下面２ｂを覆う封止樹脂（封止体、樹脂封止体、封止部、封止樹脂部）６とを有している。

なお、半導体モジュール１は、配線基板の上面２ａおよび下面２ｂに電子部品３，４を搭載したものであるため、電子装置とみなすことができるが、電子部品３，４に半導体チップも含まれている場合には、半導体装置とみなすこともできる。本実施の形態では、電子部品３，４が、後述のように半導体チップ３ｄ，４ａ，４ｂ，４ｃ，４ｄ，４ｅを含んでいるため、半導体モジュール１を電子装置および半導体装置のいずれともみなすことができる。

図２および図４〜図８に示される配線基板２は、例えば、複数の絶縁体層（絶縁層、誘電体層）１１と、複数の導体層（導体パターン１２，１３，１４，１５に対応する導体層）とを交互に積層して一体化した多層配線基板（多層基板）である。また、図４および図５では、３つの絶縁体層１１が積層されて配線基板２が形成されているが、積層される絶縁体層１１の数はこれに限定されるものではなく種々変更可能である。配線基板２の絶縁体層１１を形成する材料としては、例えばガラスエポキシ樹脂などの樹脂材料や、あるいはアルミナ（酸化アルミニウム、Ａｌ_２Ｏ_３）などのセラミック材料を用いることができる。

配線基板２は、互いに反対側に位置する主面である上面（表面、主面、実装面）２ａと下面（裏面、主面、実装面）２ｂとを有しており、配線基板２の上面２ａ上と下面２ｂ上と絶縁体層１１間とには、配線形成用の導体層（配線層、配線パターン、導体パターン）が形成されている。配線基板２の最上層の導体層によって、配線基板２の上面２ａに導電体からなる導体パターン１２が形成され、配線基板２の最下層の導体層によって、配線基板２の下面２ｂに導電体からなる導体パターン１３が形成されている。また、配線基板２の絶縁体層１１間の導体層によって導体パターン１４，１５が形成されている。

配線基板２の上面２ａの導体パターン１２は、電子部品３の電極が接続される端子部分である複数の電極パッド（端子、電極、ボンディングリード、ランド、第１電極パッド）１２ａと、それら電極パッド１２ａの間などを結線する複数の配線（配線部分、配線パターン）１２ｂとを有している。配線基板２の下面２ｂの導体パターン１３は、電子部品４の電極（あるいは電子部品４の電極に接続された後述のワイヤＷＡ）が接続される端子部分である複数の電極パッド１３ａと、リード５が接続される端子部分である複数の電極パッド１３ｂと、それら電極パッド１３ａ，１３ｂの間などを結線する複数の配線（配線部分、配線パターン）１３ｃとを有している。また、配線基板２の下面２ｂの導体パターン１３は、チップ搭載用導体パターン１３ｄも有している。

また、配線基板２の上面２ａには半田レジスト層が形成されており、電極パッド１２ａは、この半田レジスト層に設けられた開口から露出しているが、配線１２ｂは、この半田レジスト層で覆われている。このため、図７の上面図（平面図）では、半田レジスト層から露出した電極パッド１２ａは図示されているが、半田レジスト層で覆われた配線１２ｂは図示されていない。一方、図４および図５の断面図では、電極パッド１２ａおよび配線１２ｂのいずれも図示されているが、配線基板２の上面２ａの半田レジスト層は図示を省略している。

また、配線基板２の下面２ｂにも半田レジスト層が形成されており、電極パッド（端子、電極、ボンディングリード、ランド、第２電極パッド）１３ａ、電極パッド（端子、電極、ボンディングリード、ランド、第３電極パッド）１３ｂおよびチップ搭載用導体パターン１３ｄは、この半田レジスト層に設けられた開口から露出しているが、配線１３ｃは、この半田レジスト層で覆われている。このため、図８の下面図（平面図）では、半田レジスト層から露出した電極パッド１３ａ，１３ｂおよびチップ搭載用導体パターン１３ｄは図示されているが、半田レジスト層で覆われた配線１３ｃは図示されていない。一方、図４および図５の断面図では、電極パッド１３ａ，１３ｂおよびチップ搭載用導体パターン１３ｄのいずれも図示されているが、配線基板２の下面２ｂの半田レジスト層は図示を省略している。

なお、後述の半導体モジュール１ｂ（後述の図３６参照）の場合は、導体パターン１３は、更に後述の電極パッド（端子、電極、ボンディングリード、ランド、第３電極パッド）１３ｅも有しており、この電極パッド１３ｅは、配線基板２の下面２ｂにおいて、半田レジスト層に設けられた開口から露出している。このため、後述の半導体モジュール１ｂ（後述の図３６参照）の場合は、配線基板２は、上面２ａに形成された複数の電極パッド１２ａと、上面２ａとは反対側の下面２ｂに形成された複数の電極パッド１３ａ、複数の電極パッド１３ｂおよび複数の電極パッド１３ｅとを有している。

本実施の形態では、配線基板２の下面２ｂにおいて、電極パッド１３ｂは下面２ｂの周縁部側に配置され、電極パッド１３ａは下面２ｂの内側（電極パッド１３ｂの配列領域よりも内側）に配置されている。すなわち、電極パッド１３ｂは、電極パッド１３ａよりも配線基板２の下面２ｂの周縁部側に位置しているのである。

また、配線基板２の上面２ａにおいて、電極パッド１２ａは複数設けられており、配線基板２の下面２ｂにおいて、電極パッド１３ａは複数設けられ、電極パッド１３ｂも複数設けられている。従って、配線基板２の下面２ｂにおいて、下面２ｂの周縁部に沿って複数の電極パッド１３ｂが配置され、これら複数の電極パッド１３ｂの配置（配列）領域よりも内側（中央部側）に複数の電極パッド１３ａが配置されている。換言すれば、配線基板２の下面２ｂにおいて、複数の電極パッド１３ａの配置領域よりも周縁部側（外側）に、複数の電極パッド１３ｂが配置されている。

配線基板２の上面２ａ上には、少なくとも１つの電子部品（第１電子部品）３が搭載（実装）され、配線基板２の下面２ｂ上には、少なくとも１つの電子部品（第２電子部品）４が搭載（実装）されるが、ここでは複数の電子部品３が配線基板２の上面２ａ上に搭載（実装）され、複数の電子部品４が配線基板２の下面２ｂ上に搭載（実装）されている。半導体モジュール１に使用される電子部品３，４は、半導体チップやチップ部品（チップ抵抗、チップコンデンサまたはチップインダクタなど）などを含んでいる。

具体的には、半導体モジュール１は、上記図１の無線通信システムＳＹＳ１を構成する半導体モジュールであるため、上記低雑音アンプＬＮＡ１を構成する半導体チップ４ａと、上記パワーアンプＰＡ１を構成する半導体チップ４ｂと、上記高周波ＩＣ回路部ＲＦ１を構成する半導体チップ４ｃと、上記ベースバンド部ＢＢ１を構成する半導体チップ４ｄと、上記メモリＭＥＭを構成する半導体チップ４ｅとを有している。半導体モジュール１は、更に、上記フィルタＦＬ１，ＦＬ２をそれぞれ構成するフィルタ３ａ，３ｂと、上記発振子ＯＳＣ１を構成する発振子３ｃと、上記アンテナスイッチＳＷを構成する半導体チップ３ｄと、周辺回路（例えばコンデンサ、コイル、あるいは抵抗など）を構成する複数のチップ部品３ｅ，４ｆとを有している。

このうち、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅおよび複数のチップ部品４ｆは、電子部品４として、配線基板２の下面２ｂ上に搭載（実装）され、フィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよび複数のチップ部品３ｅは、電子部品３として、配線基板２の上面２ａ上に搭載（実装）されている。

配線基板２の上面２ａ上に搭載された電子部品３は、面実装型の電子部品であることが好ましく、半田実装またはフリップチップ実装が可能であることが好ましい。そして、ワイヤボンディング型の電子部品は、配線基板２の上面２ａ上には搭載されない、すなわち、電子部品３は、ワイヤボンディング型の電子部品を含んでいないことが好ましい。換言すれば、配線基板２の上面２ａ上には、ワイヤボンディングされている電子部品は搭載されていないのである。

ここでは、電子部品３として、フィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよび複数のチップ部品３ｅが用いられており、このうち、フィルタ３ａ，３ｂは、例えば、中空構造を有するＳＡＷ（表面弾性波）フィルタであり、発振子３ｃは、例えば、水晶発振子またはセラミック発振子であり、チップ部品３ｅは、例えば、チップ抵抗、チップコンデンサまたはチップインダクタなどからなる。また、上記アンテナスイッチＳＷを構成する半導体チップ３ｄは、例えば、化合物半導体（ＧａＡｓなど）からなる半導体基板（ＧａＡｓ基板など）にＨＥＭＴ素子などを形成してから、ダイシングなどにより半導体基板（ＧａＡｓ基板など）を各半導体チップに分離したものである。

電子部品３のうち、フィルタ３ａ，３ｂ、発振子３ｃおよびチップ部品３ｅは、配線基板２の上面２ａ上に半田実装されている。すなわち、フィルタ３ａ，３ｂ、発振子３ｃおよびチップ部品３ｅの各電極が、配線基板２の上面２ａの電極パッド１２ａに、導電性の接合材である半田（第１導電性部材）７を介して接合（機械的に接続）されて電気的に接続されている。また、電子部品３のうち、半導体チップ３ｄは、フェイスダウンで配線基板２の上面２ａ上に搭載されてフリップチップ接続（フリップチップ実装）されており、半導体チップ３ｄは、バンプ電極（第１導電性部材）ＢＰを介して配線基板２の上面２ａの電極パッド１２ａに接合（機械的に接続）されて電気的に接続されている。バンプ電極ＢＰは、好ましくは半田バンプである。半田７およびバンプＢＰは、導電性を有しているため、電子部品３を配線基板２の上面２ａの電極パッド１２ａに電気的に接続するための導電性部材とみなすことができる。

配線基板２の下面２ｂ上に搭載された電子部品４、ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅおよび複数のチップ部品４ｆのうち、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅは、配線基板２の下面２ｂ上にフェイスアップでダイボンディングされており、各半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅの裏面が配線基板２の下面２ｂに接合材（ダイボンディング材）８を介して接合（接着、固着）されている。この接合材８としては、ペースト型接着材（銀ペーストまたは樹脂ペーストなど）、フィルム型接着材あるいは半田などを用いることができ、いずれの接合材料を用いたとしても半導体モジュール１では接合材８は既に固化または硬化している。

各半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅは、単結晶シリコンなどからなる半導体基板（半導体ウエハ）にＭＩＳＦＥＴなどからなる半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅは、シリコンチップとみなすこともでき、本実施の形態では、配線基板２の下面２ｂ上に搭載された電子部品４は、半導体チップ（シリコンチップ）を含んでいる。

また、配線基板２の下面２ｂ上に搭載されたチップ部品４ｆは、面実装型の電子部品であることが好ましく、半田実装可能であることが好ましい。チップ部品４ｆは、例えば、チップ抵抗、チップコンデンサまたはチップインダクタなどからなり、配線基板２の下面２ｂ上に半田実装されている。すなわち、チップ部品４ｆの各電極が、配線基板２の下面２ｂの電極パッド１３ａに、導電性の接合材である半田（第２導電性部材）９を介して接合（機械的に接続）されて電気的に接続されている。

また、配線基板２の下面２ｂ上に搭載する半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのうち、半導体チップ４ａ，４ｂは、裏面全面に裏面電極ＢＥが形成されている。このため、配線基板２の下面２ｂにおいて、半導体チップ４ａ，４ｂ搭載領域にチップ搭載用導体パターン１３ｄを設けておき、各半導体チップ４ａ，４ｂは、このチップ搭載用導体パターン１３ｄ上に接合材８を介して搭載されて固定されている。従って、裏面電極ＢＥを有する半導体チップ４ａ，４ｂをダイボンディングする接合材（ダイボンディング材）８は、導電性を有するものを用いる必要があり、これにより、半導体チップ４ａ，４ｂの各裏面電極ＢＥは、配線基板２の下面２ｂのチップ搭載用導体パターン１３ｄに接合されて電気的に接続される。チップ搭載用導体パターン１３ｄには、基準電位（グランド電位）が供給され得るようになっている。

一方、配線基板２の下面２ｂにおいて、裏面電極を有さない半導体チップ４ｃ，４ｄ，４ｅを搭載する領域には、チップ搭載用導体パターン１３ｄを設けても設けなくともよい。従って、各半導体チップ４ｃ，４ｄ，４ｅは、配線基板２の下面２ｂのチップ搭載用導体パターン１３ｄ上に接合材（ダイボンディング材）８を介して搭載して固定するか、あるいは、配線基板２の下面２ｂの半田レジスト層上に接合材（ダイボンディング材）８を介して搭載して固定することができ、図４、図５および図８では前者の場合が図示されている。裏面電極を有さない半導体チップ４ｃ，４ｄ，４ｅをダイボンディングする接合材（ダイボンディング材）８は、導電性であっても、絶縁性であってもよい。

裏面電極ＢＥを有する半導体チップ４ａ，４ｂをダイボンディングする接合材８と、裏面電極を有さない半導体チップ４ｃ，４ｄ，４ｅをダイボンディングする接合材８とに、導電性を有する同種の接合材（例えば銀ペーストなどの導電性ペースト型接着材）を用いれば、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのダイボンディング工程を簡略化することができる。

また、裏面電極ＢＥを有する半導体チップ４ａ，４ｂをダイボンディングする接合材８に半田を用いることもでき、この場合には、半導体チップ４ａ，４ｂのダイボンディング用の半田のリフロー工程を、チップ部品４ｆを半田９で接続するための半田リフロー工程と同じ工程とすることができ、これにより、製造工程数を低減できる。この場合、裏面電極を有さない半導体チップ４ｃ，４ｄ，４ｅについては、ダイボンディング材として半田は不向きであるため、裏面電極を有さない半導体チップ４ｃ，４ｄ，４ｅをダイボンディングする接合材８には、ペースト型接着材（銀ペーストまたは樹脂ペーストなど）を用いることができる。

半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのそれぞれの表面（配線基板２の下面２ｂに対向する側とは反対側の主面）には、複数の電極（パッド電極、ボンディングパッド）ＰＤが形成されている。各半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅの複数の電極ＰＤのそれぞれは、ボンディングワイヤである導電性のワイヤ（第２導電性部材）ＷＡを介して配線基板２の下面２ｂの電極パッド１３ａに電気的に接続されている。ワイヤＷＡは、金線などの金属細線からなる。すなわち、各ワイヤＷＡは、一端が電極ＰＤに接続され、他端が電極パッド１３ａに接続されている。ワイヤＷＡおよび上記半田９は、導電性を有しているため、電子部品４を配線基板２の下面２ｂの電極パッド１３ａに電気的に接続するための導電性部材とみなすことができる。

配線基板２の下面２ｂ上には、複数のリード５が搭載されており、これら複数のリード５は、導電性の材料からなり、金属からなることが好ましい。加工しやすい、電気伝導性が高い、熱伝導性が高い、および比較的安価であるという点で、リード５が銅（Ｃｕ）または銅（Ｃｕ）合金で形成されていれば、より好ましい。

また、複数のリード５は、配線基板２の下面２ｂの中央部ではなく配線基板２の下面２ｂの周辺部に配置されているが、本実施の形態においては、複数のリード５は、配線基板２の平面矩形の外周を構成する四辺（辺ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４）のうち、対向する二辺（辺ＳＤ１，ＳＤ３）に配置されている。すなわち、配線基板２の下面２ｂ上に、辺ＳＤ１および辺ＳＤ３のそれぞれに沿って、リード５が複数配置（配列）されている。ここで、配線基板２の辺ＳＤ１と辺ＳＤ３とは互いに対向している辺であり、辺ＳＤ２と辺ＳＤ４とは互いに対向している辺であり、辺ＳＤ１は辺ＳＤ２および辺ＳＤ４と直交し、辺ＳＤ３は辺ＳＤ２および辺ＳＤ４と直交する。

各リード５は、以下のような第１部分２１と第２部分２２と第３部分２３とを一体的に有している。

第１部分（基板接続部）２１は、図４および図５に示されるように、配線基板２の下面２ｂに沿うように（すなわち配線基板２の下面２ｂに略平行に）延在する部分である。この第１部分２１は、接合材（第３導電性部材）１０を介して配線基板２の下面２ｂの電極パッド１３ｂに接合（機械的に接続）されて電気的に接続されている。第１部分２１を配線基板２の下面２ｂの電極パッド１３ｂに接合する接合材１０は、導電性を有し、好ましくは半田である。

第２部分（屈曲部）２２は、図４および図５に示されるように、第１部分２１と一体的に形成されかつ第１部分２１から屈曲する（折れ曲がる）部分であり、第１部分２１に対して配線基板２の下面２ｂから遠ざかる方向に屈曲して（折れ曲がって）いる。このため、第２部分２２は、配線基板２の下面２ｂに対して傾斜した方向に延在している。

第３部分（端子部）２３は、図４および図５に示されるように、第２部分２２と一体的に形成されかつ第２部分２２から屈曲する（折れ曲がる）部分である。第３部分２３は、図４〜図６に示されるように、第１部分２１よりも配線基板２の下面２ｂの周縁部側に位置し、かつ、第１部分２１よりも配線基板２の下面２ｂから遠い位置に配置されている。

第３部分２３は、好ましくは、第１部分２１と略平行な方向に延在している。すなわち、第３部分２３は、好ましくは、第２の部分２２に対して第１部分２１と同じ（平行な）方向に屈曲して（折れ曲がって）いる。このため、第３部分２３は、配線基板２の下面２ｂに対して略平行に延在している。

つまり、リード５は、第１部分２１と第２部分２２との連結部、および第２部分２２と第３部分２３との連結部の２箇所で折れ曲がった構造を有しており、第１部分２１と第３部分２３とは互いに平行であり、第２部分２２は、第１部分２１と第３部分２３とをつなぐ（連結する）とともに、第１部分２１と第３部分２３の両者に対して傾斜しているのである。

換言すれば、第２部分２２の一端は第１部分２１の一端と一体的に形成され、第２部分２２の他端は第３部分２３の一端と一体的に形成され、第１部分２１と第３部分２３とは、互いに平行でかつ配線基板２の下面２ｂに略平行な方向に延在しているが、配線基板２の下面２ｂからの高さ位置は、第３部分２３が第１部分２１よりも高い位置にある。このため、第１部分２１と第３部分２３とが、両者に対して傾斜した第２部分２２で一体的につながって(連結されて)いるのである。

第１部分２１と第３部分２３とは互いに平行であるが、第２部分２２は第１部分２１と第３部分２３の両者に対して傾斜しているため、図６からも分かるように、第１部分２１と第３部分２３とは平面的に重なっていない。ここで、リード５に対して「平面的に」または「平面的に見て」というときは、配線基板２の下面２ｂに平行な平面で見た場合を指す。

第１部分２１は、配線基板２の下面２ｂの電極パッド１３ｂに平面的に重なる位置に配置され、第１部分２１の配線基板２の下面２ｂに対向する側の面が、導電性の接合材１０を介して配線基板２の下面２ｂの電極パッド１３ｂに接合されており、第３部分２３は、第１部分２１よりも配線基板２の下面２ｂの周縁部側に配置されている（位置している）。但し、第３部分２３は、高さ方向（配線基板２の下面２ｂに垂直な方向を高さ方向とする）でみると、第１部分２１よりも配線基板２の下面２ｂから遠い（離れた）位置に配置されている。このため、第１部分２１は、配線基板２の下面２ｂに近接して配置され、一方、第３部分２３は、配線基板１３ｂから離間して配置されて、第３部分２３と配線基板２の下面２ｂとの間は封止樹脂６の材料で満たされている。上記接合材（好ましくは半田）１０は、導電性を有しているため、リード５を配線基板２の下面２ｂの電極パッド１３ｂに電気的に接続するための導電性部材とみなすことができる。

各リード５は、第３部分２３（の上面２３ａおよび側面２３ｂ）が封止樹脂６の主面（表面、上面）６ａおよび側面６ｂのそれぞれから露出するように、封止樹脂６で覆われている。すなわち、第１部分２１と第２部分２２とは、封止樹脂６内に封止されているが、第３部分２３は、一部が封止樹脂６（の主面６ａおよび側面６ｂ）から露出され、他の部分は封止樹脂６で覆われている。具体的には、第３部分２３の上面２３ａが、封止樹脂６の主面６ａから露出し、第３部分２３の側面２３ｂが、封止樹脂６の側面６ｂから露出しており、第３部分２３における上面２３ａおよび側面２３ｂ以外の面は、ほぼ封止樹脂６で覆われている。そして、封止樹脂６から露出する第３部分２３の上面２３ａおよび側面２３ｂは、連続的に（連続面として）封止樹脂部６から露出している。すなわち、各リード５の第３部分２３における封止樹脂６の主面６ａおよび側面６ｂからの露出面（ここでは上面２３ａおよび側面２３ｂ）は、連続面（封止樹脂６で分離されずに連続的につながる面）である。つまり、封止樹脂６から露出する上面２３ａと側面２３ｂとは、互いに交差するが、封止樹脂６で分離されず、露出面としてつながっているである。

ここで、封止樹脂６の主面６ａは、封止樹脂６において、配線基板２の下面２ｂに接する側の面とは反対側の主面であり、配線基板２の下面２ｂに略平行な面（平坦面）である。また、封止樹脂６の側面６ｂは、封止樹脂６の主面６ａに交差する（方向の）面であり、封止樹脂６の側面６ｂは封止樹脂６の主面６ａに対して好ましくは略直交している。また、第３部分２３の側面２３ｂは、第２部分２２に繋がる（連結される）側とは反対側の端部面（端面）であり、リード５自体の一方の端部を構成する側面でもある。第３部分２３の上面２３ａは、配線基板２の下面２ｂに対向する側とは反対側の面である。

封止樹脂６は、電子部品４（ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅおよびチップ部品４ｆ）、ボンディングワイヤＷＡおよびリード５を覆うように配線基板２の下面２ｂ上に形成されているが、上記のように、リード５の第３部分２３の上面２３ａおよび側面２３ｂが露出するように、形成されている。樹脂封止体である封止樹脂６は、例えばエポキシ樹脂またはシリコーン樹脂などの樹脂材料からなり、フィラーなどを含有することもできる。

配線基板２の下面２ｂ上には封止樹脂６が形成されているため、配線基板２の下面２ｂ上に搭載された電子部品４（ここでは半導体チップ４ａ〜４ｅおよびチップ部品４ｆ）は、封止樹脂６で覆われており、露出されていない。封止樹脂６から電子部品４が露出しないように、封止樹脂６の厚み（配線基板２の下面２ｂから封止樹脂６の主面６ａまでの距離に対応）は、配線基板２の下面２ｂ上に搭載された電子部品４の高さ（配線基板２の下面２ｂから電子部品４の最頂部までの高さに対応）よりも高くなっている。

一方、配線基板２の上面２ａ上には、封止樹脂６のような封止体（封止樹脂、封止樹脂部）は形成されておらず、配線基板２の上面２ａ上に搭載された電子部品３（ここではフィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよびチップ部品３ｅ）は、露出されている。

封止樹脂６から露出する部分のリード５（すなわちリード５の第３部分２３）が、半導体モジュール１の外部接続用端子として機能する。より特定的には、封止樹脂６から露出する部分のリード５（すなわちリード５の第３部分２３）が、半導体モジュール１の半田実装用の外部接続用端子として機能する。例えば、後述の図９のように半導体モジュール１を半田実装し、上記図１において、半導体モジュール１（の内部のベースバンド部ＢＢ１およびメモリＭＥＭ）を半導体モジュール１外部のマイコンＭＣＮに接続したり、半導体モジュール１（の内部のアンテナスイッチＳＷ）を半導体モジュール１外部のアンテナＡＮＴに接続したりするための外部接続用端子として機能することができる。

封止樹脂６の主面６ａから露出するリード５（の第３部分２３）の幅ＷＤは、半導体モジュール１が有する複数のリード５のいずれにおいても同じにする（この場合は図３および図６においてＷＤ１＝ＷＤ２となる）ことができる。この場合、各リード５の幅ＷＤが、リード５同士で同じになるため、後述のリードフレームＬＦの加工が容易になる。

一方、配線基板２の各辺ＳＤ１，ＳＤ３に沿って配列した複数のリード５のうち、配列の両端のリード５（の第３部分２３）の幅ＷＤ１を、配列の両端よりも内側のリード５（の第３部分２３）の幅ＷＤ２よりも広く（すなわちＷＤ１＞ＷＤ２）することもできる。すなわち、配線基板２の各辺ＳＤ１，ＳＤ３に沿って配列した複数のリード５のうち、配線基板２の各角部に最も近いリード５（の第３部分２３）の幅ＷＤ１を、他のリード５（の第３部分２３）の幅ＷＤ２よりも広く（すなわちＷＤ１＞ＷＤ２）するのである。図３および図６には、この場合（ＷＤ１＞ＷＤ２の場合）が図示されている。これにより、半導体モジュール１を後述の実装基板ＰＣＢなどに実装したときの実装強度を、より向上させることができる。これは、半導体モジュール１を後述の実装基板ＰＣＢなどに実装したときには、配線基板２の角部に近い位置にあるリード５（各辺ＳＤ１，ＳＤ３に沿って配列した複数のリード５のうちの配列の両端のリード５）に応力が集中しやすいためである。この応力が集中しやすいリード５の幅ＷＤ１を広くしたことで、半田接続強度が増すため、半導体モジュール１の大型化（大面積化）を抑制しながら半導体モジュール１全体の実装強度を向上することができる。後述の図３９および図４０に示される半導体モジュール１ｄの場合は、配線基板２の各辺ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４に沿って配列した複数のリード５のうち、配列の両端のリード５（の第３部分２３）の幅ＷＤ１を、配列の両端よりも内側のリード５（の第３部分２３）の幅ＷＤ２よりも広く（すなわちＷＤ１＞ＷＤ２）すればよい。

配線基板２の上面２ａおよび下面２ｂに設けられた複数の電極パッド１２ａ，１３ａ，１３ｂ間は、配線基板２の上面２ａおよび下面２ｂの配線１２ｂ，１３ｃ、配線基板２の絶縁体層１１間の導体パターン１４，１５、および配線基板２の絶縁体層１１に形成されたビア（ビアホール）ＶＨを通じて、必要に応じて電気的に接続されている。すなわち、配線基板２の複数の電極パッド１２ａ，１３ａ，１３ｂ間は、配線基板２の導体層（導体パターン１２，１３，１４，１５およびビアＶＨ）を介して電気的に接続されている。このため、複数のリード５は、導電性の接合材１０を介して電極パッド１３ｂに電気的に接続され、更に、配線１２ｂ，１３ｃ、導体パターン１４，１５、ビアＶＨ、電極パッド１２ａ，１３ａ、ワイヤＷＡ、半田７，９およびバンプ電極ＢＰなどを必要に応じて経由して、配線基板２の上面２ａおよび下面２ｂに搭載された電子部品３，４に電気的に接続されている。すなわち、配線基板２の下面２ｂ上に搭載された複数のリード５は、配線基板２の上面２ａおよび下面２ｂに搭載された電子部品３，４に電気的に接続されている。なお、本願において、配線基板におけるビアまたはビアホール（ここではビアＶＨ）を言うときは、配線基板２を構成する絶縁体層１１に形成された孔（貫通孔、開口部、スルーホール）だけではなく、その孔の内壁上にまたはその孔の内部を埋めるように形成された導体膜または導体部を含めたものを意味する。

＜半導体モジュールの実装について＞
図９は、本実施の形態の半導体モジュール１を実装基板（配線基板、ベース基板）ＰＣＢに実装した状態を示す断面図である。図９は、上記図４に対応する断面が示されている。

図９に示されるように、実装基板（配線基板）ＰＣＢ上に半導体モジュール１が実装される。この際、半導体モジュール１の下面側、すなわち封止樹脂６の主面６ａ側が、実装基板ＰＣＢへの実装面となる。そして、封止樹脂６の主面６ａで露出するリード５（の第３部分２３の上面２３ａ）が、半導体モジュール１の外部接続端子となり、実装基板ＰＣＢの端子（電極）ＴＥ１に半田２５を介して接合（機械的に接続）されて電気的に接続される。

本実施の形態の半導体モジュール１においては、リード５の第３部分２３の上面２３ａが封止樹脂６の主面６ａで露出するだけでなく、リード５の第３部分２３の側面２３ｂが封止樹脂６の側面６ｂで露出しており、この封止樹脂６から露出する第３部分２３の上面２３ａおよび側面２３ｂは、連続的に（封止樹脂６で分離されていない連続面として）封止樹脂部６から露出している。このため、半導体モジュール１を実装基板ＰＣＢに半田実装する際に、封止樹脂６の主面６ａで露出するリード５の第３部分２３の上面２３ａを実装基板ＰＣＢの端子ＴＥ１に半田２５を介して接合すると、この半田２５が、図９に示されるように、封止樹脂６の側面６ｂで露出するリード５の第３部分２３の側面２３ｂに吸い上がる。封止樹脂６の側面６ｂで露出するリード５の第３部分２３の側面２３ｂに半田２５が吸い上がることで、リード５の第３部分２３が実装基板ＰＣＢの端子ＴＥ１に半田２５で強固に接合されるため、半導体モジュール１の実装強度を向上させることができる。また、封止樹脂６の側面６ｂで露出するリード５の第３部分２３の側面２３ｂへの半田２５の吸い上がりを確認（目視などで確認）することにより、半導体モジュール１の外部接続端子（ここでは封止樹脂６から露出する部分のリード５）が実装基板ＰＣＢの端子ＴＥ１にしっかりと半田２５で接続されているかどうかを確認することができ、実装基板ＰＣＢへの半導体モジュール１の実装信頼性（半田実装信頼性）を向上させることができる。

実装基板ＰＣＢ上には、半導体モジュール１以外にも、図示はしないが、上記アンテナＡＮＴおよび上記マイコンＭＣＮなどに対応する部品や、その他上記無線通信システムＳＹＳ１に必要な部品を実装（搭載）することができる。

＜半導体モジュールの主要な特徴について＞
本実施の形態の半導体モジュール１の主要な特徴について、より詳細に説明する。

本実施の形態の半導体モジュール１では、上述のように、配線基板２は、配線基板２の上面２ａに形成された複数の電極パッド１２ａと、配線基板の下面２ｂに形成された複数の電極パッド１３ａおよび複数の電極パッド１３ｂとを有している。そして、配線基板２の上面２ａ上に少なくとも１つの電子部品３（ここではフィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよびチップ部品３ｅ）が搭載されて、導電性部材（ここでは半田７およびバンプ電極ＢＰ）を介して配線基板２の上面２ａ上の複数の電極パッド１２ａと電気的に接続されている。また、配線基板２の下面２ｂ上に少なくとも１つの電子部品４（ここでは半導体チップ４ａ〜４ｅおよびチップ部品４ｆ）が搭載されて、導電性部材（ここではワイヤＷＡおよび半田９）を介して配線基板２の下面２ｂ上の複数の電極パッド１３ａと電気的に接続されている。

このように、半導体モジュール１に含ませる電子部品３，４を、配線基板２の上面２ａ側と下面２ｂ側とに分けて配置することで、半導体モジュール１（配線基板２）の面積を縮小することができ、半導体モジュール１の小型化（小面積化）を図ることができる。また、半導体モジュール１（配線基板２）の面積を大きくせずに、使用する電子部品３，４の数を増やすことができ、半導体モジュール１を高機能化することができる。また、半導体モジュール１を使用して構成するシステム（ここでは無線通信システムＳＹＳ１）全体を小型化することができる。

また、本実施の形態の半導体モジュール１では、配線基板２の下面２ｂ上に複数のリード５が搭載されて、導電性部材を介して配線基板２の下面２ｂの複数の第３電極パッドと電気的に接続されている。そして、配線基板２の下面２ｂ上に電子部品４および複数のリードを封止する封止体である封止樹脂６が形成されているが、各リード５の第３部分２３が、封止樹脂６の主面６ａおよび側面６ｂからそれぞれ露出されている。

本実施の形態とは異なり、リード５を用いずに、配線基板の下面に設けた半田ボールを外部接続用端子として用いる場合、配線基板の下面側に搭載された電子部品よりも、半田ボールの高さを大きくする必要があるが、半田ボールの高さを大きくしようと半田ボールの外形寸法を大きくすると、半田ボール同士が接触しやすくなるため、隣り合うランド（半田ボール接続用ランド）のピッチを広げる必要がある。これは、半導体モジュールの小型化（小面積化）を困難にする。また、半田ボールをモジュールの外部接続用端子として用いる場合、実装基板上に一旦実装したモジュールを剥離（着脱）すると、外部接続用端子を構成する半田部材（半田ボール）が損傷してしまうため、この取り外したモジュールを再度同じ実装基板または別の実装基板に再搭載することが困難であり、汎用性が低くなる。

それに対して、本実施の形態では、リード５を半導体モジュール１の外部接続用端子として使用している。リード５は所望の形状に加工できるので、リード５の幅ＷＤを広くせずともリード５の高さ（配線基板２の下面２ｂからリード５の第３部分２３の上面２３ａまでの高さ）を高くすることができる。このため、半導体モジュール１を小型化（小面積化）することができる。また、半導体モジュール１（配線基板２）の面積を大きくせずに、多端子化することができる。また、リード５は第３部分２３以外は封止樹脂６内に封止されており、上記実装基板ＰＣＢなどに半導体モジュール１を一旦実装した後で剥離（着脱）したとしても、外部接続用端子を構成するリード５はほとんど損傷しない。このため、この取り外した半導体モジュール１を再度同じ実装基板または別の実装基板に再搭載することが可能となり、汎用性を高めることもできる。

また、本実施の形態の半導体モジュール１では、各リード５は、配線基板２の下面２ｂに沿って延在する第１部分２１と、配線基板２の下面２ｂから遠ざかる方向に第１部分２１から屈曲する第２部分２２と、第２部分２２から屈曲する第３部分２３とを一体的に有している。リード５が封止樹脂６内で屈曲しているため、リード５が封止樹脂６から抜けてしまうのを防止することができる。このため、外部端子となるリード５が封止樹脂６から剥離するのを防止できるので、半導体モジュール１の信頼性（品質保証）を向上させることができる。また、リード５が屈曲した構造を有しているため、半導体モジュール１の製造（組立）工程において、屈曲した構造のリード５は撓みやすく、封止樹脂６形成のためのモールド工程で金型（後述の上金型５４および下金型５５）をクランプしたときの圧力をリード５の撓みで吸収することができ、金型のクランプに伴う後述の配線基板３１への応力の印加を抑制または防止することができる。このため、後述の配線基板３１（すなわち配線基板２）にクラックなどが生じるのを防止することができる。

また、本実施の形態の半導体モジュール１では、各リード５の第３部分２３が封止樹脂６の主面６ａおよび側面６ｂのそれぞれから露出している。このような構成は、各リード５において、第３部分２３が第１部分２１よりも配線基板２の下面２ｂの周縁部側に位置し、かつ第１部分２１よりも配線基板２の下面２ｂから遠い位置に配置されることで、実現することができる。

本実施の形態とは異なり、外部接続用端子となるリードが封止樹脂６の主面６ａに相当する面でのみ露出し、側面６ｂに相当する面ではリードが露出しない構成の場合、モジュールの半田実装強度を向上することが困難である。また、実装時に使用する半田材がリードに確実に接続されている（濡れ上がっている）かどうかを確認することが困難であり、モジュールの実装信頼性を向上することが困難である。

それに対して、本実施の形態では、各リード５の第３部分２３が封止樹脂６の主面６ａだけでなく側面６ｂからも露出しているため、半導体モジュール１を上記実装基板ＰＣＢなどに半田実装する際に、実装用の半田材（上記半田２５に対応）が封止樹脂６の側面６ｂで露出するリード５の第３部分２３（の側面２３ｂ）に吸い上がることができる。これにより、半導体モジュール１の実装強度（半田実装強度）を向上させることができる。また、封止樹脂６の側面６ｂで露出するリード５の第３部分２３（の側面２３ｂ）への半田材（上記半田２５に対応）の吸い上がりを確認（目視などで確認）することができるため、半導体モジュール１の実装信頼性（半田実装信頼性）を向上させることができる。

また、本実施の形態では、図４、図５および図８からも分かるように、配線基板２の下面２ｂにおいて、複数の電極パッド１３ｂは、複数の電極パッド１３ａよりも下面２ｂの周縁部側に位置している。これにより、配線基板２の下面２ｂにおいて、周縁部側に複数のリード５を配置し、リード５の配列領域よりも内側に電子部品４を配置することができる。これにより、リード５と電子部品４とを互いに邪魔になることなく配置できるので、配線基板２の下面２ｂを効率よく使用でき、半導体モジュール１（配線基板２）の小面積化に有利になる。

＜半導体モジュールの部品配置について＞
半導体モジュール１が含んでいる電子部品には、配線基板２の上面２ａ側に配置する電子部品３と配線基板２の下面２ｂ側に配置する電子部品４とがあるが、配線基板２の上面２ａ側に配置するか配線基板２の下面２ｂ側に配置するかを、次のような観点から、選択することができる。

半導体モジュール１において、配線基板２の下面２ｂ上には、電子部品４およびリード５を覆う（封止する）ように封止樹脂６を形成し、一方、配線基板２の上面２ａ上には、封止樹脂６のような封止体は形成せず、配線基板２の上面２ａ上の電子部品３は露出されている。このため、封止体（封止樹脂６）で封止することが好ましい電子部品は、配線基板２の下面２ｂ上に電子部品４として配置し、封止体（封止樹脂６）で封止しない方が好ましい電子部品は、配線基板２の上面２ａ上に電子部品３として配置する。

封止体（封止樹脂６）で封止することが好ましい電子部品には、ワイヤボンディング型の電子部品がある。これは、ボンディングワイヤが露出したままの状態だと、ボンディングワイヤの断線やショートが生じる虞があるが、封止体（封止樹脂６）で封止することで、ボンディングワイヤの断線やショートを防止できるためである。このため、半導体モジュール１が含んでいる電子部品にワイヤボンディング型の電子部品がある場合は、そのワイヤボンディング型の電子部品は、電子部品４として配線基板２の下面２ｂ上に配置することが好ましい。上記半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅは、ワイヤボンディング型の電子部品であるため、電子部品４として配線基板２の下面２ｂ上に配置している。なお、ワイヤボンディング型の電子部品とは、配線基板に電子部品を搭載した際に、その電子部品の電極と配線基板の電極パッドとの間をワイヤ（ボンディングワイヤ）で電気的に接続するタイプの電子部品である。

封止体（封止樹脂６）で封止しない方が好ましい電子部品には、中空構造型の電子部品がある。これは、中空構造型の電子部品を封止体（封止樹脂６）で封止すると、中空構造中に封止体が入り込んでしまい、その電子部品の本来の機能が発揮されなくなる虞があるためである。このため、半導体モジュール１が含んでいる電子部品に中空構造型の電子部品がある場合は、その中空構造型の電子部品は、電子部品３として配線基板２の上面２ａ上に配置する。上記フィルタ３ａ，３ｂは、中空構造型の電子部品であるため、電子部品３として配線基板２の上面２ａ上に配置している。

また、シリコンチップで構成された電子部品（シリコンウエハに半導体素子などを形成してからダイシングなどでチップ化した半導体チップに対応）は、封止体（封止樹脂６）で封止すれば、信頼性を高めることができる。このため、半導体モジュール１が含んでいる電子部品にシリコンチップがある場合は、そのシリコンチップは、電子部品４として配線基板２の下面２ｂ上に配置することが好ましい。上記半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅは、シリコンチップであるため、電子部品４として配線基板２の下面２ｂ上に配置している。

また、配線基板２の上面２ａ上に少なくとも１つの電子部品３を配置しかつ配線基板２の下面２ｂ上に少なくとも１つの電子部品４を配置するが、配線基板２の上面２ａと下面２ｂとに、できるだけ均等に電子部品を配置することが好ましい。これにより、半導体モジュール１（配線基板）を小面積化することができる。

また、半田実装型の電子部品は、配線基板２の上面２ａ上に優先的に配置することが好ましい。半田実装型の電子部品は、封止体（封止樹脂６）で封止しても封止しなくともよいが、配線基板２の下面２ｂ上には封止体による封止が望まれるワイヤボンディング型の電子部品やシリコンチップを配置するため、半田実装型の電子部品を配線基板２の上面２ａ上に優先的に配置することで、配線基板２の上面２ａと下面２ｂに均等に電子部品を配置できるため、半導体モジュール１（配線基板）の小面積化に有利となる。また、配線基板２の上面２ａ上に配置し切れなかった半田実装型の電子部品は、配線基板２の下面２ｂ上に配置することもできる。上記図４〜図６では、半田実装型の電子部品であるチップ部品４ｆを配線基板２の下面２ｂ上に配置しているが、配線基板２の上面２ａのスペースに余裕があれば、チップ部品４ｆを電子部品３として配線基板２の上面２ａ上に配置することもできる。

また、半導体モジュール１が含む各電子部品の接続経路ができるだけ短く（低抵抗に）なるように、配線基板２の上面２ａおよび下面２ｂ上に電子部品を配置する。例えば、上記図１に示されるアンテナＡＮＴに接続されるリード５と、アンテナスイッチＳＷ（半導体チップ３ｄ）と、低雑音アンプＬＮＡ１（半導体チップ４ａ）と、フィルタＦＬ１（フィルタ３ａ）と、高周波ＩＣ回路部ＲＦ１（半導体チップ４ｃ）とを結ぶ接続ラインは、できるだけ迂回させずに最短経路で結ぶことが好ましい。また、上記図１に示される高周波ＩＣ回路部ＲＦ１（半導体チップ４ｃ）と、フィルタＦＬ２（フィルタ３ｂ）と、パワーアンプＰＡ１（半導体チップ４ｂ）と、アンテナスイッチＳＷ（半導体チップ３ｄ）と、アンテナＡＮＴに接続されるリード５とを結ぶ接続ラインは、できるだけ迂回させずに最短経路で結ぶことが好ましい。

また、高周波ＩＣ回路部ＲＦ１を構成する半導体チップ４ｃと、ベースバンド部ＢＢ１を構成する半導体チップ４ｄとは、両者の間の配線距離を短くするために、隣り合うように配置することが好ましい。上記図６では、配線基板２の下面２ｂにおいて、高周波ＩＣ回路部ＲＦ１を構成する半導体チップ４ｃと、ベースバンド部ＢＢ１を構成する半導体チップ４ｄとを、隣り合うように配置している。

また、半導体モジュール１において、配線基板２の上面２ａおよび下面２ｂ上に配置する電子部品３，４の種類や数は、半導体モジュール１が構成すべきシステム（装置）に応じて種々変更可能であるが、配線基板２の上面２ａ上と下面２ｂ上とに、それぞれ少なくとも１つの電子部品が搭載される。この場合の電子部品の配置（配線基板２の上面２ａ側と下面２ｂ側にそれぞれどの電子部品を配置するか）についても、上記観点から設計すれば好ましい。

＜半導体モジュールの製造工程について＞
次に、本実施の形態の半導体モジュール１の製造（組立）工程の一例を図面を参照して説明する。

図１０〜図３０は、本実施の形態の半導体モジュール１の製造（組立）工程中の平面図または断面図である。本実施の形態の半導体モジュール１は、例えば次のようにして製造することができる。

なお、本実施の形態では、複数の配線基板２が一列にまたはアレイ状に繋がって形成された多数個取りの配線基板（配線基板母体）３１を用いて個々の半導体モジュール１を製造する場合について説明する。

まず、半導体モジュール１製造用の配線基板３１およびリードフレームＬＦを準備（用意）する。図１０は、配線基板３１の平面図であり、図１１は、配線基板３１の断面図であり、図１２は、リードフレームＬＦの平面図であり、図１３は、リードフレームＬＦの断面図である。図１０には、配線基板２の下面２ｂに対応する配線基板３１の主面３１ｂが示されている。また、図１２には、後述のように配線基板３１の主面３１ｂ上にリードフレームＬＦを搭載した際に、配線基板３１の主面３１ｂに対向する側とは反対側となるリードフレームＬＦの主面が示されている。また、配線基板３１の主面３１ａ側の平面図は、後述の図２６と同じなので、ここではその図示は省略する。図１０のＣ１−Ｃ１線の断面図が図１１にほぼ対応し、図１２のＣ２−Ｃ２線の断面図が図１３にほぼ対応するが、後述のように配線基板３１の主面３１ｂ上にリードフレームＬＦを搭載した際には、Ｃ１−Ｃ１線とＣ２−Ｃ２線とは平面的に一致する。

配線基板３１は、上記配線基板２の母体（配線基板母体）であり、配線基板３１を後述する切断工程で切断し、各半導体モジュール領域（基板領域、単位基板領域）３２に分離したものが半導体モジュール１の配線基板２に対応する。配線基板３１は、そこから１つの半導体モジュール１が形成される領域である半導体モジュール領域３２が一列にまたはマトリクス状に複数配列した構成を有している。配線基板３１は、互いに反対側に位置する主面３１ａと主面３１ｂを有しており、主面３１ａは、後で配線基板２の上面２ａとなる面であり、主面３１ｂは、後で配線基板２の下面２ｂとなる面である。従って、配線基板３１の主面３１ａの各半導体モジュール領域３２には、上記電極パッド１２ａおよび上記配線パターン１２ｂが形成され、配線基板３１の主面３１ｂの各半導体モジュール領域３２には、上記電極パッド１３ａ，１３ｂ、上記配線パターン１３ｃおよび上記チップ搭載用導体パターン１３ｄが形成されている。また、配線基板３１には、位置決め用の孔部（開口部、貫通孔）３３とモールド工程での樹脂材料注入用のゲート（ゲート用導体パターン）３４とを有している。

なお、図１０および図１１では、一例として２行×２列に合計４つの半導体モジュール領域３２が配列して配線基板３１が構成された例が示されているが、半導体モジュール領域３２の配列の行数および列数が２行×２列に限定されないことは、もちろんである。

また、図面を簡略化するために、図１０〜図３０においては、配線基板３１の主面３１ｂの各半導体モジュール領域３２に搭載される電子部品４として、１つの半導体チップ４ｂと２つのチップ部品４ｆのみを代表して示し、配線基板３１の主面３１ａの各半導体モジュール領域３２に搭載される電子部品３として、９つのチップ部品３ｅのみを代表して示すこととする。このため、図１０および図１１では、配線基板３１の各半導体モジュール領域３２において、１つの半導体チップ４ｂが搭載されるチップ搭載用導体パターン１３ｄと、その半導体チップ４ｂが上記ワイヤＷＡを介して電気的に接続されるべき上記電極パッド１３ａと、チップ部品４ｆが接続されるべき上記電極パッド１３ａと、リード５が接続されるべき電極パッド１３ｂとが模式的に示されている。また、後述の図２６の平面図では、配線基板３１の各半導体モジュール領域３２において、９つのチップ部品３ｅが接続されるべき上記電極パッド１２ａが模式的に示されている。しかしながら、実際には、配線基板３１の主面３１ｂ（図１０）の各半導体モジュール領域３２は、上記図８と同じ構成であり、配線基板３１の主面３１ａ（図２６）の各半導体モジュール領域３２は、上記図７と同じ構成である。また、実際には、配線基板３１の主面３１ｂの各半導体モジュール領域３２には、電子部品４として、上記図６のように上記半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅおよびチップ部品４ｆが搭載され、配線基板３１の主面３１ａの各半導体モジュール領域３２には、電子部品３として、上記図２のようにフィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよびチップ部品３ｅが搭載される。

図１２および図１３に示されるリードフレームＬＦは、例えば、銅または銅合金などの導電体材料（金属材料）からなる。リードフレームＬＦは、フレーム枠４１と、フレーム枠４１に一体的に連結された複数のリード（リード部）５とを有している。リードフレームＬＦの厚みは、例えば０．１５ｍｍ程度とすることができる。

リードフレームＬＦは、そこから１つの半導体モジュール１が形成される領域である半導体モジュール領域４２が、一列にまたはマトリクス状に複数配列した構成を有している。配線基板３１における半導体モジュール領域３２の配列の行数および列数と、リードフレームＬＦにおける半導体モジュール領域４２の配列の行数および列数とは同じである。１つの半導体モジュール１を製造するのに必要な数のリード５が、リードフレームＬＦの各半導体モジュール領域４２に配置されている。

フレーム枠４１は、リードフレームＬＦの外周を構成する枠部４１ａと、対向する枠部４１ａ同士を（枠部４１ａの中間領域で）連結する連結部４１ｂとを一体的に有しており、リード５は、枠部４１ａに一体的に連結されたものと、連結部４１ｂに一体的に連結されたものとがある。連結部４１ｂは、隣り合う半導体モジュール領域４２の間を延在している。フレーム枠４１の枠部４１ａには、位置決め用と搬送用を兼ねた孔部（開口部、貫通孔）４３が形成されている。

リードフレームＬＦにおいて、フレーム枠４１の枠部４１ａおよび連結部４１ｂと、リード５の上記第１部分２１とは、同じ高さ位置にある。すなわち、リードフレームＬＦにおいて、フレーム枠４１の枠部４１ａおよび連結部４１ｂの下面と、リード５の上記第１部分２１の下面とは、同一平面上にある。ここで、フレーム枠４１の枠部４１ａおよび連結部４１ｂの下面とリード５の上記第１部分２１の下面とは、後述のように配線基板３１の主面３１ｂ上にリードフレームＬＦを搭載したときに配線基板３１の主面３１ｂに対向する面である。このため、リードフレームＬＦにおいて、各リード５の上記第３部分２３は、フレーム枠４１よりも高い位置にある。上述のように、上記第１部分２１と上記第３部分２３とは、両者に対して屈曲している（折れ曲がっている）上記第２部分２２を介して一体的につながっている。そして、各リード５の上記第３部分２３（の第２部分２２に繋がる側とは反対側の端部）は、上記第３部分２３に対してフレーム枠４１に近づく方向に屈曲する（折れ曲っている）屈曲部４４を介して、フレーム枠４１（の枠部４１ａまたは連結部４１ｂ）に一体的に連結されている。リードフレームＬＦにおいて、フレーム枠４１と屈曲部４４とリード５とは一体的に形成されている。

このような配線基板３１およびリードフレームＬＦを準備してから、図１４（平面図）に示されるように、配線基板３１の主面３１ｂを上方に向け、配線基板３１の主面３１ｂに対して、半田印刷を行う。具体的には、配線基板３１の主面３１ｂの各半導体モジュール領域３２において、上記電極パッド１３ａ，１３ｂ上に半田ペースト５１を印刷法などを用いて塗布（印刷、配置）する。この際、配線基板３１の主面３１ｂの各半導体モジュール領域３２の複数の電極パッド１３ａの全てに対して半田ペースト５１を塗布するのではなく、電子部品４のうちの半田実装型の電子部品（ここではチップ部品４ｆ）を搭載（接続）すべき電極パッド１３ａには半田ペースト５１を塗布するが、後で上記ワイヤＷＡを接続する電極パッド１３ａには半田ペースト５１を塗布しない。また、後でリードフレームＬＦのリード５を半田接続すべき電極パッド１３ｂには、半田ペースト５１が塗布される。なお、図１４は平面図であるが、図面を見易くするために、半田ペースト５１についてはドットのハッチングを付してある。なお、後述の図１５（断面図）においては、半田ペースト５１の図示を省略している。

次に、半田ペースト５１が印刷された配線基板３１を、図１５（断面図）に示されるように、搬送キャリア５２上に配置（搭載）する。具体的には、搬送キャリア５２の上面（配線基板３１を搭載する側の主面）には、位置決め用のピン（ピン部、凸部）５３が設けられており、搬送キャリア５２のピン５３が、配線基板３１の孔部３３に挿入される（差し込まれる）ように、配線基板３１を搬送キャリア５２上に配置する。この際、配線基板３１の主面３１ｂが上方を向き、配線基板３１の主面３１ａが搬送キャリア５２の上面に対向するように、配線基板３１を搬送キャリア５２上に配置する。

次に、図１６（平面図）および図１７（断面図）に示されるように、搬送キャリア５２上に配置された配線基板３１の主面３１ｂの各半導体モジュール領域３２上に、電子部品４のうちの半田実装型の電子部品（ここではチップ部品４ｆ）を搭載（配置）し、また、配線基板３１の主面３１ｂ上にリードフレームＬＦを配置（搭載）する。この際、半田ペースト５１が塗布された上記電極パッド１３ａ上に、チップ部品４ｆの電極が平面的に重なるように位置合わせして、チップ部品４ｆを配置する。また、搬送キャリア５２のピン５３（配線基板３１の孔部３３を貫通して配線基板３１の主面３１ｂから上方に突出している部分）が、リードフレームＬＦの孔部４３に挿入される（差し込まれる）ように、リードフレームＬＦを配線基板３１の主面３１ｂ上に配置する。これにより、配線基板３１の孔部３３とリードフレームＬＦの孔部４３とが平面的に重なって、そこに搬送キャリア５２のピン５３が挿入された状態となる。配線基板３１の主面３１ｂ上への半田実装型の電子部品（ここではチップ部品４ｆ）の搭載（配置）とリードフレームＬＦの搭載（配置）とは、どちらが先であってもよく、同時に行ってもよい。また、配線基板３１の主面３１ｂ上にリードフレームＬＦを配置する際に、接着材などを用いてリードフレームＬＦの上記フレーム枠４１の少なくとも一部を配線基板３１の主面３１ｂに接着することもでき、これにより、配線基板３１からリードフレームＬＦがずれたり浮いたりするのを、より的確に防止することができる。

図１６および図１７に示されるように、配線基板３１に設けられた孔部３３とリードフレームＬＦに設けられた孔部４３とに、共通のピン５３が挿入されたことで、リードフレームＬＦと配線基板３１との相対的な位置関係を固定することができる。配線基板３１の孔部３３とそれに対応するリードフレームＬＦの孔部４３とに搬送キャリア５２のピン５３が挿入されたときに、半田ペースト５１が塗布された上記電極パッド１３ｂ上に、リードフレームＬＦのリード５（の上記第１部分２１）が平面的に重なるように、配線基板３１の孔部３３とそれに対応するリードフレームＬＦの孔部４３とが形成されている。このため、図１６および図１７に示されるように配線基板３１上にリードフレームＬＦが搭載された状態では、リードフレームＬＦのリード５の上記第１部分２１が、半田ペースト５１が塗布された上記電極パッド１３ｂ上に配置されることになる。搬送キャリア５２のピン５３によってリードフレームＬＦと配線基板３１との相対的な位置関係が固定されるので、後で行う半田リフロー工程中などに、リードフレームＬＦと配線基板３１との相対的な位置関係がずれて、リードフレームＬＦのリード５（の上記第１部分２１）が配線基板３１の電極パッド１３ｂからずれてしまうのを防止することができる。

また、上述のように、リードフレームＬＦにおいて、フレーム枠４１の枠部４１ａおよび連結部４１ｂの下面と、リード５の上記第１部分２１の下面とは、同一平面上にあった。このため、図１６および図１７に示されるようにリードフレームＬＦを配線基板３１の主面３１ｂ上に配置（搭載）した際には、リードフレームＬＦのフレーム枠４１の枠部４１ａおよび連結部４１ｂの下面とリード５の上記第１部分２１の下面とが配線基板３１の主面３１ｂに接することができ、配線基板３１の主面３１ｂ上にリードフレームＬＦを安定して保持することができる。

また、配線基板３１の主面３１ｂ上に上記半田ペースト５１を印刷する工程（上記図１４の工程）は、搬送キャリア５２上に配線基板３１を配置する前に行うことが好ましい。これは、位置決め用のピン５３が配線基板３１の位置決め用の孔部３３に挿入されると、配線基板３１の主面３１ｂよりも上方にピン５３が突出してしまい、この状態では、半田ペースト５１の印刷工程で使用するマスク（半田印刷マスク）を配線基板３１上に配置し難くなるためである。半田ペースト５１の印刷工程で使用するマスク（半田印刷マスク）が、配線基板３１の主面３１ｂよりも上方に突出するピン５３を回避できる構成となっていれば、搬送キャリア５２上に配線基板３１を配置してから、配線基板３１の主面３１ｂ上への半田ペースト５１の印刷工程（上記図１４の工程）を行うこともできる。

次に、上記図１６および図１７のように搬送キャリア５２上に載置された配線基板３１上にリードフレームＬＦおよびチップ部品４ｆが配置された状態で、半田リフロー処理（熱処理）を行う。これにより、上記半田ペースト５１を溶融・固化して、配線基板３１の主面３１ｂの各半導体モジュール領域３２において、上記半田９を介して上記チップ部品４ｆ（の電極）を配線基板３１の主面３１ｂの上記電極パッド１３ａに接続（半田接続）し、また、上記接合材１０を構成する半田を介してリード５（の上記第１部分２１）を配線基板３１の主面３１ｂの上記電極パッド１３ｂに接続（半田接続）する。なお、上記半田９と上記接合材１０を構成する半田は、上記半田ペースト５１が溶融・固化したものである。この半田リフロー工程は、リードフレームＬＦの複数のリード５を配線基板３１の主面３１ｂ（の上記複数の電極パッド１３ｂ）に半田接続するための半田リフロー工程とみなすことができる。この半田リフロー工程は、上述のように、配線基板３１の孔部３３とリードフレームＬＦの孔部４３とに共通のピン５３が挿入されることで、リードフレームＬＦと配線基板３１との相対的な位置を固定した状態で行うので、リード５が上記電極パッド１３ｂからずれてしまうのを防止して、各リード５を配線基板３１の主面３１ｂの上記電極パッド１３ｂに的確に半田接続することができる。

次に、リードフレームＬＦおよびチップ部品４ｆが搭載された配線基板３１を、搬送キャリア５２から取り外す。リード５（の上記第１部分２１）が上記電極パッド１３ｂに半田接続されたことで、リードフレームＬＦは配線基板３１に固定されているので、配線基板３１を搬送キャリア５２から取り外しても、リードフレームＬＦが配線基板３１から外れるのを防止できる。また、他の形態として、リードフレームＬＦのリード５（の上記第１部分２１）を上記電極パッド１３ｂに半田接続するだけでなく、リードフレームＬＦのフレーム枠４１の一部を、配線基板３１の主面３１ｂに半田接続することもでき、これにより、リードフレームＬＦを配線基板３１により確実に固定することができる。

次に、図１８（平面図）および図１９（断面図）に示されるように、配線基板３１の主面３１ｂ上の各半導体モジュール領域３２上に、電子部品４のうちの半田実装型ではない電子部品、ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅを搭載（配置）する。なお、図１８および図１９には、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅを代表して半導体チップ４ｂのみが示されているが、実際には、上記図６のように半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅが搭載される。この際、配線基板３１の主面３１ｂ上の各半導体モジュール領域３２における半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅ搭載予定領域に銀ペーストなどのダイボンディング材を塗布または配置してから、その上に半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅを配置する。それから、熱硬化処理などによってダイボンディング材を硬化することで、配線基板３１の主面３１ｂに半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅを固定する。硬化したダイボンディング材が、上記接合材８となるが、図１９では、簡略化のために上記接合材８の図示は省略している。

また、上記半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのうち、裏面電極ＢＥを有する半導体チップ４ａ，４ｂは半田接続する（すなわちダイボンディング材として半田を用いる）こともできる。この場合には、上記図１４の半田ペースト５１印刷工程で半導体チップ４ａ，４ｂ搭載予定のチップ搭載用導体パターン１３ｄ上にも半田ペースト５１を塗布（印刷）しておき、チップ部品４ｆと同工程で半導体チップ４ａ，４ｂも配線基板３１の主面３１ｂ上に配置し、上記半田リフロー工程で、チップ部品４ｆ、リード５および半導体チップ４ａ，４ｂを配線基板３１に半田接続する。そして、図１８および図１９のダイボンディング工程では、半導体チップ４ｃ，４ｄ，４ｅを配線基板３１の主面３１ｂ上にペースト型接着材などでダイボンディングすればよい。

また、電子部品４のうちの半田実装型ではない電子部品（ここでは半導体チップ４ｃ，４ｄ，４ｅ、場合によっては半導体チップ４ａ，４ｂも含む）の配線基板３１の主面３１ｂ上への搭載（実装）工程は、電子部品４のうちの半田実装型の電子部品（ここではチップ部品、場合によっては半導体チップ４ａ，４ｂも含む）の配線基板３１の主面３１ｂ上への搭載（実装）工程よりも後に行うことが好ましい。これは、配線基板３１の主面３１ｂ上に半田実装型ではない電子部品が先に搭載されていると、配線基板３１の主面３１ｂ上に半田印刷マスクを配置し難くなり、配線基板３１の主面３１ｂ上に上記半田ペースト５１を印刷し難くなるためである。

次に、図２０（平面図）および図２１（断面図）に示されるように、ワイヤボンディング工程を行って、配線基板３１の主面３１ｂ上の各半導体モジュール領域３２において、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅの複数の電極ＰＤと配線基板３１の主面３１ｂの複数の電極パッド１３ａとを、複数のワイヤＷＡを介してそれぞれ電気的に接続する。なお、図２０および図２１には、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅを代表して半導体チップ４ｂのみが示されているが、実際には、上記図６のように半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのそれぞれの複数の電極ＰＤが、それぞれワイヤＷＡを介して電極パッド１３ａに電気的に接続される。プラズマ処理を行って電極パッド１３ａなどを清浄化してからワイヤボンディング工程を行うこともでき、これにより、ワイヤＷＡの接続信頼性を、より向上させることができる。

上記半田ペースト５１の印刷工程（図１４）から上記ワイヤＷＡの接続工程（図２０および図２１）までの工程によって、配線基板３１の主面３１ｂ上に電子部品４とリードフレームを搭載する工程が行われる。

次に、図２２（平面図）および図２３（断面図）に示されるように、モールド工程（例えばトランスファモールド）を行って、封止樹脂（封止体）ＭＲを形成する。封止樹脂ＭＲは、配線基板３１の主面３１ｂ上に形成されて電子部品４および複数のリード５を封止する樹脂封止体であるが、後で上記封止樹脂６となる。封止樹脂ＭＲを形成するモールド工程は、例えば次のようにして行うことができる。図２４および図２５は、モールド工程の説明図（断面図）である。

すなわち、図２４に示されるように、電子部品４およびリードフレームＬＦが搭載された配線基板３１を、上金型５４と下金型５５とで上下から挟む。それから、上金型５４および下金型５５間に形成されるキャビティＣＡＶ内に封止樹脂ＭＲ形成用の樹脂材料を注入（導入）してから、この樹脂材料を硬化（例えば熱硬化）することで、図２５に示されるように、封止樹脂ＭＲを形成することができる。その後、上金型５４および下金型５５を離型し、封止樹脂ＭＲが形成された配線基板３１を取り出すことで、上記図２２および図２３の構造が得られる。

このモールド工程では、図２２からも分かるように、各リード５の一部（すなわち第３部分２３）が封止樹脂ＭＲの主面ＭＲａから露出するように、封止樹脂ＭＲが形成される。これを実現するには、例えば、図２４のように上金型５４および下金型５５で配線基板３１を挟んだ際に、リードフレームＬＦの各リード５の第３部分２３の上面（後で上記上面２３ａとなる面）に上金型５４の下面が接するようにし、封止樹脂ＭＲがリードフレームＬＦの各リード５の第３部分２３の上面上に形成されないようにすればよい。

封止樹脂ＭＲを形成した後、図２６（平面図）および図２７（断面図）に示されるように、配線基板３1の主面３１ａを上方に向ける。それから、配線基板３１の主面３１ａに対して、半田印刷を行ってから、図２８（平面図）および図２９（断面図）に示されるように、配線基板３１の主面３１ａの各半導体モジュール領域３２上に少なくとも１つの電子部品３、ここではフィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよびチップ部品３ｅを搭載（配置）する。具体的には、配線基板３１の主面３１ａの各半導体モジュール領域３２において、上記電極パッド１２ａ上に半田ペースト（後で上記半田７となるもの）を印刷法などを用いて塗布してから、半田ペーストが塗布された上記電極パッド１２ａ上に、各電子部品３の電極が平面的に重なるように位置合わせして、フィルタ３ａ，３ｂ、発振子３ｃ、およびチップ部品３ｅを配置する。なお、図２８および図２９には、電子部品３を代表してチップ部品３ｅのみが示されているが、実際には、上記図２のようにフィルタ３ａ，３ｂ、発振子３ｃ、半導体チップ３ｄおよびチップ部品３ｅが搭載される。なお、上記半導体チップ３ｄは、上記図５からも分かるように、配線基板３１の主面３１ａにフェイスダウンボンディングされ、半導体チップ３ｄの表面に設けられている半田バンプ（後で上記バンプ電極ＢＰとなるもの）が、半導体チップ３ｄを接続すべき電極１２ａに対向するように位置合わせされる。

次に、半田リフロー処理（熱処理）を行う。これにより、配線基板３１の主面３１ａの上記電極パッド１２ａ上に塗布していた半田ペーストを溶融・固化して、配線基板３１の主面３１ａの各半導体モジュール領域３２において、上記半田７を介してフィルタ３ａ，３ｂ、発振子３ｃおよびチップ部品３ｅ（の電極）を上記電極パッド１２ａに接続（半田接続）して固定する。また、上記半導体チップ３ｄの半田バンプを溶融・固化して、上記バンプ電極（半田バンプ）ＢＰを介して上記半導体チップ３ｄを上記電極パッド１２ａに接続して固定する。

なお、本実施の形態においては、配線基板３１の主面３１ａ側には、ワイヤボンディング型の電子部品搭載しないため、配線基板３１の主面３１ａに対しては、ワイヤボンディング工程は行わない。

次に、配線基板３１、リードフレームＬＦおよび封止樹脂ＭＲを各半導体モジュール領域３２，４２毎に切断して分離（分割）し、図３０（断面図）に示されるように、各個片としての半導体モジュール１を得ることができる。この際、上記図２８および図２９に二点鎖線で示された切断位置（切断ライン、ダイシングライン）ＤＬに沿って、配線基板３１、リードフレームＬＦおよび封止樹脂ＭＲが切断される。この切断工程は、ダイシングにより行うことができる。また、この切断工程の際、リードフレームＬＦは、上記フレーム枠４１と上記屈曲部４４とが半導体モジュール１内に残らず、上記第１部分２１、第２部分２２および第３部分２３で構成される上記リード５のみが半導体モジュール１側に残るように、切断される。切断され分離（分割）された配線基板３１が半導体モジュール１の配線基板２となり、リードフレームＬＦ（の上記フレーム枠４１）から切断され分離（分割）されたリード５が半導体モジュール１のリード５となり、切断され分離（分割）された封止樹脂ＭＲが半導体モジュール１の封止樹脂６となる。また、この切断工程でのリード５の切断面が、半導体モジュール１におけるリード５の上記第３部分２３の上記側面２３ｂに対応し、封止樹脂ＭＲの切断面が、半導体モジュール１における封止樹脂６の側面６ｂに対応、配線基板３１の切断面が半導体モジュール１における配線基板２の側面に対応する。この場合、リード５の上記第３部分２３の上記側面２３ｂと上記封止樹脂６の上記側面６ｂと上記配線基板２の側面とは、同一平面上にある。なお、図３０の半導体モジュール１の実際の構造は、上記図１〜図６に示される構造と同じである。

製造された半導体モジュール１を上記図９のように実装基板ＰＣＢ上に実装する実装工程は、例えば次のようにして行うことができる。

すなわち、上記図９に示されるような実装基板ＰＣＢを準備してから、実装基板ＰＣＢの上面の複数の端子ＴＥ１上に、後で上記半田２５となる半田ペーストを印刷法などを用いて塗布（印刷、配置）し、その後、実装基板ＰＣＢの上面（端子ＴＥ１形成側の主面）上に半導体モジュール１を配置する。この際、半田ペーストが塗布された端子ＴＥ１上に、封止樹脂６から露出するリード５（の第３部分２３）が平面的に重なるように位置合わせして、半導体モジュール１を配置する。その後、半田リフロー処理（熱処理）を行うことにより、半田ペーストを溶融・固化して、上記図９に示されるように、固化した半田２５を介して半導体モジュール１のリード５（の第３部分２３）を実装基板ＰＣＢの端子ＴＥ１に接続（半田接続）する。

また、ここでは、半導体モジュール１の製造工程として、配線基板３１の主面３１ｂ上へ電子部品４およびリードフレームＬＦを搭載してから封止樹脂ＭＲを形成し、その後、配線基板３１の主面３１ａ上に電子部品３を搭載してから、配線基板３１、リードフレームＬＦおよび封止樹脂ＭＲを切断して半導体モジュール１を得る場合について説明した。他の形態として、封止樹脂ＭＲ形成工程までを行って図２２および図２３の構造を得た後、配線基板３１の主面３１ａ上への電子部品３の搭載工程（図２８および図２９の工程）を行うことなく、配線基板３１、リードフレームＬＦおよび封止樹脂ＭＲの切断工程（上記切断位置ＤＬでの切断工程）を行うこともできる。この場合、切断工程で個片化された半導体モジュール１においては、配線基板２の上面２ａ上に電子部品３が搭載されていない状態となっているが、この状態で半導体モジュール１を出荷し、出荷先（顧客側）で半導体モジュール１の配線基板２の上面２ａ上に電子部品３を搭載して、上記図２〜図６の構成の半導体モジュール１とすることもできる。

＜半導体モジュールの変形例について＞
図３１は、本実施の形態の半導体モジュール１の第１の変形例（他の実施の形態）を示す断面図（側面断面図）であり、上記図４に対応するものである。図３１に示される本実施の形態の第１の変形例の半導体モジュールを、符号１ａを付して半導体モジュール１ａと称することとする。

図３１に示される半導体モジュール１ａは、リード５の第３部分２３の一部（上部、頂部）が封止樹脂６の主面６ａから突出している点、すなわちリード５の第３部分２３の上面２３ａが封止樹脂６の主面６ａから突出している点が、上記半導体モジュール１と異なっている。換言すれば、配線基板２の下面２ｂから封止樹脂６の主面６ａまでの高さ（距離）よりも、配線基板２の下面２ｂからリード５の第３部分２３の上面２３ａまでの高さ（距離）が高く（大きく、長く）なっている。図３１に示される半導体モジュール１ａの他の構成は、上記半導体モジュール１と同様であるので、ここではその説明は省略する。

図３１に示される半導体モジュール１ａでは、リード５の第３部分２３の一部（上面２３ａ）を封止樹脂６の主面６ａから突出させたことにより、上記図９と同様に半導体モジュール１ａを実装基板ＰＣＢに半田実装した際に、封止樹脂６の主面６ａで露出するリード５（の第３部分２３の上面２３ａ）と実装基板ＰＣＢの端子ＴＥ１とを半田２５でより的確に接続することができるようになる。従って、半導体モジュール１ａの実装強度（半田実装強度）を、より向上させることができる。また、半田実装信頼性を、より向上させることができる。封止樹脂６の主面６ａに対するリード５の第３部分２３の突出量（配線基板２の下面２ｂからリード５の第３部分２３の上面２３ａまでの高さと配線基板２の下面２ｂから封止樹脂６の主面６ａまでの高さとの差）は、５μｍ以上確保することが好ましい。

このような半導体モジュール１ａは、例えば次のようにして製造することができる。なお、半導体モジュール１ａは、モールド工程（封止樹脂ＭＲ形成工程）以外については上記半導体モジュール１と同様にして製造することができるため、ここではモールド工程のみについて説明する。図３２〜図３５は、モールド工程の説明図（要部断面図）である。なお、図３２は、上記図２４に対応する領域（２つの半導体モジュール領域３２にほぼ対応する領域）が示されているが、図３３〜図３５には、１つの半導体モジュール領域３２にほぼ対応する領域が示されている。

上記図２１および図２２までの工程を行った後、半導体モジュール１ａを製造するためのモールド工程（封止樹脂ＭＲ形成工程）では、図３２および図３３に示されるように、リードフレームＬＦが搭載された配線基板３１を、上金型５４と下金型５５とで上下から挟む。図３２には、上金型５４および下金型５５で配線基板３１を挟む前の状態が模式的に示され、図３３には、上金型５４および下金型５５で配線基板３１を挟んだ状態が示されている。上金型５４および下金型５５で配線基板３１を挟む際に、リードフレームＬＦが搭載された配線基板３１と上金型５４との間に、弾性シート（弾性フィルム）である樹脂フィルム（樹脂シート）６１が介在するようにする。このようにするには、例えば、図３２に示されるように、上金型５４の下面（配線基板３１の主面３１ｂに対向する側の面）に予め樹脂フィルム６１を貼り付けておいてから、図３３に示されるように、上金型５４および下金型５５でリードフレームＬＦが搭載された配線基板３１を挟めばよい。樹脂フィルム６１は、弾性を有する樹脂フィルム（弾性フィルム）であり、その材料としては、例えばプラスチックフィルムなどを好適に用いることができる。樹脂フィルム６１の厚み（金型をクランプする前の厚み）は、例えば０．０５ｍｍ程度とすることができる。樹脂フィルム６１は、弾性を有しているため、上金型５４および下金型５５をクランプすると、図３３に示されるように、リードフレームＬＦの各リード５の第３部分２３が樹脂フィルム６１に押し付けられて、各リード５の第３部分２３の一部（上部）が樹脂フィルム６１に食い込んだ（めり込んだ、埋まった）状態となる。

このように、半導体モジュール１ａ製造時のモールド工程では、電子部品４およびリードフレームＬＦを搭載した配線基板３１の主面３１ｂに上金型（第１金型）５４が弾性シートである樹脂フィルム６１を介在して対向し、下金型（第２金型）５５が配線基板３１の主面３１ａに対向するように、上金型５４および下金型５５で配線基板３１を挟む。それから、上金型５４および下金型５５間に形成されるキャビティＣＡＶ内に封止樹脂ＭＲ形成用の樹脂材料を注入（導入）してから、この樹脂材料を硬化（例えば熱硬化）することで、図３４に示されるように、封止樹脂ＭＲを形成することができる。その後、上金型５４および下金型５５を離型し、図３５に示されるように、封止樹脂ＭＲが形成された配線基板３１を取り出す。この際、樹脂フィルム６１は、封止樹脂ＭＲ側に残らないようにする。

このようにして、配線基板３１の主面３１ｂ上に、電子部品４およびリード５を封止する封止樹脂ＭＲが形成される。なお、図３５には、後で行う切断工程（配線基板３１、リードフレームＬＦおよび封止樹脂ＭＲの切断工程）での上記切断位置ＤＬとなる位置を、二点鎖線で示してある。以降の工程は、上記半導体モジュール１の製造工程（上記図２６〜図３０の工程）と同様である。

上述したように、弾性を有する樹脂フィルム６１にリードフレームＬＦの各リード５の第３部分２３が接して、その第３部分２３の一部（上部）が樹脂フィルム６１に食い込んだ状態で、キャビティＣＡＶ内に樹脂材料を注入して封止樹脂ＭＲを形成する。このため、図３４および図３５に示されるように、封止樹脂ＭＲがリードフレームＬＦの各リード５の第３部分２３の上面２３ａ上に形成されないだけでなく、各リード５の第３部分２３の一部（上部）が封止樹脂ＭＲの主面ＭＲａ（後で上記封止樹脂６の上記主面６ａとなる面）から突出する、すなわちリード５の第３部分２３の上面２３ａが封止樹脂ＭＲの主面ＭＲａから突出することになる。また、樹脂フィルム６１にリードフレームＬＦのリード５の第３部分２３の一部（上部）が食い込んだ状態で封止樹脂ＭＲを形成すると、リード５の第３部分２３の上記上面２３ａ上に樹脂バリが形成されにくくなるが、これも、リード５の第３部分２３の上面２３ａが封止樹脂ＭＲの主面ＭＲａから突出するのに寄与する。従って、上記図３１に示されるように、半導体モジュール１ａにおいて、リード５の第３部分２３の一部（上部）が封止樹脂６の主面６ａから突出した構造を得ることができる。

図３６は、本実施の形態の半導体モジュール１の第２の変形例（他の実施の形態）を示す断面図（側面断面図）であり、上記図４に対応するものである。図３６に示される本実施の形態の第２の変形例の半導体モジュールを、符号１ｂを付して半導体モジュール１ｂと称することとする。

上記半導体モジュール１（図２〜図８参照）では、各リード５の第３部分２３が接合材１０を介して接合されて電気的に接続された電極パッド１３ｂは、配線基板２の下面２ｂの配線１３ｃを通じて配線基板２の下面２ｂの電極パッド１３ａに電気的に接続されるか、あるいは、配線基板２のビアＶＨおよび導体パターン１４，１５などを通じて、配線基板２の上面２ａの電極パッド１２ａに電気的に接続されている。そして、電極パッド１３ｂに電気的に接続された配線基板２の下面２ｂの電極パッド１３ａには、配線基板２の下面２ｂ上に搭載された電子部品４の電極が（ワイヤＷＡまたは半田９を介して）電気的に接続され、電極パッド１３ｂに電気的に接続された配線基板２の上面２ａの電極パッド１２ａには、配線基板２の上面２ａ上に搭載された電子部品３の電極が（半田７またはバンプ電極ＢＰを介して）電気的に接続されている。従って、各リード５は、導電性の接合材１０と配線基板２の導体層とワイヤＷＡと半田７，９とバンプ電極ＢＰとを必要に応じて経由して、半導体モジュール１を構成する電子部品３，４のいずれかに電気的に接続されている。

一方、図３６に示される半導体モジュール１ｂでも、各リード５が、半導体モジュール１ｂを構成する電子部品３，４のいずれかに電気的に接続されている点は、上記半導体モジュール１と同じであるが、リード５をワイヤ（第３導電性部材）ＷＡ１を経由して半導体モジュール１ｂを構成する電子部品３，４のいずれかに電気的に接続している点が、上記半導体モジュール１とは異なっている。

すなわち、図３６に示される半導体モジュール１ｂにおいては、各リード５の第３部分２３は、接合材１０を介して電極パッド１３ｂに接合されているが、これはリード５を配線基板２に固定するために行われている。そして、リード５の第１部分２１の上面（電極パッド１３ｂに対向する側とは反対側の面）と、配線基板２の下面２ｂに設けられた電極パッド１３ｅとの間を、導電性のワイヤ（ボンディングワイヤ）ＷＡ１を介して電気的に接続している。すなわち、ワイヤＷＡ１の一端がリード５の第１部分２１の上面に接続され、ワイヤＷＡ１の他端が電極パッド１３ｅに接続されている。なお、ワイヤＷＡ１は、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅに対して接続されている上記ワイヤＷＡと同じものであり、ワイヤＷＡ１の接続工程はワイヤＷＡの接続工程と同工程で行うことができる。ワイヤＷＡ１の接続工程をワイヤＷＡの接続工程と同工程で行えば、製造工程数の増加を防止することができる。また、ワイヤＷＡ１を接続しやすくするために、リード５において、少なくともワイヤＷＡ１を接続する面（ここではリード５の第１部分２１の上面）に、Ａｇめっきなどのメッキ層を形成しておけば、より好ましい。ワイヤＷＡ１は、導電性を有しているため、リード５を配線基板２の下面２ｂの電極パッド１３ｅに電気的に接続するための導電性部材とみなすことができる。なお、配線基板２の複数の電極パッド１２ａ，１３ａ，１３ｅ間は、配線基板２の導体層（導体パターン１２，１３，１４，１５およびビアＶＨ）を介して電気的に接続されている。

そして、図３６に示される半導体モジュール１ｂにおいては、ワイヤＷＡ１が接続された電極パッド１３ｅが、配線基板２の下面２ｂの配線１３ｃを通じて配線基板２の下面２ｂの電極パッド１３ａに電気的に接続されるか、あるいは、配線基板２のビアＶＨおよび導体パターン１４，１５などを通じて、配線基板２の上面２ａの電極パッド１２ａに電気的に接続されている。従って、図３６に示される半導体モジュール１ｂにおいては、各リード５は、ワイヤＷＡ１をまず経由し、更に配線基板２の導体層とワイヤＷＡと半田７，９とバンプ電極ＢＰとを必要に応じて経由して、半導体モジュール１ｂを構成する電子部品３，４のいずれかに電気的に接続された状態となっている。ワイヤＷＡ１が接続されているリード５を電極パッド１３ｄに接合する接合材１０は、導電性であっても絶縁性であってもよい。図３６に示される半導体モジュール１ｂの他の構成は、上記半導体モジュール１と同様であるので、ここではその説明は省略する。

また、図３６に示される半導体モジュール１ｂにおいて、上記図３１に示される半導体モジュール１ａのように、リード５の第３部分２３の一部（上部、上面）を封止樹脂６の主面６ａから突出させることもできる。また、半導体モジュール１ｂに設けられた複数のリード５において、全てのリード５にワイヤＷＡ１を接続することもできるが、ワイヤＷＡ１を接続するリード５と、ワイヤＷＡ１を接続しないリード５（ワイヤＷＡ１を接続しないリード５は上記半導体モジュール１のリード５と同じ構成および接続関係となる）とを混在させることもできる。

上記半導体モジュール１（図２〜図８参照）では、リード５を導電性の接合材１０を介して配線基板２の下面２ｂの電極パッド１３ｂに電気的に接続し、この電極パッド１３ｂを配線基板２の導体層を通じて配線基板の電極１２ａ，１３ａに電気的に接続している。一方、図３６に示される半導体モジュール１ｂでは、リード５を、ワイヤＷＡ１を通じて配線基板２の下面２ｂの電極パッド１３ｅに電気的に接続し、この電極パッド１３ｅを配線基板２の導体層を通じて配線基板の電極１２ａ，１３ａに電気的に接続している。

また、更に他の形態（変形例）として、図３７に示される半導体モジュール１ｂ１のように、ワイヤＷＡ１の代わりに、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのいずれかの電極ＰＤに一端を接続したワイヤＷＡの他端を、リード５の第１部分２１の上面に接続することもできる。ここで、図３７は、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅの電極ＰＤとリード５の第１部分２１（の上面）とを、ワイヤＷＡで直接繋いだ場合の半導体モジュール１ｂ１の断面図（側面断面図）である。なお、複数のリード５のうちの一部または全部について、リード５（の第１部分２１の上面）を半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのいずれかの電極ＰＤにワイヤＷＡを介して直接的に繋いだこと以外は、図３７に示される半導体モジュール１ｂ１の構成は、上記半導体モジュール１、上記半導体モジュール１ａ、上記半導体モジュール１ｂまたは後述の半導体モジュール１ｃと同様である。

図３７に示される半導体モジュール１ｂ１では、複数のリード５のうちの一部または全部を、それぞれワイヤＷＡによって半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅの複数の電極ＰＤと直接的に接続している。そして、ワイヤＷＡの一端が接続されたリード５は、そのワイヤＷＡを通じて（すなわち配線基板２の導体層を介在することなく）、そのワイヤＷＡの他端が接続された電極ＰＤ（半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのいずれかの電極ＰＤ）と電気的に接続されている。これにより、リード５と電極ＰＤとの間をワイヤＷＡで電気的に接続することができるため、余剰な寄生抵抗が生じるのを抑制または防止することができ、また、配線基板２の面積、すなわち半導体モジュール１ｂ１の面積を縮小することができる。

図３８は、本実施の形態の半導体モジュール１の第３の変形例（他の実施の形態）を示す断面図（側面断面図）であり、上記図４に対応するものである。図３８に示される本実施の形態の第３の変形例の半導体モジュールを、符号１ｃを付して半導体モジュール１ｃと称することとする。

上記半導体モジュール１（図２〜図８参照）では、配線基板２の下面２ｂ上に半導体チップ（ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅ）を搭載する場合、フェイスアップでダイボンディングして、ワイヤボンディング（ワイヤＷＡを介した電気的接続）を行っていた。それに対して、図３８に示される半導体モジュール１ｃでは、配線基板２の下面２ｂ上に半導体チップ（ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅ）を搭載する場合に、フェイスダウンでダイボンディングしてフリップチップ接続（バンプ電極ＢＰ１を介した電気的接続）を行っている。すなわち、図３８に示される半導体モジュール１ｃでは、配線基板２の下面２ｂ上に搭載された半導体チップ（ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅ）は、バンプ電極（第２導電性部材）ＢＰ１を介して配線基板２の下面２ｂの電極パッド１３ａに接合（機械的に接続）されて電気的に接続されている。バンプ電極ＢＰ１は、好ましくは半田バンプである。図３８に示される半導体モジュール１ｃの他の構成は、上記半導体モジュール１と同様であるので、ここではその説明は省略する。バンプ電極ＢＰ１は、導電性を有しているため、電子部品４（ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅ）を配線基板２の下面２ｂの電極パッド１３ａに電気的に接続するための導電性部材とみなすことができる。

また、図３８に示される半導体モジュール１ｃにおいて、上記図３１に示される半導体モジュール１ａのように、リード５の第３部分２３の一部（上部、上面）を封止樹脂６の主面６ａから突出させることもできる。また、図３８に示される半導体モジュール１ｃにおいては、上記図３６や図３７に示される半導体モジュール１ｂ，１ｂ１のようにワイヤＷＡ１，ＷＡを用いたリード５の接続を行うことも可能であるが、半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅのワイヤボンディングを行わないため、製造工程数の増加を抑制するためには、上記ワイヤＷＡ１，ＷＡを用いたリード５の接続を行わない方が有利である。

図３８に示される半導体モジュール１ｃでは、配線基板２の下面２ｂ上に搭載する半導体チップ（ここでは半導体チップ４ａ，４ｂ，４ｃ，４ｄ，４ｅ）をフリップチップ接続（フリップチップ実装）したことで、封止樹脂６の厚みを薄くすることが可能となる。また、封止樹脂６の厚みを薄くできることに伴い、リード５の高さ（配線基板２の下面２ｂから第３部分２３の上面２３ａまでの高さ）を低くすることができる。このため、半導体モジュール１ｃを薄型化することができる。

図３９および図４０は、本実施の形態の半導体モジュール１の第４の変形例（他の実施の形態）を示す下面図（平面図）および下面透視図であり、それぞれ上記図３および上記図６に対応するものである。図３９および図４０に示される本実施の形態の第４の変形例の半導体モジュールを、符号１ｄを付して半導体モジュール１ｄと称することとする。なお、図４０には、封止樹脂６を透視したときの半導体モジュール１ｄの下面図が示されている。また、図３９は、平面図であるが、図面を見易くするために、封止樹脂６から露出するリード５に対してハッチングを付してある。

上記半導体モジュール１（図２〜図８参照）では、配線基板２の下面２ｂの周縁部上に複数のリード５が搭載されているが、配線基板２の下面２ｂの対向する二辺（辺ＳＤ１，ＳＤ３）に沿って複数のリード５が配置されている。それに対して、図３９および図４０に示される半導体モジュール１ｄでは、配線基板２の下面２ｂの周縁部上に複数のリード５が搭載されており、配線基板２の下面２ｂの四辺（辺ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４）に沿って複数のリード５が配置（配列）されている。図３９および図４０に示される半導体モジュール１ｄの他の構成は、上記半導体モジュール１と同様であるので、ここではその説明は省略する。また、上記図３１に示される半導体モジュール１ａ、上記図３６に示される半導体モジュール１ｂ、上記図３７に示される半導体モジュール１ｂ１および上記図３８に示される半導体モジュール１ｃにおいて、図３９および図４０に示される半導体モジュール１ｄのように、配線基板２の下面２ｂの四辺に沿って複数のリード５を配置（配列）することもできる。

図３９および図４０に示される半導体モジュール１ｄでは、リード５の配列する辺の数を増加させたことで、半導体モジュール１ｄ（配線基板２）の面積増大を抑制しながら、リード５の数を増加させることができ、半導体モジュール１ｄを多端子化することができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、配線基板に電子部品を搭載した電子装置およびその製造方法に適用して好適なものである。

１，１ａ，１ｂ，１ｂ１，１ｃ，１ｄ 半導体モジュール
２ 配線基板
２ａ 上面
２ｂ 下面
３，４ 電子部品
３ａ，３ｂ フィルタ
３ｃ 発振子
３ｄ 半導体チップ
３ｅ チップ部品
４ａ，４ｂ，４ｃ，４ｄ，４ｅ 半導体チップ
４ｆ チップ部品
５ リード
６ 封止樹脂
６ａ 主面
６ｂ 側面
７ 半田
８ 接合材
９ 半田
１０ 接合材
１１ 絶縁体層
１２，１３，１４，１５ 導体パターン
１２ａ 電極パッド
１２ｂ 配線
１３ａ，１３ｂ，１３ｅ 電極パッド
１３ｃ 配線
１３ｄ チップ搭載用導体パターン
２１ 第１部分
２２ 第２部分
２３ 第３部分
２３ａ 上面
２３ｂ 側面
３１ 配線基板
３１ａ，３１ｂ 主面
３２ 半導体モジュール領域
４１ フレーム枠
４１ａ 枠部
４１ｂ 連結部
４２ 半導体モジュール領域
４３ 孔部
５１ 半田ペースト
５２ 搬送キャリア
５３ ピン
５４ 上金型
５５ 下金型
６１ 樹脂フィルム
ＡＮＴ アンテナ
ＢＢ１ ベースバンド部
ＣＡＶ キャビティ
ＦＬ１，ＦＬ２ フィルタ
ＬＦ リードフレーム
ＬＮＡ１ 低雑音アンプ
ＭＣＮ マイコン
ＭＥＭ メモリ
ＭＲ 封止樹脂
ＭＲａ 主面
ＯＳＣ１ 発振子
ＰＡ１ パワーアンプ
ＲＦ１ 高周波ＩＣ回路部
ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４ 辺
ＳＹＳ１ 無線通信システム
ＳＷ アンテナスイッチ
ＶＨ ビア
ＷＡ，ＷＡ１ ワイヤ

Claims (20)

1. 上面、前記上面に形成された複数の第１電極パッド、前記上面とは反対側の下面、前記下面に形成された複数の第２電極パッド、および前記下面に形成された複数の第３電極パッドを有する配線基板と、
   前記配線基板の前記上面に搭載され、第１導電性部材を介して前記複数の第１電極パッドと電気的に接続された、少なくとも１つの第１電子部品と、
   前記配線基板の前記下面に搭載され、第２導電性部材を介して前記複数の第２電極パッドと電気的に接続された、少なくとも１つの第２電子部品と、
   前記配線基板の前記下面に搭載され、第３導電性部材を介して前記複数の第３電極パッドと電気的に接続された複数のリードと、
   前記配線基板の前記下面に形成され、前記第２電子部品および前記複数のリードを封止する封止体と、
   を有する電子装置であって、
   前記各リードは、前記配線基板の前記下面に沿って延在する第１部分と、前記第１部分と一体的に形成されかつ前記配線基板の前記下面から遠ざかる方向に前記第１部分から屈曲する第２部分と、前記第２部分と一体的に形成されかつ前記第２部分から屈曲する第３部分とを有しており、
   前記第３部分は、前記第１部分よりも前記配線基板の前記下面の周縁部側に位置し、かつ前記第１部分よりも前記配線基板の前記下面から遠い位置に配置され、
   前記各リードは、前記第３部分が前記封止体の表面および側面のそれぞれから露出するように、前記封止体で覆われていることを特徴とする電子装置。
2. 請求項１記載の電子装置において、
   前記配線基板の前記上面上には、前記封止体は形成されておらず、前記第１電子部品は露出されていることを特徴とする電子装置。
3. 請求項２記載の電子装置において、
   前記第２電子部品は半導体チップを含むことを特徴とする電子装置。
4. 請求項３記載の電子装置において、
   前記封止体から露出する前記各リードの前記第３部分が、外部接続用端子として機能することを特徴とする電子装置。
5. 請求項４記載の電子装置において、
   前記封止体から露出する前記各リードの前記第３部分が、半田実装用の外部接続用端子として機能することを特徴とする電子装置。
6. 請求項５記載の電子装置において、
   前記各リードの前記第３部分における前記封止体の前記表面および前記側面からの露出面は、連続面であることを特徴とする電子装置。
7. 請求項６記載の電子装置において、
   前記配線基板の前記上面上には、ワイヤボンディングされている電子部品は搭載されていないことを特徴とする電子装置。
8. 請求項７記載の電子装置において、
   前記各リードにおける前記第３部分は、前記第２部分から屈曲して、前記第１部分と平行な方向に延在していることを特徴とする電子装置。
9. 請求項８記載の電子装置において、
   前記複数の第１、第２および第３電極パッドは、前記配線基板の導体層を介して電気的に接続されていることを特徴とする電子装置。
10. 請求項９記載の電子装置において、
    前記配線基板の前記下面において、前記複数の第３電極パッドは、前記複数の第２電極パッドよりも前記下面の周縁部側に位置することを特徴とする電子装置。
11. 請求項１０記載の電子装置において、
    前記封止体は、樹脂封止体であることを特徴とする電子装置。
12. 請求項１１記載の電子装置において、
    前記第１導電性部材は、半田であることを特徴とする電子装置。
13. 請求項１２記載の電子装置において、
    前記各リードの前記第１部分が前記各第３電極パッドに前記第３導電性部材を介して接続されており、
    前記第３導電性部材は半田であることを特徴とする電子装置。
14. 請求項１３記載の電子装置において、
    前記配線基板の前記上面上には、前記第１電子部品が複数搭載され、前記複数の第１電子部品が、前記第１導電性部材を介して前記複数の第１電極パッドと電気的に接続されており、
    前記配線基板の前記下面上には、前記第２電子部品が複数搭載され、前記複数の第２電子部品が前記第２導電性部材を介して前記複数の第２電極パッドと電気的に接続されており、
    前記封止体は、前記複数の第２電子部品および前記複数のリードを封止することを特徴とする電子装置。
15. 請求項１４記載の電子装置において、
    前記半導体チップを前記第２電極パッドに電気的に接続する前記第２導電性部材は、ボンディングワイヤであることを特徴とする電子装置。
16. 請求項１５記載の電子装置において、
    前記各リードの前記第３部分の一部が、前記封止体の前記表面から突出していることを特徴とする電子装置。
17. 請求項１４記載の電子装置において、
    前記半導体チップを前記第２電極パッドに電気的に接続する前記第２導電性部材は、バンプ電極であることを特徴とする電子装置。
18. 上面および下面を有する配線基板と、前記配線基板の前記上面上に搭載された少なくとも１つの第１電子部品と、前記配線基板の前記下面上に搭載された少なくとも１つの第２電子部品と、前記配線基板の前記下面上に搭載された複数のリードと、前記配線基板の前記下面上に形成されて前記第２電子部品および前記複数のリードを封止する封止体とを備え、前記各リードの一部が前記封止体の表面および側面のそれぞれから露出する電子装置の製造方法であって、
    （ａ）前記下面に対応する第１主面および前記上面に対応する第２主面を有しかつ前記配線基板の母体である配線基板母体と、前記複数のリードを有するリードフレームとを準備する工程、
    （ｂ）前記配線基板母体の前記第１主面上に、前記第２電子部品と前記リードフレームとを搭載する工程、
    （ｃ）前記配線基板母体の前記第１主面上に、前記第２電子部品および前記複数のリードを封止する樹脂封止体を形成する工程、
    （ｄ）前記（ｃ）工程後、前記配線基板母体の前記第２主面上に、前記第１電子部品を搭載する工程、
    （ｅ）前記（ｄ）工程後、前記樹脂封止体、前記配線基板母体および前記リードフレームを切断する工程、
    を有し、
    前記（ｂ）工程は、
    （ｂ１）前記リードフレームの前記複数のリードを前記配線基板母体の前記第１主面に半田接続するための半田リフロー工程、
    を含み、
    前記（ｂ１）工程は、前記リードフレームと前記配線基板母体との相対的な位置を固定した状態で行われ、
    前記（ｃ）工程では、前記各リードの一部が前記樹脂封止体から露出するように、前記樹脂封止体が形成され、
    前記（ｅ）工程での切断後の前記配線基板母体および前記樹脂封止体が、それぞれ前記配線基板および前記封止体となることを特徴とする電子装置の製造方法。
19. 請求項１８記載の電子装置の製造方法において、
    前記（ｂ１）工程では、前記配線基板母体に設けられた孔部と前記リードフレームに設けられた孔部とに共通のピン部が挿入されることで、前記リードフレームと前記配線基板との相対的な位置が固定されていることを特徴とする電子装置の製造方法。
20. 請求項１９記載の電子装置の製造方法において、
    前記（ｃ）工程では、前記第２電子部品および前記リードフレームを搭載した前記配線基板母体の前記第１主面に第１金型が弾性シートを介在して対向し、第２金型が前記配線基板母体の前記第２主面に対向するように、前記第１および第２金型で前記配線基板母体を挟み、前記第１および第２金型間に形成されるキャビティ内に前記樹脂封止体形成用の材料を導入することで前記樹脂封止体を形成することを特徴とする電子装置の製造方法。

Images