[go: up one dir, main page]

JP7467214B2 - 配線基板、電子装置及び配線基板の製造方法 - Google Patents

配線基板、電子装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP7467214B2
JP7467214B2 JP2020076034A JP2020076034A JP7467214B2 JP 7467214 B2 JP7467214 B2 JP 7467214B2 JP 2020076034 A JP2020076034 A JP 2020076034A JP 2020076034 A JP2020076034 A JP 2020076034A JP 7467214 B2 JP7467214 B2 JP 7467214B2
Authority
JP
Japan
Prior art keywords
electrode
wiring
wiring board
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020076034A
Other languages
English (en)
Other versions
JP2021174826A (ja
Inventor
隆幸 松本
元 中西
行範 羽鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020076034A priority Critical patent/JP7467214B2/ja
Priority to US17/233,786 priority patent/US11552004B2/en
Publication of JP2021174826A publication Critical patent/JP2021174826A/ja
Application granted granted Critical
Publication of JP7467214B2 publication Critical patent/JP7467214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板、電子装置及び配線基板の製造方法に関するものである。
従来、半導体チップやチップキャパシタなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。電子部品は、配線基板の層間絶縁層に形成された開口部内に配置されている。このような配線基板は例えば以下のように製造することができる。
まず、支持基板を準備し、この支持基板上に配線層を形成し、次いで所要の層数のビルドアップ配線層と層間絶縁層とを積層する。続いて、所定の層間絶縁層にレーザ加工により開口部を形成し、その開口部内に電子部品を配置した後、開口部を充填するとともに電子部品を全体的に被覆する絶縁層を形成する。次いで、電子部品と電気的に接続される配線層を絶縁層上に形成する。その後、最終的に支持基板を除去する。
特開２０１２－１９１２０４号公報
ところが、従来の配線基板では、ビア配線とビルドアップ配線層との接続部分において電気抵抗が上昇する場合がある。この場合には、ビア配線とビルドアップ配線層との間の電気的接続信頼性が低下するという問題がある。
本発明の一観点によれば、第１電極と、配線と、前記配線の上面に設けられた電子部品の実装部と、を有する第１金属板と、前記第１電極の上面に接合された第２電極と、を有し、前記第２電極は、べた状に形成されており、前記第１電極は、べた状に形成された本体部と、前記本体部の側面から前記配線基板の外周縁側に向かって櫛歯状に突出する複数の突出部と、を有する。
本発明の一観点によれば、電気的接続信頼性の低下を抑制できるという効果を奏する。
第１実施形態の電子装置を示す概略断面図（図２及び図３における１－１線断面図）である。 第１実施形態の電子装置を示す概略平面図である。 第１実施形態の電子装置を示す概略平面図である。 第１実施形態の電子装置の適用例を示す概略断面図である。 第１実施形態の電子装置の製造方法を示す概略平面図である。 第１実施形態の電子装置の製造方法を示す概略断面図（図５における６－６線断面図）である。 （ａ）～（ｃ）は、第１実施形態の電子装置の製造方法を示す概略断面図である。 第１実施形態の電子装置の製造方法を示す概略断面図である。 第１実施形態の電子装置の製造方法を示す概略平面図である。 （ａ），（ｂ）は、第１実施形態の電子装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、第１実施形態の電子装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、第１実施形態の電子装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、第１実施形態の電子装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、第１実施形態の電子装置の製造方法を示す概略断面図である。 第２実施形態の電子装置を示す概略断面図（図１６における１５－１５線断面図）である。 第２実施形態の電子装置を示す概略平面図である。 第２実施形態の電極を示す概略斜視図である。 第２実施形態の電子装置の適用例を示す概略断面図である。 （ａ）は、第２実施形態の配線基板の製造方法を示す概略平面図であり、（ｂ）は、図１９（ａ）に示した構造体の一部を拡大した拡大平面図であり、（ｃ）は、第２実施形態の配線基板の製造方法を示す概略断面図（図１９（ｂ）における１９ｃ－１９ｃ線断面図）である。 （ａ）は、第２実施形態の配線基板の製造方法を示す概略断面図であり、（ｂ）は、第２実施形態の配線基板の製造方法を示す拡大平面図である。 （ａ）は、第２実施形態の配線基板の製造方法を示す概略断面図であり、（ｂ）は、第２実施形態の配線基板の製造方法を示す拡大平面図である。 （ａ）は、第２実施形態の配線基板の製造方法を示す概略断面図であり、（ｂ）は、第２実施形態の配線基板の製造方法を示す拡大平面図である。 変更例の電子装置の製造方法を示す概略断面図である。 変更例の電子装置を示す概略断面図である。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１～図１４に従って第１実施形態を説明する。
（電子装置１０の概略構成）
まず、図１～図３に従って、電子装置１０の構造について説明する。
図１に示すように、電子装置１０は、配線基板２０と、配線基板２０に実装された１つ又は複数の電子部品９０とを有している。
図１及び図２に示すように、配線基板２０は、例えば、金属板３０と、金属板３０の上面に接合された金属板５０とを有している。配線基板２０は、金属板３０の上面に実装された１つ又は複数（ここでは、１つ）の電子部品６０と、金属板３０と金属板５０と電子部品６０との間に形成され、電子部品６０を被覆する絶縁層７０とを有している。すなわち、配線基板２０は、電子部品６０を内蔵した配線基板である。なお、図１は、図２及び図３に示した１－１線断面における電子装置１０の断面構造を示したものである。
（配線基板２０の概略構成）
配線基板２０は、例えば、直方体状に形成されている。本例の配線基板２０の平面形状は、矩形状に形成されている。配線基板２０の大きさは、例えば、平面視で、４ｍｍ×４ｍｍ～１０ｍｍ×１０ｍｍ程度とすることができる。配線基板２０の厚さは、例えば、０．３ｍｍ～０．８ｍｍ程度とすることができる。ここで、本明細書において、「平面視」とは、対象物を金属板３０の下面の法線方向（図１の上下方向）から視ることを言い、「平面形状」とは、対象物を金属板３０の下面の法線方向から見た形状のことを言う。
金属板３０，５０の材料としては、例えば、銅（Ｃｕ）やＣｕ合金を用いることができる。金属板３０，５０の材料としては、例えば、４２アロイ等の鉄－ニッケル（Ｆｅ－Ｎｉ）合金を用いることができる。なお、金属板３０，５０の材料は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。金属板３０の厚さは、例えば、０．１ｍｍ～０．３ｍｍ程度とすることができる。金属板５０の厚さは、例えば、０．２ｍｍ～０．５ｍｍ程度とすることができる。金属板３０，５０の厚さは、互いに同じ厚さに設定してもよいし、互いに異なる厚さに設定してもよい。
絶縁層７０の材料としては、例えば、ポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層７０の下面から上面までの厚さは、例えば、０．３ｍｍ～０．８ｍｍ程度とすることができる。
（金属板３０の構造）
次に、図１～図３に従って、金属板３０の構造について説明する。
図２及び図３に示すように、金属板３０は、複数の電極３１と、複数の配線３４と、複数の配線３９とを有している。これら複数の電極３１と複数の配線３４と複数の配線３９とは、例えば、同一平面上に形成されている。金属板３０には、その金属板３０を厚さ方向に貫通して、複数の電極３１と複数の配線３４と複数の配線３９とを画定する開口部３０Ｘが形成されている。なお、図２は、金属板３０及び絶縁層７０を上方から見た平面図であり、図３は、金属板３０及び絶縁層７０を下方から見た平面図である。
（電極３１の構成）
複数の電極３１は、互いに離間して形成されている。複数の電極３１は、例えば、配線基板２０（電子装置１０）の外周領域に形成されている。複数の電極３１は、例えば、配線基板２０の外形をなす四辺のうち対向する二辺に対応して設けられ、その対向する二辺が並ぶ方向（図中左右方向）に互いに対向して設けられている。
図３に示すように、各電極３１は、例えば、本体部３２と、複数の突出部３３とを有している。各電極３１では、例えば、本体部３２と突出部３３とが連続して一体に形成されている。
本体部３２は、例えば、基部３２Ａと、薄厚部３２Ｂとを有している。基部３２Ａは、例えば、直方体状に形成されている。基部３２Ａは、べた状に形成されている。基部３２Ａは、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、配線基板２０の外周縁側から配線基板２０の内周側に延びるようにべた状に形成されている。基部３２Ａの幅寸法は、例えば、配線基板２０の外形をなす各辺の長さの０．３倍～０．７倍の長さに設定することができる。ここで、本明細書における各部材の幅寸法は、配線基板２０（電子装置１０）の外側面を一周する方向である配線基板２０（電子装置１０）の外周方向に沿って延びる寸法である。
薄厚部３２Ｂは、例えば、基部３２Ａの側面から外方に突出するように形成されている。薄厚部３２Ｂは、例えば、基部３２Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。薄厚部３２Ｂは、例えば、基部３２Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。薄厚部３２Ｂは、例えば、基部３２Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。本例の薄厚部３２Ｂは、基部３２Ａの側面全周から外方に突出するように形成されている。
図１に示すように、薄厚部３２Ｂの厚さは、例えば、基部３２Ａの厚さよりも薄く形成されている。薄厚部３２Ｂの厚さは、例えば、基部３２Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部３２Ｂは、基部３２Ａの下面側から金属板５０側に凹むように形成されている。すなわち、薄厚部３２Ｂの上面は基部３２Ａの上面と略面一に形成される一方で、薄厚部３２Ｂの下面は基部３２Ａの下面よりも上方の位置に形成されている。薄厚部３２Ｂの下面は、絶縁層７０によって被覆されている。
図３に示すように、複数の突出部３３は、例えば、本体部３２の側面のうち配線基板２０の外周縁側に位置する側面から枝分かれして形成されている。複数の突出部３３は、例えば、本体部３２の側面から配線基板２０の外周縁側に向かって櫛歯状に突出するように形成されている。複数の突出部３３は、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。本例では、配線基板２０の外形をなす辺に沿って１０個の突出部３３が所定の間隔を空けて設けられている。各突出部３３は、本体部３２の薄厚部３２Ｂの側面のうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。各突出部３３の幅寸法は、例えば、本体部３２の幅寸法よりも小さく設定されている。
各突出部３３は、例えば、基部３３Ａと、薄厚部３３Ｂとを有している。基部３３Ａは、例えば、直方体状に形成されている。基部３３Ａの厚さは、例えば、本体部３２の基部３２Ａの厚さと同じ厚さに形成されている。
薄厚部３３Ｂは、例えば、基部３３Ａの側面から外方に突出するように形成されている。薄厚部３３Ｂは、例えば、基部３３Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。
薄厚部３３Ｂの厚さは、例えば、基部３３Ａの厚さよりも薄く形成されている。薄厚部３３Ｂの厚さは、例えば、基部３３Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部３３Ｂの厚さは、例えば、本体部３２の薄厚部３２Ｂと同じ厚さに形成されている。薄厚部３３Ｂの下面は、絶縁層７０によって被覆されている。
電極３１の外側面３１Ｓ、つまり各突出部３３の配線基板２０の外周縁側の外側面３１Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。電極３１の外側面３１Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
図１に示すように、電極３１の下面３１Ｕ、具体的には基部３２Ａ，３３Ａの下面３１Ｕは、絶縁層７０の下面７０Ｕから露出されている。電極３１の下面３１Ｕは、例えば、絶縁層７０の下面７０Ｕと略面一に形成されている。
絶縁層７０から露出された電極３１の下面３１Ｕには、金属層８０が形成されている。金属層８０は、例えば、電極３１の下面３１Ｕ全面を被覆するように形成されている。金属層８０の側面は、例えば、電極３１の外側面３１Ｓ及び絶縁層７０の外側面７０Ｓと略面一に形成されている。金属層８０の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／銀（Ａｇ）層（Ｎｉ層とＡｇ層をこの順番で積層した金属層）などを用いることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層、Ａｇ層としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。なお、金属層８０の代わりに、例えば、電極３１の下面３１Ｕに、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を形成するようにしてもよい。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
絶縁層７０の下面７０Ｕから露出する電極３１の下面３１Ｕ（具体的には、本体部３２の基部３２Ａの下面３１Ｕ及び突出部３３の基部３３Ａの下面３１Ｕ）は、電子装置１０の接続端子（例えば、外部接続端子）となる。なお、電極３１の下面３１Ｕに金属層８０が形成されている場合には、その金属層８０も含めて電子装置１０の接続端子（例えば、外部接続端子）となる。
（配線３４の構成）
図２に示すように、各配線３４は、電子部品６０の実装領域に設けられている。ここで、本例における電子部品６０の実装領域は、電極３１よりも配線基板２０の内周側に設けられている。配線３４は、電極３１と一体に形成された配線３５と、電極３１と離れて設けられた複数の配線３６とを有している。
配線３５は、例えば、複数の電極３１のうち一部の電極３１と連続して一体に形成されている。配線３５は、例えば、一部の電極３１から配線基板２０の内周側に突出するように形成されている。配線３５は、例えば、一部の電極３１の薄厚部３２Ｂから配線基板２０の内周側に突出するように形成されている。配線３５は、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、電極３１から配線基板２０の内周側に延びるように形成されている。配線３５は、例えば、その全体が電子部品６０の実装領域に設けられている。本例の配線３５は、その全体が実装部として機能する。
図１に示すように、配線３５の厚さは、例えば、電極３１の薄厚部３２Ｂの厚さと同じ厚さに形成されている。配線３５の厚さは、例えば、電極３１の基部３２Ａの厚さよりも薄く形成されている。配線３５の厚さは、例えば、基部３２Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。配線３５は、基部３２Ａの下面側から金属板５０側に凹むように形成されている。配線３５の下面は、例えば、絶縁層７０によって被覆されている。
図３に示すように、複数の配線３６は、互いに離間して設けられている。複数の配線３６は、例えば、電子部品６０の実装領域の外周領域に形成されている。複数の配線３６は、例えば、電子部品６０の実装領域の外周縁に沿って所定の間隔を空けて設けられている。複数の配線３６は、例えば、配線３５と協働して、電子部品６０の実装領域の外周縁を囲むように形成されている。
各配線３６は、例えば、電子部品６０の実装領域内に設けられた実装部３６Ａと、実装部３６Ａに接続された接続部３７と、接続部３７に接続された突出部３８とを有している。各配線３６では、例えば、実装部３６Ａと接続部３７と突出部３８とが連続して一体に形成されている。接続部３７は、例えば、実装部３６Ａと突出部３８とを接続するように形成されている。
接続部３７は、例えば、基部３７Ａと、薄厚部３７Ｂとを有している。基部３７Ａは、例えば、直方体状に形成されている。基部３７Ａの平面形状は、例えば、帯状に形成されている。基部３７Ａは、例えば、所定の幅を有し、配線基板２０の外周縁側から内周側に延びるように形成されている。基部３７Ａの幅寸法は、例えば、本体部３２の基部３２Ａの幅寸法よりも小さく形成されている。基部３７Ａの厚さは、例えば、基部３２Ａの厚さと同じ厚さに形成されている。
薄厚部３７Ｂは、例えば、基部３７Ａの側面から外方に突出するように形成されている。薄厚部３７Ｂは、例えば、基部３７Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。薄厚部３７Ｂは、例えば、基部３７Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。薄厚部３７Ｂは、例えば、基部３７Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。
薄厚部３７Ｂの厚さは、例えば、基部３７Ａの厚さよりも薄く形成されている。薄厚部３７Ｂの厚さは、例えば、基部３７Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部３７Ｂの厚さは、例えば、薄厚部３２Ｂと同じ厚さに形成されている。薄厚部３７Ｂの下面は、絶縁層７０によって被覆されている。
実装部３６Ａは、例えば、接続部３７の側面から配線基板２０の内周側に突出するように形成されている。例えば、実装部３６Ａは、接続部３７の薄厚部３７Ｂの側面のうち配線基板２０の内周側に位置する側面から配線基板２０の内周側に突出するように形成されている。実装部３６Ａの平面形状は、例えば、帯状に形成されている。実装部３６Ａは、所定の幅を有し、接続部３７から配線基板２０の内周側に延びるように形成されている。
実装部３６Ａの厚さは、例えば、接続部３７の基部３７Ａの厚さよりも薄く形成されている。実装部３６Ａの厚さは、例えば、基部３７Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。実装部３６Ａの厚さは、例えば、接続部３７の薄厚部３７Ｂと同じ厚さに形成されている。実装部３６Ａは、配線３６の下面側から配線３６の上面側に凹むように形成されている。実装部３６Ａの下面は、例えば、絶縁層７０によって被覆されている。
突出部３８は、例えば、接続部３７の側面から配線基板２０の外周縁側に向かって突出するように形成されている。突出部３８は、例えば、接続部３７の薄厚部３７Ｂの側面のうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。例えば、配線３６では、１つの接続部３７に対して１つ又は複数の突出部３８が形成されている。１つの接続部３７に対して複数の突出部３８が形成されている場合には、それら複数の突出部３８が、接続部３７の側面から配線基板２０の外周縁側に向かって櫛歯状に突出するように形成されている。複数の突出部３８は、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。各突出部３８の幅寸法は、例えば、突出部３３の幅寸法と同じ長さに設定されている。
各突出部３８は、例えば、基部３８Ａと、薄厚部３８Ｂとを有している。基部３８Ａは、例えば、直方体状に形成されている。基部３８Ａの厚さは、例えば、接続部３７の基部３７Ａの厚さと同じ厚さに形成されている。
薄厚部３８Ｂは、例えば、基部３８Ａの側面から外方に突出するように形成されている。薄厚部３８Ｂは、例えば、基部３８Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。
薄厚部３８Ｂの厚さは、例えば、基部３８Ａの厚さよりも薄く形成されている。薄厚部３８Ｂの厚さは、例えば、基部３８Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部３８Ｂの厚さは、例えば、薄厚部３７Ｂと同じ厚さに形成されている。薄厚部３８Ｂの下面は、絶縁層７０によって被覆されている。
配線３６の外側面３６Ｓ、つまり各突出部３８の配線基板２０の外周縁側の外側面３６Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線３６の外側面３６Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
配線３６の下面、具体的には接続部３７の基部３７Ａ及び突出部３８の基部３８Ａの下面は、絶縁層７０から露出されている。配線３６の下面は、例えば、絶縁層７０の下面７０Ｕ（図１参照）と略面一に形成されている。配線３６の下面には、例えば、金属層８０（図１参照）が形成されている。絶縁層７０の下面７０Ｕから露出する配線３６の下面（具体的には、接続部３７の基部３７Ａの下面及び突出部３８の基部３８Ａの下面）は、電子装置１０の接続端子（例えば、外部接続端子）となる。なお、配線３６の下面に金属層８０が形成されている場合には、その金属層８０も含めて電子装置１０の接続端子（例えば、外部接続端子）となる。
図２に示した配線３５，３６は、例えば、電子部品６０搭載用の配線である。配線３５の上面及び各配線３６の実装部３６Ａの上面には、金属層８１が形成されている。複数の金属層８１は、例えば、電子部品６０の外周縁に沿って形成されている。各金属層８１は、例えば、配線３５の上面又は実装部３６Ａの上面に部分的に形成されている。各金属層８１は、例えば、平面視円形状に形成されている。図１に示すように、各金属層８１は、電子部品６０のバンプ６１に対応して形成されている。すなわち、各金属層８１は、電子部品６０が金属板３０に実装された際に、電子部品６０のバンプ６１と対向する位置に形成されている。金属層８１としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ａｇ層などを用いることができる。配線３５の上面及び各配線３６の実装部３６Ａの上面は、電子部品６０の実装部となる。なお、配線３５の上面及び各配線３６の実装部３６Ａの上面に金属層８１が形成されている場合には、その金属層８１も含めて電子部品６０の実装部となる。
（配線３９の構成）
図２及び図３に示すように、複数の配線３９は、例えば、配線基板２０の角部に形成されている。複数の配線３９は、例えば、配線基板２０の四隅（４箇所の角部）に形成されている。各配線３９は、例えば、電極３１及び配線３５，３６と離れて形成されている。
各配線３９は、例えば、本体部４０と、突出部４１とを有している。各配線３９では、例えば、本体部４０と突出部４１とが連続して形成されている。
図３に示すように、本体部４０は、例えば、基部４０Ａと、薄厚部４０Ｂとを有している。基部４０Ａの平面形状は、例えば、多角形状に形成されている。基部４０Ａの厚さは、例えば、基部３２Ａの厚さと同じ厚さに形成されている。
薄厚部４０Ｂは、例えば、基部４０Ａの側面から外方に突出するように形成されている。薄厚部４０Ｂは、例えば、基部４０Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。薄厚部４０Ｂは、例えば、基部４０Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。薄厚部４０Ｂは、例えば、基部４０Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。本例の薄厚部４０Ｂは、基部４０Ａの側面全周から外方に突出するように形成されている。
薄厚部４０Ｂの厚さは、例えば、基部４０Ａの厚さよりも薄く形成されている。薄厚部４０Ｂの厚さは、例えば、基部４０Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部４０Ｂは、例えば、薄厚部３２Ｂと同じ厚さに形成されている。薄厚部４０Ｂは、基部４０Ａの下面側から基部４０Ａの上面側に凹むように形成されている。薄厚部４０Ｂの下面は、絶縁層７０によって被覆されている。
複数の突出部４１は、例えば、本体部４０の側面のうち配線基板２０の外周縁側に位置する側面から枝分かれして形成されている。複数の突出部４１は、本体部４０の側面から配線基板２０の外周縁側に向かって櫛歯状に突出するように形成されている。各突出部４１は、本体部４０の薄厚部４０Ｂの側面のうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。複数の突出部４１は、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。各突出部４１の幅寸法は、例えば、突出部３３，３８の幅寸法と同じ長さに設定されている。
各突出部４１は、例えば、基部４１Ａと、薄厚部４１Ｂとを有している。基部４１Ａは、例えば、直方体状に形成されている。基部４１Ａの厚さは、例えば、本体部４０の基部４０Ａの厚さと同じ厚さに形成されている。
薄厚部４１Ｂは、例えば、基部４１Ａの側面から外方に突出するように形成されている。薄厚部４１Ｂは、例えば、基部４１Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。
薄厚部４１Ｂの厚さは、例えば、基部４１Ａの厚さよりも薄く形成されている。薄厚部４１Ｂの厚さは、例えば、基部４１Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部４１Ｂの厚さは、例えば、薄厚部４０Ｂと同じ厚さに形成されている。薄厚部４１Ｂの下面は、絶縁層７０によって被覆されている。
配線３９の外側面３９Ｓ、つまり各突出部４１の配線基板２０の外周縁側の外側面３９Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線３９の外側面３９Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
配線３９の下面、具体的には本体部４０の基部４０Ａ及び突出部４１の基部４１Ａの下面は、絶縁層７０から露出されている。配線３９の下面は、例えば、絶縁層７０の下面７０Ｕ（図１参照）と略面一に形成されている。配線３９の下面には、例えば、金属層８０（図１参照）が形成されている。絶縁層７０の下面７０Ｕから露出する配線３９の下面（具体的には、本体部４０の基部４０Ａの下面及び突出部４１の基部４１Ａの下面）は、電子装置１０の接続端子（例えば、外部接続端子）となる。なお、配線３９の下面に金属層８０が形成されている場合には、その金属層８０も含めて電子装置１０の接続端子（例えば、外部接続端子）となる。
ここで、電極３１の突出部３３と、配線３６の突出部３８と、配線３９の突出部４１とは、例えば、平面形状が互いに同一の形状及び同一の大きさに形成されている。また、突出部３３の基部３３Ａと、突出部３８の基部３８Ａと、突出部４１の基部４１Ａとは、例えば、平面形状が互いに同一の形状及び同一の大きさに形成されている。
（金属板５０の構造）
次に、金属板５０の構造について説明する。
図１に示すように、金属板５０の下面は、金属板３０の上面に接合されている。本例の金属板５０の下面は、拡散接合によって金属板３０の上面に接合されている。これにより、金属板５０は、金属板３０と電気的に接続されている。ここで、拡散接合とは、接合する金属材料同士を密着させ、真空や不活性ガス等の雰囲気中で、加圧・加熱することで金属材料同士の接合面に生じる原子の拡散を利用して金属材料同士を原子レベルで接合する技術である。なお、拡散接合によって接合された金属板３０と金属板５０とは、界面の無い状態で（すなわち、隙間が全く無い状態で）一体化され、金属板３０の上面と金属板５０の下面とが直接接合される。ここで、本明細書の各図面では、金属板３０と金属板５０とを分かり易くするために、両者を実線にて区別している。但し、実際には、金属板３０と金属板５０との界面は消失していることがあり、境界が明確ではないことがある。
金属板５０は、電子部品６０の実装領域を露出する開口部５０Ｘを有している。開口部５０Ｘは、例えば、電子部品６０の実装領域に位置する金属板３０、具体的には配線３５と配線３６の実装部３６Ａとを露出するように形成されている。開口部５０Ｘは、電子部品６０を収容可能な大きさに形成されている。
金属板５０は、例えば、複数の電極５１を有している。これら複数の電極５１は、例えば、同一平面上に形成されている。開口部５０Ｘは、例えば、複数の電極５１の間に設けられている。
（電極５１の構成）
図２に示すように、複数の電極５１は、互いに離間して形成されている。複数の電極５１は、配線基板２０の外周領域に形成されている。複数の電極５１は、例えば、配線基板２０の外形をなす四辺のうち対向する二辺に対応して設けられ、その対向する二辺が並ぶ方向（図中左右方向）に互いに対向して設けられている。
各電極５１は、例えば、直方体状に形成されている。各電極５１は、べた状に形成されている。各電極５１は、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、配線基板２０の外周縁側から配線基板２０の内周側に延びるようにべた状に形成されている。各電極５１の幅寸法は、例えば、配線基板２０の外形をなす各辺の長さの０．３倍～０．７倍の長さに設定することができる。
各電極５１は、電極３１と平面視で重なる位置に形成されている。本例の電極５１の下面は、拡散接合によって電極３１の上面に接合されている。電極５１の大部分は、電極３１の本体部３２と平面視で重なるように形成されている。電極５１は、例えば、電極３１の突出部３３の一部と平面視で重なるように形成されている。電極５１の平面形状は、例えば、電極３１の平面形状よりも一回り小さく形成されている。電極５１は、電子部品６０の実装領域に位置する金属板３０（具体的には、配線３５と配線３６の実装部３６Ａ）を露出するように形成されている。電極５１の側面のうち配線基板２０の内周側に位置する側面は、金属板５０の開口部５０Ｘの内側面を構成している。
図１に示すように、電極５１の厚さは、例えば、電子部品６０の厚さよりも厚く形成されている。電極５１の厚さは、例えば、バンプ６１を含む電子部品６０の厚さと金属層８１の厚さとを合わせた厚さよりも厚く形成されている。本例の電極５１は、全面において厚さが一定に形成されている。
電極５１の外側面５１Ｓ、つまり電極５１の側面のうち配線基板２０の外周縁側に位置する外側面５１Ｓは、例えば、絶縁層７０の外側面７０Ｓよりも配線基板２０の内周側に後退した位置に形成されている。電極５１の外側面５１Ｓは、例えば、絶縁層７０によって被覆されている。絶縁層７０は、例えば、電極５１の外側面５１Ｓの全面を被覆するように形成されている。絶縁層７０は、例えば、電極５１の側面全面を被覆するように形成されている。
電極５１の上面は、絶縁層７０から露出されている。電極５１の上面は、例えば、絶縁層７０の上面と略面一に形成されている。絶縁層７０から露出された電極５１の上面は、電子部品９０と接続される電極パッドとして機能する。絶縁層７０から露出された電極５１の上面には、金属層８２が形成されている。金属層８２は、例えば、電極５１の上面全面を被覆するように形成されている。金属層８２の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ａｇ層などを用いることができる。なお、金属層８２の代わりに、例えば、電極５１の上面に、ＯＳＰ処理などの酸化防止処理を施して形成されるＯＳＰ膜を形成するようにしてもよい。
（金属板３０，５０の構造）
本例の配線基板２０では、金属板３０の上面に金属板５０が拡散接合により接合されている。このとき、金属板５０には、電子部品６０の実装領域に位置する金属板３０（具体的には、配線３５及び配線３６の実装部３６Ａ）を露出する開口部５０Ｘが形成されている。配線基板２０では、開口部５０Ｘと、その開口部５０Ｘに露出する金属板３０とによって、電子部品６０を収容するキャビティ２０Ｘが形成されている。すなわち、キャビティ２０Ｘの底面は、配線３５及び配線３６の実装部３６Ａによって構成され、キャビティ２０Ｘの内側面は、開口部５０Ｘの内側面によって構成されている。
（電子部品６０の構造）
電子部品６０は、キャビティ２０Ｘに収容されている。電子部品６０は、金属板３０の上面に実装されている。例えば、電子部品６０は、配線３５の上面及び配線３６の実装部３６Ａの上面に実装されている。
電子部品６０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。電子部品６０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品６０は半導体チップである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
本例の電子部品６０は、配線３４にフリップチップ実装されている。例えば、電子部品６０の回路形成面（ここでは、下面）に形成された端子（図示略）上に配設されたバンプ６１が、配線３５，３６の上面に形成された金属層８１に接合されている。これにより、電子部品６０の端子は、バンプ６１及び金属層８１を介して配線３５，３６と電気的に接続されている。
（絶縁層７０の構造）
絶縁層７０は、金属板３０と金属板５０との間の空間、及び金属板３０，５０と電子部品６０との間の空間を充填するように形成されている。絶縁層７０は、例えば、金属板３０，５０にそれぞれ形成された開口部３０Ｘ，５０Ｘを充填するように形成されている。詳述すると、絶縁層７０は、各電極３１間、各配線３４間、各配線３９（図２参照）間、及び電極３１と配線３４と配線３９との間、各電極５１間を充填するように形成されている。絶縁層７０は、金属板５０から露出する金属板３０の上面全面を被覆するように形成されている。絶縁層７０は、例えば、電子部品６０を全体的に被覆するように形成されている。絶縁層７０は、例えば、電極５１の側面全面を被覆するように形成されている。
（電子部品９０の構造）
金属板５０の上面には、１つ又は複数（ここでは、１つ）の電子部品９０が実装されている。電子部品９０は、例えば、電極５１の上面に実装されている。電子部品９０としては、例えば、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品や、半導体チップ、トランジスタやダイオードなどの能動部品を用いることができる。電子部品９０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品９０は、チップインダクタである。
電子部品９０は、例えば、複数の電極５１の間に形成された開口部５０Ｘを跨がるように、その開口部５０Ｘの両側に形成された２つの電極５１の上面に実装されている。電子部品９０は、例えば、電極５１の上面に形成された金属層８２上に実装されている。電子部品９０は、例えば、導電性を有する接合材９１を介して金属層８２に接合されている。例えば、電子部品９０の端子（図示略）は、接合材９１を介して金属層８２に接合されている。これにより、電子部品９０の端子は、接合材９１及び金属層８２を介して電極５１と電気的に接続されている。そして、電子部品９０の端子は、例えば、電極５１，３１と配線３５と金属層８１とを介して電子部品６０と電気的に接続されている。ここで、電子部品９０は、例えば、電子部品６０の一部と平面視で重なるように設けられている。
接合材９１としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。はんだとしては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
（電子装置１０の適用例）
次に、図４に従って、電子装置１０の実装形態の一例について説明する。
電子装置１０は、例えば、マザーボード等の実装用の配線基板１００に実装される。ここで、配線基板１００の上面には、複数の配線層１０１と、複数の配線層１０２と、配線層１０１，１０２を被覆するソルダーレジスト層１０３とが積層されている。配線層１０１は、例えば、電極３１の本体部３２と、配線３６の接続部３７（図３参照）と、配線３９の本体部４０（図３参照）とに対応して設けられている。配線層１０２は、例えば、配線層１０１と離れて設けられている。配線層１０２は、例えば、電極３１の突出部３３と、配線３６の突出部３８（図３参照）と、配線３９の突出部４１（図３参照）とに対応して設けられている。
ソルダーレジスト層１０３には、例えば、配線層１０１の上面の一部を露出する開口部１０３Ｘと、配線層１０２の上面の一部を露出する開口部１０３Ｙとが形成されている。各開口部１０３Ｘの平面形状は、例えば、電極３１の本体部３２の基部３２Ａ、配線３６の接続部３７の基部３７Ａ（図３参照）、配線３９の本体部４０の基部４０Ａ（図３参照）にそれぞれ対応して形成されている。各開口部１０３Ｘの平面形状は、例えば、基部３２Ａ，３７Ａ，４０Ａの平面形状と同一の形状及び同一の大きさに形成されている。例えば、各開口部１０３Ｘの平面形状を、基部３２Ａ，３７Ａ，４０Ａの平面形状よりも大きい基部３２Ａ，３７Ａ，４０Ａの平面形状の相似形状に形成してもよい。各開口部１０３Ｙの平面形状は、例えば、電極３１の突出部３３の基部３３Ａ、配線３６の突出部３８の基部３８Ａ（図３参照）、配線３９の突出部４１の基部４１Ａ（図３参照）にそれぞれ対応して形成されている。各開口部１０３Ｙの平面形状は、例えば、基部３３Ａ，３８Ａ，４１Ａの平面形状と同一の形状及び同一の大きさに形成されている。例えば、各開口部１０３Ｙの平面形状を、基部３３Ａ，３８Ａ，４１Ａの平面形状よりも大きい基部３３Ａ，３８Ａ，４１Ａの平面形状の相似形状に形成してもよい。例えば、全ての開口部１０３Ｙの平面形状は、互いに同一の形状及び同一の大きさに形成されている。
電子装置１０は、電極３１の本体部３２の基部３２Ａがはんだ層１１１によって配線層１０１に接合されている。例えば、基部３２Ａの下面３１Ｕに形成された金属層８０は、はんだ層１１１により配線層１０１に接合されている。同様に、配線３６の接続部３７の基部３７Ａ（図３参照）がはんだ層１１１によって配線層１０１に接合され、配線３９の本体部４０の基部４０Ａ（図３参照）がはんだ層１１１によって配線層１０１に接合されている。また、電子装置１０は、電極３１の突出部３３の基部３３Ａがはんだ層１１２によって配線層１０２に接合されている。例えば、基部３３Ａの下面３１Ｕに形成された金属層８０は、はんだ層１１２により配線層１０２に接合されている。同様に、配線３６の突出部３８の基部３８Ａ（図３参照）がはんだ層１１２によって配線層１０２に接合され、配線３９の突出部４１の基部４１Ａ（図３参照）がはんだ層１１２によって配線層１０２に接合されている。
配線層１０１，１０２の材料としては、例えば、銅や銅合金を用いることができる。ソルダーレジスト層１０３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダーレジスト層１０３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。はんだ層１１１の材料としては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
（電子装置１０の製造方法）
次に、電子装置１０の製造方法について説明する。なお、説明の便宜上、最終的に電子装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図５に示す工程では、大判の金属板３０Ａを準備する。金属板３０Ａは、例えば、金属板３０が形成される個別領域Ａ１がマトリクス状に複数個連設されている。なお、金属板３０Ａが有する個別領域Ａ１の数は特に限定されない。以下では、説明の簡略化のために、１つの個別領域Ａ１に着目して説明を行う。
図５に示すように、金属板３０Ａの各個別領域Ａ１には、平面視格子状に形成されたフレーム部４５と、フレーム部４５から個別領域Ａ１の平面視中央部に向かって延在された電極３１及び配線３４，３９とを画定する開口部３０Ｘが形成されている。このとき、各個別領域Ａ１に形成された電極３１、配線３４及び配線３９は、フレーム部４５を介して、隣接する個別領域Ａ１に形成された電極３１、配線３４及び配線３９と連結されている。電極３１は、本体部３２と突出部３３とを有している。配線３４は、配線３５と配線３６とを有している。配線３６は、実装部３６Ａと接続部３７と突出部３８とを有している。配線３９は、本体部４０と突出部４１とを有している。なお、個別領域Ａ１は、図１に示した電子装置１０に相当する構造体が形成された後、最終的に一点鎖線で示した切断線に沿って切断されて個片化され、各々個別の電子装置１０となる。すなわち、各個別領域Ａ１において一点鎖線で囲まれた領域よりも外側の部分、つまりフレーム部４５は、最終的に廃棄される部分である。なお、図５は、図６に示した構造体を下方から見た平面図である。
本例では、図６に示すように、フレーム部４５の下面と、電極３１の下面の一部と、配線３５の下面と、配線３６の実装部３６Ａの下面とに凹部３０Ｚが形成されている。同様に、図５に示すように、配線３６の下面の一部と配線３９の下面の一部に凹部３０Ｚが形成されている。すなわち、本例のフレーム部４５、電極３１、配線３５，３６及び配線３９の一部は下面側から薄化されている。これにより、電極３１に薄厚部３２Ｂ，３３Ｂが形成され、配線３６に薄厚部３７Ｂ，３８Ｂが形成され、配線３９に薄厚部４０Ｂ，４１Ｂが形成される。また、電極３１、配線３５，３６及び配線３９のうち凹部３０Ｚが形成されていない部分によって、基部３２Ａ，３３Ａ，３７Ａ，３８Ａ，４０Ａ，４１Ａが形成される。また、フレーム部４５には、凹部３０Ｚが形成されることにより、突起部４５Ａが形成されている。突起部４５Ａの厚さは、例えば、電極３１の本体部３２の基部３２Ａと同じ厚さに形成されている。このため、突起部４５Ａの下面は、基部３２Ａの下面と同一平面上に形成されている。突起部４５Ａは、例えば、各フレーム部４５の延出方向に沿って所定の間隔を空けて設けられている。
以上説明した開口部３０Ｘ及び凹部３０Ｚは、例えば、以下に説明するエッチング加工により形成することができる。なお、図６は、図５に示した６－６線断面における左上の１つの個別領域Ａ１の断面構造を主に示した断面図である。また、これ以降の図７、図８、図１０～図１４に示した断面図も同様の部分の断面構造を主に示している。
まず、図７（ａ）に示す工程では、平板状の金属板３０Ａを準備する。
次に、図７（ｂ）に示す工程では、金属板３０Ａの上面に開口パターン１２０Ｘを有するレジスト層１２０を形成するとともに、金属板３０Ａの下面に開口パターン１２１Ｘ，１２１Ｙを有するレジスト層１２１を形成する。開口パターン１２０Ｘ，１２１Ｘは、開口部３０Ｘ（図１参照）の形成領域に対応する部分の金属板３０Ａの上面及び下面をそれぞれ露出するように形成される。開口パターン１２１Ｙは、凹部３０Ｚ（図６参照）の形成領域に対応する部分の金属板３０Ａの下面を露出するように形成される。
レジスト層１２０，１２１の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、金属板３０Ａの上面又は下面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層１２０，１２１を形成する。なお、液状のフォトレジストを用いる場合にも、液状のフォトレジストを塗布後、同様の工程を経て、レジスト層１２０，１２１を形成することができる。
続いて、図７（ｃ）に示す工程では、レジスト層１２０，１２１をエッチングマスクとして、金属板３０Ａを両面からウェットエッチングして開口部３０Ｘ及び凹部３０Ｚを形成する。具体的には、レジスト層１２０，１２１の開口パターン１２０Ｘ，１２１Ｘから露出された金属板３０Ａを両面からエッチング除去して開口部３０Ｘを形成する。この開口部３０Ｘの形成により、各個別領域Ａ１に、フレーム部４５と、電極３１と、配線３５，３６を有する配線３４と、配線３９（図５参照）とが画定される。また、本工程では、レジスト層１２１の開口パターン１２１Ｙから露出された金属板３０Ａを下面からエッチング（ハーフエッチング）し、金属板３０Ａを下面側から所要の深さまで除去して薄化する。これにより、開口パターン１２１Ｙから露出された金属板３０Ａに凹部３０Ｚが形成され、フレーム部４５、電極３１、配線３４及び配線３９（図５参照）の一部が下面側から薄化される。なお、本工程で使用されるエッチング液は、金属板３０Ａの材料に応じて適宜選択することができる。例えば、金属板３０Ａとして銅板を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を使用することができ、金属板３０Ａの両面からスプレーエッチングにて本工程を実施することができる。
次いで、レジスト層１２０，１２１を例えばアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトン、エタノールなど）により除去する。これにより、図６に示すように、開口部３０Ｘ及び凹部３０Ｚが形成され、各個別領域Ａ１に金属板３０が形成される。以上の製造工程により、図５及び図６に示した構造体を製造することができる。
なお、本例では、開口部３０Ｘ及び凹部３０Ｚをエッチング加工により形成するようにしたが、例えば、プレス加工により開口部３０Ｘ及び凹部３０Ｚを形成することもできる。
次に、図８に示す工程では、配線３５の上面及び配線３６の実装部３６Ａの上面に金属層８１を形成する。本例では、配線３５の上面の一部に部分的に金属層８１を形成するとともに、実装部３６Ａの上面の一部に部分的に金属層８１を形成する。金属層８１は、例えば、配線３５，３６の上面のうち電子部品６０（図１参照）の実装領域の外周縁近傍に形成される。金属層８１は、例えば、金属板３０Ａを給電層に利用する電解めっき法により形成することができる。例えば、金属層８１の形成領域以外の金属板３０Ａの表面全面を被覆するレジスト層を形成し、そのレジスト層をめっきマスクとした電解めっき法により、レジスト層から露出される金属板３０Ａ上に金属層８１が形成される。また、スパージャ方式により金属層８１を形成してもよい。あるいは、金属板３０Ａの上面全面に金属層８１を形成するようにしてもよい。
次に、図９に示す工程では、整列治具５５を準備する。整列治具５５は、例えば、図５に示した個別領域Ａ１に対応する個別領域Ａ２がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図９に示した例では、整列治具５５が４個の個別領域Ａ２を有するが、個別領域Ａ２の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ２に着目して説明を行う。
整列治具５５の各個別領域Ａ２には、複数の凹部５５Ｘが形成されている。複数の凹部５５Ｘは、互いに離れて設けられている。複数の凹部５５Ｘは、金属板５０の開口部５０Ｘの幅に相当する長さだけ離れて設けられている。各凹部５５Ｘの平面形状は、例えば、矩形状に形成されている。各凹部５５Ｘは、電極５１を収容可能な大きさに形成されている。
続いて、各凹部５５Ｘに、金属板５０の電極５１を収容する。各電極５１は、例えば、振込等により凹部５５Ｘに収容される。複数の電極５１は、凹部５５Ｘに収容されることにより、整列治具５５上に整列される。ここで、複数の電極５１は、例えば、１枚の金属板をエッチング加工又はプレス加工することにより形成することができる。
図１０（ａ）に示す工程では、金属板３０Ａの上方に、凹部５５Ｘに電極５１を収容した整列治具５５を配置する。このとき、個別領域Ａ１，Ａ２が互いに平面視で重なるように、金属板３０Ａ及び整列治具５５を配置する。すなわち、個別領域Ａ１，Ａ２が上下に整列するように、金属板３０Ａ及び整列治具５５を配置する。具体的には、金属板３０Ａの電極３１と電極５１とが対向するように金属板３０Ａ及び整列治具５５を配置する。なお、凹部５５Ｘに収容された電極５１の下面は、例えば、整列治具５５の下面よりも下方に突出するように形成されている。
続いて、金属板３０Ａと電極５１とを接合する。本例では、金属板３０Ａと電極５１とを拡散接合により接合する。拡散接合は、金属板３０Ａの上面に電極５１を重ね合わせて、真空中で加熱及び加圧して接合を行う。例えば、金属板３０Ａ及び電極５１の材料として銅を用いる場合には、加熱温度を５００～８００℃程度とすることができ、圧力を０．００５～０．０１５ｋＮ／ｍｍ２程度とすることができる。ここで、拡散接合によって接合された金属板３０Ａと電極５１とは、界面の無い状態で一体化され、金属板３０Ａの上面と電極５１の下面とが直接接合される。
本工程において、フレーム部４５では、突起部４５Ａ（図５参照）が電極３１の下面や配線３６の下面と同一平面上に形成されている。このため、突起部４５Ａを通じてフレーム部４５に対して圧力を好適に加えることができる。すなわち、凹部３０Ｚの形成によりフレーム部４５が薄く形成された場合であっても、突起部４５Ａを設けたことにより、フレーム部４５に対して圧力を好適に加えることができる。
次いで、図１０（ａ）に示した構造体から整列治具５５を取り外す。これにより、図１０（ｂ）に示すように、各個別領域Ａ１において、電極３１の上面に電極５１が接合された配線基板を製造することができる。換言すると、以上説明した工程により、電極３１の上面に電極５１が接合された配線基板が複数個連設された大判の配線基板を製造することができる。
次いで、図１１（ａ）に示す工程では、回路形成面に形成されたバンプ６１を有する電子部品６０を準備する。次いで、各個別領域Ａ１の配線３４の上面に電子部品６０を実装する。例えば、各個別領域Ａ１の配線３５の上面及び配線３６の実装部３６Ａの上面に形成された金属層８１上に、電子部品６０のバンプ６１をフリップチップ接合する。
次に、図１１（ｂ）に示す工程では、金属板３０Ａの下面にテープ１３０を接着する。例えば、テープ１３０の粘着剤（図示略）が塗布されている側の面を金属板３０Ａの下面に貼り付ける。例えば、金属板３０Ａの下面にシート状のテープ１３０を熱圧着によりラミネートする。ここで、テープ１３０の材料としては、例えば、耐薬品性や耐熱性に優れた材料を用いることができる。テープ１３０の材料としては、例えば、ポリイミド樹脂やポリエステル樹脂を用いることができる。また、テープ１３０の粘着剤としては、後工程のモールディングによって形成される絶縁層７０（図１参照）から容易に剥離することのできる材料を用いることができる。このような粘着剤の材料としては、例えば、シリコーン系の粘着材料を用いることができる。
続いて、図１２（ａ）に示す工程では、テープ１３０の上面に、金属板３０Ａ、電極５１及び電子部品６０を封止する絶縁層７０を形成する。例えば、テープ１３０の上面に、開口部３０Ｘ，５０Ｘ及び凹部３０Ｚを充填し、電極５１の上面を被覆し、電子部品６０を全体的に被覆する絶縁層７０を形成する。絶縁層７０は、各電極５１の外側面５１Ｓを被覆するように形成される。絶縁層７０は、例えば、樹脂モールド成形法により形成することができる。例えば、絶縁層７０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１１（ｂ）に示した構造体を金型内に収容し、その金型内に、圧力（例えば、５～１０ＭＰａ）を印加して流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることにより、絶縁層７０を形成する。本工程の封止処理中において、テープ１３０は、モールド樹脂の金属板３０Ａの下面への漏れ出し（「モールドフラッシュ」ともいう。）を抑制する役割を果たす。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
本工程において、金属板３０Ａに凹部３０Ｚが形成されている。このため、凹部３０Ｚを通じて各個別領域Ａ１の内周側の領域に樹脂を好適に充填することができる。
そして、所要の封止処理を終えると、絶縁層７０で覆われた構造体を上記金型から取り出す。その後、テープ１３０を金属板３０Ａ及び絶縁層７０から除去する。例えば、金属板３０Ａ及び絶縁層７０からテープ１３０を機械的に剥離する。これにより、図１２（ｂ）に示すように、金属板３０Ａの下面と絶縁層７０の下面７０Ｕとが外部に露出される。このとき、テープ１３０（図１２（ａ）参照）の上面に接していた金属板３０Ａの下面と絶縁層７０の下面７０Ｕとは略面一に形成されている。なお、この段階では、金属板３０Ａの下面側に、剥離したテープ１３０の粘着剤の一部等が残存している可能性がある。そこで、その残存している可能性のある粘着剤を、例えば、アッシング（酸素プラズマを用いたドライエッチング）で除去するようにしてもよい。
次に、図１３（ａ）に示す工程では、電極５１の上面が外部に露出されるように、絶縁層７０の上面を研磨する。例えば、電極５１の上面と絶縁層７０の上面とが面一になるように、絶縁層７０の上面を研磨する。絶縁層７０の研磨には、バフ研磨やブラスト処理が用いられる。なお、モールドフラッシュ等によって金属板３０Ａの下面を覆う絶縁層７０が形成されている場合には、絶縁層７０の下面７０Ｕも同様に研磨し、モールドフラッシュを除去してもよい。
次いで、図１３（ｂ）に示す工程では、絶縁層７０から露出された金属板３０Ａの下面に金属層８０を形成するとともに、絶縁層７０から露出された電極５１の上面に金属層８２を形成する。金属層８０，８２は、例えば、金属板３０Ａ及び電極５１を給電層に利用する電解めっき法により形成することができる。
以上の製造工程により、各個別領域Ａ１に、図１に示した配線基板２０に相当する構造体を製造することができる。
次に、ダイシングソー等により、図中の一点鎖線で示す切断位置における絶縁層７０及びフレーム部４５を切断し、個別の配線基板２０に個片化する。これにより、図１４（ａ）に示すように、切断面である、電極３１の外側面３１Ｓと絶縁層７０の外側面７０Ｓと金属層８０の外側面とが略面一に形成される。このとき、電極５１の外側面５１Ｓは、絶縁層７０によって覆われている。すなわち、電極５１の外側面５１Ｓは、配線基板２０の外部に露出されない。このため、電極５１の外側面５１Ｓが酸化することを好適に抑制できる。
以上の製造工程により、複数の配線基板２０を一括して製造することができる。なお、個片化後の配線基板２０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
続いて、各配線基板２０に対して各種の電気検査（オープン、ショート等）を実施する。この電気検査により、各配線基板２０について良否が判定される。
次いで、図１４（ｂ）に示す工程では、電気検査により良品と判定された配線基板２０に電子部品９０を実装する。配線基板２０の電極５１の上面に形成された金属層８２上に、電子部品９０を接合材９１により実装する。
以上の製造工程により、図１に示した電子装置１０を製造することができる。なお、電子装置１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）電極３１の本体部３２の基部３２Ａをべた状に形成し、電極５１をべた状に形成した。そして、基部３２Ａの上面に電極５１を接合した。これにより、ビルドアップ配線層に対してビア配線を接続する場合に比べて、電極３１と電極５１との接合面積を広く確保できる。このため、電極３１と電極５１とを低抵抗で接続することができ、電極３１と電極５１との電気的接続の信頼性を向上させることができる。
（２）べた状に形成された基部３２Ａを有する電極３１と、べた状に形成された電極５１とを通じて、電子部品６０，９０等で発生する熱を放熱することができる。これにより、電子部品６０，９０等で発生する熱を、体積が大きく形成された電極３１，５１から効率良く放熱することができる。この結果、電子部品６０，９０の温度上昇を抑制することができる。
（３）電極３１の上面に電極５１を拡散接合するようにした。これにより、拡散接合によって電極３１と電極５１とを一体化できるため、電極３１と電極５１との接続部分において電気抵抗が上昇することを好適に抑制できる。換言すると、ビア配線を通じてビルドアップ配線層同士を接続する場合に比べて、電極３１と電極５１とを低抵抗で接続することができる。このため、電極３１と電極５１との電気的接続の信頼性を向上させることができる。
（４）また、拡散接合によって電極３１と電極５１とを一体化できるため、電極３１と電極５１とを直接接合することができる。このため、例えば接合材を介して電極３１と電極５１とを接合する場合に比べて、電極３１と電極５１とを低抵抗で接続することができる。このため、電極３１と電極５１との電気的接続の信頼性を向上させることができる。
（５）金属板５０は、電子部品６０が実装される配線３４及び実装部３６Ａを露出し、電子部品６０を収容可能な大きさに形成された開口部５０Ｘを有している。このため、金属板３０と金属板５０とを拡散接合した後に、金属板３０に電子部品６０を実装することができる。これにより、簡易な製造工程により配線基板２０を製造することができるため、配線基板２０の組立信頼性を向上させることができる。
（６）電極５１の外側面５１Ｓを絶縁層７０で被覆した。このため、電極５１の外側面５１Ｓは、配線基板２０の外部に露出されない。これにより、電極５１の外側面５１Ｓが酸化することを好適に抑制できる。また、電極５１と絶縁層７０との界面から水分が配線基板２０の内部に浸入することを抑制できるため、その水分の浸入に起因して電極５１と絶縁層７０との界面に剥離が生じることを好適に抑制できる。
（７）電極３１の本体部３２の側面から配線基板２０の外周縁側に向かって櫛歯状に突出する複数の突出部３３を設けた。これにより、絶縁層７０から露出される突出部３３の外側面３１Ｓの面積を、本体部３２の側面の面積よりも小さくすることができる。
（８）基部３２Ａ，３３Ａよりも薄い薄厚部３２Ｂ，３３Ｂを電極３１に設けた。これら薄厚部３２Ｂ，３３Ｂを設けたことにより、テープ１３０と電極３１との間に隙間が形成される。この構成によれば、絶縁層７０を形成する際に、テープ１３０と電極３１との間の隙間を通じて電極３１よりも内周側の領域に樹脂を好適に充填することができる。このため、べた状の基部３２Ａを電極３１に設けた場合であっても、樹脂の充填性が低下することを好適に抑制できる。
（９）フレーム部４５に凹部３０Ｚを設けた。この凹部３０Ｚを設けたことにより、テープ１３０とフレーム部４５との間に隙間が形成される。この構成によれば、絶縁層７０を形成する際に、テープ１３０とフレーム部４５との間の隙間を通じてフレーム部４５よりも内周側の領域に樹脂を好適に充填することができるため、樹脂の充填性を向上させることができる。
（１０）電子部品９０を、電子部品６０と平面視で重なる位置に実装するようにした。これにより、例えばリードフレーム上に複数の電子部品を横並びに実装する場合に比べて、電子装置１０の平面形状を小型化することができる。
（１１）金属板３０と金属板５０とを個別に製造することが可能である。このため、金属板３０，５０の材料を個々に選択することができ、広い用途に対応することができる。
（１２）基部３２Ａ，３３Ａよりも薄い薄厚部３２Ｂ，３３Ｂの下面を覆うように絶縁層７０を形成するようにしたため、絶縁層７０と電極３１との密着性を向上させることができる。また、基部３７Ａ，３８Ａよりも薄い実装部３６Ａ及び薄厚部３７Ｂ，３８Ｂの下面を覆うように絶縁層７０を形成するようにしたため、絶縁層７０と配線３６との密着性を向上させることができる。さらに、基部４０Ａ，４１Ａよりも薄い薄厚部４０Ｂ，４１Ｂの下面を覆うように絶縁層７０を形成するようにしたため、絶縁層７０と配線３９との密着性を向上させることができる。
（１３）電極３１の突出部３３と、配線３６の突出部３８と、配線３９の突出部４１とを、平面形状が互いに同一の形状及び同一の大きさになるように形成した。さらに、突出部３３，３８，４１の基部３３Ａ，３８Ａ，４１Ａに対応して形成された複数の開口部１０３Ｙを、平面形状が互いに同一の形状及び同一の大きさになるように形成した。これらにより、実装用の配線基板１００に対して電子装置１０を実装する際の実装信頼性を向上させることができる。
（１４）ところで、電子装置１０を配線基板１００に実装する場合には、電子装置１０が良好に実装されたか否かを確認するために、電子装置１０と配線基板１００との接合部分の外観検査が行われる。この外観検査では、例えば、各突出部３３，３８，４１と配線層１０２とを接合するはんだ層１１２を撮像し、その撮像した画像に対して画像処理を施すことにより、はんだ層１１２による接合状態の良否を判断する。このとき、各突出部３３，３８，４１の基部３３Ａ，３８Ａ，４１Ａ同士が同一形状であり、各開口部１０３Ｙ同士、つまり各開口部１０３Ｙから露出される各配線層１０２同士が同形状である場合には、それら基部３３Ａ，３８Ａ，４１Ａと配線層１０２とに良好に接合されたはんだ層１１２同士も同形状となる。このため、各基部３３Ａ，３８Ａ，４１Ａ同士が同一形状であり、各開口部１０３Ｙから露出される各配線層１０２同士が同形状である場合には、外観検査によるはんだ層１１２の接合状態の良否判断を容易に行うことができる。
（第２実施形態）
以下、図１５～図２２に従って第２実施形態について説明する。この実施形態の配線基板２０は、金属板３０に凹部４３を設けた点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１～図１４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１５に示すように、各電極３１の下面には、凹部４３が形成されている。各凹部４３は、各電極３１の突出部３３に形成されている。各凹部４３は、各突出部３３の基部３３Ａに形成されている。各凹部４３は、基部３３Ａの下面側から金属板５０側に凹むように形成されている。すなわち、各凹部４３の底面４３Ａは、基部３３Ａの下面よりも上方の位置に形成されている。各凹部４３の底面４３Ａは、例えば、薄厚部３２Ｂの下面と同一平面上に形成されている。換言すると、各凹部４３は、基部３３Ａの下面側から薄厚部３２Ｂと同程度だけ薄化されて形成されている。
図１６及び図１７に示すように、各凹部４３は、電極３１の外側面３１Ｓから配線基板２０の内周側（本体部３２側）に延びるように形成されている。すなわち、各凹部４３は、基部３３Ａの外側面３１Ｓ及び下面３１Ｕに切り欠き状に形成されている。換言すると、各凹部４３は、配線基板２０の外周縁側に開放するように形成されるとともに、配線基板２０の下面側に開放するように形成されている。各凹部４３は、基部３３Ａの外側面３１Ｓから基部３３Ａの長さ方向（つまり、基部３３Ａの幅方向と直交する方向）の中間部まで延びるように形成されている。換言すると、各凹部４３は、電極３１の薄厚部３２Ｂまでは延びていない。このため、各凹部４３は、薄厚部３２Ｂと離れて設けられている。すなわち、各凹部４３と薄厚部３２Ｂとの間には、薄厚部３２Ｂよりも厚く形成された基部３３Ａが形成されている。なお、図１７では、図１６において一点鎖線で囲んだ部分が斜視図で図示されており、絶縁層７０の図示が省略されている。
図１７に示すように、各凹部４３は、例えば、基部３３Ａの幅方向の中間部に形成されている。各凹部４３の幅寸法は、基部３３Ａの幅寸法よりも短く形成されている。各凹部４３は、基部３３Ａの幅方向において薄厚部３３Ｂまで延びていない。このため、各凹部４３は、薄厚部３３Ｂと離れて設けられている。すなわち、各凹部４３と薄厚部３３Ｂとの間には、薄厚部３３Ｂよりも厚く形成された基部３３Ａが形成されている。このように、凹部４３は、基部３３Ａによって構成される内壁面４３Ｂに囲まれるように形成され、薄厚部３２Ｂ，３３Ｂから隔離されて形成されている。
図１７に示すように、凹部４３の内面には、金属層８０が形成されている。金属層８０は、例えば、凹部４３の内面全面に形成されている。金属層８０は、例えば、凹部４３の底面４３Ａ全面及び凹部４３の内壁面４３Ｂ全面に形成されている。金属層８０は、凹部４３の底面４３Ａ及び内壁面４３Ｂに沿って形成されている。金属層８０は、例えば、基部３３Ａの下面３１Ｕ全面及び凹部４３の内面全面を被覆するように形成されている。金属層８０は、例えば、基部３３Ａの下面３１Ｕと凹部４３の内壁面４３Ｂと凹部４３の底面４３Ａとを連続して被覆するように形成されている。但し、電極３１の外側面３１Ｓには、金属層８０は形成されていない。
図１６に示すように、凹部４３は、例えば、配線３６の突出部３８及び配線３９の突出部４１にも形成されている。凹部４３は、例えば、各突出部３８の基部３８Ａに形成されている。凹部４３は、例えば、各突出部４１の基部４１Ａに形成されている。すなわち、本例の凹部４３は、全ての突出部３３，３８，４１に形成されている。そして、基部３３Ａに形成された凹部４３と同様に、基部３８Ａ，４１Ａに形成された凹部４３の内面にも金属層８０（図１５参照）が形成されている。
本実施形態では、絶縁層７０の下面７０Ｕから露出する電極３１の下面（具体的には、基部３２Ａ，３３Ａの下面）及び基部３３Ａに形成された凹部４３の内面は、電子装置１０の接続端子（例えば、外部接続端子）となる。同様に、絶縁層７０の下面７０Ｕから露出する配線３６の下面（具体的には、基部３７Ａ，３８Ａの下面）及び基部３８Ａに形成された凹部４３の内面と、絶縁層７０の下面７０Ｕから露出する配線３９の下面（具体的には、基部４０Ａ，４１Ａの下面）及び基部４１Ａに形成された凹部４３の内面とは、電子装置１０の接続端子（例えば、外部接続端子）となる。なお、電極３１及び配線３６，３９の下面及び凹部４３の内面に金属層８０が形成されている場合には、その金属層８０も含めて電子装置１０の接続端子（例えば、外部接続端子）となる。
（電子装置１０の適用例）
次に、図１８に従って、電子装置１０の実装形態の一例について説明する。
電子装置１０は、例えば、配線基板１００に実装される。電子装置１０は、電極３１の突出部３３の基部３３Ａがはんだ層１１２によって配線層１０２に接合されている。例えば、基部３３Ａの下面３１Ｕ及び凹部４３の内面に形成された金属層８０は、はんだ層１１２により配線層１０２に接合されている。このとき、金属層８０が、基部３３Ａの下面３１Ｕだけではなく、凹部４３の底面４３Ａ及び内壁面４３Ｂにも形成されている。すなわち、金属層８０が立体的に形成されている。これにより、金属層８０とはんだ層１１２とが立体的に接合されるため、好適なフィレットを有するはんだ層１１２が形成される。このようなはんだ層１１２は、接合強度が高い。したがって、基部３３Ａの下面３１Ｕのみに金属層８０が形成される場合に比べて、電極３１（金属層８０）と配線層１０２との接続信頼性を向上させることができる。同様に、配線３６の突出部３８の基部３８Ａ（図１６参照）がはんだ層１１２によって配線層１０２に接合され、配線３９の突出部４１の基部４１Ａ（図１６参照）がはんだ層１１２によって配線層１０２に接合されている。
（配線基板２０の製造方法）
次に、配線基板２０の製造方法について説明する。ここでは、突出部３３に設けられた凹部４３及びその凹部４３の内面を被覆する金属層８０の形成方法について説明する。
まず、図５～図７に示した工程と同様の工程を実施することにより、図１９（ａ）～図１９（ｃ）に示した大判の金属板３０Ａを製造する。図１９（ａ）に示すように、金属板３０Ａは、複数の個別領域Ａ１がマトリクス状（ここでは、２×２）に設けられている。図１９（ｂ）は、図１９（ａ）に示した一点鎖線枠、つまり隣接する個別領域Ａ１が連結する部分を拡大した平面図である。また、図１９（ｃ）は、図１９（ｂ）に示した１９ｃ－１９ｃ線断面を示した断面図である。なお、図１９（ｂ）は、図１９（ｃ）に示した構造体を下方から見た平面図である。また、これ以降の図２０（ｂ）、図２１（ｂ）、図２２（ｂ）に示した平面図も図１９（ｂ）と同様の部分の平面構造を示している。
図１９（ｂ）に示すように、金属板３０Ａには、開口部３０Ｘが形成されることにより、フレーム部４５と、フレーム部４５から個別領域Ａ１の平面視中央部に向かって延在された電極３１が形成されている。各電極３１は、基部３２Ａと薄厚部３２Ｂとを有する本体部３２と、基部３３Ａと薄厚部３３Ｂとを有する複数の突出部３３とを有している。このとき、各個別領域Ａ１に形成された電極３１は、各突出部３３がフレーム部４５を介して、隣接する個別領域Ａ１に形成された電極３１の各突出部３３と連結されている。すなわち、隣接する個別領域Ａ１の突出部３３同士がフレーム部４５を介して連結されている。ここで、本例のフレーム部４５は、薄厚部３３Ｂと連続して形成された薄厚部４６と、基部３３Ａと連続して形成された突起部４７とを有している。
薄厚部４６は、例えば、基部３３Ａよりも薄く形成されており、薄厚部３３Ｂと同じ厚さに形成されている。薄厚部４６は、ハーフエッチング等によりフレーム部４５の一部が下面側から薄化されることにより形成される。薄厚部４６の下面は、例えば、薄厚部３３Ｂの下面と同一平面上に形成されている。薄厚部４６は、各薄厚部３３Ｂと連続して一体に形成されている。これにより、各薄厚部３３Ｂは、薄厚部４６を通じて、隣接する個別領域Ａ１に設けられた各薄厚部３３Ｂと連続して一体に形成されている。なお、薄厚部３３Ｂは、本体部３２の薄厚部３２Ｂと連続して一体に形成されている。
突起部４７は、例えば、薄厚部４６よりも下方に突出するように形成されている。突起部４７は、例えば、基部３３Ａと同じ厚さに形成されている。突起部４７の下面は、例えば、基部３３Ａの下面と同一平面上に形成されている。突起部４７は、各基部３３Ａと連続して一体に形成されている。これにより、各基部３３Ａは、突起部４７を通じて、隣接する個別領域Ａ１に設けられた各基部３３Ａと連続して一体に形成されている。基部３３Ａ及び突起部４７は、薄厚部３２Ｂと薄厚部３３Ｂと薄厚部４６とによって囲まれている。
図１９（ｂ）及び図１９（ｃ）に示すように、基部３３Ａ及び突起部４７には、凹部４３が形成されている。凹部４３は、基部３３Ａ及び突起部４７の下面側から基部３３Ａ及び突起部４７の上面側に凹むように形成されている。凹部４３は、例えば、ハーフエッチング等により基部３３Ａ及び突起部４７の一部が下面側から薄化されることにより形成される。凹部４３の底面４３Ａは、例えば、薄厚部３２Ｂの下面と同一平面上に形成されている。凹部４３は、フレーム部４５によって連結される２つの基部３３Ａの一方の基部３３Ａから突起部４７を通じて他方の基部３３Ａまで連続して延びるように形成されている。すなわち、図１９（ｂ）に示すように、凹部４３は、突起部４７を横切るように形成されている。凹部４３は、基部３３Ａ及び突起部４７の幅方向（図中上下方向）の中間部に設けられている。凹部４３は、薄厚部３２Ｂ，３３Ｂ，４６と離れて設けられている。すなわち、凹部４３と薄厚部３２Ｂ，３３Ｂ，４６との間には、薄厚部３２Ｂ，３３Ｂ，４６よりも厚く形成された基部３３Ａ及び突起部４７が形成されている。換言すると、凹部４３は、基部３３Ａ及び突起部４７によって構成される内壁面４３Ｂに囲まれるように形成されている。
次に、図８～図１２（ａ）に示した工程と同様の工程を実施することにより、図２０（ａ）及び図２０（ｂ）に示した構造体を製造する。なお、図２０（ｂ）では、テープ１３０が透視的に描かれている。図２０（ａ）及び図２０（ｂ）に示すように、金属板３０Ａの下面にテープ１３０が接着された状態で、そのテープ１３０の上面に、金属板３０Ａ、電極５１及び電子部品６０を封止する絶縁層７０を形成する。このとき、基部３２Ａ，３３Ａの下面及び突起部４７の下面がテープ１３０に接着されているため、それら基部３２Ａ，３３Ａの下面及び突起部４７の下面には絶縁層７０が形成されない。一方、薄厚部３２Ｂ，３３Ｂ，４６の下面とテープ１３０との間には隙間が形成されているため、その隙間を充填するように絶縁層７０が形成される。これにより、図２０（ｂ）に示すように、薄厚部３２Ｂ，３３Ｂ，４６の下面を被覆するように絶縁層７０が形成される。ここで、図２０（ａ）に示すように、凹部４３の底面４３Ａとテープ１３０との間には隙間が形成されている。但し、凹部４３は、基部３３Ａ及び突起部４７によって構成される内壁面４３Ｂによって囲まれている。そして、内壁面４３Ｂを構成する基部３３Ａ及び突起部４７の下面はテープ１３０と接着されている。このため、凹部４３の内部には絶縁層７０が形成されない。これにより、凹部４３の底面４３Ａ及び内壁面４３Ｂは、絶縁層７０に被覆されておらず、絶縁層７０から露出されている。
続いて、図１２（ｂ）～図１３（ｂ）に示した工程と同様の工程を実施することにより、図２１（ａ）及び図２１（ｂ）に示した構造体を製造する。図２１（ａ）及び図２１（ｂ）に示すように、絶縁層７０から露出された金属板３０Ａの下面に金属層８０が形成される。このとき、突出部３３の基部３３Ａの下面に金属層８０が形成されるとともに、凹部４３の内面全面に金属層８０が形成される。すなわち、金属層８０は、基部３３Ａの下面３１Ｕと、凹部４３の内壁面４３Ｂと、凹部４３の底面４３Ａとを連続して被覆するように形成される。なお、金属層８０は、本体部３２の基部３２Ａの下面３１Ｕにも形成される。
以上の製造工程により、各個別領域Ａ１に、図１５に示した配線基板２０に相当する構造体を製造することができる。
次いで、図１４（ａ）に示した工程と同様に、ダイシングソー等により、図中の一点鎖線で示す切断位置における絶縁層７０、フレーム部４５及び金属層８０を切断し、個別の配線基板２０に個片化する。これにより、図２２（ａ）及び図２２（ｂ）に示すように、図２１に示した凹部４３が分断されて切り欠き状の凹部４３が形成される。このとき、各配線基板２０において、凹部４３は、配線基板２０の外周縁側に開放するとともに、配線基板２０の下方側に開放するように形成される。また、本工程により、切断面である、電極３１の外側面３１Ｓと、絶縁層７０の外側面７０Ｓと、凹部４３の底面４３Ａに形成された金属層８０の外側面とが略面一に形成される。
以上の製造工程により、複数の配線基板２０を一括して製造することができる。なお、個片化後の配線基板２０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
以上説明した実施形態によれば、第１実施形態の（１）～（１４）の作用効果に加えて、以下の作用効果を奏することができる。
（１５）電極３１の突出部３３の下面に、突出部３３の幅方向の中間部に凹部４３を設けた。電極３１の下面３１Ｕと凹部４３の内面とを連続して被覆するように金属層８０を形成した。この構成によれば、金属層８０を立体的に形成することができる。これにより、例えば金属層８０とはんだ層１１１とが立体的に接合されるため、好適なフィレットを有するはんだ層１１１が形成される。このようなはんだ層１１１は、接合強度が高い。したがって、電極３１の下面３１Ｕのみに金属層８０が形成される場合に比べて、電極３１（金属層８０）と配線層１０１との接続信頼性を向上させることができる。
（他の実施形態）
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記各実施形態の製造方法では、個別の配線基板２０に個片化した後に、その配線基板２０に電子部品９０を実装するようにしたが、これに限定されない。
例えば図２３に示すように、配線基板２０の個片化の前に、各個別領域Ａ１における電極５１の上面に電子部品９０を実装するようにしてもよい。この場合には、電子部品９０を実装した後に、ダイシングソー等により、図中の一点鎖線で示す切断位置における絶縁層７０及びフレーム部４５を切断し、個別の電子装置１０に個片化する。
・例えば図２４に示すように、電極５１を、基部５１Ａと、薄厚部５１Ｂとを有する構造に変更してもよい。基部５１Ａは、べた状に形成されている。基部５１Ａは、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、配線基板２０の外周縁側から配線基板２０の内周側に延びるようにべた状に形成されている。
薄厚部５１Ｂは、例えば、基部５１Ａの側面から外方に突出するように形成されている。薄厚部５１Ｂは、例えば、基部５１Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。薄厚部５１Ｂは、例えば、基部５１Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。薄厚部５１Ｂは、例えば、基部５１Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。本例の薄厚部５１Ｂは、基部５１Ａの側面全周から外方に突出するように形成されている。
薄厚部５１Ｂの厚さは、例えば、基部５１Ａの厚さよりも薄く形成されている。薄厚部５１Ｂの厚さは、例えば、基部５１Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。薄厚部５１Ｂは、基部５１Ａの上面側から金属板３０側に凹むように形成されている。すなわち、薄厚部５１Ｂの下面は基部５１Ａの下面と略面一に形成される一方で、薄厚部５１Ｂの上面は基部５１Ａの上面よりも下方の位置に形成されている。薄厚部５１Ｂの上面は、絶縁層７０によって被覆されている。
この構成によれば、電極５１の薄厚部５１Ｂの上面を被覆するように絶縁層７０が形成されるため、絶縁層７０と電極５１との密着性を向上させることができる。また、電極５１の側面において、基部５１Ａの側面と薄厚部５１Ｂの上面とによって段差部が形成される。このため、電極５１の側面において、電極５１と絶縁層７０との界面の距離が長くなるため、電極５１と絶縁層７０との界面から配線基板２０の内部に水分が浸入することを好適に抑制できる。
・上記各実施形態では、金属板３０と金属板５０とを拡散接合により接合するようにしたが、金属板３０，５０の接合方法はこれに限定されない。例えば、金属板３０と金属板５０とを、導電性を有する接合材により接合するようにしてもよい。接合材としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。はんだとしては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
・上記各実施形態では、配線基板２０に１つの電子部品９０を実装するようにしたが、配線基板２０に複数の電子部品を実装するようにしてもよい。
・上記各実施形態の金属板３０，３０Ａにおける凹部３０Ｚの形成を省略してもよい。例えば、金属板３０，３０Ａにおける薄厚部３２Ｂ，３３Ｂ，３７Ｂ，３８Ｂ，４０Ｂ，４１Ｂの形成を省略してもよい。
・上記各実施形態では、金属層８０，８１，８２を電解めっき法により形成するようにした。これに限らず、金属層８０，８１，８２を無電解めっき法により形成するようにしてもよい。
・上記各実施形態の金属層８０，８１，８２を省略してもよい。
・上記各実施形態の配線基板２０から電子部品６０、絶縁層７０及び金属層８０，８１，８２を省略してもよい。すなわち、配線基板２０を、金属板３０と金属板５０とのみによって構成してもよい。例えば、図１０（ｂ）に示した工程により製造された構造体を配線基板２０としてもよい。
・上記各実施形態の配線基板２０に内蔵する電子部品６０の数は特に限定されない。例えば、金属板３０の上面に２つ以上の電子部品６０を実装するようにしてもよい。また、配線基板２０に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記各実施形態における電子部品６０，９０の実装の形態は、様々に変形・変更することが可能である。電子部品６０，９０の実装の形態としては、例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらを組み合わせた形態が挙げられる。
・上記各実施形態の電子装置１０において、金属板５０の上面に実装される電子部品９０を、モールド樹脂等により樹脂封止するようにしてもよい。すなわち、配線基板２０の上面に、電子部品９０を封止する封止樹脂を形成するようにしてもよい。
・上記各実施形態における配線基板２０の構造は特に限定されない。例えば、上記実施形態では、２層の金属板３０，５０を積層するようにしたが、３層以上の金属板を積層するようにしてもよい。また、電極３１，５１及び配線３４，３５，３６，３９の配置や平面形状などは様々に変形・変更することが可能である。
・上記各実施形態では、金属板５０を、電極５１のみを有する構造に具体化したが、これに限定されない。例えば、金属板５０を、電極５１と、電極５１以外の配線とを有する構造に具体化してもよい。
・上記実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
１０ 電子装置
２０ 配線基板
３０，３０Ａ 金属板（第１金属板）
３１ 電極（第１電極）
３２ 本体部
３３ 突出部
３４，３５，３６，３９ 配線
３６Ａ 実装部
４３ 凹部
４５ フレーム部
５０ 金属板（第２金属板）
５０Ｘ 開口部
５１ 電極（第２電極）
６０ 電子部品
７０ 絶縁層
８０，８２ 金属層
８１ 金属層（実装部）
９０ 電子部品

Claims (9)

  1. 第１電極と、配線と、前記配線の上面に設けられた電子部品の実装部と、を有する第１金属板と、
    前記第１電極の上面に接合された第２電極と、を有し、
    前記第２電極は、べた状に形成されており、
    前記第１電極は、
    べた状に形成された本体部と、
    前記本体部の側面から前記配線基板の外周縁側に向かって櫛歯状に突出する複数の突出部と、を有する配線基板。
  2. 前記第２電極は、前記第１電極の上面に拡散接合されている請求項１に記載の配線基板。
  3. 前記突出部の下面に凹部が形成されており、
    前記凹部は、前記配線基板の外周縁側に開放するとともに、前記配線基板の下面側に開放するように形成されている請求項１又は請求項２に記載の配線基板。
  4. 前記実装部に実装された前記電子部品と、
    前記第１金属板と前記第２電極と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層と、を更に有し、
    前記第２電極の上面は、前記絶縁層から露出する電極パッドを有する請求項１から請求項３のいずれか１項に記載の配線基板。
  5. 前記第１電極の下面は、前記絶縁層から露出する接続端子を有し、
    前記配線の下面は、前記絶縁層から露出する接続端子を有している請求項４に記載の配線基板。
  6. 前記第２電極の外側面は、前記絶縁層に被覆されている請求項４又は請求項５に記載の配線基板。
  7. 請求項４から請求項６のいずれか１項に記載の配線基板と、
    前記電極パッドの上面に実装された電子部品と、を有する電子装置。
  8. 金属板をプレス加工又はエッチング加工し、べた状の第１電極と、配線と、前記配線の上面に設けられた電子部品の実装部とを有する第１金属板を形成する工程と、
    前記第１電極の上面に、べた状に形成された第２電極を接合する工程と、
    を有し、
    前記第２電極を接合する工程では、前記第１電極の上面に前記第２電極を拡散接合する配線基板の製造方法。
  9. 前記第１電極の上面に前記第２電極を拡散接合した後に、前記第２電極から露出する前記実装部に前記電子部品を実装する工程と、
    前記第１金属板と前記第２電極と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層を形成する工程と、を更に有する請求項８に記載の配線基板の製造方法。
JP2020076034A 2020-04-22 2020-04-22 配線基板、電子装置及び配線基板の製造方法 Active JP7467214B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020076034A JP7467214B2 (ja) 2020-04-22 2020-04-22 配線基板、電子装置及び配線基板の製造方法
US17/233,786 US11552004B2 (en) 2020-04-22 2021-04-19 Wiring structure having stacked first and second electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020076034A JP7467214B2 (ja) 2020-04-22 2020-04-22 配線基板、電子装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021174826A JP2021174826A (ja) 2021-11-01
JP7467214B2 true JP7467214B2 (ja) 2024-04-15

Family

ID=78222877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020076034A Active JP7467214B2 (ja) 2020-04-22 2020-04-22 配線基板、電子装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11552004B2 (ja)
JP (1) JP7467214B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102531701B1 (ko) * 2021-06-21 2023-05-12 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119366A (ja) 2014-12-19 2016-06-30 新光電気工業株式会社 リードフレーム、半導体装置
JP2019016705A (ja) 2017-07-07 2019-01-31 新光電気工業株式会社 電子部品装置及びその製造方法
JP2019153670A (ja) 2018-03-02 2019-09-12 三菱マテリアル株式会社 絶縁回路基板
JP2021082638A (ja) 2019-11-15 2021-05-27 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745860B2 (en) 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP7299009B2 (ja) * 2018-10-18 2023-06-27 新光電気工業株式会社 多層基板、電子部品及び多層基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119366A (ja) 2014-12-19 2016-06-30 新光電気工業株式会社 リードフレーム、半導体装置
JP2019016705A (ja) 2017-07-07 2019-01-31 新光電気工業株式会社 電子部品装置及びその製造方法
JP2019153670A (ja) 2018-03-02 2019-09-12 三菱マテリアル株式会社 絶縁回路基板
JP2021082638A (ja) 2019-11-15 2021-05-27 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2021174826A (ja) 2021-11-01
US20210335695A1 (en) 2021-10-28
US11552004B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
JP2011040602A (ja) 電子装置およびその製造方法
JP6244147B2 (ja) 半導体装置の製造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
US8300423B1 (en) Stackable treated via package and method
US9972560B2 (en) Lead frame and semiconductor device
CN102456648A (zh) 封装基板及其制法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
JP2009094434A (ja) 半導体装置およびその製造方法
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
US11302623B2 (en) Electronic device
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2014150213A (ja) 半導体装置及び半導体装置の製造方法
JP4494249B2 (ja) 半導体装置
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
CN112992843B (zh) 薄膜覆晶封装结构和其制作方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
JPH09148482A (ja) 半導体装置
KR20020028473A (ko) 적층 패키지
TWI575619B (zh) 半導體封裝結構及其製作方法
JP4453009B2 (ja) 半導体装置及びその製造方法
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7467214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150