[go: up one dir, main page]

JPH11111771A - 配線基板の接続方法、キャリア基板および配線基板 - Google Patents

配線基板の接続方法、キャリア基板および配線基板

Info

Publication number
JPH11111771A
JPH11111771A JP9274134A JP27413497A JPH11111771A JP H11111771 A JPH11111771 A JP H11111771A JP 9274134 A JP9274134 A JP 9274134A JP 27413497 A JP27413497 A JP 27413497A JP H11111771 A JPH11111771 A JP H11111771A
Authority
JP
Japan
Prior art keywords
wiring board
terminal pads
solder bumps
corners
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9274134A
Other languages
English (en)
Inventor
Koji Nishida
浩二 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9274134A priority Critical patent/JPH11111771A/ja
Publication of JPH11111771A publication Critical patent/JPH11111771A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＣＳＰ実装機の高い位置制御精度が不要で、
信頼性の高い実装を可能とする。 【解決手段】 ＢＧＡタイプのＣＳＰキャリア基板１の
接続面側に形成された４隅の半田バンプ３が、他の半田
バンプ４よりも大きく高く形成され、且つ４隅の半田バ
ンプ３と半田バンプ４との隣接距離を、半田バンプ４間
の最小隣接距離より大きくし、ＢＧＡタイプのＣＳＰキ
ャリア基板１の４隅の半田バンプ３に対向する位置に形
成された配線基板２の端子パッド５の面積は、ＣＳＰキ
ャリア基板１の他の半田バンプ４に対向する位置に形成
された配線基板２の端子パッド６の面積よりも大きく形
成され、且つ端子パッド５と他の端子パッド６との隣接
距離は他の端子パッド６同士との隣接距離より大きく
し、リフロー半田付けによって、ＢＧＡタイプのＣＳＰ
キャリア基板１と配線基板２を接続するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array）タイプやＬＧＡ（Land Grid Array）タイプの
チップサイズパッケージ（Chip Size Package、以下Ｃ
ＳＰと記す）などのキャリア基板を配線基板にリフロー
半田付けによって高精度に実装する配線基板の接続方
法、キャリア基板および配線基板に関する。
【０００２】
【従来の技術】近年、電子部品の小型化、高集積化とそ
れらの部品の高密度実装技術が日々進歩してきている。
電子部品の中枢であるＬＳＩパッケージの形態は、従来
のＱＦＰやＳＯＰから高密度実装が可能なＣＳＰが脚光
を集め、パソコンのマザーボードやデジタルビデオカメ
ラ等に採用され、急速に普及している。
【０００３】図１１は従来の配線基板の接続方法におけ
るＢＧＡタイプのＣＳＰキャリア基板の斜視図を示すも
のである。図１１において、半田バンプは、ほぼ同一形
状・同一寸法であり、ＢＧＡタイプのＣＳＰキャリア基
板の表面にアレイ状に配置されている。図１２は従来の
配線基板の接続方法における配線基板の平面図を示すも
のである。図１２において、配線基板には図１１のＢＧ
ＡタイプのＣＳＰキャリア基板の半田バンプに対向する
位置に半田バンプ４の横断面とほぼ同じ大きさの端子パ
ッド６が設けてある。実装に際しては、図１３のよう
に、ＢＧＡタイプのＣＳＰキャリア基板１に形成された
半田バンプ４の先端が配線基板２の端子パッド６の範囲
内に収まるように位置合わせされた状態で、炉中におい
て又は加熱器によってリフロー半田付けが行われる。図
１４は従来のＬＧＡタイプのＣＳＰキャリア基板の平面
図を示すものである。図１４において、端子パッドは同
一形状・同一寸法であり、ＬＧＡタイプのＣＳＰキャリ
ア基板１２の表面にアレイ状に配置されている。図１５
は従来の配線基板の接続方法における配線基板の平面図
を示すものである。図１５において、配線基板には図１
４のＬＧＡタイプのＣＳＰキャリア基板の端子パッド８
に対向する位置に端子パッド８と同一形状・同一寸法の
端子パッド６が設けてある。実装に際しては、図１６で
示すように、配線基板の端子パッド上にクリーム半田が
均等な厚みで塗布され、炉中において又は加熱器による
リフロー半田付けによりクリーム半田１１を溶融し、キ
ャリア基板１２と配線基板２とを接続する。
【０００４】また、特開平６−４５４０２号公報におい
ては、ＩＣチップの４隅のバンプの高さを他のバンプの
高さよりも高く形成し、その後このバンプおよび他のバ
ンプを介して配線基板に接続する配線基板の接続方法、
および、ＩＣチップの４隅のバンプに対応する端子パッ
ドの面積を他の端子パッドの面積よりも大きく形成した
配線基板が記載されている。
【０００５】
【発明が解決しようとする課題】このようなＢＧＡタイ
プのＣＳＰキャリア基板においては、半田バンプのピッ
チが小さくなればなるほど、また、ＬＧＡタイプのＣＳ
Ｐキャリア基板においては、端子パッドのピッチが小さ
くなればなるほど、配線基板の端子パッド間の隣接距離
が小さくなるので、ＢＧＡタイプのＣＳＰキャリア基板
の端子パッドと配線基板の端子パッド間の半田による短
絡を防ぐために、搭載時に、高い位置制御精度が要求さ
れる。
【０００６】特開平６−４５４０２号公報の配線基板の
接続方法及び配線基板は、ＩＣチップの４隅のバンプを
他のバンプよりも高く形成しているが、４隅のバンプと
他のバンプの隣接距離を他のバンプ同士の最短隣接距離
よりも大きくするという特徴はなく、ＩＣチップの４隅
のバンプを他のバンプよりも高く形成した際には、ＩＣ
チップの４隅のバンプは他のバンプより水平方向にも大
きく形成される場合があるので、ＩＣチップの４隅のバ
ンプと他のバンプとの隣接距離が小さくなり、バンプが
溶解する際に、ＩＣチップの４隅のバンプと他のバンプ
とが短絡しやすくなるといった欠点があった。また、Ｉ
Ｃチップの４隅のバンプに対応する配線基板上の端子パ
ッドの面積を他の端子パッドの面積よりも大きく形成し
ているが、ＩＣチップの４隅のバンプに対応した端子パ
ッドと他のバンプに対応した端子パッドとの隣接距離を
他のバンプに対応した端子パッド同士の最短隣接距離よ
りも大きくするという特徴はなく、ＩＣチップの他のバ
ンプよりも高く形成された４隅のバンプの半径は他のバ
ンプの半径よりも大きくなるので、ＩＣチップの配線基
板への搭載時の位置ずれがあった場合に、ＩＣチップの
４隅のバンプとＩＣチップの４隅のバンプに対応する端
子パッドの隣の端子パッドとの距離が小さくなり、バン
プが溶解する際に、短絡しやすくなるといった欠点があ
った。
【０００７】本発明は、ＢＧＡタイプのＣＳＰの半田バ
ンプのピッチが小さくても、ＬＧＡタイプのＣＳＰの端
子パッドのピッチが小さくても、ＣＳＰ実装機の高い位
置制御精度が不要で、信頼性の高い実装を可能とするこ
とを目的とする。
【０００８】
【課題を解決するための手段】この問題点を解決するた
めに本発明の配線基板の接続方法、キャリア基板および
配線基板は、前記キャリア基板の前記配線基板との接続
面側の４隅の半田バンプを他の半田バンプよりも大きく
高く形成し、且つ前記４隅の半田バンプと前記他の半田
バンプとの隣接距離を、他の半田バンプ間の最小隣接距
離より大きくし、前記キャリア基板の前記４隅の半田バ
ンプに対向する前記配線基板の端子パッドの面積を前記
キャリア基板の前記他の半田バンプに対向する端子パッ
ドの面積よりも大きく形成し、且つ前記キャリア基板の
前記４隅の半田バンプに対向する前記配線基板の端子パ
ッドと前記キャリア基板の前記他の半田バンプに対向す
る端子パッドとの隣接距離を、前記キャリア基板の前記
他の半田バンプに対向する端子パッド同士との隣接距離
より大きくし、前記キャリア基板を、リフロー半田付け
によって前記配線基板に接続するものであり、半導体な
どのチップ部品を配線基板に実装する場合に、チップ部
品と配線基板を中継するキャリア基板を配線基板に接続
する接続方法において、前記キャリア基板の前記配線基
板との接続面側の４隅の半田バンプを他の半田バンプよ
りも大きく高く形成したキャリア基板であり、半導体な
どのチップ部品を配線基板に実装する場合に、チップ部
品と配線基板を中継するキャリア基板を配線基板に接続
する接続方法において、前記キャリア基板の前記配線基
板との接続面側の４隅の半田バンプを他の半田バンプよ
りも大きく高く形成し、且つ前記４隅の半田バンプと前
記他の半田バンプとの隣接距離を、他の半田バンプ間の
最小隣接距離より大きくし、前記キャリア基板の前記４
隅の半田バンプに対向する前記配線基板の端子パッドの
面積を前記キャリア基板の前記他の半田バンプに対向す
る端子パッドの面積よりも大きく形成し、且つ前記キャ
リア基板の前記４隅の半田バンプに対向する前記配線基
板の端子パッドと前記キャリア基板の前記他の半田バン
プに対向する端子パッドとの隣接距離を、前記キャリア
基板の前記他の半田バンプに対向する端子パッド同士と
の隣接距離より大きくした配線基板としたものである。
【０００９】これにより、ＢＧＡタイプのＣＳＰの半田
バンプのピッチが小さくても、ＬＧＡタイプのＣＳＰの
端子パッドのピッチが小さくても、ＣＳＰ実装機の高い
位置制御精度が不要で、信頼性の高い実装を可能とす
る。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体などのチップ部品を配線基板に実装する場合
に、チップ部品と配線基板を中継するキャリア基板を配
線基板に接続する接続方法において、前記キャリア基板
の前記配線基板との接続面側の４隅の半田バンプを他の
半田バンプよりも大きく高く形成し、且つ前記４隅の半
田バンプと前記他の半田バンプとの隣接距離を、他の半
田バンプ間の最小隣接距離より大きくし、前記キャリア
基板の前記４隅の半田バンプに対向する前記配線基板の
端子パッドの面積を前記キャリア基板の前記他の半田バ
ンプに対向する端子パッドの面積よりも大きく形成し、
且つ前記キャリア基板の前記４隅の半田バンプに対向す
る前記配線基板の端子パッドと前記キャリア基板の前記
他の半田バンプに対向する端子パッドとの隣接距離を、
前記キャリア基板の前記他の半田バンプに対向する端子
パッド同士との隣接距離より大きくし、前記キャリア基
板を、リフロー半田付けによって前記配線基板に接続す
ることを特徴とする配線基板の接続方法としたものであ
る。
【００１１】本発明の請求項２に記載の発明は、キャリ
ア基板の４隅の半田バンプに対向する配線基板の端子パ
ッドにスルーホールを設けたことを特徴とする請求項１
記載の配線基板の接続方法としたものである。
【００１２】本発明の請求項３に記載の発明は、キャリ
ア基板の４隅の半田バンプに対向する配線基板の端子パ
ッドに半田引き用パッドを設けたことを特徴とする請求
項１記載の配線基板の接続方法としたものである。
【００１３】本発明の請求項４に記載の発明は、半導体
などのチップ部品を配線基板に実装する場合に、チップ
部品と配線基板を中継するキャリア基板を配線基板に接
続する接続方法において、前記キャリア基板の前記配線
基板との接続面側の４隅の半田バンプを他の半田バンプ
よりも大きく高く形成したことを特徴とするキャリア基
板としたものである。
【００１４】本発明の請求項５に記載の発明は、半導体
などのチップ部品を配線基板に実装する場合に、チップ
部品と配線基板を中継するキャリア基板を配線基板に接
続する接続方法において、前記キャリア基板の前記配線
基板との接続面側の４隅の半田バンプを他の半田バンプ
よりも大きく高く形成し、且つ前記４隅の半田バンプと
前記他の半田バンプとの隣接距離を、他の半田バンプ間
の最小隣接距離より大きくし、前記キャリア基板の前記
４隅の半田バンプに対向する前記配線基板の端子パッド
の面積を前記キャリア基板の前記他の半田バンプに対向
する端子パッドの面積よりも大きく形成し、且つ前記キ
ャリア基板の前記４隅の半田バンプに対向する前記配線
基板の端子パッドと前記キャリア基板の前記他の半田バ
ンプに対向する端子パッドとの隣接距離を、前記キャリ
ア基板の前記他の半田バンプに対向する端子パッド同士
との隣接距離より大きくしたことを特徴とする配線基板
としたものである。
【００１５】本発明の請求項６に記載の発明は、キャリ
ア基板の４隅の半田バンプに対向する配線基板の端子パ
ッドにスルーホールを設けたことを特徴とする請求項５
記載の配線基板としたものである。
【００１６】本発明の請求項７に記載の発明は、キャリ
ア基板の４隅の半田バンプに対向する配線基板の端子パ
ッドに半田引き用端子パッドを設けたことを特徴とする
請求項５記載の配線基板としたものである。
【００１７】本発明の請求項８に記載の発明は、半導体
などのチップ部品を配線基板に実装する場合に、チップ
部品と配線基板を中継するキャリア基板を配線基板に接
続する接続方法において、前記キャリア基板の４隅の端
子パッドにスルーホールを設け、前記４隅の端子パッド
の面積を他の端子パッドの面積よりも大きく形成し、前
記４隅の端子パッドと他の端子パッドとの隣接距離を前
記他の端子パッド同士の最小隣接距離より大きくしたも
のであり、前記配線基板には、前記キャリア基板の端子
パッドに対向した位置に端子パッドを配し、前記キャリ
ア基板の前記４隅の端子パッドに対向した前記配線基板
の端子パッド上には、前記配線基板の前記他の端子パッ
ド上に塗布されるクリーム半田よりも厚くクリーム半田
を塗布し、リフロー半田付けにより前記クリーム半田を
溶融し、前記キャリア基板と前記配線基板とを接続する
ことを特徴とする配線基板の接続方法としたものであ
る。
【００１８】本発明の請求項９に記載の発明は、半導体
などのチップ部品を配線基板に実装する場合に、チップ
部品と配線基板を中継するキャリア基板を配線基板に接
続する接続方法において、前記キャリア基板の４隅の端
子パッドにスルーホールを設け、前記４隅の端子パッド
の面積を他の端子パッドの面積よりも大きく形成し、前
記４隅の端子パッドと他の端子パッドとの隣接距離を前
記他の端子パッド同士の最小隣接距離より大きくしたこ
とを特徴とするキャリア基板としたものである。
【００１９】本発明の請求項１０に記載の発明は、半導
体などのチップ部品を配線基板に実装する場合に、チッ
プ部品と配線基板を中継するキャリア基板を配線基板に
接続する接続方法において、前記キャリア基板の４隅の
端子パッドにスルーホールを設け、前記４隅の端子パッ
ドの面積を他の端子パッドの面積よりも大きく形成し、
前記４隅の端子パッドと他の端子パッドとの隣接距離を
前記他の端子パッド同士の最小隣接距離より大きくした
ものであり、前記配線基板には、前記キャリア基板の端
子パッドに対向した位置に端子パッドを配したことを特
徴とする配線基板としたものである。
【００２０】上記の本発明の請求項１〜１０に記載の発
明において、リフロー半田付けにより、キャリア基板を
配線基板に接続する際に、キャリア基板の４隅の端子パ
ッドと、それに対向した位置に形成された配線基板の端
子パッド間の半田形状を大きくすることで、まず、キャ
リア基板の４隅の端子パッドと、それに対向した位置に
形成された配線基板の端子パッド間のセルフアライメン
トによるキャリア基板と配線基板との位置修正がなされ
るという作用を有する。
【００２１】以下、本発明の実施の形態について、図１
〜図１０を用いて説明する。図１は本発明の実施の形態
１におけるＢＧＡタイプのＣＳＰキャリア基板の斜視図
を示し、ＢＧＡタイプのＣＳＰキャリア基板１の配線基
板との接続面側に形成された４隅の半田バンプ３が他の
半田バンプ４よりも大きく高く形成され、且つ４隅の半
田バンプ３と他の半田バンプ４との隣接距離を、他の半
田バンプ４間の最小隣接距離より大きくしたものであ
り、図２は本発明の実施の形態１における配線基板の平
面図であり、ＢＧＡタイプのＣＳＰキャリア基板１の４
隅の半田バンプ３に対向する位置に形成された配線基板
２の端子パッド５の面積は、ＢＧＡタイプのＣＳＰキャ
リア基板１の他の半田バンプ４に対向する位置に形成さ
れた配線基板２の端子パッド６の面積よりも大きく形成
され、且つ端子パッド５と他の端子パッド６との隣接距
離は他の端子パッド６同士との隣接距離より大きくして
ある。
【００２２】図３で示すように、リフロー半田付けの際
には、まず、ＢＧＡタイプのＣＳＰキャリア基板１に形
成された他の半田バンプ４よりも大きく高く形成された
４隅の半田バンプ３が、配線基板２の端子パッド５と接
触し、その部分のセルフアライメントにより、ＢＧＡタ
イプのＣＳＰキャリア基板１を配線基板２に搭載した際
に生じた、ＢＧＡタイプのＣＳＰキャリア基板１と配線
基板２との理想的搭載位置からの位置ずれが修正され、
その後、他の半田バンプ４と他の端子パッド６とが接続
される。
【００２３】図４は本発明の実施の形態２における配線
基板の平面図を示し、図４において、ＢＧＡタイプのＣ
ＳＰキャリア基板１の４隅の半田バンプ３に対向する位
置に形成された配線基板２の端子パッド５の面積は他の
端子パッド６の面積よりも大きく形成され、且つスルー
ホール９が設けてある。また、端子パッド５と他の端子
パッド６との隣接距離を他の端子パッド６同士の隣接距
離より大きくしてある。
【００２４】図５で示すように、リフロー半田付けの際
には、ＢＧＡタイプのＣＳＰキャリア基板１に形成され
た他の半田バンプ４よりも大きく高く形成された４隅の
半田バンプ３が、配線基板２の端子パッド５と接触して
いるので、まず、その部分のセルフアライメントによ
り、ＢＧＡタイプのＣＳＰキャリア基板１を配線基板２
に搭載した際に生じた、ＢＧＡタイプのＣＳＰキャリア
基板１と配線基板２との理想的搭載位置からの位置ずれ
が修正される。その後、毛細管現象によりスルーホール
９に半田が流れ込み、４隅の溶解した半田バンプ３の厚
みが薄くなり、他の半田バンプ４が配線基板２の端子パ
ッド６と接触し半田接続される。
【００２５】図６は本発明の実施の形態３における配線
基板の平面図を示し、図６において、ＢＧＡタイプのＣ
ＳＰキャリア基板１の４隅の半田バンプ３に対向する位
置に形成された配線基板２の端子パッド７の面積は他の
端子パッド６の面積よりも大きく形成され、且つ半田引
き用端子パッド１３が設けてある。また、端子パッド７
と他の端子パッド６との隣接距離を他の端子パッド６同
士との隣接距離より大きくしてある。
【００２６】図７で示すように、リフロー半田付けの際
には、ＢＧＡタイプのＣＳＰキャリア基板１に形成され
た他の半田バンプ４よりも大きく高く形成された４隅の
半田バンプ３が、端子パッド７と接触しているので、ま
ず、その部分のセルフアライメントにより、ＢＧＡタイ
プのＣＳＰキャリア基板１を配線基板２に搭載した際に
生じた、ＢＧＡタイプのＣＳＰキャリア基板１と配線基
板２との理想的搭載位置からの位置ずれが修正される。
その後、半田引き用端子パッド１３が半田を引き込み、
４隅の溶解した半田バンプ３の厚みが薄くなり、他の半
田バンプ４が配線基板２の端子パッド６にと接触し半田
接続される。
【００２７】図８は本発明の実施の形態４におけるＬＧ
ＡタイプのＣＳＰキャリア基板の平面図を示し、ＬＧＡ
タイプのＣＳＰキャリア基板１２の配線基板との接続面
側に形成された４隅の端子パッド７にスルーホール１４
を設け、４隅の端子パッド７の面積を他の端子パッド８
の面積よりも大きく形成し、４隅の端子パッド７と他の
端子パッド８との隣接距離を他の端子パッド８同士の最
小隣接距離より大きくしたものであり、図９は本発明の
実施の形態４におけるＬＧＡタイプのＣＳＰキャリア基
板１２を搭載する配線基板２の平面図であり、ＬＧＡタ
イプのＣＳＰキャリア基板１２の４隅の端子パッド７に
対向する位置に形成された端子パッド５は、スルーホー
ルがないことを除いてＬＧＡタイプのＣＳＰキャリア基
板１２の端子パッド７と同一寸法、同一形状で形成さ
れ、ＬＧＡタイプのＣＳＰキャリア基板１２の他の端子
パッド８に対向する位置に形成された端子パッド６は、
ＬＧＡタイプのＣＳＰキャリア基板１２の端子パッド８
と同一寸法、同一形状で形成される。
【００２８】図１０で示すように、配線基板２の端子パ
ッド５上のクリーム半田１０を配線基板２の他の端子パ
ッド６上のクリーム半田１１よりも厚く塗布する。リフ
ロー半田付けの際には、配線基板２の端子パッド５上の
クリーム半田１０が、ＬＧＡタイプのＣＳＰキャリア基
板１２の４隅の端子パッド７と接触しているので、ま
ず、ＬＧＡタイプのＣＳＰキャリア基板１２の４隅の端
子パッド７と配線基板２の端子パッド５が半田接続され
る。その時、この部分のセルフアライメントにより、Ｌ
ＧＡタイプのＣＳＰキャリア基板１２を配線基板２に搭
載した際に生じた、ＬＧＡタイプのＣＳＰキャリア基板
１２と配線基板２との理想的搭載位置からの位置ずれが
修正され、その後、溶融したクリーム半田１０は、毛細
管現象により、ＬＧＡタイプのＣＳＰキャリア基板１２
の４隅の端子パッド７に設けたスルーホール１４に吸い
込まれ、ＬＧＡタイプのＣＳＰキャリア基板１２と配線
基板２との距離が縮まり、ＬＧＡタイプのＣＳＰキャリ
ア基板１２の他の端子パッド８と配線基板２の端子パッ
ド６とがクリーム半田１１により半田接続される。
【００２９】尚、本実施の形態では、端子パッドの形状
をすべて円形としたが、多角形としても良い。
【００３０】また、中継用のキャリア基板はＣＳＰに限
らず、半導体などのチップ部品を複数を搭載したマルチ
チップモジュール（ＭＣＭ）のキャリア基板でも良い。
【００３１】
【発明の効果】以上のように本発明によれば、ＢＧＡタ
イプのＣＳＰキャリア基板１の４隅の半田バンプ３を他
の半田バンプ４よりも大きく高く形成したことにより、
ＢＧＡタイプのＣＳＰキャリア基板１に形成された４隅
の半田バンプ３の先端が、配線基板２の端子パッド５の
範囲にあれば、リフロー半田付けの際には、まず、この
部分のセルフアライメントにより、ＢＧＡタイプのＣＳ
Ｐキャリア基板１と配線基板２との理想的搭載位置から
の位置ずれが修正される。従って、ＢＧＡタイプのＣＳ
Ｐキャリア基板１の４隅の半田バンプ３と配線基板２の
端子パッド５の面積を大きくしていけば、それに比例し
て、ＢＧＡタイプのＣＳＰキャリア基板１と端子パッド
５との搭載時の位置ずれに対する許容量を、ＢＧＡタイ
プのＣＳＰキャリア基板１の半田バンプ４のピッチや配
線基板２の端子パッド６の面積に依存せずに増すことが
できるという効果が得られる。
【００３２】また、ＢＧＡタイプのＣＳＰキャリア基板
１の４隅の半田バンプ３とＢＧＡタイプのＣＳＰキャリ
ア基板１の半田バンプ４との隣接距離をＢＧＡタイプの
ＣＳＰキャリア基板１の半田バンプ４同士との隣接距離
より大きくすることにより、リフロー半田付けの際に、
ＢＧＡタイプのＣＳＰキャリア基板１の４隅の半田バン
プ３が、ＢＧＡタイプのＣＳＰキャリア基板１と配線基
板２との間で水平方向に膨らむことによる、ＢＧＡタイ
プのＣＳＰキャリア基板１の４隅の半田バンプ３とＢＧ
ＡタイプのＣＳＰキャリア基板１の半田バンプ４との半
田による短絡を防ぐという効果が得られる。
【００３３】また、配線基板２の端子パッド５と配線基
板２の端子パッド６との隣接距離を配線基板２の端子パ
ッド６同士との隣接距離より大きくすることにより、搭
載時の位置ずれによる、ＢＧＡタイプのＣＳＰキャリア
基板１の４隅の半田バンプ３と配線基板２の端子パッド
６との半田による短絡を防ぐという効果が得られる。
【００３４】従って、ＢＧＡタイプのＣＳＰキャリア基
板１の半田バンプ４のピッチが小さくても、ＣＳＰ実装
機の位置制御精度に合わせて、ＢＧＡタイプのＣＳＰキ
ャリア基板１の４隅の半田バンプ３の大きさと、それに
対向する配線基板２の端子パッド５の面積を大きくし、
配線基板２の端子パッド５と配線基板２の端子パッド６
との隣接距離を配線基板２の端子パッド６同士との隣接
距離より大きくすれば、ＣＳＰ実装機の高い位置制御精
度が不要となり、且つ信頼性の高い実装が可能となると
いう有利な効果が得られる。
【００３５】また、ＬＧＡタイプのＣＳＰキャリア基板
の場合においては、ＬＧＡタイプのＣＳＰキャリア基板
１２の４隅の端子パッド７の面積を大きくし、４隅の端
子パッド７と他の端子パッド８との隣接距離を他の端子
パッド８同士の最小隣接距離より大きくすれば、それに
比例して、ＬＧＡタイプのＣＳＰキャリア基板１２と配
線基板２との搭載時の理想的搭載位置からの位置ずれに
対する許容量を、ＬＧＡタイプのＣＳＰキャリア基板１
２の端子パッド８の面積や、端子パッド８同士との最小
隣接距離に依存せずに増すことができるという効果が得
られる。
【００３６】従って、ＬＧＡタイプのＣＳＰキャリア基
板１２の端子パッド８のピッチが小さくても、ＣＳＰ実
装機の位置制御精度に合わせて、ＬＧＡタイプのＣＳＰ
キャリア基板１２の４隅の端子パッド７の面積と、それ
に対向する配線基板２の端子パッド５の面積を大きく
し、ＬＧＡタイプのＣＳＰキャリア基板１２の４隅の端
子パッド７と他の端子パッド８との隣接距離を他の端子
パッド８同士の最小隣接距離より大きくすれば、ＣＳＰ
実装機の高い位置制御精度が不要となり、且つ信頼性の
高い実装が可能という有利な効果が得られる。
【００３７】さらに、ＣＳＰキャリア基板の４隅の端子
パッドと、それに対向した位置に形成された配線基板の
端子パッド間の半田の一部分を、その外部に移動させる
ことができるので、ＣＳＰキャリア基板の４隅の端子パ
ッド以外の端子パッドと、それに対向した位置に形成さ
れた配線基板の端子パッドとの半田による接続をより一
層確実なものとすることができるという有利な効果が得
られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１、実施の形態２および実
施の形態３におけるＢＧＡタイプのＣＳＰキャリア基板
の斜視図
【図２】本発明の実施の形態１における配線基板の平面
図
【図３】本発明の実施の形態１における配線基板の接続
方法において、図１のＢＧＡタイプのＣＳＰキャリア基
板が図２の配線基板上に理想位置からずれて搭載されて
いる状態から、半田溶融時にセルフアライメントにより
位置修正され、接続されていく段階を示す断面図
【図４】本発明の実施の形態２における配線基板の平面
図
【図５】本発明の実施の形態２における配線基板の接続
方法において、図４のＢＧＡタイプのＣＳＰキャリア基
板が図２の配線基板上に理想位置からずれて搭載されて
いる状態から、半田溶融時にセルフアライメントにより
位置修正され、接続されていく段階を示す断面図
【図６】本発明の実施の形態３における配線基板の平面
図
【図７】本発明の実施の形態３における配線基板の接続
方法において、図１のＢＧＡタイプのＣＳＰキャリア基
板が図６の配線基板上に理想位置からずれて搭載されて
いる状態から、半田溶融時にセルフアライメントにより
位置修正され、接続されていく段階を示す断面図
【図８】本発明の実施の形態４におけるＬＧＡタイプの
ＣＳＰキャリア基板の平面図
【図９】本発明の実施の形態４における配線基板の平面
図
【図１０】本発明の実施の形態４における配線基板の接
続方法において、図８のＬＧＡタイプのＣＳＰキャリア
基板が図９の配線基板上にずれて搭載されている状態か
ら、リフロー時にセルフアライメントにより位置修正さ
れ、接続されていく段階を示す断面図
【図１１】従来のＢＧＡタイプのＣＳＰキャリア基板の
斜視図
【図１２】従来の配線基板の平面図
【図１３】従来の配線基板の接続方法において、図１１
のＢＧＡタイプのＣＳＰキャリア基板が図１２の配線基
板上に理想位置からずれて搭載されている状態から、半
田溶融時にセルフアライメントにより位置修正され、接
続されていく段階を示す断面図
【図１４】従来のＬＧＡタイプのＣＳＰキャリア基板の
平面図
【図１５】従来の配線基板の平面図
【図１６】従来の配線基板の接続方法において、図１４
のＬＧＡタイプのＣＳＰキャリア基板が図１５の配線基
板上に理想位置からずれて搭載されている状態から、リ
フロー時にセルフアライメントにより位置修正され、接
続されていく段階を示す断面図
【符号の説明】
１ ＢＧＡタイプのＣＳＰキャリア基板 ２ 配線基板 ３，４ 半田バンプ ５，６，７，８ 端子パッド ９ スルーホール １０，１１ クリーム半田 １２ ＬＧＡタイプのＣＳＰキャリア基板 １３ 半田引き用パッド １４ スルーホール

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板を配線基板に接続する接続方法において、前記キ
    ャリア基板の前記配線基板との接続面側の４隅の半田バ
    ンプを他の半田バンプよりも大きく高く形成し、且つ前
    記４隅の半田バンプと前記他の半田バンプとの隣接距離
    を、他の半田バンプ間の最小隣接距離より大きくし、前
    記キャリア基板の前記４隅の半田バンプに対向する前記
    配線基板の端子パッドの面積を前記キャリア基板の前記
    他の半田バンプに対向する端子パッドの面積よりも大き
    く形成し、且つ前記キャリア基板の前記４隅の半田バン
    プに対向する前記配線基板の端子パッドと前記キャリア
    基板の前記他の半田バンプに対向する端子パッドとの隣
    接距離を、前記キャリア基板の前記他の半田バンプに対
    向する端子パッド同士との隣接距離より大きくし、前記
    キャリア基板を、リフロー半田付けによって前記配線基
    板に接続することを特徴とする配線基板の接続方法。
  2. 【請求項２】 キャリア基板の４隅の半田バンプに対向
    する配線基板の端子パッドにスルーホールを設けたこと
    を特徴とする請求項１記載の配線基板の接続方法。
  3. 【請求項３】 キャリア基板の４隅の半田バンプに対向
    する配線基板の端子パッドに半田引き用パッドを設けた
    ことを特徴とする請求項１記載の配線基板の接続方法。
  4. 【請求項４】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板を配線基板に接続する接続方法において、前記キ
    ャリア基板の前記配線基板との接続面側の４隅の半田バ
    ンプを他の半田バンプよりも大きく高く形成したことを
    特徴とするキャリア基板。
  5. 【請求項５】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板を配線基板に接続する接続方法において、前記キ
    ャリア基板の前記配線基板との接続面側の４隅の半田バ
    ンプを他の半田バンプよりも大きく高く形成し、且つ前
    記４隅の半田バンプと前記他の半田バンプとの隣接距離
    を、他の半田バンプ間の最小隣接距離より大きくし、前
    記キャリア基板の前記４隅の半田バンプに対向する前記
    配線基板の端子パッドの面積を前記キャリア基板の前記
    他の半田バンプに対向する端子パッドの面積よりも大き
    く形成し、且つ前記キャリア基板の前記４隅の半田バン
    プに対向する前記配線基板の端子パッドと前記キャリア
    基板の前記他の半田バンプに対向する端子パッドとの隣
    接距離を、前記キャリア基板の前記他の半田バンプに対
    向する端子パッド同士との隣接距離より大きくしたこと
    を特徴とする配線基板。
  6. 【請求項６】 キャリア基板の４隅の半田バンプに対向
    する配線基板の端子パッドにスルーホールを設けたこと
    を特徴とする請求項５記載の配線基板。
  7. 【請求項７】 キャリア基板の４隅の半田バンプに対向
    する配線基板の端子パッドに半田引き用端子パッドを設
    けたことを特徴とする請求項５記載の配線基板。
  8. 【請求項８】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板を配線基板に接続する接続方法において、前記キ
    ャリア基板の４隅の端子パッドにスルーホールを設け、
    前記４隅の端子パッドの面積を他の端子パッドの面積よ
    りも大きく形成し、前記４隅の端子パッドと他の端子パ
    ッドとの隣接距離を前記他の端子パッド同士の最小隣接
    距離より大きくしたものであり、前記配線基板には、前
    記キャリア基板の端子パッドに対向した位置に端子パッ
    ドを配し、前記キャリア基板の前記４隅の端子パッドに
    対向した前記配線基板の端子パッド上には、前記配線基
    板の前記他の端子パッド上に塗布されるクリーム半田よ
    りも厚くクリーム半田を塗布し、リフロー半田付けによ
    り前記クリーム半田を溶融し、前記キャリア基板と前記
    配線基板とを接続することを特徴とする配線基板の接続
    方法。
  9. 【請求項９】 半導体などのチップ部品を配線基板に実
    装する場合に、チップ部品と配線基板を中継するキャリ
    ア基板を配線基板に接続する接続方法において、前記キ
    ャリア基板の４隅の端子パッドにスルーホールを設け、
    前記４隅の端子パッドの面積を他の端子パッドの面積よ
    りも大きく形成し、前記４隅の端子パッドと他の端子パ
    ッドとの隣接距離を前記他の端子パッド同士の最小隣接
    距離より大きくしたことを特徴とするキャリア基板。
  10. 【請求項１０】 半導体などのチップ部品を配線基板に
    実装する場合に、チップ部品と配線基板を中継するキャ
    リア基板を配線基板に接続する接続方法において、前記
    キャリア基板の４隅の端子パッドにスルーホールを設
    け、前記４隅の端子パッドの面積を他の端子パッドの面
    積よりも大きく形成し、前記４隅の端子パッドと他の端
    子パッドとの隣接距離を前記他の端子パッド同士の最小
    隣接距離より大きくしたものであり、前記配線基板に
    は、前記キャリア基板の端子パッドに対向した位置に端
    子パッドを配したことを特徴とする配線基板。
JP9274134A 1997-10-07 1997-10-07 配線基板の接続方法、キャリア基板および配線基板 Pending JPH11111771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9274134A JPH11111771A (ja) 1997-10-07 1997-10-07 配線基板の接続方法、キャリア基板および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274134A JPH11111771A (ja) 1997-10-07 1997-10-07 配線基板の接続方法、キャリア基板および配線基板

Publications (1)

Publication Number Publication Date
JPH11111771A true JPH11111771A (ja) 1999-04-23

Family

ID=17537503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274134A Pending JPH11111771A (ja) 1997-10-07 1997-10-07 配線基板の接続方法、キャリア基板および配線基板

Country Status (1)

Country Link
JP (1) JPH11111771A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165646A (ja) * 2002-10-24 2004-06-10 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2007081380A (ja) * 2005-08-30 2007-03-29 Commissariat A L'energie Atomique 異なる大きさのはんだ突起物を用いる２つの部材のハイブリッド形成方法及びこの方法によりハイブリッド形成された２つの部材を用いる装置
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2011238662A (ja) * 2010-05-06 2011-11-24 Denso Corp 電子装置、配線基板、電子装置の製造方法
JP2012099751A (ja) * 2010-11-05 2012-05-24 Canon Inc プリント回路板
JP2015041760A (ja) * 2013-08-23 2015-03-02 株式会社村田製作所 電子装置
US9159652B2 (en) 2013-02-25 2015-10-13 Stmicroelectronics S.R.L. Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
JP2018093033A (ja) * 2016-12-01 2018-06-14 富士通株式会社 光モジュール及び光モジュールの製造方法
US20190081019A1 (en) * 2017-09-13 2019-03-14 Taiyo Yuden Co., Ltd. Electronic component
JP2021009938A (ja) * 2019-07-01 2021-01-28 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器
CN118250897A (zh) * 2024-05-29 2024-06-25 苏州元脑智能科技有限公司 一种焊盘阵列、印刷线路板及其制造方法、板卡、服务器及芯片

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165646A (ja) * 2002-10-24 2004-06-10 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2007081380A (ja) * 2005-08-30 2007-03-29 Commissariat A L'energie Atomique 異なる大きさのはんだ突起物を用いる２つの部材のハイブリッド形成方法及びこの方法によりハイブリッド形成された２つの部材を用いる装置
US7938311B2 (en) * 2005-08-30 2011-05-10 Commissariat A L'energie Atomique Method for hybridization of two components by using different sized solder protrusions and a device that uses two components hybridized according to this method
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2011238662A (ja) * 2010-05-06 2011-11-24 Denso Corp 電子装置、配線基板、電子装置の製造方法
JP2012099751A (ja) * 2010-11-05 2012-05-24 Canon Inc プリント回路板
US9159652B2 (en) 2013-02-25 2015-10-13 Stmicroelectronics S.R.L. Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
CN104427782A (zh) * 2013-08-23 2015-03-18 株式会社村田制作所 电子装置
JP2015041760A (ja) * 2013-08-23 2015-03-02 株式会社村田製作所 電子装置
US9524946B2 (en) 2013-08-23 2016-12-20 Murata Manufacturing Co., Ltd. Electronic device
JP2018093033A (ja) * 2016-12-01 2018-06-14 富士通株式会社 光モジュール及び光モジュールの製造方法
US20190081019A1 (en) * 2017-09-13 2019-03-14 Taiyo Yuden Co., Ltd. Electronic component
US10580750B2 (en) 2017-09-13 2020-03-03 Taiyo Yuden Co., Ltd. Electronic component
JP2021009938A (ja) * 2019-07-01 2021-01-28 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器
CN118250897A (zh) * 2024-05-29 2024-06-25 苏州元脑智能科技有限公司 一种焊盘阵列、印刷线路板及其制造方法、板卡、服务器及芯片

Similar Documents

Publication Publication Date Title
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US6444563B1 (en) Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US7019407B2 (en) Flip chip package structure
KR100553853B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의적층 방법
US5744862A (en) Reduced thickness semiconductor device with IC packages mounted in openings on substrate
US20040232562A1 (en) System and method for increasing bump pad height
US20080179739A1 (en) Flip chip package with anti-floating structure
US10622299B2 (en) Multi terminal capacitor within input output path of semiconductor package interconnect
US6410861B1 (en) Low profile interconnect structure
US6894378B2 (en) Electronic component with stacked semiconductor chips
JP2011142185A (ja) 半導体装置
KR100649036B1 (ko) 반도체 장치의 제조 방법
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
JPH1174301A (ja) 半田バンプ形状及びスタンドオフ高さを制御する方法
JPH11111771A (ja) 配線基板の接続方法、キャリア基板および配線基板
JP2002231749A (ja) 半導体装置およびその接合構造
US7436682B2 (en) Wiring board, electronic component mounting structure, and electronic component mounting method
JP2000243862A (ja) インターポーザ基板
JP2007027576A (ja) 半導体装置
US7601612B1 (en) Method for forming solder joints for a flip chip assembly
JP3498458B2 (ja) 混成集積回路装置
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
KR100665288B1 (ko) 플립칩 패키지 제조방법
KR200278534Y1 (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041014

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129