JPH06252326A - 多端子部品、配線基板、多端子部品の実装構造 - Google Patents
多端子部品、配線基板、多端子部品の実装構造Info
- Publication number
- JPH06252326A JPH06252326A JP5036971A JP3697193A JPH06252326A JP H06252326 A JPH06252326 A JP H06252326A JP 5036971 A JP5036971 A JP 5036971A JP 3697193 A JP3697193 A JP 3697193A JP H06252326 A JPH06252326 A JP H06252326A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- alignment
- lead
- terminals
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩなどのような多端子部品を配線基板にリ
フロー半田づけによって実装する技術に関し、実装面積
を大きくすることなしに、リード端子をセルフアライメ
ントする際の溶融半田の表面張力を大きくすることを目
的とする。 【構成】リード端子２より半田づけ面積の大きな位置合
わせ端子５をパッケージ１に設けておき、配線基板側に
は、位置合わせ端子５の半田づけ面と対応する位置に位
置合わせランド６を設けておくとともに、前記多端子部
品のリード端子２および位置合わせ端子５を、前記配線
基板３の端子ランド４および位置合わせランド６に、そ
れぞれリフロー半田づけしてなる実装構造とする。
フロー半田づけによって実装する技術に関し、実装面積
を大きくすることなしに、リード端子をセルフアライメ
ントする際の溶融半田の表面張力を大きくすることを目
的とする。 【構成】リード端子２より半田づけ面積の大きな位置合
わせ端子５をパッケージ１に設けておき、配線基板側に
は、位置合わせ端子５の半田づけ面と対応する位置に位
置合わせランド６を設けておくとともに、前記多端子部
品のリード端子２および位置合わせ端子５を、前記配線
基板３の端子ランド４および位置合わせランド６に、そ
れぞれリフロー半田づけしてなる実装構造とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩなどのような多
端子部品を配線基板にリフロー半田づけによって実装す
る技術に関する。
端子部品を配線基板にリフロー半田づけによって実装す
る技術に関する。
【０００２】
【従来の技術】図５（ａ）（ｂ）は従来の多端子部品お
よび配線基板の平面図である。（ａ）図に示すように、
多端子部品のパッケージ１の各辺から、多数のリード端
子２…が突出している。一方、（ｂ）図に示すように、
配線基板３側には、多端子部品の各リード端子２と対応
して、多数の半田づけ用のランド４…が配設されてい
る。パッケージ１のリード端子２やランド４には、予め
予備半田が付けられている。
よび配線基板の平面図である。（ａ）図に示すように、
多端子部品のパッケージ１の各辺から、多数のリード端
子２…が突出している。一方、（ｂ）図に示すように、
配線基板３側には、多端子部品の各リード端子２と対応
して、多数の半田づけ用のランド４…が配設されてい
る。パッケージ１のリード端子２やランド４には、予め
予備半田が付けられている。
【０００３】実装に際しては、（ｃ）図（正面図）のよ
うに、配線基板３上にパッケージ１を載置し、パッケー
ジ１の各リード端子２…を配線基板３のランド４…上に
位置合わせした状態で、炉中において又は加熱器によっ
て各リード端子２…を一斉に加熱すると共にランド４…
上に押しつけると、リード端子２やランド４に付いてい
る予備半田が溶融し、半田づけが行なわれる。すなわ
ち、パッケージの各リード端子２…を、配線基板のラン
ド４…上に精度良く位置決めした状態で、リフロー半田
づけを行なう。
うに、配線基板３上にパッケージ１を載置し、パッケー
ジ１の各リード端子２…を配線基板３のランド４…上に
位置合わせした状態で、炉中において又は加熱器によっ
て各リード端子２…を一斉に加熱すると共にランド４…
上に押しつけると、リード端子２やランド４に付いてい
る予備半田が溶融し、半田づけが行なわれる。すなわ
ち、パッケージの各リード端子２…を、配線基板のラン
ド４…上に精度良く位置決めした状態で、リフロー半田
づけを行なう。
【０００４】
【発明が解決しようとする課題】ところで、多端子部品
の高密度化に伴って、リード端子の端子ピッチが例えば
0.8mm 以下と狭くなってきているので、パッケージの各
リード端子を配線基板の対応するランドに高精度に位置
合わせする必要がある。そこで従来から、治具を用いて
パッケージを配線基板上に位置合わせした状態で、半田
づけ工程に移送して半田づけする方法が行なわれている
が、工数が多く作業性が悪い、といった問題がある。
の高密度化に伴って、リード端子の端子ピッチが例えば
0.8mm 以下と狭くなってきているので、パッケージの各
リード端子を配線基板の対応するランドに高精度に位置
合わせする必要がある。そこで従来から、治具を用いて
パッケージを配線基板上に位置合わせした状態で、半田
づけ工程に移送して半田づけする方法が行なわれている
が、工数が多く作業性が悪い、といった問題がある。
【０００５】自動機で実装する方法においては、実装機
の精度を上げることが考えられるが、限界がある。これ
に対し、自動機で位置合わせした後、リフロー半田づけ
の際の溶融半田の表面張力を利用して、セルフアライメ
ントさせる方法が知られている。例えば、図６（ａ）に
鎖線で示すように、パッケージ１が回転方向にずれる
と、（ｂ）図のようにランド４に対しリード端子２が斜
めにずれる。また、パッケージ１がＸ、Ｙ方向にずれる
と、（ｃ）図に示すように、ランド４に対しリード端子
２が平行移動した恰好になる。
の精度を上げることが考えられるが、限界がある。これ
に対し、自動機で位置合わせした後、リフロー半田づけ
の際の溶融半田の表面張力を利用して、セルフアライメ
ントさせる方法が知られている。例えば、図６（ａ）に
鎖線で示すように、パッケージ１が回転方向にずれる
と、（ｂ）図のようにランド４に対しリード端子２が斜
めにずれる。また、パッケージ１がＸ、Ｙ方向にずれる
と、（ｃ）図に示すように、ランド４に対しリード端子
２が平行移動した恰好になる。
【０００６】このように多少のずれが発生しても、リフ
ロー半田づけの際に、自動機でパッケージを位置合わせ
した後、パッケージをフリーにすると、溶融半田の表面
張力によって、各リード端子２…がランド４上に引き寄
せられる。そして、（ｄ）図のように、各リード端子２
…が、対応するランド４…上にぴったり重なると、表面
張力が最も小さくなり、パッケージ１も安定するので、
その状態で半田が固まる。この方法によれば、炉中にお
いて他の表面実装部品と一緒に半田づけできる、という
利点もある。
ロー半田づけの際に、自動機でパッケージを位置合わせ
した後、パッケージをフリーにすると、溶融半田の表面
張力によって、各リード端子２…がランド４上に引き寄
せられる。そして、（ｄ）図のように、各リード端子２
…が、対応するランド４…上にぴったり重なると、表面
張力が最も小さくなり、パッケージ１も安定するので、
その状態で半田が固まる。この方法によれば、炉中にお
いて他の表面実装部品と一緒に半田づけできる、という
利点もある。
【０００７】しかしながら、溶融半田の表面張力だけで
は、パッケージを正規の位置に移動させる力が足りない
ため、各リード端子の長さを長くして、半田づけ面積を
大きくすることで、溶融半田の表面張力を大きくするこ
とが試みられている。ところが、リード端子を長くする
と、実装に必要な面積が大きくなり、高密度実装の要請
に逆行することになる。
は、パッケージを正規の位置に移動させる力が足りない
ため、各リード端子の長さを長くして、半田づけ面積を
大きくすることで、溶融半田の表面張力を大きくするこ
とが試みられている。ところが、リード端子を長くする
と、実装に必要な面積が大きくなり、高密度実装の要請
に逆行することになる。
【０００８】本発明の技術的課題は、このような問題に
着目し、実装面積を大きくすることなしに、リード端子
をセルフアライメントする際の溶融半田の表面張力を大
きくすることにある。
着目し、実装面積を大きくすることなしに、リード端子
をセルフアライメントする際の溶融半田の表面張力を大
きくすることにある。
【０００９】
【課題を解決するための手段】図１は本発明による多端
子部品、配線基板、多端子部品の実装構造の基本原理を
説明する平面図である。請求項１は、多端子部品の発明
であり、図１（ａ）のように、多数のリード端子２が、
配線基板のランドにリフロー半田づけされる多端子部品
において、リード端子２のほかに、リード端子２より半
田づけ面積の大きな位置合わせ端子５を有している。こ
の位置合わせ端子５は、図１のようにパッケージ１の外
側に突出させてもよく、図３のようにパッケージ１の下
側に折り曲げてもよい。
子部品、配線基板、多端子部品の実装構造の基本原理を
説明する平面図である。請求項１は、多端子部品の発明
であり、図１（ａ）のように、多数のリード端子２が、
配線基板のランドにリフロー半田づけされる多端子部品
において、リード端子２のほかに、リード端子２より半
田づけ面積の大きな位置合わせ端子５を有している。こ
の位置合わせ端子５は、図１のようにパッケージ１の外
側に突出させてもよく、図３のようにパッケージ１の下
側に折り曲げてもよい。
【００１０】請求項２は、多端子部品がリフロー半田づ
けされる配線基板の発明であり、図１（ｂ）のように、
多数のリード端子を有する多端子部品をリフロー半田づ
けによって実装するための配線基板において、請求項１
の位置合わせ端子５の半田づけ面と対応する位置に、該
位置合わせ端子５の半田づけ面と対応する大きさの位置
合わせランド６を有している。
けされる配線基板の発明であり、図１（ｂ）のように、
多数のリード端子を有する多端子部品をリフロー半田づ
けによって実装するための配線基板において、請求項１
の位置合わせ端子５の半田づけ面と対応する位置に、該
位置合わせ端子５の半田づけ面と対応する大きさの位置
合わせランド６を有している。
【００１１】請求項３は、多端子部品を配線基板にリフ
ロー半田づけによって実装する構造の発明であり、請求
項１記載の多端子部品のリード端子２および位置合わせ
端子５が、請求項２記載の配線基板３の端子ランド４お
よび位置合わせランド６に、それぞれリフロー半田づけ
されている。
ロー半田づけによって実装する構造の発明であり、請求
項１記載の多端子部品のリード端子２および位置合わせ
端子５が、請求項２記載の配線基板３の端子ランド４お
よび位置合わせランド６に、それぞれリフロー半田づけ
されている。
【００１２】請求項４は、請求項１または３の位置合わ
せ端子５が、リードフレームのダイパッドから延長して
いる構成である。
せ端子５が、リードフレームのダイパッドから延長して
いる構成である。
【００１３】
【作用】請求項１のように、リード端子２より半田づけ
面積の大きな位置合わせ端子５をパッケージ１に設けて
おき、また請求項２のように、配線基板３側には、位置
合わせ端子５の半田づけ面と対応する位置に位置合わせ
ランド６を設けておく。そして、請求項３のように、請
求項１記載の多端子部品のリード端子２および位置合わ
せ端子５を、請求項２記載の配線基板３の端子ランド４
および位置合わせランド６に、それぞれリフロー半田づ
けしてなる実装構造にすると、多端子部品を配線基板に
リフロー半田づけする際に、半田づけ面積の大きな位置
合わせ端子５と位置合わせランド６間において、溶融半
田による大きな表面張力が発生するため、セルフアライ
メントがより確実に行なわれる。
面積の大きな位置合わせ端子５をパッケージ１に設けて
おき、また請求項２のように、配線基板３側には、位置
合わせ端子５の半田づけ面と対応する位置に位置合わせ
ランド６を設けておく。そして、請求項３のように、請
求項１記載の多端子部品のリード端子２および位置合わ
せ端子５を、請求項２記載の配線基板３の端子ランド４
および位置合わせランド６に、それぞれリフロー半田づ
けしてなる実装構造にすると、多端子部品を配線基板に
リフロー半田づけする際に、半田づけ面積の大きな位置
合わせ端子５と位置合わせランド６間において、溶融半
田による大きな表面張力が発生するため、セルフアライ
メントがより確実に行なわれる。
【００１４】また、請求項４のように、請求項１または
３の位置合わせ端子５が、リードフレームのダイパッド
から延長している構成とすることにより、位置合わせ端
子５を設けるための工数が増えることはなく、かつ素子
からの発熱を効果的に放熱できる。
３の位置合わせ端子５が、リードフレームのダイパッド
から延長している構成とすることにより、位置合わせ端
子５を設けるための工数が増えることはなく、かつ素子
からの発熱を効果的に放熱できる。
【００１５】
【実施例】次に本発明による多端子部品、配線基板、多
端子部品の実装構造が実際上どのように具体化されるか
を実施例で説明する。図２は本発明による多端子部品の
製造方法を例示する平面図である。（ａ）図はリードフ
レームの状態であり、リードフレーム７には、通常のリ
ードフレームと同様に、半導体チップをダイボンディン
グするために、中央にダイパッド８が形成され、また放
射状にリード部が形成され、その外端２がリード端子と
なる。
端子部品の実装構造が実際上どのように具体化されるか
を実施例で説明する。図２は本発明による多端子部品の
製造方法を例示する平面図である。（ａ）図はリードフ
レームの状態であり、リードフレーム７には、通常のリ
ードフレームと同様に、半導体チップをダイボンディン
グするために、中央にダイパッド８が形成され、また放
射状にリード部が形成され、その外端２がリード端子と
なる。
【００１６】さらに、本発明により、ダイパッド８から
四隅に向かって、リード幅の大きな位置合わせ端子５が
延びており、各位置合わせ端子５は、リード端子２より
半田づけ面が広くなっている。これらの位置合わせ端子
５およびリード端子２は、外端がリードフレーム７と一
体に連結しているが、ダイパッド８にチップをマウント
すると共に、各リード端子２のリード部内端とワイヤボ
ンディングし、端子部以外をモールドした後に、リード
端子２および位置合わせ端子５を折り曲げるとともに、
端子部の外端を鎖線10の位置で切断して、一斉にリード
フレーム７から分離すると、（ｂ）図のように多端子部
品が完成する。
四隅に向かって、リード幅の大きな位置合わせ端子５が
延びており、各位置合わせ端子５は、リード端子２より
半田づけ面が広くなっている。これらの位置合わせ端子
５およびリード端子２は、外端がリードフレーム７と一
体に連結しているが、ダイパッド８にチップをマウント
すると共に、各リード端子２のリード部内端とワイヤボ
ンディングし、端子部以外をモールドした後に、リード
端子２および位置合わせ端子５を折り曲げるとともに、
端子部の外端を鎖線10の位置で切断して、一斉にリード
フレーム７から分離すると、（ｂ）図のように多端子部
品が完成する。
【００１７】このパッケージ１を配線基板上にリフロー
半田づけすると、（ｃ）図のようになる。すなわち、４
本の位置合わせ端子５は、パッケージ頂端から端子の半
田づけ面までの高さＨが、リード端子２と同じ寸法にな
っているので、各リード端子２が端子ランド４に接する
と、位置合わせ端子５も位置合わせランド６に接する。
その結果、リード端子２は端子ランド４に、また位置合
わせ端子５は位置合わせランド６に、それぞれ一斉にリ
フロー半田づけされる。
半田づけすると、（ｃ）図のようになる。すなわち、４
本の位置合わせ端子５は、パッケージ頂端から端子の半
田づけ面までの高さＨが、リード端子２と同じ寸法にな
っているので、各リード端子２が端子ランド４に接する
と、位置合わせ端子５も位置合わせランド６に接する。
その結果、リード端子２は端子ランド４に、また位置合
わせ端子５は位置合わせランド６に、それぞれ一斉にリ
フロー半田づけされる。
【００１８】（ａ）図に示すように、各位置合わせ端子
５は、ダイパッド８やリード端子２などと共にプレスや
エッチングなどで一緒に形成されるので、位置合わせ端
子５を設けたことで工数が増えたりすることはない。ま
た、ダイパッド８と四隅の位置合わせ端子５とが、リー
ド幅の広い連結部９によって一体に連結しているので、
ダイパッド８上の素子の発熱が、面積の大きな位置合わ
せ端子５および位置合わせランド６から効率的に放熱さ
れる。
５は、ダイパッド８やリード端子２などと共にプレスや
エッチングなどで一緒に形成されるので、位置合わせ端
子５を設けたことで工数が増えたりすることはない。ま
た、ダイパッド８と四隅の位置合わせ端子５とが、リー
ド幅の広い連結部９によって一体に連結しているので、
ダイパッド８上の素子の発熱が、面積の大きな位置合わ
せ端子５および位置合わせランド６から効率的に放熱さ
れる。
【００１９】このように、すべての位置合わせ端子５が
ダイパッド８と連結している場合は、これらの端子５や
位置合わせランド６は、電気的にはダミーとなる。これ
に対し、４本の連結部９…のうちの１〜２本のみを連結
状態とし、他は連結部９を中断して内端をチップにワイ
ヤボンディングすれば、半導体チップの電源端子やグラ
ンド端子として、あるいは信号端子の一部として利用す
ることもでき、サイズを大きくすること無しに、端子数
を増やすことが可能となる。
ダイパッド８と連結している場合は、これらの端子５や
位置合わせランド６は、電気的にはダミーとなる。これ
に対し、４本の連結部９…のうちの１〜２本のみを連結
状態とし、他は連結部９を中断して内端をチップにワイ
ヤボンディングすれば、半導体チップの電源端子やグラ
ンド端子として、あるいは信号端子の一部として利用す
ることもでき、サイズを大きくすること無しに、端子数
を増やすことが可能となる。
【００２０】図示例のように、四隅の位置合わせ端子５
の外端を、縦横のリード端子の外寸Ｗ１、Ｗ２と一致さ
せると、半田づけ面積の大きな位置合わせ端子５を設け
たことで、実装面積が広くなるようなこともない。
の外端を、縦横のリード端子の外寸Ｗ１、Ｗ２と一致さ
せると、半田づけ面積の大きな位置合わせ端子５を設け
たことで、実装面積が広くなるようなこともない。
【００２１】図３は位置合わせ端子５の別の実施例であ
り、（ａ）図はパッケージの底面図、（ｂ）図は実装状
態の側面図である。図２の位置合わせ端子５は、リード
端子２と同様にパッケージ１から外側に突出しているの
に対し、図３の位置合わせ端子５ａは、パッケージ１の
下側に折り込まれている。
り、（ａ）図はパッケージの底面図、（ｂ）図は実装状
態の側面図である。図２の位置合わせ端子５は、リード
端子２と同様にパッケージ１から外側に突出しているの
に対し、図３の位置合わせ端子５ａは、パッケージ１の
下側に折り込まれている。
【００２２】配線基板３側には、この位置合わせ端子５
ａの位置に対応して、パッケージ１の下側に、位置合わ
せランド６ａが配置されている。したがって、（ｂ）図
のように、リフロー半田づけする際の溶融半田の表面張
力は、パッケージ１の下側において、位置合わせランド
６ａと位置合わせ端子５ａとの間において発生し、セル
フアライメントされる。
ａの位置に対応して、パッケージ１の下側に、位置合わ
せランド６ａが配置されている。したがって、（ｂ）図
のように、リフロー半田づけする際の溶融半田の表面張
力は、パッケージ１の下側において、位置合わせランド
６ａと位置合わせ端子５ａとの間において発生し、セル
フアライメントされる。
【００２３】このように、位置合わせ端子および位置合
わせランドをパッケージ１の下側に配設すると、パッケ
ージ１の四隅の外側の領域１１を、位置合わせマークの
配置や他の部品の実装、配線などの領域として有効に利
用できる。位置合わせ端子５、5aおよび位置合わせラン
ド６、6aに、同じ寸法の矩形や円形などの孔を形成して
おけば、セルフアライメント方向の溶融半田の表面張力
をさらに大きくすることができる。
わせランドをパッケージ１の下側に配設すると、パッケ
ージ１の四隅の外側の領域１１を、位置合わせマークの
配置や他の部品の実装、配線などの領域として有効に利
用できる。位置合わせ端子５、5aおよび位置合わせラン
ド６、6aに、同じ寸法の矩形や円形などの孔を形成して
おけば、セルフアライメント方向の溶融半田の表面張力
をさらに大きくすることができる。
【００２４】以上の実施例は、リード端子がパッケージ
の４辺から突出しているのに対し、図４の実施例は、Ｄ
ＩＰ型のパッケージであり、２辺からリード端子２が突
出している。この場合は、両側のリード端子列の外側
に、位置合わせ端子５ｂを設け、配線基板には、位置合
わせ端子５ｂの真下の位置に、位置合わせランドを配設
する。なお、この場合も、位置合わせ端子５ｂをパッケ
ージ１の下側に折り込むこともできる。
の４辺から突出しているのに対し、図４の実施例は、Ｄ
ＩＰ型のパッケージであり、２辺からリード端子２が突
出している。この場合は、両側のリード端子列の外側
に、位置合わせ端子５ｂを設け、配線基板には、位置合
わせ端子５ｂの真下の位置に、位置合わせランドを配設
する。なお、この場合も、位置合わせ端子５ｂをパッケ
ージ１の下側に折り込むこともできる。
【００２５】リード端子２や位置合わせ端子５は、半導
体チップをワイヤボンディングするリード内端側よりも
外端側を厚肉にして、強度を高めることもできる。以
上、ＩＣやＬＳＩを例に説明したが、本発明は、他の電
子部品やマルチチップ・モジュールなどにも適用できる
ことは言うまでもない。
体チップをワイヤボンディングするリード内端側よりも
外端側を厚肉にして、強度を高めることもできる。以
上、ＩＣやＬＳＩを例に説明したが、本発明は、他の電
子部品やマルチチップ・モジュールなどにも適用できる
ことは言うまでもない。
【００２６】
【発明の効果】以上のように本発明によれば、パッケー
ジ１には、リード端子２より半田づけ面積の大きな位置
合わせ端子５を設けておき、配線基板側には、位置合わ
せ端子５の半田づけ面と対応する位置に、位置合わせラ
ンド６を設けておき、リード端子２をリフロー半田づけ
する際に、位置合わせ端子５を配線基板３の位置合わせ
ランド６にリフロー半田づけする構造なため、位置合わ
せ端子５と位置合わせランド６との間に、溶融半田によ
る大きな表面張力が発生する。
ジ１には、リード端子２より半田づけ面積の大きな位置
合わせ端子５を設けておき、配線基板側には、位置合わ
せ端子５の半田づけ面と対応する位置に、位置合わせラ
ンド６を設けておき、リード端子２をリフロー半田づけ
する際に、位置合わせ端子５を配線基板３の位置合わせ
ランド６にリフロー半田づけする構造なため、位置合わ
せ端子５と位置合わせランド６との間に、溶融半田によ
る大きな表面張力が発生する。
【００２７】その結果、セルフアライメントがより確実
に行なわれ、また従来のリード端子を長くする実装構造
のように、実装面積が大きくなることもない。請求項４
によれば、位置合わせ端子５が、リードフレームのダイ
パッドから延長しているので、位置合わせ端子を設ける
ための工数が増えることはなく、かつ素子からの発熱の
放熱効果も得られる。
に行なわれ、また従来のリード端子を長くする実装構造
のように、実装面積が大きくなることもない。請求項４
によれば、位置合わせ端子５が、リードフレームのダイ
パッドから延長しているので、位置合わせ端子を設ける
ための工数が増えることはなく、かつ素子からの発熱の
放熱効果も得られる。
【図１】本発明による多端子部品、配線基板、多端子部
品の実装構造の基本原理を説明する平面図である。
品の実装構造の基本原理を説明する平面図である。
【図２】本発明による多端子部品の製造方法を例示する
図である。
図である。
【図３】位置合わせ端子の別の実施例であり、（ａ）図
はパッケージの底面図、（ｂ）図は実装状態の側面図で
ある。
はパッケージの底面図、（ｂ）図は実装状態の側面図で
ある。
【図４】ＤＩＰ型のパッケージに実施した例を示す平面
図である。
図である。
【図５】従来の多端子部品、配線基板、多端子部品の実
装構造を示す図である。
装構造を示す図である。
【図６】リード端子の位置ずれとセルフアライメント作
用を説明する平面図である。
用を説明する平面図である。
１ 多端子部品のパッケージ ２ リード端子 ３ 配線基板 ４ リード端子接続用のランド 5,5a,5b 位置合わせ端子 6,6a 位置合わせランド ７ リードフレーム ８ ダイパッド ９ リード幅の広い連結部 11 パッケージ四隅の外側の空き領域
Claims (4)
- 【請求項１】 多数のリード端子が、配線基板の端子ラ
ンドにリフロー半田づけされる多端子部品において、 リード端子(2) のほかに、リード端子(2) より半田づけ
面積の大きな位置合わせ端子(5) を設けてなることを特
徴とする多端子部品。 - 【請求項２】 多数のリード端子を有する多端子部品を
リフロー半田づけによって実装するための配線基板にお
いて、 多端子部品のリード端子(2) より半田づけ面積の大きな
位置合わせ端子(5) の半田づけ面と対応する位置に、該
位置合わせ端子(5) の半田づけ面と対応する大きさの位
置合わせランド(6) を有していることを特徴とする配線
基板。 - 【請求項３】 多端子部品のリード端子を配線基板の端
子ランドにリフロー半田づけする実装構造において、 多端子部品には、リード端子(2) のほかに、リード端子
(2) より半田づけ面の大きな位置合わせ端子(5) を設
け、配線基板側には、該位置合わせ端子(5) と対応する
位置に、半田づけ面積の大きな位置合わせランド(6) を
配設しておき、 リード端子(2) を配線基板の対応する端子ランド(4)
に、また位置合わせ端子(5) を配線基板の対応する位置
合わせランド(6) に、それぞれリフロー半田づけしてな
ることを特徴とする多端子部品の実装構造。 - 【請求項４】 前記の位置合わせ端子(5) が、リードフ
レームのダイパッド(8) から延長していることを特徴と
する請求項１または３記載の多端子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5036971A JPH06252326A (ja) | 1993-02-25 | 1993-02-25 | 多端子部品、配線基板、多端子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5036971A JPH06252326A (ja) | 1993-02-25 | 1993-02-25 | 多端子部品、配線基板、多端子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252326A true JPH06252326A (ja) | 1994-09-09 |
Family
ID=12484637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5036971A Withdrawn JPH06252326A (ja) | 1993-02-25 | 1993-02-25 | 多端子部品、配線基板、多端子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252326A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306851A (ja) * | 1995-05-09 | 1996-11-22 | Mitsubishi Electric Corp | 半導体装置用パッケージ |
| JP2002334965A (ja) * | 2001-05-08 | 2002-11-22 | Kunifumi Komiya | 高周波デバイス用パッケージ |
| EP1827062A2 (en) * | 2006-02-27 | 2007-08-29 | Denso Corporation | Electronic device |
| JP2013062351A (ja) * | 2011-09-13 | 2013-04-04 | Alps Green Devices Co Ltd | 電子部品の実装構造 |
| WO2022264498A1 (ja) * | 2021-06-18 | 2022-12-22 | 日立Astemo株式会社 | 物理量検出装置 |
-
1993
- 1993-02-25 JP JP5036971A patent/JPH06252326A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306851A (ja) * | 1995-05-09 | 1996-11-22 | Mitsubishi Electric Corp | 半導体装置用パッケージ |
| JP2002334965A (ja) * | 2001-05-08 | 2002-11-22 | Kunifumi Komiya | 高周波デバイス用パッケージ |
| EP1827062A2 (en) * | 2006-02-27 | 2007-08-29 | Denso Corporation | Electronic device |
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
| JP2013062351A (ja) * | 2011-09-13 | 2013-04-04 | Alps Green Devices Co Ltd | 電子部品の実装構造 |
| WO2022264498A1 (ja) * | 2021-06-18 | 2022-12-22 | 日立Astemo株式会社 | 物理量検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080179739A1 (en) | Flip chip package with anti-floating structure | |
| US20040036152A1 (en) | Integrated circuit package employing flip-chip technology and method of assembly | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US6455355B1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
| KR100247508B1 (ko) | 플립칩용 반도체패키지 및 그 제조 방법 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2002246512A (ja) | Ｂｇａパッケージの構造及び実装基板の構造 | |
| JP3498458B2 (ja) | 混成集積回路装置 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP2001036224A (ja) | 樹脂製配線基板及びその製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JP3179414B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| US20040012094A1 (en) | Flip-chip integrated circuit package and method of assembly | |
| JP3631372B2 (ja) | 樹脂パッケージ型半導体装置 | |
| JPH09219481A (ja) | 面実装型ダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |