[go: up one dir, main page]

CN1917218A - 源极/漏极电极、晶体管衬底及其制造方法和显示装置 - Google Patents

源极/漏极电极、晶体管衬底及其制造方法和显示装置 Download PDF

Info

Publication number
CN1917218A
CN1917218A CNA2006101148904A CN200610114890A CN1917218A CN 1917218 A CN1917218 A CN 1917218A CN A2006101148904 A CNA2006101148904 A CN A2006101148904A CN 200610114890 A CN200610114890 A CN 200610114890A CN 1917218 A CN1917218 A CN 1917218A
Authority
CN
China
Prior art keywords
thin film
film transistor
aluminum alloy
alloy
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101148904A
Other languages
English (en)
Other versions
CN100499137C (zh
Inventor
钉宫敏洋
后藤裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN1917218A publication Critical patent/CN1917218A/zh
Application granted granted Critical
Publication of CN100499137C publication Critical patent/CN100499137C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在包含基板、薄膜晶体管半导体层、源极/漏极电极和透明像素电极的薄膜晶体管衬底中，所述源极/漏极电极包括铝合金薄膜，所述铝合金含0.1－6原子％的镍作为合金元素，并且直接连接到所述的薄膜晶体管半导体层上。

Description

源极/漏极电极、晶体管衬底及其制造方法和显示装置
                         技术领域
本发明涉及在液晶显示器、半导体器件和光学组件的薄膜晶体管中使用的源极/漏极电极和晶体管衬底，还涉及制造所述衬底的方法和使用所述衬底的显示装置。特别是，本发明涉及新的包含作为组件的铝合金薄膜的源极/漏极电极。
                         背景技术
从小尺寸手机到具有30英寸或更大屏幕的大尺寸电视机，液晶显示器在多种应用中得到使用。按照像素驱动方法，它们分为被动式矩阵液晶显示器和主动式矩阵液晶显示器。其中，具有作为开关装置的薄膜晶体管(下文简称为TFT)的主动式矩阵液晶显示器得到广泛的使用，因为它们实现了高清晰度的图像，并且能够高速地生成图像。
参照图1将对用在主动式矩阵液晶显示器中的典型的液晶显示面板的构造和工作原理进行说明。以使用氢化非晶硅作为活性半导体层的具有TFT阵列的衬底(下文也称为“非晶硅薄膜晶体管衬底”)作为实例。然而，所述的活性半导体层不受限于此，也可以是多晶硅(多晶体硅)层。
图1中的液晶显示面板100包含薄膜晶体管衬底1、对衬底2和液晶层3。对衬底2面朝薄膜晶体管衬底1安置。液晶层3安置于薄膜晶体管衬底1和对衬底2之间，并起着光调制层的作用。薄膜晶体管衬底1包括绝缘玻璃基板1a和在其上安置的薄膜晶体管4、透明像素电极5以及包含扫描线和信号线的互连部分6。透明像素电极5典型地由包含氧化铟(In2O3)和约10质量％的氧化锡(SnO2)的氧化锡铟(ITO)薄膜制成。薄膜晶体管衬底1由驱动电路13和通过带式自动粘合(TAB)带12连接到驱动电路13的控制电路14驱动。
对衬底2包含绝缘玻璃基板1b、共用电极7、滤色器8和遮光膜9。共用电极7安置在面朝薄膜晶体管衬底1的玻璃基板1b的整个表面上。对衬底2整体上起着对电极的作用。滤色器8安置在面朝透明像素电极5的位置。遮光膜9安置在面朝薄膜晶体管衬底1上的薄膜晶体管4和互连部分6的位置。对衬底2还具有使液晶层3中的液晶分子(没有显示)取向到预定方向的取向层11。
液晶显示面板100还包含分别在薄膜晶体管衬底1和对衬底2的外侧(在与液晶层3相对的面上)安置的偏光片10a和10b。
在液晶显示面板100中，在对电极2(共用电极7)和透明像素电极5之间形成的电场控制液晶层3中液晶分子的取向方向，从而对通过液晶层3的光进行调制。这控制了经过对衬底2光的透过量，从而生成和显示出图像。
接着参照图2，对用于液晶显示面板的传统非晶硅薄膜晶体管衬底的构造和工作原理进行详细说明。图2是图1中的主要部件″A″的放大图。
参照图2，扫描线(薄膜栅极互连)25安置于玻璃基板(没有显示)上。扫描线25的一部分起着控制(开和关)薄膜晶体管的栅极电极26的作用。安置栅极绝缘体(氮化硅薄膜)27以覆盖栅极电极26。安置信号线(源极/漏极电极互连)34使扫描线25与插入它们之间的栅极绝缘体27交叉。信号线34的一部分起着薄膜晶体管的源极电极28的作用。紧挨着栅极绝缘体27相继安置有非晶硅沟道膜(活性半导体膜)33、信号线(源极/漏极互连)34和氮化硅夹层电介质膜(保护膜)30。这种类型的液晶显示面板通常称为底部栅极型面板。
非晶硅沟道膜33包含掺杂磷(P)的掺杂层(n层)和本征层(i层；也称为非掺杂层)。在栅极绝缘体27上是像素区，其中安置透明像素电极5。透明像素电极5是由例如包含In2O3和SnO的ITO膜制成的。通过插入后述金属阻挡层，薄膜晶体管的漏极电极29与透明像素电极5相接触并与其电连接。
当通过扫描线25将栅极电压加于栅极电极26上时，薄膜晶体管4接通。在这种状态中，已加于信号线34上的驱动电压从源极电极28通过漏极电极29加到透明像素电极5上。当在透明像素电极5上施加预定的驱动电压时，在透明像素电极5和参照图1所上述的对电极2之间产生电压差。这种电压差使液晶层3中的液晶分子定向或取向，从而产生光调制。
在薄膜晶体管衬底1中，与源极/漏极电极电连接的源极/漏极互连34、与透明像素电极5电连接的信号线(像素电极的信号线)和与栅极电极26电连接的扫描线25均由纯铝或铝合金如Al-Nd(以下纯铝或铝合金通称为“铝合金”)薄膜制成。这是因为这些纯铝或铝合金具有低的电阻率，并且易于加工。如图2中所说明，包含难熔金属如Mo、Cr、Ti或W的金属阻挡层51、52、53和54安置于这些互连的上面和下面。
下面将对传统铝合金薄膜为什么必须通过插入金属阻挡层与其它组件连接的原因进行说明。如图2所说明，铝合金薄膜通过插入金属阻挡层51和52连接到透明像素电极5上。这是因为，如果铝合金薄膜直接连接到透明像素电极上，在这些组件之间的接触电阻很高，降低了显示图像的质量。用作透明像素电极互连材料的铝对氧化十分敏感，并且在铝合金薄膜和透明像素电极之间的界面形成氧化铝绝缘层。氧化铝来源于在液晶显示面板的膜沉积过程中生成或加入的氧。作为透明像素电极材料的氧化锡铟(ITO)是导电的金属氧化物，但是如果氧化铝层形成，它将不能形成导电的欧姆接触。
然而除了沉积栅极电极、源极电极和漏极电极的溅射系统之外，这种金属阻挡层的沉积需要额外的用于其沉积的膜沉积室。这些额外的单元导致生产成本增加和生产率降低。
因此，提出了不需要金属阻挡层并可使源极/漏极电极和透明像素电极之间进行直接接触的电极材料。
日本未审查的专利申请公布(JP-A)No.Hei 11-337976公开了一种技术，所述技术使用包含氧化铟和约10质量％氧化锌的氧化锌铟(IZO)膜作为透明像素电极材料。然而根据这种技术，最广泛使用的ITO膜必须用IZO膜代替，导致材料成本增加。
JP-A No.Hei 11-283934公开了一种方法，所述的方法通过对漏极电极进行等离子体处理或离子植入来修饰漏极电极表面。然而，这种方法需要额外的表面处理步骤，导致生产率降低。
JP-A No.Hei 11-284195公开了一种方法，所述的方法从纯铝或铝合金的第一层和还包含杂质如氮、氧、硅和碳的纯铝或铝合金的第二层制造栅极电极、源极电极和漏极电极。这种方法的优势在于，构成栅极电极、源极电极和漏极电极的薄膜可以在一个膜沉积室中连续沉积。然而，这种方法需要沉积包含杂质的第二层的额外步骤。另外，生成的源极/漏极互连常常在将杂质引入到源极/漏极互连的步骤中从室壁上以薄片状分层。这是由含杂质膜和不含杂质膜之间的热膨胀系数的差别所导致的。为了避免这种问题，这种方法需要经常进行维护操作而中止薄膜沉积步骤，这导致生产率明显降低。
在这些情况下，本发明的发明人在JP-A No.2004-214606中已经公开一种方法，所述的方法不需要金属阻挡层、简化了生产过程而没有增加步骤数，并且可使铝合金膜和透明像素电极之间进行直接和可靠地接触。在JP-A No.2004-214606中公开的技术使用一种铝合金，所述的铝合金包含0.1-6原子％的选自Au、Ag、Zn、Cu、Ni、Sr、Ge、Sm和Bi的至少一种作为合金元素，并且允许这些合金元素中的至少一种在铝合金膜和透明像素电极的界面成为沉析层或富集层，从而达到上述目的。
如上所述，在JP-A No.2004-214606中公开的技术允许在铝合金膜和透明像素电极之间进行直接连接。
然而，还没有公开可使非晶硅薄膜和包含铝合金的源极/漏极互连之间直接接触的技术。
如上所述，作为源极/漏极互连的传统互连包含铝合金薄膜以及分别安置于铝合金薄膜上面和下面的金属阻挡层54和53。这种互连的典型实例是多层(三层)互连，所述的多层互连包含约50nm厚的钼(Mo)层(下层金属阻挡层)、约150nm厚的纯铝或Al-Nd合金薄膜和约50nm厚的Mo层(上层金属阻挡层)，并以这种顺序安置。安置下层金属阻挡层主要是为了防止在铝合金薄膜和非晶硅薄膜之间界面处的硅和铝之间的相互扩散。安置上层金属阻挡层主要用于防止在铝合金薄膜表面上的小丘(结节状突出)。后面将对这些机理进行详细说明。
然而，除了沉积铝合金互连的膜沉积系统之外，上和下金属阻挡层的形成还需要额外的用于其沉积的膜沉积系统。特别是，必须使用包括额外膜沉积室的膜沉积系统沉积每层金属阻挡薄膜。这种系统的典型实例是包括与传送室连接的多个膜沉积室的簇工具系统。这种包含额外的沉积金属阻挡层的单元的系统导致生产成本的增加和生产率的下降。
另外，通过湿法蚀刻将三层的多层互连变得尖细需要分别用于阻挡金属和铝合金的不同的蚀刻剂(蚀刻液)，并且还需要不同的适合蚀刻剂的蚀刻浴，从而导致成本增加。对使用一种蚀刻剂将多层互连变尖细已经进行了尝试，例如由纯钼制造上层金属阻挡层以及由钼合金制造下层金属阻挡层。然而，这种技术不能实现高精度加工。
因此，强烈要求提供这样的源极/漏极电极，所述的源极/漏极电极不需要下层和上层金属阻挡层，并且允许非晶硅薄膜和源极/漏极互连的铝合金薄膜之间的直接连接。
为了提高产量和生产率，显示装置的制造已经在越来越低的温度下进行。例如，非晶硅薄膜晶体管的源极/漏极电极材料，根据约350℃的允许温度界限，必须具有约8μΩ·cm或更低的低电阻率和高的热稳定性。允许温度界限是根据薄膜晶体管衬底制造过程中加到源极/漏极电极上的最高温度确定的。在此，最高温度通常是将作为保护膜的电介质膜沉积在电极上的温度。膜沉积技术的最新发展使得即使在相对低的温度下，也可实现想得到的电介质膜的沉积。特别是，在约200℃实现了这种保护膜在源极/漏极电极上的沉积。
因此，源极/漏极电极材料必须具有约200℃的允许温度上限和足够低的电阻率。
上述说明是以液晶显示装置作为典型实例进行的，但是传统技术中的这些问题在非晶硅薄膜晶体管衬底中是共同存在的，所述晶硅薄膜晶体管衬底不但用于液晶显示装置而且用于其它装置。
                         发明内容
本发明是在这些情况下完成的，并且本发明的一个目的是提供一种源极/漏极电极，该源极/漏极电极不需要下层金属阻挡层，在没有增加步骤数的情况下简化了生产过程，允许铝合金膜和非晶硅沟道膜之间直接和可靠的连接，并且即使在大于等于约100℃和小于等于约300℃的低温对铝合金膜进行处理时也可确保低电阻率。更明确地说，所述目的是提供一种源极/漏极电极，所述的源极/漏极电极适合在低温下处理，并且即使当在低温例如约200℃，对铝合金膜进行约20分钟的热处理时，也能可靠地保证铝合金膜的8μΩ·cm或更低的低电阻率。
本发明的另一个目的是提供一种技术，该技术不但不需要下层金属阻挡层，而且不需要上层金属阻挡层，从而不但允许铝合金膜直接而可靠地连接到非晶硅沟道膜上，而且允许铝合金膜直接而可靠地连接到透明像素电极上。
更明确地说，本发明提供一种用于薄膜晶体管衬底的源极/漏极电极，所述的薄膜晶体管衬底包含基板、薄膜晶体管半导体层、源极/漏极电极和透明像素电极，所述的源极/漏极电极包括含0.1-6原子％的镍作为合金元素的铝合金薄膜，其中所述的源极/漏极电极被设置成铝合金薄膜直接连接到薄膜晶体管半导体层上。
铝合金还优选包含0.1-1.0原子％的选自Ti、V、Zr、Nb、Mo、Hf、Ta和W的至少一种元素作为合金元素。
作为选择或另外，铝合金还可以包含0.1-2.0原子％的选自Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Ce、Pr、Gd、Tb、Dy、Nd、Y、Co和Fe的至少一种元素作为合金元素。
在一个优选实施方案中，在铝合金薄膜和薄膜晶体管半导体层之间的界面包含一种含镍化合物。
含镍化合物优选为选自如下化合物的至少一种化合物：铝与镍的金属间化合物，所述的铝与镍均包含于铝合金中；包含于铝合金中的镍与包含于薄膜晶体管半导体层中的硅的硅化物或硅化合物；以及在铝合金中的铝和镍与在薄膜晶体管半导体层中的硅的金属间化合物。
在另一优选实施方案中，在铝合金薄膜和薄膜晶体管半导体层之间的界面包含一种富镍层，其中所述富镍层的平均镍浓度比铝合金的平均镍浓度高2倍或2倍以上。
铝合金薄膜优选具有8μΩ·cm或更低的电阻率。
铝合金薄膜优选被设置成还直接连接到透明像素电极上。
在又一个优选实施方案中，在铝合金薄膜和透明像素电极之间的界面包含AlOx，其中″x″是氧的原子比，并且″x″满足如下条件：0＜x≤0.8。
在另一个优选实施方案中，在铝合金薄膜和透明像素电极之间的界面包含一种富镍层，其中所述的富镍层的平均镍浓度比铝合金的平均镍浓度高2倍或2倍以上。
透明像素电极优选包含氧化锡铟(ITO)和氧化锌铟(IZO)。
此外，本发明还提供包含这些源极/漏极电极的任何一种的薄膜晶体管衬底。
此外，本发明还提供包含所述薄膜晶体管衬底的显示装置。
另外并有利地，本发明提供制造薄膜晶体管衬底的方法，包括如下步骤：(a)制备具有薄膜晶体管半导体层的衬底；(b)在薄膜晶体管半导体层上沉积铝合金薄膜；和(c)在铝合金薄膜上沉积氮化硅膜，其中在所述步骤(c)中包括在大于等于100℃和小于等于300℃的温度进行加热的步骤。所述步骤(b)优选包括溅射法。
根据本发明的源极/漏极电极具有上述配置，从而允许铝合金薄膜和薄膜晶体管半导体层之间的直接连接。在优选实施方案中，还允许铝合金薄膜和透明像素电极之间的直接连接。因此可以提供具有高生产率的便宜的高性能显示装置。
即使在约200℃的相对低温进行热处理，根据本发明的源极/漏极电极也可确保足够低的电阻率。在此术语″热处理温度″指TFT阵列衬底制造过程中的最高温度。例如，它对应于在显示装置的薄膜晶体管衬底的一般制造过程中，CVD膜沉积中的衬底加热温度或者用于保护膜热固化的加热炉的温度。
此外，从如下参考附图的优选实施方案描述中，本发明的目的、特征和优点将会变得更明显。
                         附图说明
图1是说明采用非晶硅薄膜晶体管衬底的典型液晶显示面板构造的剖面放大示意图；
图2是说明典型的传统非晶硅薄膜晶体管衬底构造的示意性剖面图；
图3是说明根据本发明第一实施方案的薄膜晶体管衬底构造的示意性剖面图；
图4A、4B、4C、4D、4E和4F是说明图3的薄膜晶体管衬底的制造方法的工艺流程图；
图5A是根据本发明第一实施方案，于室温下在非晶硅薄膜上刚沉积Al-Ni合金薄膜之后，Al-Ni合金薄膜和非晶硅薄膜之间界面的横截面的电子透射显微照片；
图5B是在与图5A同样条件下拍摄的界面的高角环形暗场扫描电子透射显微照片(HAADF-STEM)；
图6A是在制造完成后，根据本发明第一实施方案的薄膜晶体管衬底的非晶硅薄膜和Al-Ni合金薄膜之间界面的横截面的扫描电子透射显微照片(横截面TEM)；
图6B是与图6A同样条件下拍摄的界面的高角环形暗场扫描电子透射显微照片；
图7A和7B是分别显示在本发明第一实施方案中，Al-Ni合金薄膜和非晶硅薄膜之间界面附近深度方向上的元素浓度分布的图，图7A显示的是刚刚于室温下将Al-Ni合金薄膜沉积在非晶硅薄膜上之后的情形，而图7B显示的是在薄膜晶体管制造过程完成后的情形；
图8A是纯铝薄膜和非晶硅薄膜之间界面的横截面电子透射显微照片，该照片是在根据比较例1于室温下将纯铝薄膜刚刚沉积在非晶硅薄膜上之后拍摄的。
图8B是在与图8A相同条件下拍摄的界面的高角环形暗场扫描电子透射显微照片；
图9A是非晶硅薄膜和纯铝薄膜之间界面的横截面电子透射显微照片，该照片是在制造根据比较例1的薄膜晶体管衬底的所有膜沉积步骤完成之后拍摄的。
图9B显示作为与图9A的电子透射显微照片同样位置的EDX分析结果的测绘图(硅图和铝图)；
图10是用于测量铝合金薄膜和透明像素电极之间接触电阻的开尔文模型的说明图；
图11是说明实验实施例4中的透明像素电极和Al-Ni合金薄膜之间接触界面的横截面电子透射显微照片；和
图12是显示应力如何根据铝合金薄膜沉积温度而变化的图。
                         具体实施方式
为了提供一种使薄膜晶体管半导体层和源极/漏极电极的铝合金薄膜之间直接和可靠连接的新技术，发明人进行了大量研究。结果发现通过使用一种包含0.1-6原子％镍的铝合金作为源极/漏极电极的铝合金，可以阻止在铝合金薄膜和薄膜晶体管半导体层之间的界面的铝和硅之间的相互扩散，并且可以达到上述目的。基于这些发现完成了本发明。本发明不但不需要下层金属阻挡层，而且不需要上层金属阻挡层，从而允许Al-Ni合金薄膜不但直接连接到薄膜晶体管半导体层，而且直接连接到透明像素电极上。
在此使用的术语″源极/漏极电极″意思是并包含源极/漏极电极本身和源极/漏极互连。更明确地说，根据本发明的源极/漏极电极均包含与源极/漏极互连成一整体的源极/漏极电极，其中所述的源极/漏极互连与源极/漏极区接触。
在对本发明的构造进行细节描述之前，参考JP-A No.2004-214606公开的技术，对引导发明人实现本发明的情况进行说明。
具体而言，为了提高用于液晶显示装置的互连材料的性能和生产率，发明人进行了大量研究。
最初，发明人把注意力集中在透明像素电极的互连上，并开发了一种铝合金薄膜，所述的铝合金薄膜包含痕量的作为合金元素的例如贵金属如Au或Ag，作为可以直接连接到透明像素电极(上述的JP-A No.2004-214606)的铝合金。与传统的等价物相反，通过使用JP-A No.2004-214606公开的铝合金，可以阻止在界面形成氧化铝绝缘层。这是因为在铝合金薄膜和透明像素电极之间的界面形成一种导电沉析物，并且大部分接触电流通过这种沉析物。
接着，发明人将注意力集中在源极/漏极互连上，并且为了提供一种铝合金，所述铝合金与传统铝合金大不相同，允许直接连接到薄膜晶体管半导体层而不需要插入典型地由钼制成的金属阻挡层，进行了进一步的研究。为了达到这个目的，必须阻止在源极/漏极互连的铝合金薄膜和薄膜晶体管半导体层之间界面的硅和铝之间的相互扩散，这与JP-ANo.2004-214606公开的技术是不同的。从这个观点出发，发明人做了大量实验，并发现在可以加入铝合金的各种元素中，镍(Ni)能有效地阻止硅和铝之间的相互扩散。基于这些发现完成了本发明。关于这一点，下面将对相互扩散的机理进行详细描述。
下文中，将描述在铝合金薄膜和薄膜晶体管半导体层之间的界面(下文也简称为“界面”)的硅和铝之间的相互扩散。
传统上，将典型地由钼制成的下层金属阻挡层安置于铝合金薄膜的下面以连接到薄膜晶体管半导体层上。这主要是因为作为在薄膜晶体管沉积中的热处理的结果，在界面处的硅扩散进入铝合金薄膜，并增加铝合金薄膜的电阻。更明确地说，扩散进入铝合金薄膜中的硅形成沉析的硅晶粒，并且以固相形式生长形成绝缘的硅岛，从而增加源极/漏极电极的电阻。
在硅扩散的同时，铝也会扩散进入在界面处的薄膜晶体管半导体层。扩散进入薄膜晶体管半导体层中的铝补偿半导体中掺杂的磷载流子，这增加了界面处的接触电阻。
扩散进入薄膜晶体管半导体层中的铝进一步扩散进入硅的耗尽层(电荷为零的区域)形成缺陷，导致反常流通过半导体层。这导致薄膜晶体管断开时通过的泄漏电流(断开电流)增加，并且不能实现开关功能。另外，断开时薄膜晶体管消耗的功率更大。
因此，对本发明中加入铝中的合金元素性质的要求与上述JP-A No.2004-214606公开的技术中的要求是不同的。更明确地说，JP-A No.2004-214606公开的技术使用铝合金作为直接连接到透明像素电极上的互连材料，并且从阻止铝在铝合金薄膜和透明像素电极之间界面的氧化出发，规定了加入铝合金中的元素。相反，本发明使用铝合金作为直接连接到薄膜晶体管半导体层上的源极/漏极互连材料，并且从阻止硅在铝合金薄膜和半导体层之间的界面的扩散出发，规定了加入铝合金中的元素。这两种技术对互连材料性质的要求是不同的。
接着，将对用于本发明的Al-Ni合金进行说明。
如上所述，在本发明中使用包含0.1-6原子％的镍的铝合金作为源极/漏极电极。通过满足这点，作为在相对低的温度的热处理的结果，在Al-Ni合金和薄膜晶体管半导体层之间的界面可以形成含镍沉析物或富镍层。所述的沉析物和富镍层阻止硅和铝在界面的扩散，从而降低断开电流(见后述的实验实施例)。
″含镍沉析物″在此是指选自如下化合物的至少一种化合物：均包含于铝合金中的铝与镍的金属间化合物；在铝合金中的镍与在薄膜晶体管半导体层中的硅的硅化物或硅化合物；以及在铝合金中的铝和镍与在薄膜晶体管半导体层中的硅的金属间化合物。
“富镍层”意思是所述层在Al-Ni合金薄膜和薄膜晶体管半导体层之间的界面，并具有比Al-Ni合金的平均镍浓度高2倍或以上(优选2.5倍或以上)的平均镍浓度。富镍层的厚度优选大于等于0.5nm和小于等于10nm，并且更优选大于等于1.0nm和小于等于5nm。
如果镍含量低于0.1原子％，如后述实验实施例所显示，不能有效地阻止在Al-Ni合金和非晶硅薄膜之间界面的硅和铝的扩散。相反，如果镍含量高于6原子％，Al-Ni合金薄膜可能具有非常高的电阻。因此，像素的响应速度降低，功耗增加，并且生成的图像具有不适于实际应用的降低了的质量。在此镍含量的范围是考虑到这些优点和缺点而设定的。镍含量优选大于等于0.5原子％和小于等于5原子％。
用于本发明的Al-Ni合金优选还包含0.1-1.0原子％的选自由Ti、V、Zr、Nb、Mo、Hf、Ta和W组成的组(下文中也称为″组α″)中的至少一种元素作为合金元素。包含至少一种属于组α的元素的Al-Ni合金(下文也称为″Al-Ni-α合金″)更有效地阻止硅和铝之间的相互扩散，并且有效地防止在铝合金薄膜表面上小丘(结节状突出)的形成。如果至少一种属于组α的元素的含量低于0.1原子％，则不能有效地展示这些元素的活性。相反，如果它超过1.0原子％，则可以增加活性，但是Al-Ni-α合金薄膜作为膜材料具有增加的电阻率。考虑到这些，至少一种属于组α的元素的含量更优选大于等于0.2原子％和小于等于0.8原子％。这些元素的每一种可以单独使用或组合使用。当这些元素组合使用时，这些元素的总含量应该落入上述指定的范围内。
作为选择或另外地，优选用于本发明的Al-Ni合金还包含0.1-2.0原子％的选自由Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Nd、Y、Co、Ce、Pr和Fe组成的组(下文中该组也称为″组β″)的至少一种元素。包含至少一种属于组β的元素的Al-Ni合金(下文中也称为″Al-Ni-β合金″)更有效地阻止硅和铝之间的相互扩散，并且有效地阻止在铝合金薄膜表面上小丘(结节状突出)的形成。如果至少一种属于组β的元素的含量低于0.1原子％，则不能有效地展示这些元素的活性。然而，如果它超过2.0原子％，尽管活性可以增加，但Al-Ni-β合金薄膜的电阻率也会增加。考虑到这些，至少一种属于组β的元素的含量更优选大于等于0.3原子％和小于等于1.8原子％。这些元素的每一种可以单独使用或者组合使用。当它们组合使用时，元素的总含量应该落入上述指定的范围内。
用于本发明的Al-Ni合金可以是Al-Ni-α-β合金，所述Al-Ni-α-β合金既包含至少一种属于组α的元素又包含至少一种属于组β的元素。
下面将描述小丘形成的机理。
小丘可能以如下方式形成。在薄膜晶体管衬底的制造过程中，在沉积纯铝或铝合金薄膜之后的氮化硅膜沉积中，通常在约300℃-约400℃进行热处理。更明确地说，铝合金薄膜涂布的衬底典型地经过化学气相沉积(CVD)，从而沉积一层氮化硅膜(保护膜)。小丘可能是在这种热处理过程中由铝合金薄膜和玻璃基板之间的热膨胀的差别所导致的。
属于组α和β的这些元素是从增加热稳定性和降低生成的Al-Ni-α合金薄膜或Al-Ni-β合金薄膜的电阻率的观点出发而选择的。组α和β在对热稳定性的贡献机理方面略有差别。下面将参照图12对此进行详细说明。
图12是说明铝薄膜的压力如何根据其温度而变化的示意图。图12中的符号″A″、″B″和″C″分别表示纯铝、包含一种属于组β的元素的Al-β合金和包含一种属于组α的元素的Al-α合金的数据。
图12显示包含一种属于组β的元素的Al-β合金膜″B″的压缩应力随着温度的上升而增加。在温度上升的早期阶段晶粒生长得到抑制，但在相对低的温度引发，并且应力在很窄的温度范围内急剧松弛。这可能是因为包含在合金内的固溶元素作为金属间化合物沉析出来，这加速了铝的晶粒生长，从而降低电阻率。更明确地说，在相对低的加热温度电阻率充分降低。然而，当在应力完全松弛状态下对薄膜进行进一步加热时，在薄膜中产生压缩应力，并且这会挤出晶粒，从而导致例如小丘的形成。这种合金可能具有接近应力松弛温度的允许温度界限。
与在Al-β合金膜″B″中一样，包含一种属于组α的元素的Al-α合金膜″C″显示压缩应力随着温度的上升而增加，并且在与Al-β合金膜中的温度相类似的温度引发铝的晶粒生长。然而，属于组α的元素从固溶体中扩散并且相对缓慢地作为金属间化合物沉析出来。因此，如图12所说明的，金属间化合物在宽的温度范围内逐渐地沉析出来，并且应力随同沉析逐渐地减小。因此，在应力充分松弛前需要大量地加热和相当长的时间，大部分固溶元素作为金属间化合物沉析出来并且铝的晶粒生长继续进行，从而使得薄膜基体具有充分降低的电阻率。这导致热稳定性的增加。更明确地说，属于组α的元素能够以金属间化合物形式更缓慢地沉析出来，从而更有效地增加热稳定性，并且与属于组β的元素比较能够以更少的量展现出充分的提高热稳定性的效果。
因此，属于组α和属于组β的元素在展示热稳定性的机理上是有区别的，从而在含量上(含量的上限)不同。
如后述实验实施例所证明的，属于组α的元素与属于组β的元素相比，能够以更小的量把接触电阻率降低至目标值。当薄膜在相对低的温度加热时也观察到这种活性。
另外，尽管属于组α的元素的含量应该设定成低于属于组β的元素的含量，但与属于组β的元素相比，属于组α的元素对电极薄膜中孔隙的形成有抵抗力。更明确地说，当使用一种经加热在很窄温度范围内以金属间化合物形式迅速沉析的元素，如属于组β的元素时，在加热后膜冷却至室温时，随着晶粒生长的进行在膜中产生更强的拉伸应力。所述的拉伸应力可以导致孔隙。相反，在金属间化合物随温度升高经过很长时间逐渐沉析的合金系统中，例如属于组α的元素，当合金加热至同组β的温度时，沉析和晶粒生长中止，应力没有充分地松弛，在冷却至室温时少量的拉伸应力保留在膜内。因此，当重点放在阻止拉伸应力所导致的孔隙时，优选使用属于组α的元素。
这些Al-Ni合金薄膜优选通过气相沉积或溅射进行沉积，并且更优选通过溅射进行沉积。
源极/漏极互连的Al-Ni合金薄膜优选直接连接到透明像素电极上，并且具有这种构造的薄膜晶体管衬底也包括在本发明的范围内。
薄膜晶体管衬底优选还包含在Al-Ni合金薄膜和透明像素电极之间的界面的AlOx(0＜x≤0.8)。界面处的导电氧化物AlOx起着将界面处的接触电阻率降低至约8×10-5Ω·cm2或更低的作用。
AlOx的厚度优选为1-10nm，更优选为2-8nm，并还优选为约5nm。
根据传统技术，纯铝或Al-Nd合金是和透明导电膜直接接触的，这导致高接触电阻，而在此所述的接触是非欧姆接触。这可能是因为形成在接触界面的氧化铝层是包含基本上等于化学计量比的氧化铝(Al2O3)的量的氧的膜，从而显示更高的电阻，另外氧化铝层具有大的厚度。
导电氧化物膜(AlOx)优选以例如如下方式沉积。首先，使用一种非氧化性气体如氩气，在优选约100℃-200℃的衬底温度进行溅射，沉积构成透明像素电极的ITO膜，使其厚度约5-20nm，优选约10nm。在这个过程中，即在沉积构成透明像素电极的ITO膜的初期阶段，优选在基本上无氧的气氛中进行膜沉积，以避免Al-Ni合金薄膜表面的氧化。当以这种方式在基本上无氧的气氛中进行膜沉积时，通过溅射沉积生成的ITO膜包含较少量的氧，从而降低ITO膜本身的电导率。然而，在这个过程中适当地将衬底加热可以弥补电导率的降低，因为这种加热使ITO的结晶性增加。
然后，将气氛气体由非氧化性气体改变为包含非氧化性气体和氧气的含氧气体，并且在维持衬底温度的同时沉积膜，例如使膜厚度约20-200nm，优选约40nm。在此对气氛气体中的氧气含量没有特别限制，但优选如此设定氧分压，例如相对于约1-5mTorr，优选约3mTorr的氩气压力，氧分压为10-50μTorr，优选约20μTorr。发明人用实验显示了在这些条件下沉积时，可将沉积的ITO膜的电阻率最小降低至约1×10-4Ω·cm2。通过将水蒸气代替氧气加入气氛气体中可以得到同样的优点。因此，通过在两个或两个以上步骤中进行ITO膜的溅射沉积同时改变气氛气体中的氧气含量，ITO膜本身可以具有足够高的电导率同时阻止ITO膜沉积初期阶段的铝合金膜的氧化。
富镍层优选存在于Al-Ni合金薄膜和透明像素电极之间的界面。富镍层优选具有比Al-Ni合金的平均镍浓度高2倍或2倍以上，更优选为2.5倍或2.5倍以上的平均镍浓度。通过满足这点，界面的接触电阻可以进一步降低至约8×10-5Ω·cm2或更低。富镍层的厚度优选大于等于0.5nm和小于等于10nm，并且更优选大于等于1.0nm和小于等于5nm。
液晶显示装置样品是通过使用Al-Ni合金薄膜而制备的，并且如后述实验实施例所证明的，发现所述样品实现了等于或优于使用传统铝合金薄膜和插入有典型地由钼制成的金属阻挡层的液晶显示装置的薄膜晶体管性质。
因此，本发明不需要金属阻挡层，从而简化薄膜晶体管衬底的制造过程并降低生产成本。另外，本发明可以使电阻率由于在约200℃的相对低温下的加热而充分地降低，并允许在更宽范围内选择显示装置材料的类型和处理条件。
下面将参照附图对根据本发明的薄膜晶体管衬底的某些优选实施方案进行说明。以包含非晶硅薄膜晶体管衬底的液晶显示装置作为典型实例对这些优选实施方案进行说明。值得注意的是，下面仅仅是实例，决不会限制本发明范围，并且其中可以在不离开本发明的教导和范围的情况下进行各种变化和修改。例如，发明人已用实验证实，用于本发明的Al-Ni合金薄膜也可以应用于典型地用于反射型液晶显示装置的反射电极，和用于从外面输入和输出信号或输入和输出信号到外面的TAB连接电极。
第一实施方案
下面将参照图3对根据本发明的非晶硅薄膜晶体管衬底的一个方案进行详细说明。
图3是说明根据本发明的薄膜晶体管衬底的一个优选方案的横截面示意图。在图3中，与图2中的传统薄膜晶体管衬底中的组件相对应的组件具有相同的附图标记。
图2和图3的比较显示，传统的薄膜晶体管衬底包含在源极/漏极电极下面的典型地由钼制成的下层金属阻挡层53(图2)；而根据本发明的薄膜晶体管衬底不包含下层金属阻挡层53(图3)。与传统实施方案相反，该实施方案可使铝合金和沟道非晶硅薄膜之间直接连接而无需插入下层金属阻挡层。这实现了等于或优于传统薄膜晶体管衬底的良好的薄膜晶体管性质(见后述实验实施例1和2)。
在图3中说明的实施方案包含安置在源极/漏极互连上的上层金属阻挡层54。然而，如在后述的本发明的第二实施方案中，上层金属阻挡层54也可以省略。
另外，本发明在图3所示的薄膜晶体管衬底中还可以不需要分别安置在扫描线25和栅极电极26上的金属阻挡层51和52。
因此，本发明不需要对传统互连是必需的所有金属阻挡层。
接着，将参照图4A-4F对根据本发明的图3所示薄膜晶体管衬底的制造方法进行说明。使用包含2.0原子％镍的Al-Ni合金作为源极/漏极电极。与图3中组件相对应的图4A-4F中的组件具有相同的附图标记。
首先，通过溅射将厚度约250nm的铝合金薄膜(Al-2.0原子％Nd)61和厚度约50nm的钼薄膜52相继沉积于玻璃基板1a上。在室温下通过溅射进行膜沉积。将多层薄膜形成图案从而形成栅极电极26和扫描线25(图4A)。在该程序中，优选将多层薄膜的外缘蚀刻成角度约30°-约60°的锥形以提高在图4B所示的后续步骤中沉积其上的栅极绝缘体27的覆盖率。
接着，典型地通过等离子体CVD沉积具有约300nm厚度的氮化硅膜(栅极绝缘体)27(图4B)。在此，等离子体CVD膜沉积是在约350℃的温度进行的。典型地通过等离子体CVD，将约200nm厚的非掺杂的氢化非晶硅膜(a-Si-H)55和约80nm厚的磷掺杂的n+型氢化非晶硅膜(n+a-Si-H)56相继沉积于氮化硅膜(栅极绝缘体)27上。例如，n+型氢化非晶硅膜是通过使用包含特定的PH3分压的气体进行等离子体CVD而沉积的。
将这样沉积的氢化非晶硅膜55和n+型氢化非晶硅膜56形成图案(图4C)。
然后，通过溅射相继沉积具有约300nm厚度的Al-2.0原子％Ni合金膜和约50nm厚度的钼膜54(图4D)。采用溅射的膜沉积是在室温进行的。根据这种实施方案，即使没有插入下层金属阻挡层也可以得到基本上等于传统的对应物中的断开电流。在传统的对应物中，下层钼金属阻挡层安置于非晶硅薄膜下面。在本实施方案中，钼膜54安置于Al-2.0原子％Ni合金膜上。然而钼膜54可以与后述第二实施方案中一样省略。
然后将多层薄膜形成图案，从而形成源极电极28和漏极电极29(图4D)。n+型氢化非晶硅膜56是使用源极电极28和漏极电极29作为掩膜通过干法蚀刻而除去的(图4D)。
将氮化硅膜(保护膜)30典型地在等离子体CVD系统中沉积至约300nm的厚度(图4E)。在此，膜沉积是在约200℃的温度进行的。然后，将氮化硅膜30典型地通过干法蚀刻形成接触孔57。
接着，典型地使用氧等离子体进行灰化步骤，并且使用一种包含例如胺的脱膜剂将光刻胶层(没有显示)剥离。将ITO膜(还包含10质量％氧化锡的氧化铟)沉积至约50nm的厚度。然后通过湿法蚀刻形成图案，从而制得透明像素电极5。由此完成薄膜晶体管衬底。
在此，透明像素电极5是ITO膜，但它也可以是IZO膜。可以使用多晶硅(多晶体硅)代替非晶硅作为活性半导体层。
图1中所示的液晶显示装置是使用上面制备的薄膜晶体管衬底例如通过如下方法而制备的。
首先，将一种膜例如聚酰亚胺膜涂布在薄膜晶体管衬底1上，对膜进行干燥和摩擦而形成取向层。
对于对衬底2，通过将例如作为基体的铬形成图案而在玻璃基板上形成遮光膜9。然后，在基体状遮光膜9的间隙内形成红、绿和蓝树脂滤色器8；在遮光膜9和滤色器8上形成透明导电膜如ITO膜，作为共用电极7。从而制成对电极。然后通过将一种膜例如聚酰亚胺膜涂布在对电极的最上层，干燥和摩擦得到的膜，形成取向层11。
接着，安置薄膜晶体管衬底1和对衬底2，使薄膜晶体管衬底1的TFT和对衬底2的取向层11相互面对。除液晶填充部分之外，使用一种密封材料16如树脂将这两块衬底粘合在一起。在这个程序中，薄膜晶体管衬底1和对衬底2之间的距离(间隙)通过例如在它们之间插入隔体15基本上保持恒定。
将上述元件置于真空中，并逐渐地增加压力至一个大气压，同时将填充部分浸渍在液晶材料中，从而所制备的空心元件被液晶材料填充形成液晶层。然后将填充部分密封。最后，偏光片10附在所述元件的两侧以完成液晶显示面板。
接着，将驱动电路13电连接到液晶显示面板上，并安置在液晶显示面板的侧面或者背面(图1)，以驱动液晶显示装置。安置具有将要成为液晶显示面板的屏幕的开口的框架23、作为平光源的背光22、光波导20和另一框架23以支撑液晶显示面板，从而完成液晶显示装置。
第二实施方案
根据第二实施方案的薄膜晶体管衬底具有与根据如图2所说明的第一实施方案的薄膜晶体管衬底同样的构造，只是没有安置上层金属阻挡层54和下层金属阻挡层53。根据第一实施方案的薄膜晶体管衬底不包含下层金属阻挡层53，但包含上层金属阻挡层54。
根据第二实施方案的薄膜晶体管衬底可以通过第一实施方案的程序制备，不同之处在于在玻璃基板1a上单独形成具有约300nm厚度的铝合金薄膜(Al-2.0原子％Nd)，并且不形成钼膜。在根据第二实施方案的薄膜晶体管衬底中，Al-Ni合金薄膜不但直接连接到非晶硅薄膜上，而且直接连接到透明像素电极上。如实验实施例3和4所证明的，该实施方案不但不需要连接到透明像素电极上的互连的上层金属阻挡层，而且实现了等于或优于传统薄膜晶体管衬底的良好的薄膜晶体管性能。
                         实验实施例
实验实施例1
实验实施例1和后述实验实施例2用以证实，例如，通过使用根据第一实施方案的薄膜晶体管衬底，即使在没有下层金属阻挡层的情况下，也可以得到优异的薄膜晶体管性能。在实验实施例1和2中使用Al-2.0原子％Ni合金作为源极/漏极电极，并且这种合金薄膜在下文中简称为″Al-Ni合金薄膜″。
在实验实施例中，富镍层和氧化铝膜的镍含量、厚度分别是通过RF辉光放电发射光谱(GD-OES)和对横截面电子透射显微照片的观察而确定的。富镍层的镍含量和氧化铝膜中的氧含量是采用EDX通过横截面电子透射显微照片的组成分析而确定的。
非晶硅薄膜和Al-Ni合金薄膜之间的界面的观察
首先，在根据本发明的源极/漏极电极的Al-Ni合金薄膜和非晶硅薄膜之间的界面附近检测到具有优异电导率的富镍层的存在。参照薄膜晶体管衬底的连续制造过程已证实这一点。
更明确地说，在室温下将Al-Ni合金薄膜沉积在非晶硅薄膜上之后立即观察界面附近。图5A和5B分别是根据本发明第一实施方案，于室温下将Al-Ni合金薄膜刚刚沉积在非晶硅薄膜上之后，Al-Ni合金薄膜和非晶硅薄膜之间界面的横截面电子透射显微照片(横截面TEM)和高角环形暗场扫描电子透射显微照片(HAADF-STEM)。横截面电子透射显微照片显示界面的组成，HAADF-STEM显示镍的分布。
图5A显示Al-Ni合金薄膜具有柱状晶粒间界。界面经EDX(能量分散X射线谱)分析发现，没有观察到硅和铝之间的相互扩散。
在图5B中箭头指出的明亮部分是镍。更明确地说，即使将Al-Ni合金薄膜刚刚沉积在非晶硅薄膜上之后，在表面处的Al-Ni合金薄膜中的镍也会减少。
然后，在完成薄膜晶体管衬底的制造过程之后对非晶硅薄膜和Al-Ni合金薄膜之间的界面附近进行观察。图6A和6B分别是界面的横截面电子透射显微照片(横截面TEM)和高角环形暗场扫描电子透射显微照片(HAADF-STEM)。
如上所述，在非晶硅薄膜上沉积Al-Ni合金薄膜之后进行多个膜沉积步骤以制备根据这个实施方案的薄膜晶体管衬底。在这些步骤中，热滞后达到最高温度的步骤是氮化硅膜(保护膜)的沉积步骤，其中包含预热的热处理在200℃进行20分钟。
图6A证实即使在膜沉积步骤之后，根据这个实施方案的衬底中的镍仍然保持其柱状晶粒间界。另外，与在图5A中一样，在非晶硅薄膜和Al-Ni合金薄膜之间的界面是平滑的，并且EDX分析显示没有观察到硅和铝之间的相互扩散。
图6B显示含镍沉析物或金属间化合物形成于界面处。
另外，在完成薄膜晶体管衬底的制造步骤之后，在非晶硅薄膜和Al-Ni合金薄膜之间的界面附近的镍浓度分布是通过RF辉光放电发射光谱(GD-OES)而确定的。根据GD-OES，通过氩气辉光放电进行溅射，并且对溅射元素的固有光电子发射进行测量以确定元素浓度。在实验实施例1中，溅射面积为直径3mm的面积，并且对直径3mm的二维空间内的平均镍浓度进行测量。结果示于图7B中。
作为比较，在室温下将Al-Ni合金薄膜沉积在非晶硅薄膜上之后，立即通过上述程序测量界面附近的镍浓度分布。结果示于图7A中。
图7A和图7B的比较表明在刚刚沉积Al-Ni合金薄膜之后，除了膜表面之外界面附近具有基本均匀的镍浓度，但在完成所有膜沉积步骤之后，在界面附近形成富镍层。这个结果与图6B所示的高角环形暗场扫描电子透射显微照片(HAADF-STEM)的分析结果是一致的。富镍层可能包含沉析的Al3Ni金属间化合物。特别是，富镍层形成于离界面50nm以内的Al-Ni合金薄膜中，并具有约4.0原子％的最高镍含量。
薄膜晶体管性能
对TFT试样的漏极电流-栅极电压的转换行为进行测量。铝向非晶硅薄膜中的扩散也可以通过这种性能进行评价。在这种程序中，以如下方法对漏电流和阈值进行测量。漏电流是薄膜晶体管断开时流动的电流(当将负压加到栅极电压上时的漏极电流，断开电流)，并且阈值(栅极电压)是薄膜晶体管接通时的电压。
使用具有3μm栅极长度(L)、30μm栅极宽度(W)并且栅极宽度与栅极长度之比(W/L)为10的TFT试样，对漏极电流和栅极电压进行测量。在测量中，漏极电压设定为10V。在此，断开电流定义为加上-5V的栅极电压时的电流，并且阈值定义为漏极电流达到10-8A时的栅极电压。
作为参比样，使用传统的包含Al-Nd合金薄膜和上下钼金属阻挡层的多层源极/漏极互连而制备薄膜晶体管，并且对所述的薄膜晶体管的性能进行测量。传统的薄膜晶体管具有3×10-12A的断开电流，并且这个值定义为参比值。断开电流为参比值的10倍或以下(3×10-11A或更低)的样品评为″好″，断开电流高于这个范围的样品评价为″差″(不好)。
根据本发明的薄膜晶体管具有5×10-12A的断开电流，这基本上等于参比样的断开电流(3×10-12A)，所述的参比样使用传统的包含Al-Nd合金薄膜和上下金属阻挡层的多层源极/漏极互连。根据这个实施方案的薄膜晶体管具有0.45V的阈值，这与使用传统多层互连的参比样的阈值(0.45V)是相同的。
这些结果证实，根据这个实施方案的薄膜晶体管衬底即使在没有下层金属阻挡层的情况下，也实现了与使用传统源极/漏极互连的薄膜晶体管衬底基本上相等的薄膜晶体管性质。
比较例1
作为比较例的薄膜晶体管衬底是通过第一实施方案的程序而制备的，不同之处在于使用纯铝代替Al-2.0原子％Ni合金作为源极/漏极互连。然后通过实验实施例1的程序，在透射电子显微镜下对非晶硅薄膜和源极/漏极电极的纯铝薄膜之间的界面附近进行观察。
首先，对在室温下将纯铝膜沉积在非晶硅薄膜上之后的界面附近立即进行观察。图8A和8B分别是显示界面横截面的电子透射显微照片及其放大图(在高倍下)。EDX分析结果也显示在图8B中。
图8A和8B显示纯铝薄膜具有不规则晶粒间界。界面的EDX分析显示铝以约10原子％的含量存在于自界面起约10nm之内的非晶硅薄膜中。更明确地说，根据比较例1的样品显示甚至在纯铝薄膜刚刚沉积在非晶硅薄膜上之后铝也在界面扩散。
然后在完成制造薄膜晶体管衬底的所有膜沉积步骤之后，以上述同样的方法对非晶硅薄膜和纯铝薄膜之间的界面附近进行观察。图9A是界面的横截面电子透射显微照片，并且图9B显示与图9A电子透射显微照片同样位置的作为EDX分析结果的测绘图(硅图和铝图)。
图9A表明在根据比较例1的样品中，在完成所有膜沉积步骤之后，铝还在扩散，并且铝和硅之间的相互扩散发生在界面附近。
更明确地说，图9B中的硅图和铝图显示铝扩散进入离界面约100nm以内的非晶硅层中，并且硅扩散进入离界面约250nm以内的纯铝薄膜中。
根据比较例1的样品的薄膜晶体管性能通过实验实施例1的程序进行测量。发现薄膜晶体管的断开电流为1×10-8A，比使用传统多层互连的参比样的断开电流(3×10-12A)高很多。另外，薄膜晶体管的阈值为2.5V，比使用传统多层互连的参比样的阈值(0.45V)高很多。
这些结果表明如果薄膜晶体管包含纯铝源极/漏极互连但不包含下层金属阻挡层，薄膜晶体管基本上不能展示开关行为。因此，使用纯铝源极/漏极互连的薄膜晶体管必须具有金属阻挡层。
实验实施例2
薄膜晶体管样品是通过使用具有表1所示的不同镍含量的Al-Ni合金而制备的，并且通过实验实施例1的程序对薄膜晶体管性能(断开电流和阈值)随Al-Ni合金的组成而变化的情况进行测量。另外，通过使用还包含如表1所示的不同含量的La或Nd作为第三成分的Al-2.0原子％Ni合金制备薄膜晶体管，对其薄膜晶体管性能也以同样方法进行测量。
作为对比样，薄膜晶体管是通过分别使用纯铝、Mo、Al-1原子％硅和Al-2原子％硅代替Al-Ni合金而制备的，并且对其薄膜晶体管性能进行测量。
以如下方法对断开电流进行评价。作为参比样，薄膜晶体管是通过使用包含Al-Nd合金薄膜和上下钼金属阻挡层的传统多层源极/漏极互连而制备的，并且对薄膜晶体管的性能进行测量。参比样具有3×10-12A的断开电流，并且这个值定义为参考值。断开电流为参考值(3×10-12A)的10倍或以下的样品，即具有3×10-11A或更低的断开电流的样品评为″好″，断开电流高于这个范围的样品评为″差″。
对于阈值，阈值在钼的阈值的±0.2V范围内的样品评为″好″，阈值超过这个范围的样品评为″差″。
综合评价断开电流和阈值，将断开电流和阈值都好的样品评为具有″好″的薄膜晶体管性能，两种性能至少一种为″差″的样品评为具有″差″的薄膜晶体管性能。
热稳定性
以如下方法对实验实施例2中使用的纯铝和铝合金的热稳定性进行评价。
通过溅射在玻璃基板上形成约200nm厚的分别包含纯铝和铝合金的薄膜样品。在这些样品上形成10μm的线和空间图案。然后，将样品在1×10-3Torr或更低的真空和200℃或300℃进行1个小时的热处理，并且对薄膜样品表面在光学显微镜下放大400倍进行观察。每平方米显示出1×109个以上小丘的样品评为具有″差″的热稳定性，显示出低于这个范围的小丘数的样品评为具有″好″的热稳定性。
结果示于表1中。表1中的百分比是原子百分比。
表1
  源极/漏极电极                  薄膜晶体管性能      热稳定性
  热滞后之后的断开电流(A)   热滞后之后的阈值差   评价   200℃1小时   300℃1小时
  钼   3.0×10-12   -   好   -   -
  Al-0.1％Ni合金   8.0×10-11   0.2   好   好   差
  Al-0.3％Ni合金   2.0×10-11   0.2   好   好   差
  Al-0.5％Ni合金   1.0×10-11   0.2   好   好   差
  Al-2.0％Ni合金   5.0×10-12   0.1   好   好   差
  Al-4.0％Ni合金   4.0×10-12   0.1   好   好   差
  Al-6.0％Ni合金   4.0×10-12   0.1   好   好   差
  Al-2.0％Ni-0.1％La合金   4.5×10-12   0.1   好   好   好
  Al-2.0％Ni-0.3％La合金   4.3×10-12   0.1   好   好   好
  Al-2.0％Ni-2.0％La合金   4.0×10-12   0.1   好   好   好
  Al-2.0％Ni-0.1％Nd合金   5.0×10-12   0.1   好   好   好
  Al-2.0％Ni-0.3％Nd合金   4.5×10-12   0.1   好   好   好
  Al-2.0％Ni-1.0％Nd合金   4.0×10-12   0.1   好   好   好
  纯铝   1.0×10-7   1.1   差   差   差
  Al-1.0％Si   1.0×10-7   0.9   差   差   差
  Al-2.0％Si   5.0×10-8   0.9   差   差   差
  Al-0.1％Ni-0.3％La合金   1.0×10-11   0.2   好   好   好
  Al-0.1％Ni-0.1％La合金   2.7×10-11   0.2   好   好   差
如表1所示，使用包含大于等于0.1原子％镍的铝合金作为源极/漏极电极的薄膜晶体管具有好的薄膜晶体管性能。
另外，使用还包含0.1原子％至2.0原子％La或者0.1原子％至1.0原子％Nd的Al-2.0原子％Ni合金作为源极/漏极电极的薄膜晶体管除具有好的薄膜晶体管性能之外，还提高了热稳定性。
相反，使用纯铝、Al-1原子％Si和Al-2原子％Si的薄膜晶体管的薄膜晶体管性能和热稳定性明显差。
实验实施例3
在实验实施例3和后述实验实施例4中，以如下方式进行测试，根据第二实施方案的薄膜晶体管衬底即使没有下层金属阻挡层和上层金属阻挡层也可以产生优异的薄膜晶体管性能。
薄膜晶体管性能
最初，通过实验实施例1的程序对根据第二实施方案的薄膜晶体管的薄膜晶体管性能进行测量。发现薄膜晶体管的断开电流为4×10-12A，基本上等于使用传统源极/漏极互连的参比样的断开电流(3×10-12A)。所述薄膜晶体管的阈值为0.45V，与使用传统源极/漏极互连的参比样的阈值(0.45V)是一样的。
然后，将Al-2.0原子％Ni合金薄膜与透明像素电极直接接触，并且以如下方式对直接接触电阻(接触电阻)进行测量。
1)使用包含氧化铟和10质量％氧化锡的氧化锡铟(ITO)作为透明像素电极。
2)使用3mTorr压强的氩气作为气氛气体，将薄膜沉积至200nm的厚度。
3)在200℃加热20分钟。
4)测量接触电阻率。
制备显示于图10中的具有10平方微米的接触孔尺寸的开尔文模型，并进行四端子测量。更明确地说，使用两个端子使ITO(或IZO)和铝合金之间通电流，并且使用另外两个端子对ITO(或IZO)和铝合金之间的电压降进行测量。更具体而言，使电流I在I1-I2之间通过，对V1和V2之间的电压V进行测量(图10)，并且接触C的直接接触电阻率R是根据方程式R＝(V2-V1)/I2进行计算而确定的。按照下面对接触电阻率进行评价。将铬薄膜和ITO膜之间的接触电阻率作为参考值(2×10-4Ω·cm2或更低)，接触电阻率等于或小于2×10-4Ω·cm2的样品评为具有″好″的接触电阻率，并且接触电阻率高于2×10-4Ω·cm2的样品评为具有″差″的接触电阻率。
发现根据第二实施方案的薄膜晶体管具有8×10-5Ω·cm2或更低的接触电阻率并显示出良好的薄膜晶体管性能。
ITO膜(透明像素电极)和Al-Ni合金薄膜之间的界面的观察
接着，通过横截面电子透射显微照片对ITO膜和Al-Ni合金薄膜之间的界面进行观察，并且通过EDS对界面附近的组成进行分析。结果示于图11中。
图11显示在界面形成包含约5nm厚的氧化铝(AlOx)的导电层。另外，在导电AlOx层和Al-Ni合金薄膜的主体部分之间的界面形成约1nm厚的富镍层。富镍层具有约8原子％的镍含量。这可能是因为铝扩散进入氧化物膜，而镍在铝氧化的同时扩散进入所述主体部分，并且在接触孔的干法蚀刻时，镍比铝更易受到残留的残余物的影响。由于这些因素阻止来自铝合金主体部分的铝离子的扩散，因而形成富镍层。因此可以有效地防止铝的氧化。
实验实施例4
薄膜晶体管样品是使用具有表3所示的不同镍含量的Al-Ni合金而制备的，并且通过实验实施例3的程序对薄膜晶体管性能(断开电流和阈值)根据Al-Ni合金组成而变化的情况进行测量。另外，通过使用还包含显示在表3中的不同含量的La或Nd作为第三成分的Al-2.0原子％镍合金制备薄膜晶体管，并以相同方式对其薄膜晶体管性能进行测量。
作为对比样，薄膜晶体管是通过分别使用纯铝、Mo、Al-1原子％Si和Al-2.0原子％Si代替Al-Ni合金而制备的，并对其薄膜晶体管性能进行测量。断开电流的标准与实验实施例2中是一样的。结果示于表2中。
表2
  源极/漏极电极             薄膜晶体管性能 与ITO的接触电阻率(Ω·cm2)
  热滞后之后的断开电流(A)   热滞后之后的阈值差   评价
  钼   3.0×10-12   -   好   4.0×10-5
  Al-0.1％Ni合金   8.0×10-11   0.2   好   2.0×10-4
  Al-0.3％Ni合金   2.0×10-11   0.2   好   1.0×10-4
  Al-0.5％Ni合金   2.0×10-11   0.2   好   9.0×10-4
  Al-2.0％Ni合金   5.0×10-12   0.1   好   7.0×10-5
  Al-4.0％Ni合金   4.5×10-12   0.1   好   5.0×10-5
  Al-6.0％Ni合金   4.5×10-12   0.1   好   3.0×10-5
  Al-2.0％Ni-0.1％La合金   4.5×10-12   0.1   好   1.0×10-4
  Al-2.0％Ni-0.3％La合金   4.3×10-12   0.1   好   1.0×10-4
  Al-2.0％Ni-2.0％La合金   4.5×10-12   0.1   好   2.0×10-4
  Al-2.0％Ni-0.1％Nd合金   5.0×10-12   0.1   好   9.0×10-5
  Al-2.0％Ni-0.3％Nd合金   4.0×10-12   0.1   好   1.0×10-4
  Al-2.0％Ni-1.0％Nd合金   4.5×10-12   0.1   好   2.0×10-4
  纯铝   2.0×10-7   1.1   差   3.0×10-1
  Al-1.0％Si   1.0×10-7   0.9   差   1.0×10-1
  Al-2.0％Si   8.0×10-8   0.8   差   2.0×10-1
  Al-0.1％Ni-0.3％La合金   1.0×10-11   0.2   好   2.0×10-4
  Al-0.1％Ni-0.1％La合金   2.7×10-11   0.2   好   2.0×10-4
如表2所示，使用包含0.1原子％或更多的镍的铝合金作为源极/漏极电极的薄膜晶体管具有好的薄膜晶体管性能。
另外，使用还包含0.1原子％至2.0原子％La或0.1原子％至1.0原子％Nd的Al-2.0原子％镍合金作为源极/漏极电极的薄膜晶体管具有好的薄膜晶体管性能。
相反，使用纯铝、Al-1原子％Si和Al-2原子％Si的薄膜晶体管的薄膜晶体管性能明显差。

Claims (14)

1.一种薄膜晶体管衬底，其包含基板、半导体层、源极/漏极电极和透明像素电极，
所述的源极/漏极电极包含铝合金薄膜，该铝合金含0.1-6原子％的镍作为合金元素，
其中所述的源极/漏极电极被设置成所述的铝合金薄膜直接连接到所述的半导体层上。
2.权利要求1的薄膜晶体管衬底，其中所述的铝合金还包含0.1-1.0原子％的选自Ti、V、Zr、Nb、Mo、Hf、Ta和W的至少一种元素作为合金元素。
3.权利要求1的薄膜晶体管衬底，其中所述的铝合金还包含0.1-2.0原子％的选自Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Nd、Y、Ce、Pr、Co和Fe的至少一种元素作为合金元素。
4.权利要求1的薄膜晶体管衬底，其还包含在所述的铝合金薄膜和所述的半导体层之间的界面处的含镍化合物。
5.权利要求4的薄膜晶体管衬底，其中所述的含镍化合物是选自如下化合物的至少一种化合物：铝与镍的金属间化合物，所述的铝和镍均包含在铝合金中；包含在铝合金中的镍与包含在半导体层中的硅的硅化物或硅化合物；以及铝合金中的铝和镍与半导体层中的硅的金属间化合物。
6.权利要求1的薄膜晶体管衬底，其还包含在所述的铝合金薄膜和所述的半导体层之间的界面的富镍层，
其中所述的富镍层的平均镍浓度比所述的铝合金的平均镍浓度高2倍或2倍以上。
7.权利要求1的薄膜晶体管衬底，其中所述的铝合金薄膜具有8μΩ·cm或更低的电阻率。
8.权利要求1的薄膜晶体管衬底，其中所述的源极/漏极电极被设置成所述的铝合金薄膜还直接连接到所述的透明像素电极上。
9.权利要求8的薄膜晶体管衬底，其还包含在所述的铝合金薄膜和所述的透明像素电极之间界面处的AlOx，其中″x″是氧的原子比并满足如下条件：0＜x≤0.8。
10.权利要求8的薄膜晶体管衬底，其还包含在所述的铝合金薄膜和所述的透明像素电极之间界面处的富镍层，
其中所述的富镍层的平均镍浓度比所述的铝合金的平均镍浓度高2倍或2倍以上。
11.权利要求1的薄膜晶体管衬底，其中所述的透明像素电极包含氧化锡铟(ITO)或氧化锌铟(IZO)。
12.一种显示装置，其包含权利要求1的薄膜晶体管衬底。
13.一种权利要求1的薄膜晶体管衬底的制造方法，其包括如下步骤：
(a)制备被覆半导体层的衬底；
(b)在所述的半导体层上沉积铝合金薄膜；和
(c)在所述的铝合金薄膜上沉积氮化硅膜，
其中所述的步骤(c)包括在大于等于100℃和小于等于300℃的温度进行加热的步骤。
14.权利要求13的方法，其中所述的步骤(b)包括溅射法。
CNB2006101148904A 2005-08-17 2006-08-16 源极/漏极电极、晶体管衬底及其制造方法和显示装置 Expired - Fee Related CN100499137C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005236993 2005-08-17
JP2005236993 2005-08-17

Publications (2)

Publication Number Publication Date
CN1917218A true CN1917218A (zh) 2007-02-21
CN100499137C CN100499137C (zh) 2009-06-10

Family

ID=37738160

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101148904A Expired - Fee Related CN100499137C (zh) 2005-08-17 2006-08-16 源极/漏极电极、晶体管衬底及其制造方法和显示装置

Country Status (4)

Country Link
US (1) US7683370B2 (zh)
CN (1) CN100499137C (zh)
SG (1) SG130145A1 (zh)
TW (1) TWI319234B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315229A (zh) * 2010-06-29 2012-01-11 株式会社神户制钢所 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
CN102468123A (zh) * 2010-11-04 2012-05-23 中国科学院上海微系统与信息技术研究所 一种利用NiAl合金外延生长NiSiGe材料的方法
US8217397B2 (en) 2008-01-16 2012-07-10 Kobe Steel, Ltd. Thin film transistor substrate and display device
CN102899533A (zh) * 2012-10-29 2013-01-30 熊科学 一种铝合金薄膜
WO2013044760A1 (zh) * 2011-09-29 2013-04-04 京东方科技集团股份有限公司 Tft阵列基板及其制造方法和显示装置
CN103069042A (zh) * 2010-09-30 2013-04-24 株式会社神户制钢所 Al合金膜、具有Al合金膜的配线结构以及Al合金膜的制造中使用的溅射靶
WO2015109811A1 (zh) * 2014-01-27 2015-07-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置
CN107180837A (zh) * 2017-05-17 2017-09-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112393814A (zh) * 2020-10-27 2021-02-23 北京智芯微电子科技有限公司 宽量程温度计算方法、系统、温度传感器及温度测量方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
KR100978264B1 (ko) * 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
KR101320229B1 (ko) 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
KR20140021096A (ko) * 2012-08-07 2014-02-20 한국전자통신연구원 도핑 베리어를 가지는 자기 정렬 박막 트랜지스터 및 그 제조 방법
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
CN105900216B (zh) * 2014-02-07 2019-05-10 株式会社神户制钢所 平板显示器用配线膜
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR20210064266A (ko) 2018-09-20 2021-06-02 재단법인 공업기술연구원 얇은 유리 상의 유리-관통 비아를 위한 구리 금속화
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193062A (ja) 1983-04-15 1984-11-01 Hitachi Ltd 多結晶シリコン薄膜トランジスタ
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100553747B1 (ko) 2003-03-12 2006-02-20 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
KR100669688B1 (ko) 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
KR20060055015A (ko) 2004-11-17 2006-05-23 삼성전자주식회사 박막트랜지스터의 제조 방법, 박막트랜지스터 및 이를이용한 표시기판
US7531904B2 (en) 2005-04-26 2009-05-12 Mitsui Mining & Smelting Co., Ltd. Al-Ni-B alloy wiring material and element structure using the same
ATE499455T1 (de) 2005-04-26 2011-03-15 Mitsui Mining & Smelting Co Elementstruktur mit einem verdrahtungsmaterial aus al-ni-b-legierung
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919060B (zh) * 2008-01-16 2012-09-12 株式会社神户制钢所 薄膜晶体管基板及显示设备
US8217397B2 (en) 2008-01-16 2012-07-10 Kobe Steel, Ltd. Thin film transistor substrate and display device
CN102315229A (zh) * 2010-06-29 2012-01-11 株式会社神户制钢所 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
CN103069042A (zh) * 2010-09-30 2013-04-24 株式会社神户制钢所 Al合金膜、具有Al合金膜的配线结构以及Al合金膜的制造中使用的溅射靶
CN103069042B (zh) * 2010-09-30 2015-04-29 株式会社神户制钢所 Al合金膜、具有Al合金膜的配线结构以及Al合金膜的制造中使用的溅射靶
CN102468123A (zh) * 2010-11-04 2012-05-23 中国科学院上海微系统与信息技术研究所 一种利用NiAl合金外延生长NiSiGe材料的方法
WO2013044760A1 (zh) * 2011-09-29 2013-04-04 京东方科技集团股份有限公司 Tft阵列基板及其制造方法和显示装置
US9305942B2 (en) 2011-09-29 2016-04-05 Boe Technology Group Co., Ltd. TFT array substrate having metal oxide part and method for manufacturing the same and display device
CN102899533A (zh) * 2012-10-29 2013-01-30 熊科学 一种铝合金薄膜
WO2015109811A1 (zh) * 2014-01-27 2015-07-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法、显示装置
US9601338B2 (en) 2014-01-27 2017-03-21 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN107180837A (zh) * 2017-05-17 2017-09-19 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112393814A (zh) * 2020-10-27 2021-02-23 北京智芯微电子科技有限公司 宽量程温度计算方法、系统、温度传感器及温度测量方法
CN112393814B (zh) * 2020-10-27 2023-06-02 北京智芯微电子科技有限公司 宽量程温度计算方法、系统、温度传感器及温度测量方法

Also Published As

Publication number Publication date
US20070040173A1 (en) 2007-02-22
SG130145A1 (en) 2007-03-20
TWI319234B (en) 2010-01-01
TW200725906A (en) 2007-07-01
US7683370B2 (en) 2010-03-23
CN100499137C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
CN1917218A (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
CN1315003C (zh) 电子器件及其制造方法、溅射靶
CN1244891C (zh) 有源矩阵显示器
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1260695C (zh) 晶体管阵列和有源矩阵基板
TWI356498B (zh)
CN1292489C (zh) 半导体装置及其制造方法
CN1193403C (zh) 半导体器件
TWI437107B (zh) Display device
CN1078384C (zh) 制造半导体器件的方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1719320A (zh) 显示器及生产显示器的方法
CN1808710A (zh) 薄膜晶体管阵列面板及其制造方法
CN101335202A (zh) 显示装置的制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1940688A (zh) 显示装置及其制造方法
CN1881594A (zh) 半导体装置及其制作方法
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
CN1504820A (zh) 有源矩阵显示装置
CN1163490A (zh) 半导体装置及其制造方法
CN1945855A (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN1447156A (zh) 显示装置用布线基板及其制造方法
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN1519955A (zh) 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1685767A (zh) 层压体、带配线的基体、有机el显示元件、有机el显示元件的连接端子及它们的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610