[go: up one dir, main page]

CN1945855A - 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 - Google Patents

薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 Download PDF

Info

Publication number
CN1945855A
CN1945855A CNA2006101420871A CN200610142087A CN1945855A CN 1945855 A CN1945855 A CN 1945855A CN A2006101420871 A CNA2006101420871 A CN A2006101420871A CN 200610142087 A CN200610142087 A CN 200610142087A CN 1945855 A CN1945855 A CN 1945855A
Authority
CN
China
Prior art keywords
sublayer
layer
passivation layer
etch
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101420871A
Other languages
English (en)
Other versions
CN100527443C (zh
Inventor
田中宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Publication of CN1945855A publication Critical patent/CN1945855A/zh
Application granted granted Critical
Publication of CN100527443C publication Critical patent/CN100527443C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种薄膜晶体管，包括：栅层、栅绝缘层、半导体层、漏层和钝化层(每一层都直接或间接形成在绝缘基板上)，和形成在钝化层上的导电层。该导电层通过至少穿过该钝化层的接触孔与栅层或漏层连接。钝化层具有包括至少堆叠的第一子层和第二子层的多层结构，第一子层具有比第二子层低的蚀刻速率。第一子层比第二子层更接近于基板设置。第二子层具有等于或小于导电层的厚度。在蚀刻工艺中，可以很好地控制钝化层和底层栅绝缘层的形状或结构，并且防止形成在钝化层上的导电层被分割开。

Description

薄膜晶体管、TFT阵列基板、液晶显示器及其制造方法
发明背景
技术领域
本发明涉及薄膜晶体管(TFT)及其制造方法，更具体地说，涉及TFT、TFT阵列基板和液晶(LCD)显示器及其制造方法，其中在蚀刻工艺中可控制绝缘层的蚀刻剖面(profile)。本发明不仅可以应用于LCD显示器，而且可以应用于等离子显示器和采用有机电致发光(EL)的显示器等。
背景技术
通常，LCD显示器包括其上以矩阵阵列设置TFT的TFT基板、由TFT基板和对置基板夹持的液晶层。像素限定在TFT阵列基板上。设置为对应于各个像素的TFT通过打开或关闭各个像素中的光路，从而在LCD显示器的屏幕上显示图像。
在TFT阵列基板的典型制造方法中，栅绝缘层和布图的半导体层形成在玻璃板等上，然后，形成钝化层以覆盖栅绝缘层和半导体层。当蚀刻钝化层和栅绝缘层时，布图的光致抗蚀剂膜作为掩模形成在钝化层上。此后，选择性地蚀刻钝化层和栅绝缘层，以利用掩模形成接触孔。在这种情况下，设置钝化层和栅绝缘层的蚀刻速率，使其大约等于或者小于光致抗蚀剂膜或掩模的蚀刻速率，从而利用掩模的同时蚀刻形成具有锥形侧面的接触孔。
为了提高单个蚀刻装置的生产能力，可以通过改变干蚀工艺中的蚀刻条件提高蚀刻速率。然而，在这种情况下，不能使提高了的光致抗蚀剂掩模的蚀刻速率来追随提高了的钝化层和栅绝缘层的蚀刻速率，结果，穿过钝化层和栅绝缘层的接触孔的蚀刻剖面可能是直角或者倒锥形的。如果这样，在接触孔中将分割开或者断开将形成在钝化层上以接触底层栅层或者漏层的导电层，导致LCD显示器件的点缺陷等。
如图1和2所示，称作第一现有技术的常规LCD显示器包括其上设置了TFT112的TFT阵列基板100。图1是TFT阵列基板100的平面图，图2是其局部截面图。
如图1和2所示，布图的导电栅层102形成在透明绝缘板101(即玻璃板)上。使用栅层102形成栅线、栅电极102a和栅端子。在栅层102(即栅电极102a)上，形成栅绝缘层103以覆盖栅电极102a。形成岛状半导体层104，使其与相应的栅电极102a重叠。在半导体层104上，形成布图的导电漏层105。使用漏层105来形成漏线、漏电极105d、源电极105s和漏端子。在漏层105上，形成钝化层106以保护底层的层状结构。在钝化层106上，形成作为导电层的像素电极层107。使用像素电极层107来形成像素电极、栅端子区111中的栅端子和漏端子区113中的漏端子。
借助于接触孔区109中的相应接触孔109a分别将漏层105的源电极105s连接到由像素电极层107形成的相应像素电极107a。通过选择性地除去钝化层106形成穿过钝化层106的接触孔109a。
如图6A所示，在栅端子区111中，选择性地除去钝化层106和栅绝缘层103，以形成暴露栅层102(即栅端子)的接触孔114。位于钝化层106上的导电层107(即像素电极层)借助于各个接触孔114接触底层栅层102。将导电层107连接到外部端子(未示出)。
如图6C所示，在漏端子区113中，选择性地去除钝化层106，以形成暴露漏层105(即漏端子)的接触孔115。位于钝化层106上的导电层107(即像素电极层)借助于各个接触孔115接触底层漏层105(即漏端子)。将导电层107连接到外部端子(未示出)。
形成TFT 112以便与相应的岛状半导体层104重叠，如图2所示。每个TFT 112包括由栅层102形成的栅电极102a、由漏层105形成的漏电极105d和由漏层105形成的源电极105s。
如上所述，常规LCD显示器(即第一现有技术)的TFT阵列基板100具有上述结构。在TFT阵列基板100的制造方法中，通过干蚀选择性地除去钝化层106(和底层栅绝缘层103)，以形成接触孔109a、114和115，其中使用布图的光致抗蚀剂膜作为掩模。在该蚀刻工艺中，设定光致抗蚀剂膜的蚀刻速率，使其等于钝化层106和栅绝缘层103的蚀刻速率。可以选择的是，设定光致抗蚀剂膜的蚀刻速率，使其大于钝化层106和栅绝缘层103的蚀刻速率。这是在蚀刻过程中使光致抗蚀剂膜被水平蚀刻掉，从而形成接触孔109a、114和115的锥形蚀刻剖面。
图3A至6C是显示图1和2的第一现有技术LCD显示器的TFT阵列基板100的制造工艺步骤的局部截面图。图3A、4A、5A和6A分别显示了图1中沿着线A-A’栅端子区111的截面图。图3B、4B、5B和6B分别显示了图1中沿着线B-B’的TFT 112的接触孔区109的截面图。图3C、4C、5C和6C分别示出了图1中沿着线C-C’的漏端子区113的截面图。
图3A、3B和3C示出了在蚀刻之前形成布图的光致抗蚀剂膜108的状态。在该状态下，在玻璃板101上形成布图的栅层102。在板101上形成栅绝缘层103，使其覆盖栅层102。在栅绝缘层103上形成布图的漏层105。在栅绝缘层103上形成钝化层106，使其覆盖漏层105。在钝化层106上形成具有预定图形的光致抗蚀剂膜108。
图4A、4B和4C示出了在常规蚀刻条件下蚀刻之后的状态，其中利用光致抗蚀剂膜108选择性地蚀刻栅端子区111、接触孔区109和漏端子区113。在栅端子区111中，如图4A所示，选择性地蚀刻钝化层6和栅绝缘层103，以暴露底层栅层2，形成接触孔114。在接触孔区109和漏端子区113中，如图4B和4C所示，选择性地蚀刻钝化层6，以暴露底层漏层5，分别形成接触孔109a和115。所有的接触孔114、109a和115都具有所希望的锥形蚀刻剖面。在该蚀刻工艺中，光致抗蚀剂膜108也被水平和垂直蚀刻，得到蚀刻的光致抗蚀剂膜108a。
图5A、5B和5C示出了在提高(即更高的速度)蚀刻条件下蚀刻之后的状态。在栅端子区111中，如图5A所示，过蚀刻钝化层6和栅绝缘层1 03。在接触孔区109和漏端子区113中，如图5B和5C所示，过蚀刻钝化层6。所有的接触孔114、109a和115都不具有所希望的锥形蚀刻剖面。光致抗蚀剂膜108也被水平和垂直蚀刻，得到蚀刻的光致抗蚀剂膜108a。
图6A、6B和6C示出了在提高的(即更高的速度)蚀刻条件下蚀刻之后和在钝化层106上形成像素电极层107的状态。在栅端子区111，如图6A所示，在钝化层106的内侧壁上，像素电极层107被分割开或者断开。这是因为在接触孔114中，钝化层106的内侧壁由于过蚀刻而太陡峭(换句话说，内侧壁接近于直角或垂直)。同样，在接触孔区109和漏端子区113中，如图6B和6C所示，在钝化层106的内侧壁上，像素电极层107被分割开或者断开。这是因为在接触孔109a和115中，钝化层6由于过蚀刻而具有倒锥形侧面。
从上面的描述可以看出，在第一现有技术的TFT阵列基板100的制造中，当将提高(即更高的速度)的干蚀条件应用于蚀刻工艺时，使得提高了的光致抗蚀剂掩模108的蚀刻速率不能追随提高了的钝化层106和栅绝缘层103的蚀刻速率。结果，钝化层106的蚀刻剖面很可能是直角的或者倒锥形的，如图5A至5C所示。
像素电极层107需要设置在钝化层106和栅绝缘层103的接触孔114的内侧壁上，并且该层107需要与栅端子区111中的底层栅层102电连接。同样，像素电极层107需要设置在钝化层106的接触孔109a或115的内侧壁上，并且需要与接触孔区109或漏端子区115中的底层漏层105电连接。然而，如图6A至6C所示，当应用提高了的干蚀条件时，像素电极层107被分割开或者断开。据此，点缺陷等将出现在第一现有技术的LCD显示器中。
下面将参考图7和8说明另一个现有技术。
在1995年11月公开的日本专利公开No.7-312425中公开了一种在干蚀工艺中形成锥形蚀刻剖面的方法，称该文献为第二现有技术。在该方法中，构成TFT的层具有多层结构，包括两个或者更多个子层，其中子层的蚀刻速率根据它们的层叠顺序而单调变化。设置在最高位置的子层的蚀刻速率最大，设置在最低位置的子层的蚀刻速率最小。将设置在最低位置的子层厚度设定在所述层的整个厚度的5％至20％的范围内。
图7和8是具有上述多层结构的第二现有技术层的截面图，其示出了锥形蚀刻剖面和所述层的两个子层的厚度之间的关系。
如图7所示，由下子层221和上子层222形成TFT的层220。下子层221形成在玻璃板201上。上子层222形成在下子层221上。下子层221的蚀刻速率小于上子层222。换句话说，较低蚀刻速率子层221设置在板201上，较高蚀刻速率子层222设置在较低蚀刻速率子层221上。
当通过干蚀工艺蚀刻如图7所示的具有两层结构的层220时，首先，开始较高蚀刻速率子层222的蚀刻。当完成子层222的蚀刻时，开始较低蚀刻速率子层221的蚀刻。因此，在较低蚀刻速率子层221的蚀刻工艺中，不仅垂直而且水平过蚀刻了较高蚀刻速率子层222。结果，较高蚀刻速率子层222具有锥形蚀刻剖面，如图8所示
这里，对于干蚀来说，较低蚀刻速率子层221的厚度d1相对于层220的整个厚度D的范围是非常重要的。具体地说，优选厚度d1为整个厚度D的5％至20％，因为可以得到的锥形角度在10°至70°的范围内。这意味着较低蚀刻速率子层221(厚度d1)和较高蚀刻速率子层222(厚度：d2)之间的关系优选设定为满足下列条件：厚度d1是整个厚度D(＝d1+d2)的5％至20％。
如果较低蚀刻速率子层221的厚度d1大于整个厚度D的20％，则用于蚀刻较低蚀刻速率子层221的时间太长，因此，较高蚀刻速率子层222的水平蚀刻量太大。在这种情况下，子层222的蚀刻剖面很可能是倒锥形的。
另一方面，如果厚度d1小于整个厚度D的5％，用于蚀刻较低蚀刻速率子层221的时间太短，因此，较高蚀刻速率子层222的水平蚀刻量不充分。在这种情况下，子层222的蚀刻剖面很可能具有希望的锥形角度。
对于湿蚀，同样，优选较低蚀刻速率子层221的厚度d1是整个厚度D的50％至90％。此外，锥形蚀刻剖面的锥形角度可以通过改变较低蚀刻速率子层221和较高蚀刻速率子层222之间的厚度比(d2/d1)、其蚀刻速率的比率和蚀刻条件来控制。
如上所述，在如图1至6C所示的第一现有技术的TFT阵列基板100的情况下，当在基板100的制造中将提高了的(即较高的速度)干蚀条件应用于干蚀工艺时，光致抗蚀剂掩模108的提高了的蚀刻速率不能追随钝化层106和栅绝缘层103的提高了的蚀刻速率。结果，钝化层106的蚀刻剖面很可能是直角的或者倒锥形的。据此，设置在钝化层106上并且与栅层102或者漏层105电连接的像素电极层107趋于被分割开或者断开，导致LCD显示器的点缺陷等问题。
在如图7和8所示的第二现有技术的情况下，当将第二现有技术应用于钝化层106的形成时，较高蚀刻速率子层(意味着其粗糙的质量)与钝化层106的整个厚度的厚度比将很大。因此，存在钝化层106自身的保护功能(例如耐湿性)下降的问题。为了得到充分的保护效果，可以增加钝化层106的整个厚度。然而，如果这样，将出现层形成(沉积)和蚀刻装置的生产能力下降的问题。
此外，如上所述，第二现有技术公开了应用于湿蚀，其中较低蚀刻速率子层221的厚度d1优选设定在整个厚度D的50％至90％。然而，如果使用湿蚀，当光致抗蚀剂膜108和钝化层106之间的粘接强度(即紧密接触)在局部或者全部不足时，接触孔很可能由于侧蚀而被浸渍的蚀刻溶液扩展，在光致抗蚀剂膜108和钝化层106之间产生间隙。例如，如果蚀刻溶液渗漏到漏电极105d的外侧，则蚀刻底层栅绝缘层103，从而扯开漏层105和栅绝缘层103。
此外，如果通过中间工艺在钝化层106和栅绝缘层103之间的界面处形成毁坏的区域(例如，对于TFT 112的沟道区来说，由干蚀工艺中的等离子引起的毁坏区域)，当使用湿蚀时，钝化层106的蚀刻剖面很可能由于毁坏区域中的侧蚀而成为倒锥形。据此，形成在钝化层106上的导电层(即像素电极层107)趋于被分割开。
近年来，随着扩大基板尺寸，在现有的湿蚀装置中均匀控制蚀刻变得很困难。同时，存在在湿蚀中需要大量使用液体药剂例如氢氟酸(HF)的危险。此外，由于在湿蚀中可以得到的蚀刻速率比干蚀低很多，因此，对于蚀刻钝化层106和栅绝缘层103来说，已经减少湿蚀的使用了。
发明内容
考虑上述问题和近年来的环境，形成了本发明。
本发明的目的是提供一种TFT、TFT阵列基板和LCD显示器及其制造方法，使其能够在钝化层和栅绝缘层的蚀刻工艺中控制蚀刻剖面，从而防止钝化层上的导电层被分割开或者断开。
通过下面的描述，上述目的以及并未具体提到的其它目的对本领域技术人员来说将是显而易见的。
根据本发明的第一方案，提供一种TFT，包括：
栅层、栅绝缘层、半导体层、漏层和钝化层，每一层都直接或间接形成在绝缘基板上；
形成在钝化层上的导电层，该导电层通过至少穿过该钝化层的接触孔与栅层或漏层连接；
其中钝化层具有至少包括堆叠的第一子层和第二子层的多层结构；
第一子层具有比第二子层低的蚀刻速率；
第一子层比第二子层更接近于基板设置；
第二子层具有等于或小于导电层的厚度。
在根据本发明第一方案的TFT的情况下，该钝化层具有至少包括叠放的第一子层和第二子层的多层结构。第一子层具有比第二子层低的蚀刻速率并且比第二子层更接近于基板设置。因此，即使第一和第二子层的蚀刻速率比掩模(例如布图的光致抗蚀剂膜)的蚀刻速率大，具有比第一子层的蚀刻速率高的第二子层也被侧蚀了。结果，第一子层的蚀刻剖面将是锥形的。
此外，由于第二子层的厚度等于或小于导电层(即像素电极层)的厚度，因此，即使第二子层的蚀刻剖面是直角的或倒锥形的，也不会分割开或断开导电层。
因此，可以根据需要控制钝化层和栅绝缘层在蚀刻工艺中的蚀刻剖面。这样，防止钝化层上的导电层被分割开或断开。
在根据本发明第一方案的TFT的优选实施例中，钝化层由氮化硅(SiN)构成。
在根据本发明第一方案的TFT的另一个优选实施例中，由SiN构成的钝化层的第二子层的蚀刻速率是第一子层的1.1倍或更大。
在根据本发明第一方案的TFT的再一个优选实施例中，由SiN构成的钝化层的第二子层的与H原子键合的N原子数和与H原子键合的Si原子数之比(N-H/Si-H)是其第一子层的2.3倍或更大。
在根据本发明第一方案的TFT的另一个优选实施例中，由SiN构成的钝化层的第二子层的N与Si的成分比(N/Si比)是其第一子层的1.7倍或更大。
在根据本发明第一方案的TFT的又一个优选实施例中，基板由透明的绝缘材料构成，栅绝缘层由SiN构成，导电层由氧化铟锡(ITO)构成，栅层具有至少包括一个金属或合金子层的单一或多层结构，漏层具有至少包括一个金属或合金子层的单一或多层结构。
根据本发明的第二方案，提供一种TFT阵列基板。该基板包括根据本发明第一方案的TFT。
根据本发明的第三方案，提供一种LCD显示器件。该显示器件包括根据本发明第二方案的TFT阵列基板。
根据本发明的第四方案，提供一种TFT的制造方法，其中该TFT包括：
栅层、栅绝缘层、半导体层、漏层和钝化层，每一层都直接或间接形成在绝缘基板上；
形成在钝化层上的导电层，该导电层通过至少穿过该钝化层的接触孔与栅层或漏层连接，
该方法包括步骤：
在基板上形成钝化层的第一子层；
在第一子层上形成钝化层的第二子层，第二子层具有比第一子层高的蚀刻速率；
利用掩模选择性地蚀刻第二子层和第一子层，从而形成至少穿过钝化层的接触孔；
形成导电层使其覆盖接触孔，从而通过接触孔使该导电层与栅层或漏层接触；
其中第二子层具有等于或小于导电层的厚度。
在根据本发明的第四方案的TFT的制造方法的情况下，在基板上形成第一子层，然后，在第一子层上形成具有比第一子层更高的蚀刻速率的第二子层。这样，钝化层具有至少包括堆叠的第一子层和第二子层的多层结构。此后，利用掩模选择性地蚀刻第二子层和第一子层，从而形成至少穿过钝化层的接触孔。因此，即使第一和第二子层的蚀刻速率大于掩模(例如布图的光致抗蚀剂膜)的蚀刻速率，具有比第一子层高的蚀刻速率的第二子层在该蚀刻步骤中也被侧蚀。结果，第一子层的蚀刻剖面将是锥形的。
接着，形成导电层使其覆盖接触孔，从而使导电层通过接触孔和栅层或者漏层接触，第二子层具有等于或者小于导电层的厚度。因此，即使在上面的蚀刻步骤中第二子层的蚀刻剖面是直角的或者倒锥形的，导电层也不会被分割开或者断开。
因此，可以如所希望的在钝化层和栅绝缘层的蚀刻工艺中控制蚀刻剖面。这样，防止钝化层上的导电层被分割开或者断开。
在根据本发明第四方案的方法的优选实施例中，钝化层由氮化硅(SiN)形成。
在根据本发明第四方案的方法的另一个优选实施例中，在选择性蚀刻第二子层和第一子层的步骤中，由SiN构成的钝化层的第二子层的蚀刻速率是第一子层的1.1倍或者更大。
在根据本发明第四方案的方法的再一个优选实施例中，由SiN构成的钝化层的第二子层的与H原子键合的N原子数和与H原子键合的Si原子数之比(N-H/Si-H)是其第一子层的2.3倍或更大。
在根据本发明第四方案的方法的又一个优选实施例中，由SiN构成的钝化层的第二子层的N与Si的成分比(N/Si比)是其第一子层的1.7倍或更大。
在根据本发明第四方案的方法的进一步的优选实施例中，由SiN构成的钝化层的第一子层和第二子层在相同的仓室中形成。
在根据本发明第四方案的方法的再进一步的优选实施例中，由SiN构成的钝化层的第一子层和第二子层在多个仓室中形成。
在根据本发明第四方案的方法的再进一步的优选实施例中，通过干蚀进行选择性地蚀刻钝化层的第二子层和第一子层的步骤。
在根据本发明第四方案的方法的再进一步的优选实施例中，在选择性地蚀刻由SiN构成的钝化层的步骤中，由SiN构成的钝化层的蚀刻速率是掩模的1.1倍或更大。
在根据本发明第四方案的方法的再进一步的优选实施例中，对于等离子增强化学汽相沉积(CVD)工艺来说，通过调节反应气体的流速控制由SiN构成的钝化层的蚀刻速率。
根据本发明的第五方案，提供一种TFT阵列基板的制造方法。该方法使用根据本发明第四方案的TFT的制造方法。
根据本发明的第六方案，提供一种LCD显示器的制造方法。该方法使用根据本发明第五方案的TFT阵列基板的制造方法。
附图说明
为了能够顺利有效地实施本发明，下面将参考附图描述本发明。
图1是第一现有技术的LCD显示器的TFT阵列基板的平面图。
图2是第一现有技术的LCD显示器的TFT阵列基板的局部截面图。
图3A是在蚀刻工艺之前沿着图1的线A-A’得到的栅端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图3B是在蚀刻工艺之前沿着图1的线B-B’得到的TFT的接触孔区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图3C是在蚀刻工艺之前沿着图1的线C-C’得到的漏端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图4A是在常规蚀刻条件下，在蚀刻工艺之后沿着图1的线A-A’得到的栅端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图4B是在常规蚀刻条件下，在蚀刻工艺之后沿着图1的线B-B’得到的TFT的接触孔区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图4C是在常规蚀刻条件下，在蚀刻工艺之后沿着图1的线C-C’得到的漏端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图5A是在较高速度(即提高后)的蚀刻条件下，在蚀刻工艺之后沿着图1的线A-A’得到的栅端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图5B是在较高速度(即提高后)的蚀刻条件下，在蚀刻工艺之后沿着图1的线B-B’得到的TFT的接触孔区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图5C是在较高速度(即提高后)的蚀刻条件下，在蚀刻工艺之后沿着图1的线C-C’得到的漏端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图6A是在较高速度(即提高后)的蚀刻条件下蚀刻工艺之后和在钝化层上形成像素电极层的工艺之后，沿着图1的线A-A’得到的栅端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图6B是在较高速度(即提高后)的蚀刻条件下蚀刻工艺之后和在钝化层上形成像素电极层的工艺之后，沿着图1的线B-B’得到的TFT的接触孔区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图6C是在较高速度(即提高后)的蚀刻条件下蚀刻工艺之后和在钝化层上形成像素电极层的工艺之后，沿着图1的线C-C’得到的漏端子区的截面图，其显示了图1和2的第一现有技术的TFT阵列基板的制造工艺步骤。
图7是在蚀刻工艺之前具有第二现有技术方法的多层结构的层的局部截面图。
图8是在蚀刻工艺之后具有第二现有技术方法的多层结构的层的局部截面图。
图9是根据本发明第一实施例的TFT阵列结构的局部截面图。
图10A是在蚀刻工艺之前沿着图13的线A-A’得到的栅端子区的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图10B是在蚀刻工艺之前沿着图13的线B-B’得到的TFT的接触孔的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图10C是在蚀刻工艺之前沿着图13的线C-C’得到的漏端子区的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图11A是在蚀刻工艺之后沿着图13的线A-A’得到的栅端子区的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图11B是在蚀刻工艺之后沿着图13的线B-B’得到的TFT的接触孔的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图11C是在蚀刻工艺之后沿着图13的线C-C’得到的漏端子区的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图12A是在蚀刻工艺之后和在钝化层上形成像素电极层的工艺之后沿着图13的线A-A’得到的栅端子区的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图12B是在蚀刻工艺之后和在钝化层上形成像素电极层的工艺之后沿着图13的线B-B’得到的TFT的接触孔的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图12C是在蚀刻工艺之后和在钝化层上形成像素电极层的工艺之后沿着图13的线C-C’得到的漏端子区的截面图，其显示了根据图9的本发明第一实施例的TFT阵列基板的制造工艺步骤。
图13是根据本发明第一实施例的TFT阵列基板的平面图。
图14是根据本发明第二实施例的TFT阵列基板的局部截面图。
优选实施方式
下面将参考附图详细描述本发明的优选实施例。
第一实施例
图9示意性地示出了根据本发明第一实施例的LCD显示器的TFT阵列基板的结构。图13示意性地示出了根据第一实施例的基板10的平面图，该图基本上与图1相同。
如图9和13所示，布图的导电栅层2形成在透明绝缘板1(例如玻璃板)上。使用栅层2来形成栅线、栅电极2a和栅端子。在栅层2(即栅电极2a)上，形成栅绝缘层3，使其覆盖栅电极2a。岛状半导体层4形成在栅绝缘层3上，与相应的栅电极2a重叠。在半导体层4上，形成布图的导电漏层5。使用漏层5来形成漏线、漏电极5d、源电极5s和漏端子。在漏层5上，形成钝化层60来保护底层的层状结构。在钝化层60上，形成作为导电层的像素电极层7。使用像素电极层7形成像素电极7a、栅端子区11中的栅端子和漏端子区13中的漏端子。
通过设置在接触孔区9中的相应接触孔9a将漏层5的源电极5s分别连接到相应的像素电极7a。如图12B所示，通过选择性地除去钝化层60形成穿过钝化层60的接触孔9a。
在栅端子区11中，选择性地除去钝化层60和栅绝缘层3形成暴露栅层2(即栅端子)的接触孔14，如图12A所示。位于钝化层60上的导电层(即像素电极层)7通过各个接触孔14接触底层的栅层2。将导电层7连接到外部端子(未示出)。
在漏端子区13中，选择性地除去钝化层60，形成暴露漏层5(即漏端子)的接触孔15，如图12C所示。位于钝化层60上的导电层7(即像素电极层)通过各个接触孔15接触底层的漏层5(即漏端子)。将导电层7连接到外部端子(未示出)。
如图9所示，形成TFT，使其与相应的岛状半导体层4重叠。每个TFT 12包括由栅层2形成的栅电极2a、由漏层5形成的漏电极5d和由漏层5形成的源电极5s。
钝化层60具有两层结构，包括具有较低蚀刻速率的第一子层61和具有较高蚀刻速率第二子层62。在下面，第一子层61可以称作较低蚀刻速率子层，第二子层62可以称作较高蚀刻速率子层。较高蚀刻速率子层62的蚀刻厚度等于或小于像素电极层7的厚度。这里，较低蚀刻速率子层61和较高蚀刻速率子层62由相同的材料构成，例如氮化硅(SiN)。
关于TFT 12，钝化层60由接近板1设置的较低蚀刻速率子层(即第一子层)61、和接近基板10的表面(换句话说远离板1设置的)较高蚀刻速率子层(即第二子层)62形成。因此，可以根据需要控制钝化层60和底层栅绝缘层3的蚀刻剖面。
此外，设置在钝化层60顶部的较高蚀刻速率子层62的厚度等于或小于上面的像素电极7的厚度。因此，即使较高蚀刻速率子层62的蚀刻剖面是直角的(即垂直的)或者倒锥形的，也可以防止上面的像素电极层7被分割开或者断开。
此外，作为最粗糙材料的较高蚀刻速率子层62设置在钝化层60的顶部。子层62的厚度等于或者小于上面的像素电极层7的厚度。因此，防止了整个钝化层6的保护功能(例如耐湿性)的降低。
钝化层60的较高蚀刻速率子层(即第二子层)62的蚀刻速率是较低蚀刻速率子层(即第一子层)61的1.1倍或更大就足够了。较高蚀刻速率子层62的与H原子键合的N原子数(N-H)和与H原子键合的Si原子数(Si-H)之比(N-H/Si-H)是较低蚀刻速率子层61的2.3倍或更大就足够了。较高蚀刻速率子层62的N与Si的成分比(N/Si比)是较低蚀刻速率子层的N/Si比的1.7倍或更大就足够了。
可以说，根据本发明第一实施例的TFT阵列基板10包括具有上述结构的TFT 12。根据本发明第一实施例的LCD显示器包括TFT阵列基板10。
如上所述，在根据本发明第一实施例的TFT 12的情况下，钝化层60具有两层结构，至少包括叠放的较高蚀刻速率子层62和较低蚀刻速率子层61。第一子层61具有比第二子层62低的蚀刻速率并且比第二子层62更接近于板10设置。第二子层62具有等于或者小于像素电极层7(即导电层)的厚度。
据此，可以根据需要控制钝化层60和栅绝缘层3在蚀刻工艺中的蚀刻剖面。具体地说，由于较高蚀刻速率子层62的侧蚀，较低蚀刻速率子层61的蚀刻剖面是锥形的。结果，通过改变钝化层60的干蚀工艺中的蚀刻条件，可以提高蚀刻速率，从而提高蚀刻装置的生产能力。如果这样，就防止了钝化层60中的像素电极层7被分割开或断开。
在这种情况下，即使钝化层60和栅绝缘层3的蚀刻速率大于光致抗蚀剂膜8的蚀刻速率，由于较高蚀刻速率子层62的侧蚀，较低蚀刻速率子层61的蚀刻剖面也将是锥形的。
尽管钝化层60具有包括较低蚀刻速率子层61和较高蚀刻速率子层62的两层结构，但是本发明并不限于这种结构。对于本发明来说，下列特征是充分的：(i)钝化层60具有包括两个或更多个子层(例如第一和第二子层61和62)的多层结构，(ii)从设置在层60顶部的顶部子层(例如第二子层62)到设置在其底部的底部子层(例如第一子层61)，各子层的蚀刻速率降低，(iii)紧邻顶部子层(例如第二子层62)的钝化层60的下一个子层(例如第一子层61)的蚀刻速率是顶部子层的1.1倍或更大，(iv)顶部子层(即第二子层62)具有等于或小于像素电极层7的厚度。
下面将参考图10A至10C到图12A至12C说明根据本发明第一实施例的TFT阵列基板10的制造方法。图10A至10C示出了在蚀刻钝化层60和栅绝缘层3之前的状态。图11A至11C示出了在蚀刻钝化层60和栅绝缘层3之后的状态。图12A至12C示出了在形成像素电极层7之后的状态。
首先，在透明绝缘板(例如玻璃板)1上通过溅射按照顺序形成铝(Al)层和钼(Mo)层。然后，通过光刻工艺和使用磷酸(H3PO4)、硝酸(HNO3)和醋酸(CH3COOH)混合物的湿蚀工艺，选择性地蚀刻Al层和Mo层，从而在板1上形成布图的栅层2。该栅层2包含栅线、栅电极2a和栅端子。
接着，通过等离子增强CVD，在板1上按照顺序形成：用于栅绝缘层3的SiN层、非晶硅(a-Si)层和用磷(P)掺杂的n型a-Si层(n+a-Si)。此后，通过光刻工艺和使用氟卤化物的干蚀工艺，选择性地蚀刻n+a-Si层和a-Si层，从而通过在由SiN构成的栅绝缘层3上堆叠的n+a-Si层和a-Si层形成岛状半导体层4。
接着，通过溅射形成氧化铟锡(ITO)层。然后，通过光刻工艺和使用H3PO4、HNO3和醋酸CH3COOH混合物湿蚀工艺，选择性地除去ITO层，从而形成布图的漏层4。漏层4包含漏线、漏电极5d、源电极5s和漏端子。接着，通过使用氟卤化物的干蚀工艺，在漏电极5d和源电极5s之间选择性地除去n+a-Si层，从而形成沟道区。
接着，如图10A至10C所示，通过等离子增强CVD，在栅绝缘层3上按照顺序由SiN形成较低蚀刻速率子层(即第一子层)61和较高蚀刻速率子层(即第二子层)62，以便覆盖半导体层4和漏层5。此后，如图11A至11C所示，通过光刻工艺和使用氟卤化物的干蚀工艺，选择性地蚀刻较低蚀刻速率子层61和较高蚀刻速率子层62，从而分别在栅端子区11、接触孔区9和漏端子区13中形成接触孔14、9a和15。在栅端子区11中，通过接触孔14暴露底层栅层2。在接触孔区9中，通过接触孔9a暴露底层漏层5。在漏端子区13中，通过接触孔15暴露底层漏层5。
这里，由较低蚀刻速率子层(即第一子层)61和较高蚀刻速率子层(即第二子层)62形成钝化层60。因此，即使由SiN构成的子层61和62的蚀刻速率比光致抗蚀剂膜8的蚀刻速率大，较高蚀刻速率子层62被侧蚀，结果，较低蚀刻速率子层61的蚀刻剖面是锥形的，如图11A至11C所示。
此外，较高蚀刻速率子层62的厚度等于或者小于像素电极层7的厚度。这样，即使较高蚀刻速率子层62的蚀刻剖面是直角的或者倒锥形的，也将不会分割开或者断开像素电极层7。
当较高蚀刻速率子层62的蚀刻速率与较低蚀刻速率子层61的蚀刻速率之比比一大时(其中每个蚀刻速率都是在非堆叠状态下独立测量的)，则较低蚀刻速率子层61的蚀刻速率由于较高蚀刻速率子层62对蚀刻剂的消耗而降低，因此，有效蚀刻速率比率增加。因此，对于本发明来说，较高蚀刻速率子层62的蚀刻速率是较低蚀刻速率子层61的1.1倍或更大就足够了。
在用于形成子层61和62的等离子增强CVD工艺中，通过调节作为反应气体的硅烷(SiH4)气体的流速，可以实现如上所述由SiN构成的钝化层60的第一和第二子层61和62的这种蚀刻速率控制。例如，如果SiH4的流速从100％降低到90％，则第一和第二子层61和62的蚀刻速率增加到1.1倍。如果SiH4的流速从100％降低到60％，则第一和第二子层61和62的蚀刻速率增加到1.4倍。在这两种情况下，使用傅立叶变换红外分光光度计(FT-IR)可以观察或者检测所沉积的子层61和62的质量差别。
具体地说，当第一和第二子层61和62的蚀刻速率比为1.1时(换句话说，较高蚀刻速率子层62的蚀刻速率是较低蚀刻速率子层61的1.1倍)，较高蚀刻速率子层62的与H原子键合的N原子数(N-H)和与H原子键合的Si原子数(Si-H)之比(N-H/Si-H)是较低蚀刻速率子层61的2.3倍。同样，当子层61和62的蚀刻速率比为1.4时，较高蚀刻速率子层62的与H原子键合的N原子数(N-H)和与H原子键合的Si原子数(Si-H)之比(N-H/Si-H)是较低蚀刻速率子层61的6.2倍。
结果，当子层61和62的蚀刻速率比为1.1时，较高蚀刻速率子层62的N与Si的成分比(N/Si比)是较低蚀刻速率子层61(N/Si比)的1.7倍。同样，当子层61和62的蚀刻速率比为1.4时，较高蚀刻速率子层62的N与Si的成分比(N/Si比)是较低蚀刻速率子层61的N/Si比的4.6倍。这里，假设钝化层60(即子层61和62)的H原子终结(termination)的可能性不变。
接着，为了形成像素电极层7，通过溅射在钝化层60(即第二子层62)上形成ITO层，然后，通过光刻工艺和使用盐酸(HCl)和硝酸(HNO3)混合物的湿蚀工艺选择性地蚀刻ITO层。这样，如图12A至12C所示，像素电极层7在不分割开或者断开的情况下分别在钝化层60上形成在栅端子区11、接触孔区9和漏端子区13中。
通过上述工艺步骤，制造根据本发明第一实施例的TFT阵列基板10。
第二实施例
图14示意性地示出了根据本发明第二实施例的LCD显示器的TFT阵列基板10a的结构。除了钝化层60a具有包括第一、第二和第三子层61a、62a和63a的三层结构之外，基板10a的结构与图9和13的基板10的结构相同。因此，通过赋予与第一实施例相同的附图标记，这里省略了关于第二实施例的基板10a的描述。
第三子层63a的蚀刻速率最高，第一子层61a的蚀刻速率最低。第二子层62a的蚀刻速率是中等的。这样，从设置在层60a顶部的顶部子层(即第三子层63a)到设置在其底部的底部子层(即第一子层61a)，各子层61a、62a和63a的蚀刻速率降低。
紧邻顶部子层(即第三子层63a)的钝化层60a的下一个子层(即第二子层62a)的蚀刻速率是底部子层的1.1倍或者更大。
顶部子层(即第三子层63a)具有等于或者小于像素电极层7的厚度。
利用根据第二实施例的TFT阵列基板，显然可以得到与第一实施例相同的优点。
其它实施例
既然上述第一和第二实施例是作为本发明的例子实施的，那么不用说本发明并不限于这些实施例和它们的变形。任何其它的修改都可以应用到这些实施例和变形例。
例如，在本发明的上述第一和第二实施例中，由叠放的两个或者三个子层形成钝化层。然而，本发明并不限于这些结构。如果子层的蚀刻速率从设置在钝化层顶部的顶部子层到设置在其底部的底部子层而降低，并且顶部子层具有等于或者小于像素电极层7的厚度，那么钝化层可以由三个或者更多个子层形成。
在上面的实施例中，由叠放的Mo和Al层形成栅层，由Mo层形成漏层。然而，本发明并不限于这种情况。每个栅层和漏层都可以由例如Al、Ti、Cr、Cu、Mo、Ag、Ta和W或其合金的金属形成。
在上面的实施例中，尽管由ITO形成像素电极层，但是本发明并不限于此。对于透射型LCD显示器，可以由从铟氧化物和锌的合金(IznO)、氧化锡(SnO2)和氧化锌(ZnO)构成的组中选择的至少一种形成像素电极层。对于反射型LCD显示器，像素电极层可以由从Al、Ag及其合金构成的组中选择的至少一种来形成。对于半透射型LCD显示器，像素电极层可以由从这两组中选择的至少一种来形成。
在上面的实施例中，利用5个光刻工艺制造TFT阵列基板。然而，例如，形成半导体层和漏层的步骤可以通过利用半色调掩模的单个光刻工艺进行。如果这样，可以利用四个光刻工艺制造TFT阵列基板。以这种方式，光刻工艺的数量是可变的。
TFT的类型或结构并不限于图9和14所示的上述结构。TFT可以具有任何其它的类型或结构。
虽然描述了本发明的优选形式，但是应理解，在不脱离本发明的精神的情况下，各种修改对于本领域技术人员来说是显而易见的。因此，本发明的保护范围仅由权利要求书来确定。

Claims (20)

1.一种薄膜晶体管，包括：
栅层、栅绝缘层、半导体层、漏层和钝化层，每一层都直接或间接形成在绝缘基板上；以及
形成在钝化层上的导电层，该导电层通过至少穿过该钝化层的接触孔与栅层或漏层连接；
其中钝化层具有至少包括堆叠的第一子层和第二子层的多层结构，该第一子层具有比第二子层低的蚀刻速率；
第一子层比第二子层更接近于基板设置；以及
第二子层具有等于或小于所述导电层的厚度。
2.根据权利要求1的薄膜晶体管，其中所述钝化层由氮化硅(SiN)构成。
3.根据权利要求2的薄膜晶体管，其中由SiN构成的钝化层的第二子层的蚀刻速率是第一子层的1.1倍或更大。
4.根据权利要求2的薄膜晶体管，其中由SiN构成的所述钝化层的第二子层的与H原子键合的N原子数和与H原子键合的Si原子数之比(N-H/Si-H)是第一子层的2.3倍或更大。
5.根据权利要求2的薄膜晶体管，其中由SiN构成的所述钝化层的第二子层的N与Si的成分比(N/Si比)是第一子层的1.7倍或更大。
6.根据权利要求1的薄膜晶体管，其中基板由透明的绝缘材料构成，栅绝缘层由SiN构成，导电层由氧化铟锡(ITO)构成，栅层具有包括至少一个金属或合金子层的单一或多层结构，以及漏层具有包括至少一个金属或合金子层的单一或多层结构。
7.一种薄膜晶体管阵列基板，包括根据权利要求1的薄膜晶体管。
8.一种液晶显示器件，包括根据权利要求7的薄膜晶体管阵列基板。
9.一种薄膜晶体管的制造方法，所述晶体管包括：
栅层、栅绝缘层、半导体层、漏层和钝化层，每一层都直接或间接形成在绝缘基板上；以及
形成在钝化层上的导电层，该导电层通过至少穿过该钝化层的接触孔与栅层或漏层连接，
所述方法包括步骤：
在基板上形成钝化层的第一子层；
在第一子层上形成钝化层的第二子层，第二子层具有比第一子层高的蚀刻速率；
利用掩模选择性地蚀刻第二子层和第一子层，从而形成至少穿过该钝化层的接触孔；
形成导电层使其覆盖该接触孔，从而通过该接触孔使该导电层与栅层或漏层接触；
其中第二子层具有等于或小于导电层的厚度。
10.根据权利要求9的方法，其中钝化层由氮化硅(SiN)形成。
11.根据权利要求10的方法，其中在选择性蚀刻第二子层和第一子层的步骤中，由SiN构成的钝化层的第二子层的蚀刻速率是第一子层的1.1倍或者更大。
12.根据权利要求10的方法，其中由SiN构成的钝化层的第二子层的与H原子键合的N原子数和与H原子键合的Si原子数之比(N-H/Si-H)是其第一子层的2.3倍或更大。
13.根据权利要求10的方法，其中由SiN构成的钝化层的第二子层的N与Si的成分比(N/Si比)是其第一子层的1.7倍或更大。
14.根据权利要求10的方法，其中由SiN构成的钝化层的第一子层和第二子层在相同的仓室中形成。
15.根据权利要求10的方法，其中由SiN构成的钝化层的第一子层和第二子层在多个仓室中形成。
16.根据权利要求10的方法，其中通过干蚀进行选择性地蚀刻钝化层的第二子层和第一子层的步骤。
17.根据权利要求10的方法，其中在选择性地蚀刻由SiN构成的钝化层的步骤中，由SiN构成的钝化层的蚀刻速率是掩模的1.1倍或更大。
18.根据权利要求10的方法，其中对于等离子增强化学汽相沉积(CVD)工艺来说，通过调节反应气体的流速来控制由SiN构成的钝化层的蚀刻速率。
19.一种薄膜晶体管阵列基板的制造方法，使用根据权利要求9的薄膜晶体管的制造方法。
20.一种液晶显示器件的制造方法，使用根据权利要求19的薄膜晶体管阵列基板的制造方法。
CNB2006101420871A 2005-10-03 2006-10-08 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 Active CN100527443C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005289890 2005-10-03
JP2005289890A JP5234301B2 (ja) 2005-10-03 2005-10-03 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法

Publications (2)

Publication Number Publication Date
CN1945855A true CN1945855A (zh) 2007-04-11
CN100527443C CN100527443C (zh) 2009-08-12

Family

ID=38030233

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101420871A Active CN100527443C (zh) 2005-10-03 2006-10-08 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法

Country Status (5)

Country Link
US (2) US7683375B2 (zh)
JP (1) JP5234301B2 (zh)
KR (1) KR100797916B1 (zh)
CN (1) CN100527443C (zh)
TW (1) TWI336135B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN101919043B (zh) * 2008-01-21 2013-06-05 金振有限公司 显示装置
CN103681483A (zh) * 2012-09-05 2014-03-26 凌巨科技股份有限公司 改善透明导电层断线的方法及其结构
CN103869524A (zh) * 2012-12-13 2014-06-18 三星显示有限公司 液晶显示器及其制造方法
US8906737B2 (en) 2010-06-18 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105097839A (zh) * 2015-07-20 2015-11-25 京东方科技集团股份有限公司 一种绝缘层、阵列基板及其制作方法、显示装置
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2016112684A1 (zh) * 2015-01-14 2016-07-21 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN105845623A (zh) * 2016-04-19 2016-08-10 昆山龙腾光电有限公司 Tft阵列基板上多次开接触孔的制作方法
CN106206623A (zh) * 2016-09-26 2016-12-07 京东方科技集团股份有限公司 一种显示基板、其制作方法、显示面板及显示装置
WO2017049885A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置
CN108666350A (zh) * 2014-02-11 2018-10-16 群创光电股份有限公司 显示面板
CN112259554A (zh) * 2020-10-12 2021-01-22 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008262321A (ja) 2007-04-11 2008-10-30 Sony Corp 情報処理方法、端末装置および電子マネー届出装置
JP5386810B2 (ja) * 2007-09-13 2014-01-15 沖電気工業株式会社 Ｍｉｓ型ｆｅｔ及びその製造方法
JP4752967B2 (ja) 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
KR101575750B1 (ko) 2009-06-03 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101108158B1 (ko) * 2009-11-30 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
KR102115344B1 (ko) * 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
CN103472640A (zh) * 2012-06-07 2013-12-25 瀚宇彩晶股份有限公司 液晶显示面板及其制造方法
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
KR102314738B1 (ko) * 2015-05-04 2021-10-20 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9418886B1 (en) * 2015-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming conductive features
CN113192979A (zh) * 2021-04-13 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273922A (ja) * 1989-04-17 1990-11-08 Sanyo Electric Co Ltd スルーホールの形成方法
JP2842892B2 (ja) * 1989-07-04 1999-01-06 株式会社日立製作所 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPH04142740A (ja) * 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JPH07312425A (ja) 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
JP3430097B2 (ja) 1999-12-22 2003-07-28 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP3637332B2 (ja) 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
US7030024B2 (en) * 2002-08-23 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101122232B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
JP4703258B2 (ja) * 2005-05-16 2011-06-15 シャープ株式会社 薄膜トランジスタ基板及び液晶表示パネル
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919043B (zh) * 2008-01-21 2013-06-05 金振有限公司 显示装置
US8906737B2 (en) 2010-06-18 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN103681483A (zh) * 2012-09-05 2014-03-26 凌巨科技股份有限公司 改善透明导电层断线的方法及其结构
CN103869524A (zh) * 2012-12-13 2014-06-18 三星显示有限公司 液晶显示器及其制造方法
CN108666350A (zh) * 2014-02-11 2018-10-16 群创光电股份有限公司 显示面板
WO2016112684A1 (zh) * 2015-01-14 2016-07-21 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
US9825063B2 (en) 2015-01-14 2017-11-21 Boe Technology Group Co., Ltd. Display panel and method of fabricating the same, and display device
CN105097839A (zh) * 2015-07-20 2015-11-25 京东方科技集团股份有限公司 一种绝缘层、阵列基板及其制作方法、显示装置
CN105097839B (zh) * 2015-07-20 2019-08-09 京东方科技集团股份有限公司 一种绝缘层、阵列基板及其制作方法、显示装置
WO2017049885A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置
US10141352B2 (en) 2015-09-23 2018-11-27 Boe Technology Group Co., Ltd. Manufacturing method of array substrate, array substrate and display device
WO2017152502A1 (zh) * 2016-03-09 2017-09-14 京东方科技集团股份有限公司 阵列基板及其制备方法和显示面板
US10374062B2 (en) 2016-03-09 2019-08-06 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display panel
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN105845623A (zh) * 2016-04-19 2016-08-10 昆山龙腾光电有限公司 Tft阵列基板上多次开接触孔的制作方法
CN105845623B (zh) * 2016-04-19 2019-02-22 昆山龙腾光电有限公司 Tft阵列基板上多次开接触孔的制作方法
CN106206623A (zh) * 2016-09-26 2016-12-07 京东方科技集团股份有限公司 一种显示基板、其制作方法、显示面板及显示装置
CN106206623B (zh) * 2016-09-26 2019-03-01 京东方科技集团股份有限公司 一种显示基板、其制作方法、显示面板及显示装置
CN112259554A (zh) * 2020-10-12 2021-01-22 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN112259554B (zh) * 2020-10-12 2024-04-30 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Also Published As

Publication number Publication date
JP2007103569A (ja) 2007-04-19
US7683375B2 (en) 2010-03-23
KR20070037692A (ko) 2007-04-06
US20070087486A1 (en) 2007-04-19
JP5234301B2 (ja) 2013-07-10
CN100527443C (zh) 2009-08-12
US20080280385A1 (en) 2008-11-13
US7871846B2 (en) 2011-01-18
KR100797916B1 (ko) 2008-01-24
TWI336135B (en) 2011-01-11
TW200721503A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
CN1945855A (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN1244162C (zh) 沟道蚀刻薄膜晶体管
CN1155058C (zh) 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1956225A (zh) 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
CN1917202A (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1519955A (zh) 薄膜晶体管阵列面板及其制造方法和用于该面板的掩膜
CN1955804A (zh) 液晶显示装置用基板和使用它的液晶显示装置
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1508615A (zh) 电子器件及其制造方法、溅射靶
CN1875488A (zh) 液晶显示设备及其制造方法,以及液晶电视接收机
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1639624A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1877448A (zh) 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1871711A (zh) 显示器件及其制造方法,以及电视接收机
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1613152A (zh) 薄膜晶体管阵列面板及其制造方法
CN1992237A (zh) 薄膜晶体管基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: NEC LCD TECHNOLOGIES, LTD.

Free format text: FORMER NAME: NEC LCD TECH CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NLT Technologies Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC LCD Tech Corp.