[go: up one dir, main page]

CN112259554B - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN112259554B
CN112259554B CN202011084353.6A CN202011084353A CN112259554B CN 112259554 B CN112259554 B CN 112259554B CN 202011084353 A CN202011084353 A CN 202011084353A CN 112259554 B CN112259554 B CN 112259554B
Authority
CN
China
Prior art keywords
insulating layer
layer
contact hole
insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011084353.6A
Other languages
English (en)
Other versions
CN112259554A (zh
Inventor
张伟
汪露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202011084353.6A priority Critical patent/CN112259554B/zh
Publication of CN112259554A publication Critical patent/CN112259554A/zh
Application granted granted Critical
Publication of CN112259554B publication Critical patent/CN112259554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板及其制作方法，在第一绝缘层上形成棱镜结构和第一接触孔，其中第一绝缘层包括第一绝缘膜层和覆盖在第一绝缘膜层上且蚀刻速率大于第一绝缘膜层的第二绝缘膜层，在对第一绝缘层进行蚀刻时，由于第一绝缘层下部分的第一绝缘膜层和上部分的第二绝缘膜层的蚀刻速率不同，经过蚀刻速率较大的第二绝缘膜层的引导，最终形成的棱镜结构可以呈现良好的锥度角，提高了散光能力，并且在第一接触孔的孔壁还覆盖有第二绝缘层，避免了因对应第一接触孔同时蚀刻第一绝缘层和第二绝缘层而产生底切的情况，使得后续填入接触孔的像素电极避免了断线的风险。

Description

薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(ColorFilter，CF)和薄膜晶体管阵列基板(TFT array)以及夹置在两者之间的液晶层(LClayer)。
目前市场上的TFT-LCD产品亮度与对比度会随着视角的增大而迅速衰减，导致大视角画面显示效果差。所以为提高产品的亮度与对比度，现在TFT上引入棱镜(Lens)技术，以打散背光模组进入薄膜晶体管阵列基板的入射光。
在传统薄膜晶体管阵列基板的制作过程中，有如下形成棱镜的方式：例如在栅极绝缘层和栅极绝缘层上方的第一绝缘层上通过RIE蚀刻模式制作棱镜结构，由于第一绝缘层的膜质基本呈现均一性(不修taper角膜质)，所以在第一绝缘层和栅极绝缘层之间会有过量侧蚀的风险，蚀刻后棱镜结构截面形态呈两个梯形且含有尖角，容易引起后续膜层的断线。
针对上述情况，本申请人对其进行优化过程中发现，通过调试蚀刻气体流速(gasflow)及蚀刻真空腔压力(EQ pressure)等蚀刻参数，均无效果，棱镜结构仍为双梯形且存在尖角；以及通过分步蚀刻，即先用RIE蚀刻模式将第一绝缘层蚀刻开，再用ECCP模式将部分栅极绝缘层蚀刻掉，棱镜结构的截面形态呈一个梯形且尖角得到改善，得到类似于拱形的截面形态，但是散光效果仍不足。值得说明的是，由于在第一绝缘层(覆盖源极、漏极的绝缘层)和第二绝缘层(像素电极与公共电极之间的绝缘层)需要同时开孔(through hole)，以使像素电极与源极/漏极连接导通，为避免因第一绝缘层采用修锥度(taper)膜质，而和第二绝缘层之间蚀刻速率差异过于巨大存在底切(undercut)现象，即下层绝缘层的蚀刻速率大于上层绝缘层，第一绝缘层无法采用修taper膜质。
由上可知受目前设计架构及蚀刻工艺的影响，棱镜截面通常为梯形或拱形，无法实现三角形的截面形态，大大降低了棱镜的散光效果。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，能够提高棱镜结构的散光能力，并且避免底切情况的产生。
本发明提供一种薄膜晶体管阵列基板的制作方法，包括：
提供衬底；
在所述衬底上形成呈阵列排布的多个TFT；
形成覆盖多个所述TFT的第一绝缘层，对所述第一绝缘层进行图案化，对应所述衬底的开口区形成棱镜结构，所述棱镜结构用于对透过的光线进行散射，对应所述衬底的非开口区形成贯穿所述第一绝缘层的第一接触孔，以露出下方每个所述TFT的一个导电极，其中，所述第一绝缘层包括第一绝缘膜层和覆盖在所述第一绝缘膜层上的第二绝缘膜层，所述第二绝缘膜层的蚀刻速率大于所述第一绝缘膜层的蚀刻速率；
在所述衬底上形成第二绝缘层，所述第二绝缘层位于所述第一绝缘层上方，所述第二绝缘层填入所述第一接触孔中；
在所述衬底上形成公共电极，所述公共电极位于所述第一绝缘层上方；
形成覆盖所述第二绝缘层和所述公共电极的第三绝缘层，对应所述第一接触孔的位置处去除所述第三绝缘层和所述第二绝缘层，形成贯穿所述第二绝缘层的第二接触孔，以露出下方每个所述TFT的一个导电极，其中，所述第二绝缘层对应所述第一接触孔的位置覆盖所述第一绝缘层的孔壁；
在所述第三绝缘层上形成像素电极，所述像素电极填入所述第二接触孔中与对应的所述TFT的一个导电极电连接。
本发明还提供一种薄膜晶体管阵列基板的制作方法，包括：
提供衬底；
在所述衬底上形成呈阵列排布的多个TFT；
形成覆盖多个所述TFT的第一绝缘层，对所述第一绝缘层进行图案化，对应所述衬底的开口区形成棱镜结构，所述棱镜结构用于对透过的光线进行散射，对应所述衬底的非开口区形成贯穿所述第一绝缘层的第一接触孔，以露出下方每个所述TFT的一个导电极，其中，所述第一绝缘层包括第一绝缘膜层和覆盖在所述第一绝缘膜层上的第二绝缘膜层，所述第二绝缘膜层的蚀刻速率大于所述第一绝缘膜层的蚀刻速率；
在所述第一绝缘层上形成由导电材料制成的蚀刻阻挡层，所述蚀刻阻挡层填入所述第一接触孔中，并对应所述第一接触孔的位置覆盖所述第一绝缘层的孔壁，所述蚀刻阻挡层与每个所述TFT的一个导电极电连接；
在所述衬底上形成第二绝缘层，所述第二绝缘层位于所述蚀刻阻挡层上方，所述第二绝缘层填入所述第一接触孔中；
在所述衬底上形成公共电极，所述公共电极位于所述第一绝缘层上方；
形成覆盖所述第二绝缘层和所述公共电极的第三绝缘层，对应所述第一接触孔的位置处去除所述第三绝缘层和所述第二绝缘层，形成贯穿所述第二绝缘层的第二接触孔，以露出下方的蚀刻阻挡层，其中，所述第二绝缘层对应所述第一接触孔的位置覆盖所述第一绝缘层的孔壁；
在所述第三绝缘层上形成像素电极，所述像素电极填入所述第二接触孔中并通过所述蚀刻阻挡层与对应的所述TFT的一个导电极电连接。
进一步地，所述TFT包括形成在所述衬底上的栅极、覆盖所述栅极的栅极绝缘层、位于所述栅极绝缘层上的半导体层以及与所述半导体层接触的源极/漏极，所述棱镜结构位于所述栅极绝缘层上方，并由所述第一绝缘层蚀刻形成。
进一步地，所述TFT包括形成在所述衬底上的栅极、覆盖所述栅极的栅极绝缘层、位于所述栅极绝缘层上的半导体层以及与所述半导体层接触的源极/漏极，所述棱镜结构由所述第一绝缘层和所述栅极绝缘层共同蚀刻形成。
进一步地，所述第一绝缘层和所述栅极绝缘层通过同一道光罩制程蚀刻形成所述棱镜结构。
进一步地，所述棱镜结构包括相互间隔且平行的多个棱镜柱，所述棱镜柱包括底面、第一棱镜面、第二棱镜面以及斜面，所述底面与所述衬底的表面平行设置，所述第一棱镜面和所述第二棱镜面互成夹角设置，所述斜面连接于所述第一棱镜面和所述第二棱镜面及底面之间。
进一步地，所述薄膜晶体管阵列基板的制作方法还包括形成覆盖所述棱镜结构的平坦层，所述第二绝缘层形成在所述平坦层上，所述公共电极形成在所述第二绝缘层上。
进一步地，所述第二绝缘层形成在所述平坦层上，所述公共电极形成在所述第二绝缘层上的步骤包括：在所述平坦层上形成整面的所述第二绝缘层，形成覆盖整面的所述第二绝缘层的第一透明导电薄膜，对所述第一透明导电薄膜图案化形成所述公共电极，所述公共电极叠置在所述第二绝缘层上。
进一步地，所述第二接触孔通过所述第三绝缘层与所述第二绝缘层在同一道光罩制程蚀刻形成。
本发明还提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板由上所述的薄膜晶体管阵列基板的制作方法制作形成。
本发明提供的薄膜晶体管阵列基板及其制作方法，在第一绝缘层上形成棱镜结构和第一接触孔，其中第一绝缘层包括第一绝缘膜层和覆盖在第一绝缘膜层上且蚀刻速率大于第一绝缘膜层的第二绝缘膜层，在对第一绝缘层进行蚀刻时，由于第一绝缘层下部分的第一绝缘膜层和上部分的第二绝缘膜层的蚀刻速率不同，经过蚀刻速率较大的第二绝缘膜层的引导，最终形成的棱镜结构可以呈现良好的锥度角，提高了散光能力，并且在第一接触孔的孔壁还覆盖有第二绝缘层，避免了因对应第一接触孔同时蚀刻第一绝缘层和第二绝缘层而产生底切的情况，使得后续填入接触孔的像素电极避免了断线的风险。
附图说明
图1为实施例一中薄膜晶体管阵列基板的一种棱镜结构的示意图；
图2a至图2g为实施例一中薄膜晶体管阵列基板的制作过程示意图；
图3为实施例一中薄膜晶体管阵列基板的第一绝缘层的示意图；
图4为实施例一中薄膜晶体管阵列基板的另一种棱镜结构的示意图；
图5为实施例二中薄膜晶体管阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图1所示，本发明实施例中提供的薄膜晶体管阵列基板的制作方法包括：提供衬底11，衬底11包括透光的开口区和不透光的非开口区，衬底11可以是玻璃基板或塑料基板。
在衬底11上形成呈阵列排布的多个TFT12，每个TFT12包括栅极121、半导体层123、源极124和漏极125。具体地，在衬底11上形成第一金属层(图未示)，对第一金属层进行图案化制作形成扫描线(图未示)和TFT12的栅极121，扫描线与栅极121连接；在衬底11上形成栅极绝缘层122，栅极绝缘层122覆盖扫描线和栅极121；在栅极绝缘层122上沉积半导体薄膜，对半导体薄膜进行图案化制作形成半导体层123，半导体层123可以为非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体(如IGZO、ITZO)等；在栅极绝缘层122上形成第二金属层(图未示)，对该第二金属层进行图案化制作形成源极124、漏极125和数据线(图未示)，源极124、漏极125与半导体层123相接触。
如图2a和图3所示，形成覆盖多个TFT12的第一绝缘层13，第一绝缘层13包括第一绝缘膜层13a和覆盖在第一绝缘膜层13a上的第二绝缘膜层13b，第二绝缘膜层13b的蚀刻速率大于第一绝缘膜层13a的蚀刻速率，即第一绝缘层13上部分膜层的蚀刻速率大于下部分的蚀刻速率，从而形成具有修taper膜质的第一绝缘层13。优选地，第一绝缘层13采用氮化硅(SiNx)，但本发明不以此为限。
具体地，在形成第一绝缘层13时，通过控制成膜速度或成膜气体流量大小，以实现上下部分蚀刻速率不同的第一绝缘层13，例如第一绝缘层13的下部分区域采用高速成膜的方式形成第一绝缘膜层13a，上部分区域采用低速成膜的方式形成第二绝缘膜层13b。
如图2b所示，对第一绝缘层13进行图案化，对应衬底11的开口区形成棱镜结构130，在本实施例中，不用单独制做制作棱镜结构130，通过薄膜晶体管阵列基板原有的绝缘层，蚀刻成棱镜结构130即可。棱镜结构130用于对透过的光线进行折射以形成散射光路，由于第一绝缘层13下部分的第一绝缘膜层13a和上部分的第二绝缘膜层13b的蚀刻速率不同，经过蚀刻速率较大的第二绝缘膜层13b的引导，最终形成的棱镜结构130可以呈现良好的锥度角，提高了散光能力。
可选地，棱镜结构130位于栅极绝缘层122上方，并由第一绝缘层13蚀刻形成，如图1所示；或者棱镜结构130位于衬底11上方，包括图案化后由下至上依次叠置的栅极绝缘层122和第一绝缘层13，即棱镜结构130由栅极绝缘层122和第一绝缘层13共同蚀刻后形成，如图4所示。棱镜结构130具体形成的膜层根据实际情况选择，例如当第一绝缘层13膜层较厚，能蚀刻出三棱柱形态的棱镜结构130时，棱镜结构130由第一绝缘层13蚀刻形成即可，当第一绝缘层13厚度达不到单独蚀刻成三棱柱形态的棱镜结构130时，蚀刻穿第一绝缘层13后，需要继续向下蚀刻栅极绝缘层122，以使最终呈现出理想的棱镜结构130形态，此时棱镜结构130由栅极绝缘层122和第一绝缘层13共同蚀刻后形成，由于栅极绝缘层122和钝化层的材料折射系数接近，故可以共同设置为棱镜结构130。
当棱镜结构130由栅极绝缘层122和第一绝缘层13共同蚀刻后形成时，第一绝缘层13和栅极绝缘层122可以通过同一道蚀刻工序即可蚀刻形成该棱镜结构130，例如采用RIE模式进行单步蚀刻，避免了现有技术中为获得较佳锥度角第一绝缘层13和栅极绝缘层122采用RIE和ECCP分步蚀刻的方式，本发明简化了蚀刻步骤，节省了干蚀刻一倍的产能，进而减少了产品的制造周期降低生产成本。
在本实施例中，以棱镜结构130形成在第一绝缘层13上为例进行说明。
进一步地，棱镜结构130包括相互间隔且平行的多个棱镜柱131，棱镜柱131包括底面131a、第一棱镜面131b、第二棱镜面131c以及斜面(图未示)，底面131a与衬底11的表面平行设置，第一棱镜面131b和第二棱镜面131c互成夹角设置，斜面连接于第一棱镜面131b和第二棱镜面131c及底面131a之间，第一棱镜面131b和第二棱镜面131c位于棱镜结构130的长度方向。
具体地，进行图案化形成棱镜结构130的步骤包括：利用光罩对第一绝缘层13进行曝光、显影及蚀刻处理，在第一绝缘层13上蚀刻形成多个沟槽，相邻两个沟槽之间未被图案化的区域形成棱镜柱131，沟槽的横截面图形可以为倒三角形或倒梯形，以使棱镜柱131的截面呈三角形(即棱镜柱131为三棱柱)，棱镜柱131的横截面的宽度自下而上地减小。优选地，棱镜柱131横截面的形状为等腰三角形，且等腰三角形的底边位于最下面。
进一步地，对应衬底11的非开口区形成贯穿第一绝缘层13的第一接触孔132，以露出下方每个TFT12的一个导电极(源极124或漏极125)，第一接触孔132和棱镜结构130同时蚀刻完成。
如图2c所示，形成覆盖棱镜结构130的平坦层15，将第一绝缘层13表面的沟槽平坦化，平坦层15例如采用感光树脂，对应第一接触孔132的位置去除平坦层15，以露出下方的TFT12的一个导电极。光线通过第一绝缘层13的棱镜结构130与平坦层15之间的折射，实现散光效果。优选地，棱镜结构130的折射率大于平坦层15的折射率。
如图2d所示，在平坦层15上形成整面的第二绝缘层16，第二绝缘层16填入第一接触孔132中，此时不对第二绝缘层16进行图案化。
在整面的第二绝缘层16上形成整面的第一透明导电薄膜170，如图2e所示，对第一透明导电薄膜170图案化形成公共电极17，公共电极17与第二绝缘层16上下重叠设置，公共电极17的制作方法请参现有技术，在此不再赘述。因为制作公共电极17时需要对第一透明导电薄膜170进行湿蚀刻，为了保护TFT12的漏极125不被蚀刻公共电极17的蚀刻液腐蚀，所以先形成填入第一接触孔132且覆盖住第一接触孔132下方的漏极125的第二绝缘层16，再在第二绝缘层16上形成公共电极17。
如图2f所示，进一步地，形成覆盖第二绝缘层16和公共电极17的第三绝缘层18，如图2g所示，对应第一接触孔132的位置蚀刻去除第三绝缘层18和第二绝缘层16，形成贯穿第二绝缘层16和第三绝缘层18的过孔，以露出下方TFT12的漏极125。定义贯穿第二绝缘层16的过孔为第二接触孔161，漏极125位于第二接触孔161下方。其中，形成第一接触孔132和第二接触孔161的步骤为分步蚀刻；形成第二接触孔161的步骤为第三绝缘层18和第二绝缘层16在同一道光罩制程蚀刻形成，节省了光罩制程。
值得一提的是，第二绝缘层16对应第一接触孔132的位置覆盖第一绝缘层13的孔壁，即第二绝缘层16的第二接触孔161的孔径小于第一绝缘层13的第一接触孔132的孔径，使得在对第二绝缘层16进行蚀刻形成第二接触孔161的过程中不会蚀刻到第一绝缘层13，避免了因对应第一接触孔132同时蚀刻第一绝缘层13和第二绝缘层16而产生底切(undercut)的情况，使得后续填入接触孔的像素电极19避免了断线的风险，提升了薄膜晶体管阵列基板的良率。优选地，第一接触孔132和第二接触孔161的轴线重合。
在第三绝缘层18上形成第二透明导电薄膜(图未示)，对第二透明导电薄膜图案化形成像素电极19，像素电极19填入第二接触孔161中与对应的漏极125电连接，像素电极19的制作方法请参现有技术，在此不再赘述。
本发明实施例还提供一种薄膜晶体管阵列基板，薄膜晶体管阵列基板由上的薄膜晶体管阵列基板的制作方法制作形成。
实施例二
本实施例提供一种薄膜晶体管阵列基板的制作方法，部分与实施例一相同，相同部分在此不再赘述，不同之处在于：
请结合参照图5，在第一绝缘层13图案化后形成由导电材料制成的蚀刻阻挡层14，蚀刻阻挡层14填入第一接触孔132中，并对应第一接触孔132的位置覆盖第一绝缘层13的孔壁，蚀刻阻挡层14与每个TFT12的一个导电极电连接。蚀刻阻挡层14由金属或透明导电金属氧化物如ITO(氧化铟锡)制成，例如，蚀刻阻挡层14可以是铝，也可以是ITO。
形成覆盖蚀刻阻挡层14和第一绝缘层13的平坦层15。
在平坦层15上形成第二绝缘层16，第二绝缘层16位于蚀刻阻挡层14上方，第二绝缘层16填入第一接触孔132中，此时不对第二绝缘层16进行图案化。
在整面的第二绝缘层16上形成整面的第一透明导电薄膜170，对第一透明导电薄膜170图案化形成公共电极17，公共电极17与第二绝缘层16上下重叠设置，公共电极17的制作方法请参现有技术，在此不再赘述。
进一步地，形成覆盖第二绝缘层16和公共电极17的第三绝缘层18，对应第一接触孔132的位置蚀刻去除第三绝缘层18和第二绝缘层16，形成贯穿第二绝缘层16和第三绝缘层18的过孔，以露出下方的蚀刻阻挡层14。定义贯穿第二绝缘层16的过孔为第二接触孔161，蚀刻阻挡层14位于第二接触孔161下方。其中由于蚀刻阻挡层14的阻隔作用，使得在对第二绝缘层16进行蚀刻形成第二接触孔161的过程中不会蚀刻到第一绝缘层13，从而避免了第一绝缘层13底切的情况。本实施例相较于实施例一，第二接触孔161的孔径可以更大，蚀刻工艺也更为简单。
后续层别制程可以参考实施例一，例如，在第三绝缘层18上形成像素电极19，像素电极19填入第二接触孔161中并通过蚀刻阻挡层14与对应的TFT12的一个导电极电连接。
综上所述，本发明提供的薄膜晶体管阵列基板及其制作方法，在第一绝缘层13上形成棱镜结构130和第一接触孔132，其中第一绝缘层13包括第一绝缘膜层13a和覆盖在第一绝缘膜层13a上且蚀刻速率大于第一绝缘膜层13a的第二绝缘膜层13b，在对第一绝缘层13进行蚀刻时，由于第一绝缘层13下部分的第一绝缘膜层13a和上部分的第二绝缘膜层13b的蚀刻速率不同，经过蚀刻速率较大的第二绝缘膜层13b的引导，最终形成的棱镜结构130可以呈现良好的锥度角，提高了散光能力，并且在第一接触孔132的孔壁还覆盖有第二绝缘层16，避免了因对应第一接触孔132同时蚀刻第一绝缘层13和第二绝缘层16而产生底切的情况，使得后续填入接触孔的像素电极19避免了断线的风险。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成呈阵列排布的多个TFT；
形成覆盖多个所述TFT的第一绝缘层，对所述第一绝缘层进行图案化，对应所述衬底的开口区形成棱镜结构，所述棱镜结构用于对透过的光线进行散射，对应所述衬底的非开口区形成贯穿所述第一绝缘层的第一接触孔，以露出下方每个所述TFT的一个导电极，其中，所述第一绝缘层包括第一绝缘膜层和覆盖在所述第一绝缘膜层上的第二绝缘膜层，所述第二绝缘膜层的蚀刻速率大于所述第一绝缘膜层的蚀刻速率；所述TFT包括形成在所述衬底上的栅极、覆盖所述栅极的栅极绝缘层、位于所述栅极绝缘层上的半导体层以及与所述半导体层接触的源极/漏极，所述棱镜结构位于所述栅极绝缘层上方，并由所述第一绝缘层蚀刻形成；或者，所述棱镜结构由所述第一绝缘层和所述栅极绝缘层共同蚀刻形成；
在所述衬底上形成第二绝缘层，所述第二绝缘层位于所述第一绝缘层上方，所述第二绝缘层填入所述第一接触孔中，且此时不对所述第二绝缘层进行图案化；
在所述衬底上形成公共电极，所述公共电极位于所述第一绝缘层上方，且所述公共电极形成在所述第二绝缘层上；
形成覆盖所述第二绝缘层和所述公共电极的第三绝缘层，对应所述第一接触孔的位置处去除所述第三绝缘层和所述第二绝缘层，形成贯穿所述第二绝缘层的第二接触孔，以露出下方每个所述TFT的一个导电极，其中，所述第二绝缘层对应所述第一接触孔的位置覆盖所述第一绝缘层的孔壁；
在所述第三绝缘层上形成像素电极，所述像素电极填入所述第二接触孔中与对应的所述TFT的一个导电极电连接。
2.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成呈阵列排布的多个TFT；
形成覆盖多个所述TFT的第一绝缘层，对所述第一绝缘层进行图案化，对应所述衬底的开口区形成棱镜结构，所述棱镜结构用于对透过的光线进行散射，对应所述衬底的非开口区形成贯穿所述第一绝缘层的第一接触孔，以露出下方每个所述TFT的一个导电极，其中，所述第一绝缘层包括第一绝缘膜层和覆盖在所述第一绝缘膜层上的第二绝缘膜层，所述第二绝缘膜层的蚀刻速率大于所述第一绝缘膜层的蚀刻速率；所述TFT包括形成在所述衬底上的栅极、覆盖所述栅极的栅极绝缘层、位于所述栅极绝缘层上的半导体层以及与所述半导体层接触的源极/漏极，所述棱镜结构位于所述栅极绝缘层上方，并由所述第一绝缘层蚀刻形成；或者，所述棱镜结构由所述第一绝缘层和所述栅极绝缘层共同蚀刻形成；
在所述第一绝缘层上形成由导电材料制成的蚀刻阻挡层，所述蚀刻阻挡层填入所述第一接触孔中，并对应所述第一接触孔的位置覆盖所述第一绝缘层的孔壁，所述蚀刻阻挡层与每个所述TFT的一个导电极电连接；
在所述衬底上形成第二绝缘层，所述第二绝缘层位于所述蚀刻阻挡层上方，所述第二绝缘层填入所述第一接触孔中，且此时不对所述第二绝缘层进行图案化；
在所述衬底上形成公共电极，所述公共电极位于所述第一绝缘层上方，且所述公共电极形成在所述第二绝缘层上；
形成覆盖所述第二绝缘层和所述公共电极的第三绝缘层，对应所述第一接触孔的位置处去除所述第三绝缘层和所述第二绝缘层，形成贯穿所述第二绝缘层的第二接触孔，以露出下方的蚀刻阻挡层，其中，所述第二绝缘层对应所述第一接触孔的位置覆盖所述第一绝缘层的孔壁；
在所述第三绝缘层上形成像素电极，所述像素电极填入所述第二接触孔中并通过所述蚀刻阻挡层与对应的所述TFT的一个导电极电连接。
3.如权利要求1或2所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述第一绝缘层和所述栅极绝缘层通过同一道光罩制程蚀刻形成所述棱镜结构。
4.如权利要求1或2所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述棱镜结构包括相互间隔且平行的多个棱镜柱，所述棱镜柱包括底面、第一棱镜面、第二棱镜面以及斜面，所述底面与所述衬底的表面平行设置，所述第一棱镜面和所述第二棱镜面互成夹角设置，所述斜面连接于所述第一棱镜面和所述第二棱镜面及底面之间。
5.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述薄膜晶体管阵列基板的制作方法还包括形成覆盖所述棱镜结构的平坦层，所述第二绝缘层形成在所述平坦层上。
6.如权利要求5所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述第二绝缘层形成在所述平坦层上，所述公共电极形成在所述第二绝缘层上的步骤包括：在所述平坦层上形成整面的所述第二绝缘层，形成覆盖整面的所述第二绝缘层的第一透明导电薄膜，对所述第一透明导电薄膜图案化形成所述公共电极，所述公共电极叠置在所述第二绝缘层上。
7.如权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述第二接触孔通过所述第三绝缘层与所述第二绝缘层在同一道光罩制程蚀刻形成。
8.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板由权利要求1至7中任一项所述的薄膜晶体管阵列基板的制作方法制作形成。
CN202011084353.6A 2020-10-12 2020-10-12 薄膜晶体管阵列基板及其制作方法 Active CN112259554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011084353.6A CN112259554B (zh) 2020-10-12 2020-10-12 薄膜晶体管阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011084353.6A CN112259554B (zh) 2020-10-12 2020-10-12 薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN112259554A CN112259554A (zh) 2021-01-22
CN112259554B true CN112259554B (zh) 2024-04-30

Family

ID=74242794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011084353.6A Active CN112259554B (zh) 2020-10-12 2020-10-12 薄膜晶体管阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN112259554B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838052B (zh) * 2021-02-24 2024-03-12 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN113161372B (zh) * 2021-03-04 2024-04-02 合肥维信诺科技有限公司 半导体器件及其制备方法、阵列基板
CN114023775A (zh) * 2021-12-07 2022-02-08 福建华佳彩有限公司 一种igzo阵列基板及其配线结构
CN118073364B (zh) * 2024-01-22 2024-11-29 惠科股份有限公司 阵列基板、制作方法、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945855A (zh) * 2005-10-03 2007-04-11 Nec液晶技术株式会社 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN105845623A (zh) * 2016-04-19 2016-08-10 昆山龙腾光电有限公司 Tft阵列基板上多次开接触孔的制作方法
CN106098614A (zh) * 2016-08-16 2016-11-09 昆山龙腾光电有限公司 在多层绝缘薄膜上开接触孔的制作方法
CN111725135A (zh) * 2020-06-30 2020-09-29 昆山龙腾光电股份有限公司 阵列基板的制作方法及阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945855A (zh) * 2005-10-03 2007-04-11 Nec液晶技术株式会社 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN105845623A (zh) * 2016-04-19 2016-08-10 昆山龙腾光电有限公司 Tft阵列基板上多次开接触孔的制作方法
CN106098614A (zh) * 2016-08-16 2016-11-09 昆山龙腾光电有限公司 在多层绝缘薄膜上开接触孔的制作方法
CN111725135A (zh) * 2020-06-30 2020-09-29 昆山龙腾光电股份有限公司 阵列基板的制作方法及阵列基板

Also Published As

Publication number Publication date
CN112259554A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN112259554B (zh) 薄膜晶体管阵列基板及其制作方法
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7839462B2 (en) Pixel structure of liquid crystal display panel and method of making the same
KR102554120B1 (ko) 액정 표시 장치
CN106200090A (zh) 显示面板及其制造方法
CN103149763B (zh) Tft-lcd阵列基板、显示面板及其制作方法
WO2018188152A1 (zh) Tft阵列基板的制作方法
CN105470266B (zh) Ffs型阵列基板及其制作方法
CN104714343A (zh) 边缘场开关模式的薄膜晶体管阵列基板及其制造方法
CN112305819B (zh) 液晶显示装置
CN100353244C (zh) 液晶显示器及其制作方法及其晶体管数组基板及制作方法
CN114967317A (zh) 掩膜板、制作方法、液晶显示面板及装置
KR20040018827A (ko) 액정표시장치용 어레이기판과 그 제조방법
US9508761B2 (en) Manufacturing method of display device
CN106773205A (zh) 显示面板及其制作方法以及显示装置
CN102778793B (zh) 一种液晶显示装置、阵列基板及其制造方法
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
CN110244496B (zh) 显示面板及其制作方法
CN111725135B (zh) 阵列基板的制作方法及阵列基板
WO2020215547A1 (zh) Tft阵列基板及其制作方法
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
KR101311336B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020006376A (ko) 액정표시장치용 어레이기판과 그 제조방법
CN107204344A (zh) Tft阵列基板结构
KR20080003075A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant