[go: up one dir, main page]

CN1769985A - 铜合金薄膜、铜合金溅射靶和平板显示器 - Google Patents

铜合金薄膜、铜合金溅射靶和平板显示器 Download PDF

Info

Publication number
CN1769985A
CN1769985A CNA2005101187317A CN200510118731A CN1769985A CN 1769985 A CN1769985 A CN 1769985A CN A2005101187317 A CNA2005101187317 A CN A2005101187317A CN 200510118731 A CN200510118731 A CN 200510118731A CN 1769985 A CN1769985 A CN 1769985A
Authority
CN
China
Prior art keywords
content
copper alloy
film
expression
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101187317A
Other languages
English (en)
Other versions
CN100392505C (zh
Inventor
钉宫敏洋
富久胜文
高木胜寿
中井淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN1769985A publication Critical patent/CN1769985A/zh
Application granted granted Critical
Publication of CN100392505C publication Critical patent/CN100392505C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种铜合金薄膜，含有Fe和P以及余量基本上是Cu，其中Fe和P的含量满足所有下列条件(1)～(3)，并且，其中，在200～500℃下热处理1～120分钟之后，Fe2P析出在Cu的晶界上：1.4NFe+8NP＜1.3(1)；NFe+48NP＞1.0 (2)；12NFe+NP＞0.5(3)；其中，NFe表示Fe的含量(原子百分比)；NP表示P的含量(原子百分比)。

Description

铜合金薄膜、铜合金溅射靶和平板显示器
技术领域
本发明涉及铜合金薄膜、铜合金溅射靶和平板显示器。具体地说，本发明涉及，甚至在热处理后，也能在保持它们的低电阻率的同时减少空隙(void)的铜合金薄膜、沉积铜合金薄膜的溅射靶、和使用铜合金薄膜作为联结线路薄膜和/或电极膜的平板显示器。
背景技术
以液晶显示器、等离子体显示板、电场发射显示器和电致发光显示器为代表的平板显示器已经尺寸扩大化。为了减少信号随显示器尺寸增加而在信号线中延迟，在平板显示器的联结线路中必须使用具有较低电阻率的材料。在显示器中，液晶显示器在它们的用于驱动象素的联结线路中，例如在薄膜晶体管(TFT)的栅极线和源-漏线(source-drain lines)中，还需要较低的电阻率。现在使用具有热稳定性的铝合金例如Al-Nd作为用于它们的联结线路的材料。
由于以液晶电视的显示器为代表的液晶显示器已经对角线地扩大到40英寸或更大，必须避免随扩大产生的信号延迟，所以具有比纯铝更低的电阻率的Ag和Cu(低于3.3μΩ·cm的电阻率：薄膜中的试验值)作为液晶显示器的联结线路用材料受到了注意。但是，应用到液晶显示器时，Ag和玻璃基片和/或SiN绝缘膜的粘附是差的，不能用湿蚀刻充分地加工成联结线路，并且因为Ag元素的凝聚产生绝缘失败。相比之下，Cu已经用在大规模集成电路(LSI)中，比Ag更加实际地适用于液晶显示器。实际上，已经提出了使用Cu作联结线路用材料的显示板和液晶设备(例如，日本专利申请公开(JP-A)第2002-202519号和第10-253976号)。
但是，联结线路用铜材料必须在一些方面进行改进。其中之一是抑制称为空隙的晶间断裂。加工液晶显示器中的TFT(此后称为“液晶TFT”)用联结线路的方法包括热处理方法，其中在加工栅极绝缘膜或层间绝缘膜中通过溅射沉积薄膜之后，将工件加热到约300℃。在热处理过程的温度降低时，得到的金属联结线路(Cu联结线路)经历由于玻璃基片和金属联结线路之间的热膨胀系数差产生的拉应力。所述拉应力在金属联结线路的晶界上产生称为空隙的细裂缝，这又降低了联结线路的可靠性，例如防止应力迁移引起的破裂的能力(SM抗性)或防止电迁移引起的破裂的能力(EM抗性)。
和铝相比，取决于晶体取向，Cu具有显著变化的杨氏模量和刚性模量。因此，在热处理之后的温度降低时，多晶铜联结线路经受不同晶体取向之间的很大应变，这经常导致晶界分层(空隙或裂缝)。
另外，Cu容易氧化，当Cu用作联结线路用材料时，必须抑制内部氧化和它伴生的晶界分层(空隙或裂缝)。晶界包括大量的原子空位的晶体缺陷，称为“空位”，这使氧化加速。当晶界氧化形成CuOx时，CuOx在加工的清洗过程中腐蚀，沿晶界形成空隙或裂缝，从而增加铜联结线路的电阻率。除增加电阻率外，伴随有晶界分层的内部氧化由于，例如，导致联结线路的断裂，所以明显不利地影响联结线路的可靠性。
发明内容
在这些情况下，本发明的目的是提供一种铜合金薄膜，甚至在平板显示器的典型加工过程中暴露于高温之后它也能维持比纯铝更低的电阻率和抑制空隙形成。本发明的另一个目的是提供一种用于沉积铜合金薄膜的溅射靶、和使用所述铜合金薄膜作为联结线路薄膜和/或电极膜的平板显示器。
具体地，本发明提供：
(a)一种含有Fe和P以及余量基本上是Cu的铜合金薄膜，其中Fe和P的含量满足所有下列条件(1)～(3)：
1.4NFe+8NP＜1.3        (1)
NFe+48NP＞1.0          (2)
12NFe+NP＞0.5          (3)
其中，NFe表示Fe的含量(原子百分比)；NP表示P的含量(原子百分比)；
(b)一种含有Co和P以及余量基本上是Cu的铜合金薄膜，其中Co和P的含量满足所有下列条件(4)～(6)：
1.3NCo+8NP＜1.3        (4)
NCo+73NP＞1.5          (5)
12NCo+NP＞0.5          (6)
其中，NCo表示Co的含量(原子百分比)；NP表示P的含量(原子百分比)；和
(c)一种含有Mg和P以及余量基本上是Cu的铜合金薄膜，其中Mg和P的含量满足所有下列条件(7)～(9)：
0.67NMg+8NP＜1.3        (7)
2NMg+197NP＞4           (8)
16NMg+NP＞0.5           (9)
其中，NMg表示Mg的含量(原子百分比)；NP表示P的含量(原子百分比)；
所述铜合金薄膜最适合用作平板显示器的联结线路薄膜和/或电极膜。甚至在200～500℃下热处理1～120分钟之后，Fe2P、Co2P和Mg3P2分别析出在铜合金薄膜(a)、(b)和(c)的晶界上，起维持它们的低电阻率和抑制空隙形成的作用。
本发明还包括沉积这些铜合金薄膜用的溅射靶。具体地，可以通过使用含有Fe和P以及余量基本上是Cu的溅射靶沉积铜合金薄膜(a)，其中Fe和P的含量满足所有下列条件(10)～(12)：
1.4NFe+1.6NP’＜1.3        (10)
NFe+9.6NP’＞1.0           (11)
12NFe+0.2NP’＞0.5         (12)
其中，NFe表示Fe的含量(原子百分比)；NP’表示P的含量(原子百分比)。
可以通过使用含有Co和P以及余量基本上是Cu的溅射靶沉积铜合金薄膜(b)，其中Co和P的含量满足所有下列条件(13)～(15)：
1.3NCo+1.6NP’＜1.3        (13)
NCo+14.6NP’＞1.5          (14)
12NCo+0.2NP’＞0.5         (15)
其中，NCo表示Co的含量(原子百分比)；NP’表示P的含量(原子百分比)。
可以通过使用含有Mg和P以及余量基本上是Cu的溅射靶沉积铜合金薄膜(c)，其中Mg和P的含量满足所有下列条件(16)～(18)：
0.67NMg+1.6NP’＜1.3        (16)
2NMg+39.4NP’＞4            (17)
16NMg+0.2NP’＞0.5          (18)
其中，NMg表示Mg的含量(原子百分比)；NP’表示P的含量(原子百分比)。
本发明还包括每个都含有上述铜合金薄膜中任一个的、作为联结线路薄膜和电极膜中至少一个的平板显示器。
根据本发明的铜合金薄膜能生产铜合金联结线路薄膜，甚至在于200℃或更高的温度下进行热处理用于沉积栅极绝缘膜和/或层间绝缘膜之后，所述铜合金联结线路薄膜也能维持比纯铝薄膜低的电阻率和具有满意的可靠性，但不产生大量的空隙。得到的联结线路薄膜和/或电极膜用于尺寸扩大的平板显示器，例如液晶显示器、等离子体显示板、电场发射显示器和电致发光显示器。
参照附图从优选方案的下列说明中将清晰地看到本发明的目的、特点和优点。
附图说明
图1是表示在Cu-P合金薄膜中热处理后的空隙密度和P含量的关系的图；
图2是在300℃下真空热处理后Cu-0.1原子％P合金薄膜的扫描电子显微镜(SEM)图；
图3是表示在Cu-P合金薄膜中电阻率和P含量的关系的图；
图4是表示在Cu-Fe合金薄膜中热处理后的空隙密度和Fe含量的关系的图；
图5是在300℃下真空热处理后Cu-0.28原子％Fe合金薄膜的扫描电子显微镜(SEM)图；
图6是表示在Cu-Fe合金薄膜中电阻率和Fe含量的关系的图；
图7是表示在Cu-P合金薄膜和Cu-Fe-P合金薄膜中电阻率和热处理温度的关系的图；
图8是表示在Cu-Fe-P合金薄膜中Fe和P的含量和热处理后的空隙密度的关系的图；
图9是表示在Cu-Co-P合金薄膜中Co和P的含量和热处理后的空隙密度的关系的图；
图10是表示在Cu-Mg-P合金薄膜中Mg和P的含量和热处理后的空隙密度的关系的图；
图11是在300℃下真空热处理后Cu-0.28原子％Fe-0.05原子％P合金薄膜的扫描电子显微镜(SEM)图。
优选方案的描述
本发明人对甚至暴露于液晶TFT的生产过程中的200℃或更高的升高温度后也能维持比纯铝薄膜低的电阻率和显著地减少“空隙”的铜合金薄膜进行了透彻的研究。在使用纯Cu薄膜的联结线路薄膜的加工中发生这些空隙。他们还深入地研究了沉积铜合金薄膜用的溅射靶的组成。
结果，他们发现，含有P和选自Fe、Co和Mg中至少一种的铜基薄膜能维持低电阻率和比纯Cu薄膜更显著地抑制空隙。进一步研究之后，他们发现，通过控制铜合金中P和Fe、Co或Mg的比例能有效地可靠地表现出这些作用和优点。基于这些发现完成了本发明。下面描述导致本发明的细节。
起初，本发明人认为P通过捕获Cu薄膜中含有的杂质氧而有助于抑制内部氧化，对P的含量和在含P的铜基薄膜即Cu-P合金薄膜中热处理后产生的空隙的量的关系进行了研究。
具体地，使用溅射设备在玻璃基片(#1737玻璃，来自Corning Inc.)上沉积一系列含有0～0.5原子％的P和具有300nm膜厚度的Cu-P合金薄膜或纯Cu薄膜。用光刻法和用混合酸蚀刻剂(含有硫酸、硝酸和乙酸的混合酸)的湿蚀刻在其上加工出10μm线宽的联结线路图案，然后在300℃下真空热处理30分钟。计数在联结线路图的表面上观察劐的空隙以确定空隙密度。考虑到在加工液晶TFT的过程中滞后的热处理温度在栅极绝缘膜的加工过程中一般最高达到350℃和在源-漏联结线路薄膜的加工过程中一般最高达到300℃，进行上述热处理。
在Cu-P合金薄膜中热处理后的空隙密度和P含量的关系的试验结果表示在图1中。图1表明，随着P含量的增加，空隙的密度下降，为了控制空隙密度为1.0×1010m-2或更低即实际可接受的水平，应该加入0.2原子％或更高量的P。
为了参考，图2表示在300℃下真空热处理后Cu-0.1原子％P合金薄膜的扫描电子显微镜(SEM)图。在这里，沉积Cu合金薄膜，进行光蚀刻和用混合酸蚀刻剂湿蚀刻以形成10μm线宽的联结线路图案，在300℃下真空热处理30分钟。图2表示其中用混合酸蚀刻剂蚀刻联结线路图案的表面的照片以易于辨认热处理后的晶界。图2中箭头指出的黑区域是空隙。
本发明人还研究了在Cu-P合金薄膜中P含量对电阻率的影响。具体地，使用溅射设备在玻璃基片(#1737玻璃，来自Corning Inc.)上沉积一系列具有0.03原子％或0.09原子％的P含量和具有300nm膜厚度的Cu-P合金薄膜，在300℃下真空热处理30分钟。测定热处理后的Cu-P合金薄膜的电阻率。也考虑到在液晶TFT的加工中热处理温度的滞后，进行了这种热处理。单独地，沉积不加P的纯Cu薄膜，进行热处理，测定它的电阻率。
在Cu-P合金薄膜中电阻率和P含量的关系的这些试验结果表示在图3中。图3表明和纯Cu薄膜相比，加入0.1原子％的P增加了0.8μΩ·cm的电阻率。
作为上述类似试验的结果，发现纯Al薄膜在热处理后具有3.3μΩ·cm的电阻率。图3表示P含量必须是0.16原子％或更低(包括0原子％)以生产具有比纯Al薄膜低的电阻率的Cu-P合金薄膜。
Cu-P合金薄膜的这些试验结果表明，P含量必须是0.2原子％或更高以抑制热处理产生的空隙，但是它必须是0.16原子％或更低(包括0原子％)以得到比纯Al薄膜低的电阻率，控制Cu-P合金薄膜中的P含量不能同时降低电阻率和抑制空隙。
本发明人加工了含有Fe的铜基合金薄膜，即Cu-Fe合金薄膜，证明Fe含量和空隙形成的关系。因为Fe沉积在晶界上，所以认为Fe对于加强晶界是有用的。
具体地，使用溅射设备在玻璃基片(#1737玻璃，来自Corning Inc.)上沉积一系列含有0～1.0原子％Fe和具有300nm膜厚度的Cu-Fe合金薄膜。用光刻法光刻和用混合酸蚀刻剂湿蚀刻薄膜以加工出10μm线宽的联结线路图案，然后在300℃下真空热处理30分钟。计数在联结线路图的表面上观察到的空隙以确定空隙密度。考虑到在液晶TFT的加工过程中滞后的热处理温度在栅极绝缘膜的加工过程中一般最高达到350℃和在源-漏联结线路薄膜的加工过程中一般最高达到300℃，进行上述热处理。
在Cu-Fe合金薄膜中热处理后的空隙密度和Fe含量的关系的试验结果表示在图4中。图4表明，随着Fe含量的增加，空隙的密度下降，Fe含量应该优选为1.0原子％或更高以得到1.0×1010m-2或更低的实际可接受的空隙密度。
为了参考，图5表示在300℃下真空热处理后Cu-0.28原子％Fe合金薄膜的扫描电子显微镜(SEM)图。在这里，沉积Cu合金薄膜，进行光蚀刻和用混合酸蚀刻剂湿蚀刻以形成10μm线宽的联结线路图案，在300℃下真空热处理30分钟，如图2所示。图5表示其中用混合酸蚀刻剂蚀刻联结线路图案的表面的照片以容易辨认热处理后的晶界。图5中箭头指出的黑区域是空隙。图5表示，当加入0.28原子％的少量的Fe时，发生大量的空隙。
本发明人还研究了在Cu-Fe合金薄膜中Fe含量与电阻率的关系。具体地，使用溅射设备在玻璃基片(#1737玻璃，来自Corning Inc.)上沉积一系列具有0.3原子％或0.9原子％的Fe含量和具有300nm膜厚度的Cu-Fe合金薄膜，在300℃下真空热处理30分钟。测定热处理后的Cu-Fe合金薄膜的电阻率。也考虑到在液晶TFT的加工过程中热处理温度的滞后，进行了这种热处理。单独地，沉积不加Fe的纯Cu薄膜，进行热处理，测定它的电阻率。
在Cu-Fe合金薄膜中电阻率和Fe含量的关系的这些试验结果表示在图6中。图6表明和纯Cu薄膜相比，加入0.1原子％的Fe增加了0.14μΩ·cm的电阻率。图6也表明Fe含量必须控制在0.93原子％或更低(包括0原子％)以生产具有比纯Al薄膜低的电阻率的Cu-Fe合金薄膜。
Cu-Fe合金薄膜的这些试验结果表明，Fe含量必须是1.0原子％或更高以抑制热处理产生的空隙，但是它必须是0.93原子％或更低(包括0原子％)以得到比纯A1薄膜低的电阻率，控制Cu-Fe合金薄膜中的Fe含量不能同时降低电阻率和抑制空隙。
接着，本发明人对向纯Cu中组合地加入Fe和P的作用进行了研究。起初地，沉积一系列含有恒定量的P和变化量的Fe的Cu-P-Fe合金薄膜，在变化的温度下进行真空热处理以研究热处理温度和Fe含量对热处理后的Cu-P-Fe合金薄膜的电阻率的影响。
具体地，使用溅射设备在玻璃基片(#1737玻璃，来自Corning Inc.)上沉积一系列具有0.1原子％恒定量的P和0～0.5原子％变化量的Fe以及具有300nm膜厚度的Cu-Fe-P合金薄膜。分别在200～500℃的不同温度下保持30分钟的同时进行真空热处理。测定热处理后的Cu-Fe-P合金薄膜的电阻率。
热处理温度和Fe含量与电阻率的关系的结果表示在图7中。图7表明在200℃或更高的温度下热处理得到基本恒定的低电阻率，不依赖于Fe含量。
由于纯Al薄膜和纯Cu薄膜之间的电阻率的差为1.3μΩ·cm，所以向纯Cu中加入Fe和P产生的电阻率增加必须低于1.3μΩ·cm。从图3和图6的结果确定出电阻率的增加比例作为系数，得到下列条件(1)，其中，在Cu合金薄膜中，NFe表示Fe的含量(原子百分比)；NP表示P的含量(原子百分比)。控制Cu合金薄膜中的Fe和P的含量使得满足下列条件(1)，以得到比纯Al薄膜低的电阻率。
1.4NFe+8NP＜1.3        (1)
接着研究了在Cu-Fe-P合金薄膜中Fe和P含量与热处理后发生的空隙密度的关系。在试验中，沉积Cu-Fe-P合金薄膜，用光刻法蚀刻和用混合酸蚀刻剂湿蚀刻，从而加工出10μm线宽的联结线路图案，然后在300℃下真空热处理30分钟。计数在具有10μm线宽的联结线路图案上的空隙数以确定空隙密度。具有实际可接受水平即1.0×1010m-2或更低的空隙密度的样品薄膜评价为“合格”(在图中用“O”表示)，具有超过1.0×1010m-2空隙密度的样品薄膜评价为“不合格”(在图中用“X”表示)。
在Cu-Fe-P合金薄膜中Fe和P含量与热处理后的空隙密度的关系的结果表示在图8中。图8表明设定Cu-Fe-P合金薄膜中的Fe和P含量使得满足下列条件(2)和(3)可以抑制空隙的形成：
NFe+48NP＞1.0        (2)
12NFe+NP＞0.5        (3)
另外，结果表明控制Cu-Fe-P合金薄膜中的Fe和P含量以满足所有的下列条件(2)和(3)以及保证低电阻率所必需的条件(1)可以同时得到低电阻率和抑制空隙，如图8所示。
1.4NFe+8NP＜1.3        (1)
NFe+48NP＞1.0          (2)
12NFe+NP＞0.5          (3)
向Cu中单独地加入Fe或P不能同时地得到这些优点“低于纯Al薄膜的电阻率”和“抑制空隙”。还不能充分地解释为什么向Cu组合地加入合适量的Fe和P可以同时得到“低于纯Al薄膜的电阻率”和“抑制空隙”的原因。这可能是因为作为在200℃或更高温度下热处理Cu-Fe-P合金薄膜的结果，在Cu的晶界上沉积细金属互化物Fe2P，加强了晶界，从而抑制了热应力(拉应力)导致的空隙形成。可能因为所述金属互化物不是沉积在Cu晶粒上而是沉积在其晶界上，所以维持了低电阻率。
本发明人还研究了除Fe外形成P化合物的其它元素，发现Co和Mg表现出类似的效果，组合地加入选自Fe、Co和Mg组成的组中的两种或多种元素表现出类似的效果。下面详细地描述含有与Co或Mg结合的P的Cu合金薄膜。
初始地，沉积一系列含有变化量的Co和P的Cu-Co-P合金薄膜，测定得到的薄膜的电阻率，以图8的相同方式确定Cu-Co-P合金薄膜中Co和P的含量与电阻率的关系。结果表明，通过设定Cu-Co-P合金薄膜中Co和P的含量以满足下列条件(4)可以保证比纯Al薄膜低的电阻率。
1.3NCo+8NP＜1.3        (4)
另外，研究了在Cu-Co-P合金薄膜中Co和P的含量与热处理后发生的空隙的密度的关系。在试验中，沉积Cu-Co-P合金薄膜，进行光刻和用混合酸蚀刻剂湿蚀刻，从而加工出10μm线宽的联结线路图案，然后在300℃下真空热处30分钟。计数在具有10μm线宽的联结线路图案上的空隙数以确定空隙密度。具有实际可接受水平即1.0×1010m-2或更低的空隙密度的样品薄膜评价为“合格”(在图中用“O”表示)，具有超过1.0×1010m-2空隙密度的样品薄膜评价为“不合格”(在图中用“X”表示)。
在Cu-Co-P合金薄膜中Co和P含量与热处理后的空隙密度的关系的结果表示在图9中。图9表明通过设定Cu-Co-P合金薄膜中的Co和P含量使得满足下列条件(5)和(6)可以抑制空隙的形成：
NCo+73NP＞1.5        (5)
12NCo+NP＞0.5        (6)
另外，结果表明控制Cu-Co-P合金薄膜中的Co和P含量满足所有的下列条件(5)和(6)以及保证低电阻率所必需的条件(4)可以同时达到低电阻率和抑制空隙，如图9所示。在这种情况中，在晶界上沉积Co2P可能同时得到低电阻率和抑制空隙。
1.3NCo+8NP＜1.3        (4)
NCo+73NP＞1.5          (5)
12NCo+NP＞0.5          (6)
接着，本发明人对含有Mg以代替Fe或Co的Cu-Mg-P合金薄膜进行了研究。初始地，沉积一系列含有变化量的Mg和P的Cu-Mg-P合金薄膜，测定薄膜的电阻率，以图8和9的相同方式确定Cu-Mg-P合金薄膜中Mg和P的含量与电阻率的关系。结果表明，通过设定Cu-Mg-P合金薄膜中Mg和P的含量使得满足下列条件(7)可以保证比纯Al薄膜低的电阻率。
0.67NMg+8NP＜1.3        (7)
另外，研究了Mg和P的含量与热处理后的空隙密度的关系。在试验中，沉积Cu-Mg-P合金薄膜，进行光刻和用混合酸蚀刻剂湿蚀刻，从而加工出10μm线宽的联结线路图案，然后在300℃下真空热处理30分钟。计数在具有10μm线宽的联结线路图案中的空隙数以确定空隙密度。具有实际可接受水平即1.0×1010m-2或更低的空隙密度的样品薄膜评价为“合格”(在图中用“O”表示)，具有超过1.0×1010m-2空隙密度的样品薄膜评价为“不合格”(在图中用“X”表示)。
在Cu-Mg-P合金薄膜中Mg和P含量与热处理后的空隙密度的关系的结果表示在图10中。图10表明通过设定Cu-Mg-P合金薄膜中的Mg和P含量使得满足下列条件(8)和(9)可以抑制空隙的形成：
2NMg+197NP＞4        (8)
16NMg+NP＞0.5        (9)
另外，结果表明控制Cu-Mg-P合金薄膜中的Mg和P含量满足所有的下列条件(8)和(9)以及保证低电阻率所必需的条件(7)可以同时达到低电阻率和抑制空隙，如图10所示。在这种情况中，在晶界上沉积Mg3P2有助于同时得到低电阻率和抑制空隙。
0.67NMg+8NP＜1.3     (7)
2NMg+197NP＞4        (8)
16NMg+NP＞0.5        (9)
不特别地限定本发明的Cu合金薄膜的膜厚度，但是，例如，对于下面提及的平板显示器的联结线路薄膜，一般是约100至约400nm。
本发明的Cu合金薄膜适用于不具体地限定的任何应用，例如平板显示器的联结线路薄膜和/或电极膜。充分地表现出优点的特别合适的薄膜的应用是液晶显示器中的栅极绝缘膜和源-漏联结线路薄膜。
词语“余量基本上是Cu”是指除P、Fe、Co和Mg外的余量包括Cu和不可避免的杂质。作为不可避免的杂质，所述薄膜可以含有每种的含量是100ppm或更低的Si、Al、C、O和/或N。
本发明还包括沉积Cu合金薄膜的溅射靶。当沉积含P的Cu合金薄膜时，在得到的Cu合金薄膜中P含量约为溅射靶中P含量的20％。因此，本发明使用的溅射靶必须具有约为目的Cu合金薄膜中的P含量的5倍的P含量。本发明的溅射靶的组成规定如下。
具体地，可以使用含有Fe和P以及余量基本上是Cu的Cu合金溅射靶沉积含有Fe和P以及余量基本上是Cu的Cu合金薄膜，其中Fe和P的含量满足所有下列条件(10)～(12)，P含量约为沉积的Cu合金薄膜的5倍：
1.4NFe+1.6NP’＜1.3        (10)
NFe+9.6NP’＞1.0           (11)
12NFe+0.2NP’＞0.5         (12)
其中，NFe表示Fe的含量(原子百分比)；NP’表示P的含量(原子百分比)。
可以通过使用含有Co和P以及余量基本上是Cu的Cu合金溅射靶沉积含有Co和P以及余量基本上是Cu的Cu合金薄膜，其中Co和P的含量满足所有下列条件(13)～(15)，P含量约为待沉积的Cu合金薄膜的5倍：
1.3NCo+1.6NP’＜1.3        (13)
NCo+14.6NP’＞1.5          (14)
12NCo+0.2NP’＞0.5         (15)
其中，NCo表示Co的含量(原子百分比)；NP’表示P的含量(原子百分比)。
可以通过使用含有Mg和P以及余量基本上是Cu的Cu合金溅射靶沉积含有Mg和P以及余量基本上是Cu的铜合金薄膜，其中Mg和P的含量满足所有下列条件(16)～(18)，P含量约为待沉积的Cu合金薄膜的5倍：
0.67NMg+1.6NP’＜1.3        (16)
2NMg+39.4NP’＞4            (17)
16NMg+0.2NP’＞0.5          (18)
其中，NMg表示Mg的含量(原子百分比)；NP’表示P的含量(原子百分比)。
下面参考几个实施例进一步详细地解释本发明，但决不是限定本发明的范围。在不脱离本发明范围的情况下这些实施例的任何修改都在本发明的技术范围内。
实施例1
用真空熔融方法制备包含含有0.28原子％Fe和0.25原子％P以及余量为Cu和不可避免杂质的Cu合金的溅射靶。使用该溅射靶，在具有50.8mm的直径和0.7mm的厚度的玻璃基片(#1737玻璃，来自CorningInc.)上使用直流磁控管溅射方法沉积具有300nm厚度的Cu-Fe-P合金薄膜。用感应耦合等离子体(ICP)原子发射光谱测定法分析Cu-Fe-P合金薄膜的组成，发现Fe含量是0.28原子％，P含量是0.05原子％。在薄膜沉积时，因为P具有高的蒸汽压，所以约80％的P不可能生产出。
接着，在Cu-0.28原子％Fe-0.05原子％P合金薄膜上形成正型光致抗蚀剂(厚1μm)的图案，用混合酸蚀刻剂蚀刻，用光致抗蚀剂去除剂除去光致抗蚀剂。观察最小线宽为10μm的联结线路图案以确定是否存在晶界分层和/或小丘(异常突起)。结果，既没有观察到晶界分层，也没有观察到小丘。另外，以联结线路图案的电流-电压性能为基础计算确定样品的电阻率。
在真空热处理炉中在300℃下将样品加热30分钟后再次确定样品的电阻率，发现它是2.73μΩ·cm。用SEM详细地观察样品的表面，结果表示在图11中。甚至热处理后，样品薄膜也没有表现出晶界分层和小丘，具有4.5×109m-2的空隙密度，符合1.0×1010m-2或更低的实际上可接受的水平。
实施例2
用真空熔融方法制备包含含有0.35原子％Co和0.25原子％P以及余量为Cu和不可避免杂质的Cu合金的溅射靶。使用该溅射靶，在具有50.8mm的直径和0.7mm的厚度的玻璃基片(#1737玻璃，来自CorningInc.)上使用直流磁控管溅射方法沉积具有300nm厚度的Cu-Co-P合金薄膜。用感应耦合等离子体(ICP)原子发射光谱测定法分析Cu-Co-P合金薄膜的组成，发现Co含量是0.35原子％，p含量是0.05原子％。在薄膜沉积时，因为P如实施例1中那样具有高的蒸汽压，所以约80％的P不可能生产出。
接着，在Cu-0.35原子％Co-0.05原子％P合金薄膜上形成正型光致抗蚀剂(厚1μm)的图案，用混合酸蚀刻剂蚀刻，用光致抗蚀剂去除剂除去光致抗蚀剂。观察最小线宽为10μm的联结线路图案以确定是否存在晶界分层和/或小丘(异常突起)。结果既没有观察到晶界分层，也没有观察到小丘。另外，以联结线路图案的电流-电压性能为基础计算确定样品的电阻率。
在真空热处理炉中在300℃下加热样品30分钟后再次确定样品的电阻率，发现它是2.57μΩ·cm。用SEM详细地观察样品的表面。甚至在热处理后，样品薄膜也没有表现出晶界分层和小丘，具有5.5×109m-2的空隙密度，符合1.0×1010m-2或更低的实际上可接受的水平。
实施例3
用真空熔融方法制备包含含有0.5原子％Mg和0.25原子％P以及余量为Cu和不可避免杂质的Cu合金的溅射靶。使用该溅射靶，在具有50.8mm的直径和0.7mm的厚度的玻璃基片(#1737玻璃，来自CorningInc.)上使用直流磁控管溅射方法沉积具有300nm厚度的Cu-Mg-P合金薄膜。用感应耦合等离子体(ICP)原子发射光谱测定法分析Cu-Mg-P合金薄膜的组成，发现Mg含量是0.5原子％，p含量是0.05原子％。在薄膜沉积时，如实施例1和2，因为P具有高的蒸汽压，所以约80％的P不可能生产出。
接着，在Cu-0.5原子％Mg-0.05原子％P合金薄膜上形成正型光致抗蚀剂(厚1μm)的图案，用混合酸蚀刻剂蚀刻，用光致抗蚀剂去除剂除去光致抗蚀剂。观察最小线宽为10μm的联结线路图案以确定是否存在晶界分层和/或小丘(异常突起)。结果既没有观察到晶界分层，也没有观察到小丘。另外，以联结线路图案的电流-电压性能为基础计算确定样品的电阻率。
在真空热处理炉中在300℃下加热样品30分钟后再次确定样品的电阻率，发现它是2.77μΩ·cm。用SEM详细地观察样品的表面。即使热处理后，样品薄膜也没有表现出晶界分层和小丘，具有5.0×109m-2的空隙密度，符合1.0×1010m-2或更低的实际上可接受的水平。
虽然参考目前认为是优选方案的的内容描述了本发明，但是应该理解本发明不局限于这些公开的方案。相反，本发明将意图覆盖包括在所附权利要求书的精神和范围内的各种修改和等同安排。附带的权利要求书的范围符合最宽的解释使得包括所有这样的修改和等同结构和功能。

Claims (12)

1.一种含有Fe和P以及余量基本上是Cu的铜合金薄膜，其特征在于，Fe和P的各含量同时满足下式(1)～(3)：
1.4NFe+8NP＜1.3                      (1)
NFe+48NP＞1.0                        (2)
12NFe+NP＞0.5                        (3)
式中，NFe表示Fe的含量(原子百分比)；NP表示P的含量(原子百分比)。
2.一种含有Co和P以及余量基本上是Cu的铜合金薄膜，其特征在于，Co和P的各含量同时满足下式(4)～(6)：
1.3NCo+8NP＜1.3                      (4)
NCo+73NP＞1.5                        (5)
12NCo+NP＞0.5                        (6)
式中，NCo表示Co的含量(原子百分比)；NP表示P的含量(原子百分比)。
3.一种含有Mg和P以及余量基本上是Cu的铜合金薄膜，其特征在于，Mg和P的各含量同时满足下式(7)～(9)：
0.67NMg+8NP＜1.3                     (7)
2NMg+197NP＞4                        (8)
16NMg+NP＞0.5                        (9)
式中，NMg表示Mg的含量(原子百分比)；NP表示P的含量(原子百分比)。
4.根据权利要求1所述的铜合金薄膜，其特征在于，Fe2P析出在Cu的晶界上。
5.根据权利要求2所述的铜合金薄膜，其特征在于，Co2P析出在Cu的晶界上。
6.根据权利要求3所述的铜合金薄膜，其特征在于Mg3P2析出在Cu的晶界上。
7.一种沉积铜合金薄膜的溅射靶，其特征在于，所述溅射靶包含Fe和P以及余量基本上是Cu，
其中Fe和P的各含量同时满足下式(10)～(12)：
1.4NFe+1.6NP’＜1.3                        (10)
NFe+9.6NP’＞1.0                           (11)
12NFe+0.2NP’＞0.5                         (12)
式中，NFe表示Fe的含量(原子百分比)；NP’表示P的含量(原子百分比)。
8.一种沉积铜合金薄膜的溅射靶，其特征在于，所述溅射靶包含Co和P以及余量基本上是Cu，
其中Co和P的各含量同时满足下式(13)～(15)：
1.3NCo+1.6NP’＜1.3                        (13)
NCo+14.6NP’＞1.5                          (14)
12NCo+0.2NP’＞0.5                         (15)
式中，NCo表示Co的含量(原子百分比)；NP’表示P的含量(原子百分比)。
9.一种沉积铜合金薄膜的溅射靶，其特征在于，所述溅射靶包含Mg和P以及余量基本上是Cu，
其中Mg和P的各含量同时满足下式(16)～(18)：
0.67NMg+1.6NP’＜1.3                       (16)
2NMg+39.4NP’＞4                           (17)
16NMg+0.2NP’＞0.5                         (18)
式中，NMg表示Mg的含量(原子百分比)；NP’表示P的含量(原子百分比)。
10.一种具有联结线路薄膜和电极膜中至少之一的平板显示器，其特征在于，所述联结线路薄膜和电极膜每个都包含权利要求1所述的铜合金薄膜。
11.一种具有联结线路薄膜和电极膜中至少之一的平板显示器，其特征在于，所述联结线路薄膜和电极膜每个都包含权利要求2所述的铜合金薄膜。
12.一种具有联结线路薄膜和电极膜中至少之一的平板显示器，其特征在于，所述联结线路薄膜和电极膜每个都包含权利要求3所述的铜合金薄膜。
CNB2005101187317A 2004-11-02 2005-10-27 铜合金薄膜、铜合金溅射靶和平板显示器 Expired - Fee Related CN100392505C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004319644 2004-11-02
JP2004319644A JP4330517B2 (ja) 2004-11-02 2004-11-02 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ

Publications (2)

Publication Number Publication Date
CN1769985A true CN1769985A (zh) 2006-05-10
CN100392505C CN100392505C (zh) 2008-06-04

Family

ID=36261023

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101187317A Expired - Fee Related CN100392505C (zh) 2004-11-02 2005-10-27 铜合金薄膜、铜合金溅射靶和平板显示器

Country Status (5)

Country Link
US (2) US20060091792A1 (zh)
JP (1) JP4330517B2 (zh)
KR (1) KR100716322B1 (zh)
CN (1) CN100392505C (zh)
TW (1) TWI297042B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289532A (zh) * 2020-09-23 2021-01-29 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5125112B2 (ja) * 2006-07-31 2013-01-23 三菱マテリアル株式会社 熱欠陥発生のない液晶表示装置用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
DE102009002894A1 (de) * 2009-05-07 2010-11-18 Federal-Mogul Wiesbaden Gmbh Gleitlagermaterial
KR101320229B1 (ko) 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN102409147B (zh) * 2011-11-14 2013-12-11 余姚康富特电子材料有限公司 靶材热处理方法
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
KR102030875B1 (ko) * 2013-03-01 2019-10-10 제이엑스금속주식회사 고순도 구리 코발트 합금 스퍼터링 타깃
DE102013208497A1 (de) 2013-05-08 2014-11-13 Federal-Mogul Wiesbaden Gmbh Kupferlegierung, Verwendung einer Kupferlegierung, Lager mit einer Kupferlegierung und Verfahren zur Herstellung eines Lagers aus einer Kupferlegierung
CN104118852B (zh) * 2014-08-06 2016-02-03 济南大学 一种过渡金属磷化物Co2P的制备方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140339A (ja) * 1983-01-29 1984-08-11 Furukawa Electric Co Ltd:The リ−ドフレ−ム用銅合金
JPH0635633B2 (ja) * 1986-10-29 1994-05-11 株式会社神戸製鋼所 電気および電子部品用銅合金及びその製造方法
JPS63203737A (ja) * 1987-02-17 1988-08-23 Kobe Steel Ltd 耐摩耗性に優れた鋼連続鋳造用管型モ−ルド材料
US4908275A (en) * 1987-03-04 1990-03-13 Nippon Mining Co., Ltd. Film carrier and method of manufacturing same
JPH0673474A (ja) * 1992-08-27 1994-03-15 Kobe Steel Ltd 強度、導電率及び耐マイグレーション性が優れた銅合金
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
DE69637333T2 (de) * 1995-06-27 2008-10-02 International Business Machines Corp. Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3886303B2 (ja) * 1999-08-25 2007-02-28 株式会社神戸製鋼所 電気・電子部品用銅合金
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
JP4159757B2 (ja) * 2001-03-27 2008-10-01 株式会社神戸製鋼所 強度安定性および耐熱性に優れた銅合金
JP2003064432A (ja) * 2001-08-27 2003-03-05 Kobe Steel Ltd 接続部品の接点構造
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003105463A (ja) * 2001-10-02 2003-04-09 Kobe Steel Ltd 電気接続部品
JP2003221632A (ja) * 2002-01-28 2003-08-08 Kobe Steel Ltd 耐アーク性に優れた電気接続部品用銅合金板・条及びその製造方法
US7514037B2 (en) * 2002-08-08 2009-04-07 Kobe Steel, Ltd. AG base alloy thin film and sputtering target for forming AG base alloy thin film
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4223511B2 (ja) * 2003-03-17 2009-02-12 日鉱金属株式会社 銅合金スパッタリングターゲット及びその製造方法並びに半導体素子配線
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289532A (zh) * 2020-09-23 2021-01-29 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用
CN112289532B (zh) * 2020-09-23 2023-09-01 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用

Also Published As

Publication number Publication date
US20060091792A1 (en) 2006-05-04
KR100716322B1 (ko) 2007-05-11
CN100392505C (zh) 2008-06-04
KR20060052390A (ko) 2006-05-19
JP4330517B2 (ja) 2009-09-16
JP2006131925A (ja) 2006-05-25
US20090133784A1 (en) 2009-05-28
TWI297042B (en) 2008-05-21
TW200619401A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
CN1769985A (zh) 铜合金薄膜、铜合金溅射靶和平板显示器
CN1771350A (zh) 钽溅射靶及其制造方法
CN1945855A (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN1871372A (zh) 钽溅射靶
CN1258209C (zh) 半导体元件用导电性薄膜、半导体元件及它们的制造方法
CN1917218A (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
TWI429762B (zh) 導電膜形成用銀合金濺鍍靶及其製造方法
CN1168076A (zh) 透明导电叠层及使用该透明导电叠层的电致发光元件
CN1924049A (zh) 铜合金材料及其制造方法
TWI503419B (zh) Anodic oxidation treatment of aluminum alloy and anodized aluminum alloy components
CN1719320A (zh) 显示器及生产显示器的方法
CN1250756C (zh) 具有良好弯曲特性的高强度铜合金及其制造方法,及使用该铜合金的接线端连接器
CN1600881A (zh) 疲劳特性优异的Cu－Ni－Si类合金
CN1156918C (zh) 半导体器件
CN1110844C (zh) 阻挡层的形成方法
CN1822372A (zh) 显示器和用于制备该显示器的溅射靶
CN1624176A (zh) 平板显示器用Ag基合金配线电极膜、Ag基合金溅射靶
CN1241755C (zh) 平版印刷版用铝合金板
CN1869796A (zh) 液晶显示装置
CN101076869A (zh) 透明电极及其制造方法
CN1601360A (zh) 薄膜晶体管电路器件及其制造方法、以及液晶显示设备
CN1946265A (zh) 制作布线电路板的工艺
CN1312591A (zh) 半导体装置、液晶显示装置及其制造方法
CN1653508A (zh) 基片、具有该基片的液晶显示器及其制造方法
CN1929715A (zh) 配线电路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20121027