CN114864404A - 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 - Google Patents
一种3次掩膜实现电荷耦合的sbr器件的制作工艺 Download PDFInfo
- Publication number
- CN114864404A CN114864404A CN202210416147.3A CN202210416147A CN114864404A CN 114864404 A CN114864404 A CN 114864404A CN 202210416147 A CN202210416147 A CN 202210416147A CN 114864404 A CN114864404 A CN 114864404A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- polysilicon
- active region
- region
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 210000000746 body region Anatomy 0.000 claims abstract description 5
- 239000007943 implant Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000011800 void material Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种3次掩膜实现电荷耦合的SBR器件的制作工艺，包括：形成薄氧化层；形成体区；形成厚氧化层作为第一掩膜；光刻形成沟槽；形成场氧化层；形成第一多晶硅；设置第二掩膜，刻蚀第一多晶硅，使其顶部低于外延层表面；以位于有源区沟槽之间的厚氧化层作为掩膜，注入源区离子；淀积形成第一氧化层；各向同性的向下刻蚀第一氧化层，使有源区表面的外延层外露，且在有源区沟槽内形成了有源区接触孔，有源区接触孔延伸至第二多晶硅内。本发明的制作过程只需要3次掩膜即可完成整个制作工艺，分别在形成沟槽、形成第一多晶硅和形成金属电极时才需要设置掩膜，节省了形成源区和形成体接触区时的掩膜，节省了成本。
Description
技术领域
本发明涉及半导体技术领域，具体为一种3次掩膜实现电荷耦合的SBR器件的制作工艺。
背景技术
传统的电荷耦合的SBR器件的制作工艺如图1A至图1I所示，包括如下步骤：
提供一衬底1，在衬底1上形成外延层2，在外延层2表面形成薄氧化层3，如图1A所示；
设置第一掩膜，光刻形成沟槽，并去除第一掩膜，沟槽包括有源区沟槽4-1和终端区沟槽4-2，如图1B所示；
在沟槽内形成场氧化层5，如图1C所示；
填充多晶硅并回刻，在沟槽内形成第一多晶硅6，如图1D所示；
设置第二掩膜7，第二掩膜7覆盖终端区，刻蚀有源区的第一多晶硅6，如图1E所示；
去除第二掩膜7，去除第一多晶硅6上方的氧化层，如图1F所示；
在有源区的沟槽内形成栅氧化层9，填充第二多晶硅10并回刻，并且注入形成体区11，如图1G所示；
设置第三掩膜12，第三掩膜12覆盖终端区，在有源区注入并形成源区13，如图1H所示；
去除第三掩膜12，在器件表面形成阻挡层14，设置第四掩膜并光刻形成体接触区接触孔15及金属接触孔17，向下注入形成体接触区16，如图1I所示；
去除第四掩膜，通过第五掩膜在金属接触孔17内填充并形成金属电极。上述的形成体接触区接触孔15、金属接触孔17、体接触区16和金属电极的方法为本领域技术人员的常用技术手段，在此不再详述。
通过上述步骤可知，在传统的电荷耦合的SBR器件的制作工艺中，至少要设置5次掩膜才能实现器件功能。
众所周知，设置一次掩膜的成本极高，每多设置一次掩膜，整个器件的制作成本将大大上升。因此，在不影响器件性能的前提下，如果能够降低掩膜的设置次数，将大大降低制作成本。
发明内容
本发明的目的在于提供一种3次掩膜实现电荷耦合的SBR器件的制作工艺，以解决上述技术问题。
为实现上述目的，本发明提供了一种3次掩膜实现电荷耦合的SBR器件的制作工艺，包括如下步骤：
提供一衬底，在所述衬底上形成外延层，在所述外延层表面形成薄氧化层；
在器件表面向下注入并在外延层表面形成体区；
在器件表面形成厚氧化层，作为第一掩膜；
光刻形成沟槽，所述沟槽包括有源区沟槽和终端区沟槽；
在所述有源区沟槽和终端区沟槽内形成场氧化层；
填充并刻蚀多晶硅，在所述有源区沟槽和终端区沟槽内分别形成第一多晶硅；
设置第二掩膜，所述第二掩膜覆盖终端区，之后刻蚀有源区沟槽内的第一多晶硅，使其顶部低于外延层表面；
减薄位于有源区沟槽内的第一多晶硅上方的场氧化层，以及减薄有源区的厚氧化层；
以位于有源区沟槽之间的厚氧化层作为掩膜，垂直向下的在有源区的外延层表面注入源区离子；
去除有源区沟槽内的第一多晶硅上方的场氧化层，以及去除位于有源区沟槽之间的薄氧化层及厚氧化层；
去除第二掩膜，在所述有源区沟槽内的第一多晶硅上方形成栅氧化层；
填充并刻蚀多晶硅，在所述有源区沟槽内形成第二多晶硅，所述第二多晶硅的表面低于有源区沟槽的顶部，所述第二多晶硅的表面与有源区沟槽顶部之间形成凹陷区域；
在器件表面淀积形成第一氧化层，位于有源区沟槽上方的第一氧化层形成空隙区域；
采用接触孔自对准工艺，各向同性的向下刻蚀第一氧化层，使终端区沟槽内的第一多晶硅外露，且使有源区表面的外延层外露，在有源区沟槽内形成了有源区接触孔，所述有源区接触孔延伸至第二多晶硅内。
优选的，还包括：在有源区沟槽之间的外延层表面注入并形成体接触区。
优选的，还包括：继续向下刻蚀，在有源区沟槽之间的外延层内形成体接触区接触孔，且所述有源区接触孔的深度变深，之后在所述体接触区接触孔内注入并形成体接触区。
优选的，其特征在于，以有源区沟槽自对准刻蚀形成所述体接触区接触孔。
优选的，还包括：在器件表面形成金属电极，所述金属电极通过有源区接触孔与第二多晶硅接触，所述金属电极覆盖有源区且与体接触区接触，所述金属电极覆盖终端区且与终端区内的第一多晶硅接触。
优选的，形成所述第一氧化层后，所述凹陷区域未被填满。
优选的，形成所述有源区接触孔时，所述有源区沟槽顶部的侧壁会留下由第一氧化层形成的阻挡层，用于保护沟道。
优选的，在所述有源区沟槽内的第一多晶硅上方形成栅氧化层时，所述源区离子形成源区。
与现有技术相比，本发明具有如下有益效果：
(1)与传统的制作工艺相比，本发明的制作过程只需要3次掩膜即可完成整个制作工艺，分别在形成沟槽、形成第一多晶硅和形成金属电极时才需要设置掩膜，节省了形成源区和形成体接触区时的掩膜，节省了成本。
(2)本发明利用减薄的厚氧化层作为掩膜，在有源区的外延层表面注入源区离子，节省了注入源区离子时的掩膜。
(3)本发明利用第一氧化层和厚氧化层高度的配合，实现了体接触区的自对准刻蚀，省去了原本体接触区形成时候需要的掩膜。而由于体接触区采用无mask的自对准工艺，因此器件的cell pitch可以做的更小。
(4)本发明在形成体接触区待注入位置时，通过有源区的凹陷区域的设计，能够同时形成有源区接触孔，为后续形成金属电极时省去了另外形成金属接触孔的步骤。
(5)本发明利用形成栅极氧化层时产生的高温，实现了源区离子的退火成型，省去了单独退火形成源区的步骤。
附图说明
图1A至图1I为现有技术中的电荷耦合的SBR器件的制作工艺的流程示意图；
图2A至图2P为本发明实施例的3次掩膜实现电荷耦合的SBR器件的制作工艺的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2A至图2P示出了本实施例的一种3次掩膜实现电荷耦合的SBR器件的制作工艺，包括如下步骤：
步骤一：如图2A所示，提供一衬底1，在衬底1上形成外延层2，在外延层2表面形成薄氧化层3，在本实施例中薄氧化层3的厚度为500A。
步骤二：如图2B所示，在器件表面向下注入并在外延层2表面形成体区11。
步骤三：如图2C所示，在器件表面形成厚氧化层18，作为第一掩膜，在本实施例中厚氧化层18的厚度为7000A。
步骤四：如图2D所示，光刻形成沟槽，沟槽包括有源区沟槽4-1和终端区沟槽4-2，该步骤保留了厚氧化层18，减少了一次去除掩膜的步骤。
步骤五：如图2E所示，在有源区沟槽4-1和终端区沟槽4-2内形成场氧化层5，在本实施例中场氧化层5的厚度为3000A。
步骤六：如图2F所示，填充并刻蚀多晶硅，在有源区沟槽4-1和终端区沟槽4-2内分别形成第一多晶硅6，第一多晶硅6的表面与器件表面齐平。
步骤七：如图2G所示，设置第二掩膜7，第二掩膜7覆盖终端区，之后刻蚀有源区沟槽4-1内的第一多晶硅6，使其顶部低于外延层2的表面。
步骤八：如图2H所示，以湿法腐蚀方式，减薄位于有源区沟槽4-1内的第一多晶硅6上方的场氧化层5，以及减薄有源区的厚氧化层，为垂直向下注入源区离子8预留位置；在本实施例中，场氧化层5从原来的3000A减薄至500A，有源区的厚氧化层从原来的7000A减薄至5000A。
步骤九：如图2I所示，以位于有源区沟槽4-1之间的厚氧化层18作为掩膜，垂直向下的在有源区的外延层2表面注入源区离子8。
步骤十：如图2J所示，去除有源区沟槽4-1内的第一多晶硅6上方的场氧化层5，以及去除位于有源区沟槽4-1之间的薄氧化层3及厚氧化层18，使得有源区的外延层2外露，且位于第一多晶硅6上方的有源区沟槽4-1的侧壁外露。
步骤十一：如图2K所示，去除第二掩膜7，在有源区沟槽4-1内的第一多晶硅6上方形成栅氧化层9。由于形成栅氧化层9的过程是高温过程，因此在该步骤中，源区离子8直接就退火形成了源区13，省去了单独退火形成源区13的步骤。
步骤十二：如图2L所示，填充并刻蚀多晶硅，在有源区沟槽4-1内形成第二多晶硅10，第二多晶硅10的表面低于有源区沟槽4-1的顶部，第二多晶硅10的表面与有源区沟槽4-1顶部之间形成凹陷区域19。
步骤十三：如图2M所示，在器件表面淀积形成第一氧化层20，由于位于凹陷区域19的存在，有源区沟槽4-1上方的第一氧化层20形成空隙区域21，在本实施例中第一氧化层20的厚度为3500A。
步骤十四：如图2N所示，各向同性的向下刻蚀第一氧化层20，使终端区沟槽4-2内的第一多晶硅6外露，且有源区表面的外延层2外露，在有源区沟槽4-1内形成了有源区接触孔22，有源区接触孔22延伸至第二多晶硅10内。由于空隙区域21的存在，在形成有源区接触孔22时，有源区沟槽4-1顶部的侧壁会留下由第一氧化层20形成的阻挡层23。
步骤十五：如图2O所示，在有源区沟槽4-1之间的外延层2表面注入并形成体接触区16。
步骤十六：如图2P所示，在器件表面形成金属电极24，金属电极24通过有源区接触孔22与第二多晶硅10接触，金属电极24覆盖有源区且与体接触区16接触，金属电极24覆盖终端区且与终端区内的第一多晶硅6接触。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (6)
1.一种3次掩膜实现电荷耦合的SBR器件的制作工艺，其特征在于，包括如下步骤：
提供一衬底，在所述衬底上形成外延层，在所述外延层表面形成薄氧化层；
在器件表面向下注入并在外延层表面形成体区；
在器件表面形成厚氧化层，作为第一掩膜；
光刻形成沟槽，所述沟槽包括有源区沟槽和终端区沟槽；
在所述有源区沟槽和终端区沟槽内形成场氧化层；
填充并刻蚀多晶硅，在所述有源区沟槽和终端区沟槽内分别形成第一多晶硅；
设置第二掩膜，所述第二掩膜覆盖终端区，之后刻蚀有源区沟槽内的第一多晶硅，使其顶部低于外延层表面；
减薄位于有源区沟槽内的第一多晶硅上方的场氧化层，以及减薄有源区的厚氧化层；
以位于有源区沟槽之间的厚氧化层作为掩膜，垂直向下的在有源区的外延层表面注入源区离子；
去除有源区沟槽内的第一多晶硅上方的场氧化层，以及去除位于有源区沟槽之间的薄氧化层及厚氧化层；
去除第二掩膜，在所述有源区沟槽内的第一多晶硅上方形成栅氧化层；
填充并刻蚀多晶硅，在所述有源区沟槽内形成第二多晶硅，所述第二多晶硅的表面低于有源区沟槽的顶部，所述第二多晶硅的表面与有源区沟槽顶部之间形成凹陷区域；
在器件表面淀积形成第一氧化层，位于有源区沟槽上方的第一氧化层形成空隙区域；
各向同性的向下刻蚀第一氧化层，使终端区沟槽内的第一多晶硅外露，且使有源区表面的外延层外露，在有源区沟槽内形成了有源区接触孔，所述有源区接触孔延伸至第二多晶硅内。
2.根据权利要求1所述的制作工艺，其特征在于，还包括：
在有源区沟槽之间的外延层表面注入并形成体接触区。
3.根据权利要求2任一项所述的制作工艺，其特征在于，还包括：
在器件表面形成金属电极，所述金属电极通过有源区接触孔与第二多晶硅接触，所述金属电极覆盖有源区且与体接触区接触，所述金属电极覆盖终端区且与终端区内的第一多晶硅接触。
4.根据权利要求1所述的制作工艺，其特征在于，
形成所述第一氧化层后，所述凹陷区域未被填满。
5.根据权利要求1所述的制作工艺，其特征在于，
形成所述有源区接触孔时，所述有源区沟槽顶部的侧壁会留下由第一氧化层形成的阻挡层。
6.根据权利要求1所述的制作工艺，其特征在于，
在所述有源区沟槽内的第一多晶硅上方形成栅氧化层时，所述源区离子形成源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210416147.3A CN114864404A (zh) | 2022-04-20 | 2022-04-20 | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210416147.3A CN114864404A (zh) | 2022-04-20 | 2022-04-20 | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864404A true CN114864404A (zh) | 2022-08-05 |
Family
ID=82631674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210416147.3A Pending CN114864404A (zh) | 2022-04-20 | 2022-04-20 | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864404A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115621127A (zh) * | 2022-12-06 | 2023-01-17 | 南京华瑞微集成电路有限公司 | 一种基于两层光罩的沟槽mosfet及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242323B1 (en) * | 1997-02-18 | 2001-06-05 | Hitachi, Ltd. | Semiconductor device and process for producing the same |
| CN101009328A (zh) * | 2006-01-24 | 2007-08-01 | 万国半导体股份有限公司 | 生成低电阻自对准多晶硅化物栅极和台面接触区mosfet器件的结构和方法 |
| US20090085099A1 (en) * | 2007-10-02 | 2009-04-02 | Shih Tzung Su | Trench mosfet and method of manufacture utilizing three masks |
| US20110291186A1 (en) * | 2010-06-01 | 2011-12-01 | Hamza Yilmaz | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts |
| US20120018802A1 (en) * | 2010-07-21 | 2012-01-26 | Wei Liu | Ultra-low-cost three mask layers trench MOSFET and method of manufacture |
| CN108054210A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
| CN108172563A (zh) * | 2017-12-14 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN111415999A (zh) * | 2020-02-17 | 2020-07-14 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构及其制造方法 |
| CN113644028A (zh) * | 2021-08-11 | 2021-11-12 | 重庆万国半导体科技有限公司 | 一种分离栅功率器件及其制造方法 |
-
2022
- 2022-04-20 CN CN202210416147.3A patent/CN114864404A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242323B1 (en) * | 1997-02-18 | 2001-06-05 | Hitachi, Ltd. | Semiconductor device and process for producing the same |
| CN101009328A (zh) * | 2006-01-24 | 2007-08-01 | 万国半导体股份有限公司 | 生成低电阻自对准多晶硅化物栅极和台面接触区mosfet器件的结构和方法 |
| US20090085099A1 (en) * | 2007-10-02 | 2009-04-02 | Shih Tzung Su | Trench mosfet and method of manufacture utilizing three masks |
| US20110291186A1 (en) * | 2010-06-01 | 2011-12-01 | Hamza Yilmaz | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts |
| US20120018802A1 (en) * | 2010-07-21 | 2012-01-26 | Wei Liu | Ultra-low-cost three mask layers trench MOSFET and method of manufacture |
| CN108172563A (zh) * | 2017-12-14 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN108054210A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
| CN111415999A (zh) * | 2020-02-17 | 2020-07-14 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构及其制造方法 |
| CN113644028A (zh) * | 2021-08-11 | 2021-11-12 | 重庆万国半导体科技有限公司 | 一种分离栅功率器件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115621127A (zh) * | 2022-12-06 | 2023-01-17 | 南京华瑞微集成电路有限公司 | 一种基于两层光罩的沟槽mosfet及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976882B2 (ja) | トレンチゲート構造を持つｍｏｓ型半導体装置の製造方法 | |
| CN108039369A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| KR100385859B1 (ko) | 트렌치 게이트 mosfet 전력소자 제조방법 | |
| CN113644028B (zh) | 一种分离栅功率器件及其制造方法 | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| CN104022043A (zh) | 带有分裂栅的沟槽式功率mosfet及制备方法 | |
| CN101471261A (zh) | 制造凹槽栅晶体管的方法 | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| CN112509979B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| CN101621009A (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
| CN114864404A (zh) | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 | |
| CN114864403B (zh) | 一种减少掩膜次数的Trench MOSFET的制作工艺 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN114023811B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| JPS63244775A (ja) | 半導体デバイスおよびその製造方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN113594043A (zh) | 沟槽型mosfet器件及其制造方法 | |
| KR20230085939A (ko) | 반도체 전력 소자의 제조 방법 | |
| CN114864405A (zh) | 一种减少掩膜次数的sgt mosfet的制作工艺 | |
| CN114023812B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| CN112802751B (zh) | 沟槽型功率器件的制备方法 | |
| CN110047758A (zh) | 一种低成本沟槽型功率半导体器件的制备工艺 | |
| CN114068673B (zh) | 超结沟槽栅mosfet及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220805 |
|
| WD01 | Invention patent application deemed withdrawn after publication |