[go: up one dir, main page]

CN113644028B - 一种分离栅功率器件及其制造方法 - Google Patents

一种分离栅功率器件及其制造方法 Download PDF

Info

Publication number
CN113644028B
CN113644028B CN202110920332.1A CN202110920332A CN113644028B CN 113644028 B CN113644028 B CN 113644028B CN 202110920332 A CN202110920332 A CN 202110920332A CN 113644028 B CN113644028 B CN 113644028B
Authority
CN
China
Prior art keywords
trench
polysilicon
source
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110920332.1A
Other languages
English (en)
Other versions
CN113644028A (zh
Inventor
石亮
杨笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Original Assignee
Chongqing Wanguo Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Wanguo Semiconductor Technology Co ltd filed Critical Chongqing Wanguo Semiconductor Technology Co ltd
Priority to CN202110920332.1A priority Critical patent/CN113644028B/zh
Publication of CN113644028A publication Critical patent/CN113644028A/zh
Priority to EP22855288.1A priority patent/EP4386825A1/en
Priority to PCT/CN2022/109827 priority patent/WO2023016305A1/zh
Application granted granted Critical
Publication of CN113644028B publication Critical patent/CN113644028B/zh
Priority to US18/418,366 priority patent/US20240162302A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及功率器件半导体制造领域，公开了一种分离栅功率器件的制造方法，包括如下步骤：外延层的制备；沟槽结构的制备；沟槽底部耐压层的制造；源极多晶硅的制备；多晶硅层间氧化硅的生长；栅极多晶硅的制备；体区与源区离子注入；接触孔和钨栓的制备；电路的蚀刻；钝化层的制备；还公开了由上述制造方法制备得到的分离栅功率器件。本发明，避免沟槽栅极区域线宽过大的问题，可提高集成度并提高元胞间阈值电压一致性；同时多晶硅层间氧化硅通过多晶硅氧化形成，省略了高密度等离子淀积工艺这一步骤，成本可控；避免了等离子轰击带来的氧化层空洞和漏电问题；可以进一步缩小元胞密度，减少导通电阻，提高器件效率。

Description

一种分离栅功率器件及其制造方法
技术领域
本发明涉及功率器件半导体制造领域，具体是一种分离栅功率器件及其制造方法。
背景技术
由于社会各界对环境保护的重视，功率器件由于节能省电的特点，在电子电力应用中的地位日益显著。特别是分离栅功率器件因具有低导通电阻，快开启速度，低开关损耗等优点，受到市场应用的青睐。
传统分离栅功率器件的制造方法：首先，在硅衬底上生长外延层；然后，形成沟槽于外延层；随后，进行沟槽底部耐压介质层的氧化工艺；接着，制作源极多晶硅于沟槽中下部；随后进行高密度等离子淀积氧化硅，形成多晶硅层间氧化硅；然后，形成栅极多晶硅；接下来，进行体区与源区制造；然后，形成介质层并进行接触孔、钨栓的制备；随后，形成电路连接；最后，形成钝化层。
然而上述制造方法会带来如下问题：进行沟槽底部耐压介质层的氧化工艺时，沟槽上半部分也同时被氧化，沟槽栅极区域线宽较大，导致导电沟道易受接触孔离子注入影响阈值电压；并降低元胞集成度；同时利用高密度等离子淀积多晶硅层间氧化硅，会产生等离子轰击进而带来漏电问题，并且此工艺特点易造成氧化硅空洞，限制元胞集成度进一步降低。
因此，需要对传统的分离栅功率器件的制造方法进行进一步的改进。
发明内容
本发明的目的在于提供一种分离栅功率器件及其制造方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种分离栅功率器件的制造方法，包括如下步骤：
A、外延层的制备；
步骤A具体包括如下步骤：步骤S1、在硅衬底上表面化学气相沉积一层或多层外延层，所述外延层掺杂三价元素或五价元素；
B、沟槽结构的制备；
C、沟槽底部耐压层的制造；
D、源极多晶硅的制备；
E、多晶硅层间氧化硅的生长；
F、栅极多晶硅的制备；
G、体区与源区离子注入；
H、接触孔和钨栓的制备；
I、电路的蚀刻；
J、钝化层的制备；
步骤J具体包括如下步骤：步骤S30、淀积钝化层，并用光刻工艺将钝化层蚀刻开，之后进行合金退火处理；所述钝化层包括氮化硅或二氧化硅。
作为本发明进一步的方案：步骤B具体包括如下步骤：
步骤S2、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构，如：二氧化硅-氮化硅-二氧化硅，所述二氧化硅与氮化硅由化学气象淀积工艺进行制备；所述光刻胶由光刻工艺进行旋涂；
步骤S3、在掩膜上定义栅极沟槽图形以及源极沟槽图形；所述栅极沟槽包括元胞栅极沟槽、栅极互联沟槽；所述源极沟槽包括元胞源极沟槽、源极互联沟槽；
所述互联沟槽的关键尺寸大于元胞沟槽的关键尺寸；
步骤S4、在掩膜上形成电路图形后，利用干法蚀刻将电路图形制作到外延层上。
作为本发明进一步的方案：步骤C具体包括如下步骤：
步骤S5、利用湿法刻蚀去除光刻胶和其它绝缘体掩模，通过热氧化方法对元胞沟槽、栅极互联沟槽进行圆润化与等离子损伤修复，在元胞沟槽、栅极互联沟槽侧壁生长一层氧化硅；通过湿法蚀刻处理氧化硅；
步骤S6、通过氧化工艺进行垫层的生长，利用低压化学气象淀积进行氮化硅薄膜的生长；所述氮化硅薄膜覆盖整个外延层表面的沟槽内部；
步骤S7、通过低压化学气象淀积氧化用多晶硅，使沟槽和外延层表面填满氧化用多晶硅；
步骤S8、利用化学机械研磨和等离子蚀刻去除外延层表面以及沟槽上半部分的氧化用多晶硅，使氧化用多晶硅仅存在于沟槽中下部；
步骤S9、利用化学气相淀积形成氧化硅于外延层表面和沟槽内部；
步骤S10、利用干法蚀刻氧化硅，由于非等向蚀刻的特点，在沟槽侧壁保留氧化硅作为后续步骤的多晶硅蚀刻的隔离层；
步骤S11、利用干法刻蚀多晶硅，由于沟槽侧壁隔离层的阻挡，最终在沟槽中下部分的侧壁和底部保留多晶硅，多晶硅厚度需要根据所需要的耐压介质层厚度要求进行保留；
步骤S12、利用热氧化将保留的多晶硅转化为氧化硅，外延层表面与沟槽中上部由于被氮化硅覆盖，不会被氧化，故沟槽中上部分的关键尺寸不会如传统分离栅功率器件一样变宽，沟槽下半部分的氮化硅和氧化硅作为耐压介质层；
步骤S13、利用热磷酸去除氮化硅，由于沟槽下半部分的氮化硅被氧化硅覆盖，只有外延层表面和沟槽上半部分的氮化硅被去除。
作为本发明进一步的方案：步骤D具体包括如下步骤：
步骤S14、利用化学气相淀积形成源极多晶硅，使沟槽和外延层表面填满源极多晶硅；
步骤S15、在掩膜上定义源极互联沟槽图形，利用光刻工艺涂布光刻胶，利用光刻工艺通过掩膜曝光在光刻胶上形成电路图形后，进行干法刻蚀；
步骤S16，利用热硫酸去除残存的光刻胶。
作为本发明进一步的方案：步骤E具体包括如下步骤：
步骤S17，利用热氧化工艺在源极多晶硅表面形成氧化硅，作为多晶硅层间氧化层。
作为本发明进一步的方案：步骤F具体包括如下步骤：
步骤S18，利用化学气相淀积形成栅极多晶硅，使外延层表面和沟槽均覆盖多晶硅；
步骤S19，利用化学机械研磨工艺，将外延层表面和源极互连沟槽的多晶硅去除，只保留栅极沟槽内的栅极多晶硅，同时位于源极互连沟槽内的源极多晶硅表面的氧化硅暴露出来；
步骤S20，利用氢氟酸湿法刻蚀将源极互连沟槽内的源极多晶硅表面的氧化硅全部去除，使源极互连沟槽内的源极多晶硅暴露出来。
作为本发明进一步的方案：步骤G具体包括如下步骤：
步骤S21，在外延层上表面通过离子注入杂质得到体区，然后通过热工艺对体区的杂质进行激活，所述杂质包括三价元素或五价元素；
步骤S22，在体区上表面通过离子注入杂质得到源区，离子注入的杂质可以是五价元素或三价元素，最终得到元胞结构。
作为本发明进一步的方案：步骤H具体包括如下步骤：
步骤S23，通过化学气象淀积形成二氧化硅介质层；
步骤S24，通过光刻工艺，使用光刻胶定义源区接触孔图形，源区沟槽接触孔图形以及栅极互联区域接触孔图形；所述源区接触孔位于体区位置，源区沟槽接触孔图形位于源极沟槽上方，所述栅极互联区域接触孔图形位于栅极互联沟槽上方；
步骤S25，通过干法蚀刻二氧化硅介质层和硅层，得到源区接触孔，源区沟槽接触孔以及栅极互联区域接触孔；
步骤S26，通过离子注入掺杂高浓度杂质到体区沟槽的底部，制作体区沟槽接触孔的欧姆接触，通过快速热退火激活杂质；
步骤S26中离子注入的杂质元素极性与步骤S21步注入元素极性相反；
步骤S27，通过物理气象淀积工艺淀积金属以及氮化物作为接触孔保护层，并利用快速热退化形成硅化物，所述金属包括钛、钴、钽中的一种或多种；
步骤S28，通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在接触孔里形成钨栓。
作为本发明进一步的方案：步骤I具体包括如下步骤：
步骤S29，在钨栓上方通过物理气象淀积铝铜化合物，之后利用光刻工艺与干法蚀刻形成电路。
一种分离栅功率器件，由上述分离栅功率器件的制造方法制备得到。
与现有技术相比，本发明的有益效果是：
(1)避免传统分离栅功率器件制造方法带来的沟槽栅极区域线宽过大的问题，可提高集成度并提高元胞间阈值电压一致性；
(2)同时多晶硅层间氧化硅通过多晶硅氧化形成，省略了高密度等离子淀积工艺这一步骤，成本可控；
(3)避免了等离子轰击带来的氧化层空洞和漏电问题；
(4)可以进一步缩小元胞密度，减少导通电阻，提高器件效率。
附图说明
图1为一种分离栅功率器件的制造方法中步骤A的示意图。
图2-4为一种分离栅功率器件的制造方法中步骤B的示意图。
图5-13为一种分离栅功率器件的制造方法中步骤C的示意图。
图14-16为一种分离栅功率器件的制造方法中步骤D的示意图。
图17为一种分离栅功率器件的制造方法中步骤E的示意图。
图18-20为一种分离栅功率器件的制造方法中步骤F的示意图。
图21-22为一种分离栅功率器件的制造方法中步骤G的示意图。
图23-26为一种分离栅功率器件的制造方法中步骤H的示意图。
图27为一种分离栅功率器件的制造方法中步骤I的示意图。
图28为一种分离栅功率器件的制造方法中步骤J的示意图。
图中：1、硅衬底；2、外延层；3、掩膜；4、栅极沟槽；5、源极互连沟槽；6、氧化层垫层；7、氮化硅薄膜；8、氧化用多晶硅；9、隔离层氧化硅；10、耐压介质层；11、源极多晶硅；12、多晶硅层间氧化层；13、栅极多晶硅；14、体区；15、源区；16、二氧化硅介质层；17、源区接触孔；18、源区沟槽接触孔；19、栅极互联区域接触孔；20、欧姆接触区；21、接触孔保护层；22、钨栓；23、铝铜化合物；24、钝化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中，一种分离栅功率器件的制造方法，具体包括如下步骤：
步骤S1、如图1所示，在硅衬底1上表面化学气相沉积一层或多层外延层2；所述外延层掺杂三价元素、五价元素，具体的，在硅组成的硅衬底1上生长外延层2，外延层2生长采取化学气象淀积的方式，外延层2根据器件极性的不同，可以掺杂三价元素硼或五价元素砷、磷，本实施例掺杂三价元素硼，外延层2根据工作电压的不同，厚度可以有微米级的变化或采取多层结构。
步骤S2、如图2所示，在外延层2上表面沉积掩膜3，所形成的掩模3为沟槽所用，该掩模3可以是光刻胶或光刻胶与其它绝缘体掩模的多层组合结构，如：二氧化硅-氮化硅-二氧化硅，二氧化硅与氮化硅由化学气象淀积工艺进行制备；光刻胶由光刻工艺进行旋涂。本实施例掩模3为光刻胶。
步骤S3、如图3所示，接下来在掩膜3上定义栅极沟槽图形以及源极互连沟槽图形，所述栅极沟槽4包括元胞栅极沟槽、栅极互联沟槽；所述源极沟槽包括元胞源极沟槽、源极互联沟槽5。其中栅极沟槽4有两种，一种是用于元胞栅极，一种用于栅极互联；利用掩模版将电路曝光在光刻胶上，如果在光刻胶下层采用多层绝缘体结构，则需要接着使用干法蚀刻将电路图形形成到多层结构上，互联沟槽的关键尺寸大于元胞沟槽的关键尺寸。
步骤S4、如图4所示，在掩模3上形成电路图形后，利用干法蚀刻将电路图形制作到外延层3上。由于干法蚀刻的特性，关键尺寸较大的栅极沟槽4会蚀刻得较深，源极互连沟槽5会蚀刻得较浅。
步骤S5、如图5所示，利用湿法刻蚀去除光刻胶和其它绝缘体掩模，利用热氧化工艺对元胞沟槽、栅极互联沟槽进行圆润化与等离子损伤修复；在元胞沟槽、栅极互联沟槽侧壁生长一层氧化硅；通过湿法蚀刻处理氧化硅。具体的，生长氧化层7厚度从50纳米，接着利用湿法蚀刻去除改氧化层的大部分，留下20纳米左右的氧化层6，作为接下来氮化硅薄膜的垫层。
步骤S6、如图6所示，通过氧化工艺进行垫层的生长，利用低压化学气象淀积进行氮化硅薄膜的生长；所述氮化硅薄膜覆盖整个外延层2表面的沟槽内部。具体表现为，所述氧化硅垫层6和氮化硅薄膜7覆盖整个外延层2表面的沟槽内部。
步骤S7、如图7所示，通过低压化学气象淀积氧化用多晶硅8，淀积800纳米厚度的多晶硅8，使沟槽和外延层2表面填满氧化用多晶硅8。
步骤S8、如图8所示，利用化学机械研磨和等离子蚀刻去除外延层2表面以及沟槽上半部分的氧化用多晶硅8，使氧化用多晶硅8仅存在于沟槽中下部。
步骤S9、如图9所示，利用化学气相淀积形成隔离层氧化硅9于外延层表面和沟槽内部，此氧化硅的目的是作为后续氧化用多晶硅刻蚀时的隔离层。
步骤S10、如图10所示，利用干法蚀刻氧化硅，由于非等向蚀刻的特点，在沟槽侧壁保留氧化硅9作为后续步骤的多晶硅蚀刻的隔离层9。
步骤S11、如图11，利用干法刻蚀隔离层多晶硅8，由于沟槽侧壁隔离层9的阻挡，最终在沟槽中下部分的侧壁和底部保留多晶硅8。多晶硅厚度需要根据所需要的耐压介质层厚度要求进行保留。之后利用湿法蚀刻去除剩余的隔离层9。
步骤S12、如图12，利用热氧化将保留的多晶硅转化为氧化硅，外延层2表面与沟槽中上部由于被氮化硅覆盖，不会被氧化。故沟槽中上部分的关键尺寸不会如传统分离栅功率器件一样变宽。沟槽下半部分的氮化硅和氧化硅作为耐压介质层10。
步骤S13、如图13，利用热磷酸去除氮化硅，由于沟槽下半部分的氮化硅被氧化硅覆盖，只有外延层2表面和沟槽上半部分的氮化硅被去除。
步骤S14、图14，利用化学气相淀积形成源极多晶硅11，淀积800纳米厚度的多晶硅使沟槽和外延层表面填满源极多晶硅11。
步骤S15、图15，利用光刻工艺涂布光刻胶形成掩膜3，在掩膜3上定义源极互联沟槽图形，利用光刻工艺通过掩膜3曝光光刻胶形成电路图形后，进行干法刻蚀源极多晶硅11。
步骤S16，如图16，利用热硫酸去除残存的光刻胶掩模3。
步骤S17，如图17，利用热氧化工艺在源极多晶硅11表面形成氧化硅，作为多晶硅层间氧化层12。氧化层厚度依据器件设计，在100纳米到500纳米之间。
步骤S18，如图18，利用化学气相淀积形成栅极多晶硅13，淀积800纳米厚度的多晶硅使外延层2表面和沟槽均覆盖多晶硅13。
步骤S19，如图19，利用化学机械研磨工艺，将外延层2表面和源极互连沟槽5的多晶硅去除，只保留栅极沟槽内的栅极多晶硅13，同时位于源极互连沟槽内的源极多晶硅11表面的氧化硅12暴露出来。
步骤S20，如图20，利用氢氟酸湿法刻蚀将源极互连沟槽内的源极多晶硅11表面的氧化硅12全部去除，使源极互连沟槽内的源极多晶硅11暴露出来。
步骤S21，如图21，在外延层上表面通过离子注入杂质得到体区14，然后通过热工艺对体区14的杂质进行激活；所述杂质包括三价元素或五价元素。
步骤S22，如图22，在体区14上表面通过离子注入杂质得到源区15，离子注入的杂质可以是五价元素或三价元素，最终得到元胞结构。
步骤S23，如图23，通过化学气象淀积形成二氧化硅介质层16。
步骤S24，S25，如图24，通过光刻工艺，使用光刻胶定义源区接触孔图形17，源区沟槽接触孔图形18以及栅极互联区域接触孔图形19；通过干法蚀刻二氧化硅介质层16和硅层，得到源区接触孔17，源区沟槽接触孔18以及栅极互联区域接触孔19；所述源区接触孔17位于体区14位置，源区沟槽接触孔18图形位于源极互连沟槽5上方，所述栅极互联区域接触孔19图形位于栅极沟槽4上方。
步骤S26，如图25，通过离子注入掺杂高浓度杂质到体区沟槽的底部，制作体区沟槽接触孔17的欧姆接触区20，通过快速热退火激活杂质，所述步骤S26中离子注入的杂质元素极性应与第21步注入元素极性相反。
步骤S27，S28，如图26,通过物理气象淀积工艺淀积金属以及氮化物作为接触孔保护层21。并利用快速热退化形成硅化物，所述金属包括钛、钴、钽中的一种或多种。通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在接触孔里形成钨栓22。
步骤S29，如图27，在钨栓22上方通过物理气象淀积铝铜化合物23，之后利用光刻工艺与干法蚀刻形成电路。
步骤S30，如图28，淀积钝化层24，并用光刻工艺将钝化层蚀刻开；所述钝化层包括氮化硅或二氧化硅，并进行合金退火。
最终得到一种分离栅功率器件，可以避免传统分离栅功率器件制造方法带来的沟槽栅极区域线宽过大的问题，可提高集成度并提高元胞间阈值电压一致性。同时多晶硅层间氧化硅通过多晶硅氧化形成，省略了高密度等离子淀积工艺这一步骤，成本可控，并避免了等离子轰击带来的氧化层空洞和漏电问题。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (2)

1.一种分离栅功率器件的制造方法，其特征在于，包括如下步骤：
A、外延层的制备；
步骤A具体包括如下步骤：步骤S1、在硅衬底上表面化学气相沉积一层或多层外延层，所述外延层掺杂三价元素或五价元素；
B、沟槽结构的制备；
步骤B具体包括如下步骤：
步骤S2、在外延层上表面沉积掩膜，所述掩膜的成分为光刻胶或光刻胶与其它绝缘体掩模组成的多层组合结构，所述光刻胶由光刻工艺进行旋涂；
步骤S3、在掩膜上定义栅极沟槽图形以及源极沟槽图形；所述栅极沟槽包括元胞栅极沟槽、栅极互联沟槽；所述源极沟槽包括元胞源极沟槽、源极互联沟槽；
步骤S4、在掩膜上形成电路图形后，利用干法蚀刻将电路图形制作到外延层上；
C、沟槽底部耐压层的制造；
步骤C具体包括如下步骤：
步骤S5、利用湿法刻蚀去除光刻胶和其它绝缘体掩模，通过热氧化方法对元胞沟槽、栅极互联沟槽进行圆润化与等离子损伤修复，在元胞沟槽、栅极互联沟槽侧壁生长一层氧化硅；通过湿法蚀刻处理氧化硅；
步骤S6、通过氧化工艺进行垫层的生长，利用低压化学气象淀积进行氮化硅薄膜的生长；所述氮化硅薄膜覆盖整个外延层表面的沟槽内部；
步骤S7、通过低压化学气象淀积氧化用多晶硅，使沟槽和外延层表面填满氧化用多晶硅；
步骤S8、利用化学机械研磨和等离子蚀刻去除外延层表面以及沟槽上半部分的氧化用多晶硅，使氧化用多晶硅仅存在于沟槽中下部；
步骤S9、利用化学气相淀积形成氧化硅于外延层表面和沟槽内部；
步骤S10、利用干法蚀刻氧化硅；
步骤S11、利用干法刻蚀多晶硅；
步骤S12、利用热氧化将保留的多晶硅转化为氧化硅，沟槽下半部分的氮化硅和氧化硅作为耐压介质层；
步骤S13、利用热磷酸去除氮化硅；
D、源极多晶硅的制备；
步骤D具体包括如下步骤：
步骤S14、利用化学气相淀积形成源极多晶硅，使沟槽和外延层表面填满源极多晶硅；
步骤S15、在掩膜上定义源极互联沟槽图形，利用光刻工艺涂布光刻胶，利用光刻工艺通过掩膜曝光在光刻胶上形成电路图形后，进行干法刻蚀；
步骤S16，利用热硫酸去除残存的光刻胶；
E、多晶硅层间氧化硅的生长；
步骤E具体包括如下步骤：
步骤S17，利用热氧化工艺在源极多晶硅表面形成氧化硅，作为多晶硅层间氧化层；
F、栅极多晶硅的制备；
步骤F具体包括如下步骤：
步骤S18，利用化学气相淀积形成栅极多晶硅，使外延层表面和沟槽均覆盖多晶硅；
步骤S19，利用化学机械研磨工艺，将外延层表面和源极互连沟槽的多晶硅去除，只保留栅极沟槽内的栅极多晶硅，同时位于源极互连沟槽内的源极多晶硅表面的氧化硅暴露出来；
步骤S20，利用氢氟酸湿法刻蚀将源极互连沟槽内的源极多晶硅表面的氧化硅全部去除，使源极互连沟槽内的源极多晶硅暴露出来；
G、体区与源区离子注入；
步骤G具体包括如下步骤：
步骤S21，在外延层上表面通过离子注入杂质得到体区，然后通过热工艺对体区的杂质进行激活，所述杂质包括三价元素或五价元素；
步骤S22，在体区上表面通过离子注入杂质得到源区，离子注入的杂质是五价元素或三价元素，最终得到元胞结构；
H、接触孔和钨栓的制备；
步骤H具体包括如下步骤：
步骤S23，通过化学气象淀积形成二氧化硅介质层；
步骤S24，通过光刻工艺，使用光刻胶定义源区接触孔图形，源区沟槽接触孔图形以及栅极互联区域接触孔图形；所述源区接触孔位于体区位置，源区沟槽接触孔图形位于源极沟槽上方，所述栅极互联区域接触孔图形位于栅极互联沟槽上方；
步骤S25，通过干法蚀刻二氧化硅介质层和硅层，得到源区接触孔，源区沟槽接触孔以及栅极互联区域接触孔；
步骤S26，通过离子注入掺杂高浓度杂质到体区沟槽的底部，制作体区沟槽接触孔的欧姆接触，通过快速热退火激活杂质；
步骤S26中离子注入的杂质元素极性与步骤S21步注入元素极性相反；
步骤S27，通过物理气象淀积工艺淀积金属以及氮化物作为接触孔保护层，并利用快速热退化形成硅化物，所述金属包括钛、钴、钽中的一种或多种；
步骤S28，通过钨栓工艺淀积金属钨，通过干法刻蚀方法去除掉接触孔以外的金属钨，在接触孔里形成钨栓；
I、电路的蚀刻；
步骤I具体包括如下步骤：
步骤S29，在钨栓上方通过物理气象淀积铝铜化合物，之后利用光刻工艺与干法蚀刻形成电路；
J、钝化层的制备；
步骤J具体包括如下步骤：步骤S30、淀积钝化层，并用光刻工艺将钝化层蚀刻开，之后进行合金退火处理；所述钝化层包括氮化硅或二氧化硅。
2.一种分离栅功率器件，其特征在于，由权利要求1所述的分离栅功率器件的制造方法制备得到。
CN202110920332.1A 2021-08-11 2021-08-11 一种分离栅功率器件及其制造方法 Active CN113644028B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110920332.1A CN113644028B (zh) 2021-08-11 2021-08-11 一种分离栅功率器件及其制造方法
EP22855288.1A EP4386825A1 (en) 2021-08-11 2022-08-03 Separation gate power device and manufacturing method therefor
PCT/CN2022/109827 WO2023016305A1 (zh) 2021-08-11 2022-08-03 一种分离栅功率器件及其制造方法
US18/418,366 US20240162302A1 (en) 2021-08-11 2024-01-22 Split gate power device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110920332.1A CN113644028B (zh) 2021-08-11 2021-08-11 一种分离栅功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113644028A CN113644028A (zh) 2021-11-12
CN113644028B true CN113644028B (zh) 2023-10-03

Family

ID=78420866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110920332.1A Active CN113644028B (zh) 2021-08-11 2021-08-11 一种分离栅功率器件及其制造方法

Country Status (4)

Country Link
US (1) US20240162302A1 (zh)
EP (1) EP4386825A1 (zh)
CN (1) CN113644028B (zh)
WO (1) WO2023016305A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644028B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
CN114864404A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种3次掩膜实现电荷耦合的sbr器件的制作工艺
CN116404002B (zh) * 2023-04-01 2023-12-01 深圳市美浦森半导体有限公司 一种半导体芯片的制造方法
CN116913970B (zh) * 2023-06-28 2024-04-09 上海格州微电子技术有限公司 一种提供过内阻检测的mosfet及mosfet的制造方法
CN117334568B (zh) * 2023-09-14 2024-06-18 中晶新源(上海)半导体有限公司 一种功率器件的形成方法及功率器件
CN117410173B (zh) * 2023-12-15 2024-03-08 中晶新源(上海)半导体有限公司 一种阶梯介质层的沟槽半导体器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645457A (zh) * 2008-08-08 2010-02-10 万国半导体股份有限公司 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法
CN105702736A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN111430464A (zh) * 2020-04-21 2020-07-17 江苏捷捷微电子股份有限公司 降低开关损耗的分离栅mosfet器件及其制造方法
CN113035840A (zh) * 2021-03-12 2021-06-25 重庆万国半导体科技有限公司 一种sgt mosfet器件及其接触孔的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004055884A1 (en) * 2002-12-14 2004-07-01 Koninklijke Philips Electronics N.V. Manufacture of trench-gate semiconductor devices
US7589377B2 (en) * 2006-10-06 2009-09-15 The Boeing Company Gate structure with low resistance for high power semiconductor devices
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8643094B2 (en) * 2011-08-26 2014-02-04 Sinopower Semiconductor, Inc. Method of forming a self-aligned contact opening in MOSFET
US11257944B2 (en) * 2015-04-27 2022-02-22 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN105448741A (zh) * 2015-12-31 2016-03-30 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet工艺方法
CN109216175B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
US11251297B2 (en) * 2018-03-01 2022-02-15 Ipower Semiconductor Shielded gate trench MOSFET devices
CN110896026A (zh) * 2019-11-22 2020-03-20 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet结构及其制造方法
CN111276394B (zh) * 2020-02-18 2022-09-23 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN113644028B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645457A (zh) * 2008-08-08 2010-02-10 万国半导体股份有限公司 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法
CN105702736A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN111430464A (zh) * 2020-04-21 2020-07-17 江苏捷捷微电子股份有限公司 降低开关损耗的分离栅mosfet器件及其制造方法
CN113035840A (zh) * 2021-03-12 2021-06-25 重庆万国半导体科技有限公司 一种sgt mosfet器件及其接触孔的制造方法

Also Published As

Publication number Publication date
EP4386825A1 (en) 2024-06-19
WO2023016305A1 (zh) 2023-02-16
CN113644028A (zh) 2021-11-12
US20240162302A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
CN113644028B (zh) 一种分离栅功率器件及其制造方法
JP3851776B2 (ja) パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US5858843A (en) Low temperature method of forming gate electrode and gate dielectric
TWI502742B (zh) 形成在具有基板頂面之半導體基板上之半導體元件及其製備方法
JP2010500765A (ja) Ｓｏｉ又はバルクシリコンの何れか内の内蔵バックゲートを有するｊｆｅｔ
CN112382566B (zh) 一种沟槽功率器件及其制造方法
CN101777514A (zh) 一种沟槽型半导体功率器件及其制备方法
WO2005093825A1 (en) Method of reducing sti divot formation during semiconductor device fabrication
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
TWI409948B (zh) 製造具有不同高度接觸線之高密集度ｍｏｓｆｅｔ電路的結構與方法
KR101088207B1 (ko) 반도체 소자의 제조 방법
CN109119473B (zh) 一种晶体管及其制作方法
CN112038225A (zh) 栅氧的形成方法
TW201037788A (en) Semiconductor component and method of manufacture
CN112530867B (zh) 沟槽型场效应晶体管结构及其制备方法
CN101350328A (zh) 栅氧化层的制造方法
CN114864404A (zh) 一种3次掩膜实现电荷耦合的sbr器件的制作工艺
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
TWI442511B (zh) 半導體裝置中之分層形成
CN114388438B (zh) 分离栅沟槽mosfet的制造方法
US6664170B1 (en) Method for forming device isolation layer of a semiconductor device
KR20030001179A (ko) 반도체 소자의 소자 격리층 형성 방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100290890B1 (ko) 반도체소자의제조방법
CN119835990A (zh) 具有栅极突起结构的沟槽型功率半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant