CN114864405A - 一种减少掩膜次数的sgt mosfet的制作工艺 - Google Patents
一种减少掩膜次数的sgt mosfet的制作工艺 Download PDFInfo
- Publication number
- CN114864405A CN114864405A CN202210417579.6A CN202210417579A CN114864405A CN 114864405 A CN114864405 A CN 114864405A CN 202210417579 A CN202210417579 A CN 202210417579A CN 114864405 A CN114864405 A CN 114864405A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- mask
- region
- trench
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 210000000746 body region Anatomy 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 26
- 238000000206 photolithography Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种减少掩膜次数的SGTMOSFET的制作工艺，包括：在外延层表面形成薄氧化层；在外延层表面形成体区；在器件表面形成厚氧化层，作为第一掩膜；光刻形成沟槽；在沟槽内形成场氧化层；形成第一多晶硅；设置第二掩膜，第二掩膜覆盖终端区沟槽，刻蚀有源区沟槽内的第一多晶硅；去除有源区沟槽内的第一多晶硅上方的场氧化层，并去除有源区沟槽之间的厚氧化层；去除第二掩膜，在有源区沟槽内形成极间氧化层，在极间氧化层上方形成栅氧化层，填充并刻蚀多晶硅，形成第二多晶硅。本发明采用厚氧化层作为第一掩膜来形成沟槽，减少了一次去除掩膜的步骤，且在注入形成源区时，厚氧化层又一次起到了掩膜的作用，节省了一次掩膜的设置。
Description
技术领域
本发明涉及半导体技术领域，具体为一种减少掩膜次数的SGT MOSFET的制作工艺。
背景技术
图1A至图1I示出了传统SGT MOSFET的制作工艺，包括如下步骤：
提供一衬底1，在衬底1上形成外延层2，在外延层2表面形成薄氧化层3，如图1A所示；
设置第一掩膜，光刻形成沟槽，并去除第一掩膜，沟槽包括有源区沟槽4-1和终端区沟槽4-2，如图1B所示；
在沟槽内形成场氧化层5，如图1C所示；
填充多晶硅并回刻，在沟槽内形成第一多晶硅6，如图1D所示；
设置第二掩膜7，第二掩膜7覆盖终端区，刻蚀有源区的第一多晶硅6，如图1E所示；
去除第二掩膜7，去除第一多晶硅6上方的氧化层，如图1F所示；
在有源区的沟槽内形成极间氧化层8(IPO)和栅氧化层9，填充第二多晶硅10并回刻，并且注入形成体区11，如图1G所示；
设置第三掩膜12，第三掩膜12覆盖终端区，在有源区注入并形成源区13，如图1H所示；
去除第三掩膜12，在器件表面形成阻挡层14，设置第四掩膜并光刻形成体接触区接触孔15及各类金属接触孔17，向下注入形成体接触区16，如图1I所示；
去除第四掩膜，通过第五掩膜在各类金属接触孔17内填充金属形成源极金属和栅极金属。上述的形成体接触区接触孔15、各类金属接触孔17、体接触区16、源极金属和栅极金属的方法为本领域技术人员的常用技术手段，在此不再详述。
通过上述步骤可知，在传统SGT MOSFET的制作工艺中，至少要设置5次掩膜才能实现器件功能。
众所周知，设置一次掩膜的成本极高，每多设置一次掩膜，整个器件的制作成本将大大上升。因此，在不影响器件性能的前提下，如果能够降低掩膜的设置次数，将大大降低制作成本。
发明内容
本发明的目的在于提供一种减少掩膜次数的SGT MOSFET的制作工艺，以解决上述技术问题。
为实现上述目的，本发明提供了一种减少掩膜次数的SGT MOSFET的制作工艺，包括如下步骤：
提供一衬底，在所述衬底上形成外延层，在所述外延层表面形成薄氧化层；
在器件表面向下注入并在外延层表面形成体区；
在器件表面形成厚氧化层，作为第一掩膜；
光刻形成沟槽，所述沟槽包括有源区沟槽和终端区沟槽；该步骤保留了厚氧化层，减少了一次去除掩膜的步骤；
在所述有源区沟槽和终端区沟槽内形成场氧化层；
填充并刻蚀多晶硅，使得多晶硅顶部与沟槽表面齐平，在所述有源区沟槽和终端区沟槽内形成第一多晶硅；
设置第二掩膜，所述第二掩膜覆盖终端区，刻蚀有源区沟槽内的第一多晶硅；
去除有源区沟槽内的第一多晶硅上方的场氧化层，并去除有源区沟槽之间的厚氧化层和薄氧化层；由于第二掩膜覆盖住了终端区沟槽，因此该步骤不会对终端区沟槽内的器件结构造成影响，该步骤只会去除有源区沟槽内的第一多晶硅上方的场氧化层以及有源区沟槽之间的厚氧化层；该步骤将后续需要注入源区的位置的厚氧化层去除，给源区注入留出了位置；
去除第二掩膜，在有源区沟槽内形成极间氧化层，在极间氧化层上方形成栅氧化层，填充并刻蚀多晶硅，形成第二多晶硅；该步骤中，终端区沟槽内本身已经填充满了第一多晶硅，因此整个步骤只会在终端区沟槽表面形成一层栅氧化层；
在器件表面向下注入并在有源区沟槽附近的体区内形成源区；由于终端区沟槽之间的体区上方有厚氧化层阻挡，因此该步骤不会在终端区沟槽之间的体区内形成源区，也就是在该步骤中，厚氧化层又一次起到了掩膜的作用，与传统制作工艺相比，该步骤节省了一次掩膜的设置。
优选的，还包括：
在器件表面形成阻挡层，设置第三掩膜并光刻形成体接触区接触孔，在体接触区接触孔内注入形成体接触区；
去除第三掩膜，设置第四掩膜并光刻形成各类金属接触孔，在各类金属接触孔内填充金属形成源极金属和栅极金属。
与现有技术相比，本发明具有如下有益效果：
(1)与传统SGT MOSFET的制作工艺相比，本发明的制作过程减少了一次掩膜设置，降低了成本。
(2)本发明采用厚氧化层作为第一掩膜，在形成沟槽后，减少了一次去除掩膜的步骤，并且在注入形成源区的步骤中，厚氧化层又一次起到了掩膜的作用，与传统制作工艺相比，该步骤节省了一次掩膜的设置。
(3)本发明调整了体区注入和形成的步骤顺序，能够保证终端区更加安全。
附图说明
图1A至图1I为现有技术中的SGT MOSFET的制作工艺的流程示意图；
图2A至图2L为本发明实施例的减少掩膜次数的SGT MOSFET的制作工艺的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2A至图2L示出了一种减少掩膜次数的SGT MOSFET的制作工艺，包括如下步骤：
步骤一：如图2A所示，提供一衬底1，在衬底1上形成外延层2，在外延层2表面形成薄氧化层3。
步骤二：如图2B所示，在器件表面向下注入并在外延层2表面形成体区11。
步骤三：如图2C所示，在器件表面形成厚氧化层20，作为第一掩膜。较佳地，厚氧化层20的厚度为4000A。
步骤四：如图2D所示，光刻形成沟槽，沟槽包括有源区沟槽4-1和终端区沟槽4-2；该步骤保留了厚氧化层20，减少了一次去除掩膜的步骤。
步骤五：如图2E所示，在有源区沟槽4-1和终端区沟槽4-2内形成场氧化层5。
步骤六：如图2F所示，填充并刻蚀多晶硅，使得多晶硅顶部与沟槽表面齐平，在有源区沟槽4-1和终端区沟槽4-2内形成第一多晶硅6。
步骤七：如图2G所示，设置第二掩膜7，第二掩膜7覆盖终端区，刻蚀有源区沟槽4-1内的第一多晶硅6。
步骤八：如图2H所示，去除有源区沟槽4-1内的第一多晶硅6上方的场氧化层5，并去除有源区沟槽4-1之间的厚氧化层20和薄氧化层3，使体区11外露；由于第二掩膜7覆盖住了终端区，因此该步骤不会对终端区沟槽4-2内的器件结构造成影响，该步骤只会去除有源区沟槽4-1内的第一多晶硅6上方的场氧化层5以及有源区沟槽4-1之间的厚氧化层20；该步骤将后续需要注入源区1311的位置的厚氧化层20去除，给源区13注入留出了位置。
步骤九：如图2I所示，去除第二掩膜7，在有源区沟槽4-1内形成极间氧化层8，在极间氧化层8上方形成栅氧化层9，填充并刻蚀多晶硅，形成第二多晶硅10；该步骤中，终端区沟槽4-2内本身已经填充满了第一多晶硅6，因此整个步骤只会在终端区表面形成一层栅氧化层9。
步骤十：如图2J所示，在器件表面向下注入并在有源区沟槽4-1附近的体区11内形成源区13；由于终端区的体区11上方有厚氧化层20阻挡，因此该步骤不会在终端区的体区11内形成源区13，也就是在该步骤中，厚氧化层20又一次起到了掩膜的作用，与传统制作工艺相比，该步骤节省了一次掩膜的设置。
步骤十一：如图2K所示，在器件表面形成阻挡层14，设置第三掩膜并光刻形成体接触区接触孔15及各类金属接触孔17。
步骤十二：如图2L所示，向下注入并在体接触区接触孔15内形成体接触区16。
步骤十三：去除第三掩膜，通过第四掩膜在各类金属接触孔17内填充金属形成源极金属和栅极金属。
本领域技术人员能够理解，形成体接触区接触孔15、体接触区16、各类金属接触孔17、源极金属和栅极金属是本领域技术人员的常用技术手段，其具体的形成方式在此不再详述。
本发明采用厚氧化层20作为第一掩膜，在形成沟槽后，减少了一次去除掩膜的步骤，并且在注入形成源区13的步骤中，厚氧化层20又一次起到了掩膜的作用，与传统制作工艺相比，该步骤节省了一次掩膜的设置。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种减少掩膜次数的SGT MOSFET的制作工艺，其特征在于，包括如下步骤：
提供一衬底，在所述衬底上形成外延层，在所述外延层表面形成薄氧化层；
在器件表面向下注入并在外延层表面形成体区；
在器件表面形成厚氧化层，作为第一掩膜；
光刻形成沟槽，所述沟槽包括有源区沟槽和终端区沟槽；
在所述有源区沟槽和终端区沟槽内形成场氧化层；
填充并刻蚀多晶硅，在所述有源区沟槽和终端区沟槽内形成第一多晶硅；
设置第二掩膜，所述第二掩膜覆盖终端区，之后刻蚀有源区沟槽内的第一多晶硅；
去除有源区沟槽内的第一多晶硅上方的场氧化层，并去除有源区沟槽之间的厚氧化层和薄氧化层；
去除第二掩膜，在有源区沟槽内形成极间氧化层，在极间氧化层上方形成栅氧化层，填充并刻蚀多晶硅，形成第二多晶硅；
在器件表面向下注入并在有源区沟槽附近的体区内形成源区。
2.根据权利要求1所述的制作工艺，其特征在于，还包括：
在器件表面形成阻挡层，设置第三掩膜并光刻形成体接触区接触孔及各类金属接触孔；
在所述体接触区接触孔内注入形成体接触区；
去除第三掩膜，通过第四掩膜在各类金属接触孔内填充金属形成源极金属和栅极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210417579.6A CN114864405A (zh) | 2022-04-20 | 2022-04-20 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210417579.6A CN114864405A (zh) | 2022-04-20 | 2022-04-20 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864405A true CN114864405A (zh) | 2022-08-05 |
Family
ID=82631026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210417579.6A Pending CN114864405A (zh) | 2022-04-20 | 2022-04-20 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864405A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100117145A1 (en) * | 2008-11-07 | 2010-05-13 | Force-Mos Technology Corporation | Configuration of trenched semiconductor power device to reduce masked process |
| CN105914230A (zh) * | 2016-05-06 | 2016-08-31 | 张家港凯思半导体有限公司 | 一种超低功耗半导体功率器件及制备方法 |
| CN108039369A (zh) * | 2017-11-30 | 2018-05-15 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
| CN108172563A (zh) * | 2017-12-14 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN108735605A (zh) * | 2018-01-23 | 2018-11-02 | 西安龙腾新能源科技发展有限公司 | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 |
| CN112635567A (zh) * | 2020-12-29 | 2021-04-09 | 上海昱率科技有限公司 | 功率mosfet及其制造方法和电子设备 |
| CN113053738A (zh) * | 2019-12-27 | 2021-06-29 | 华润微电子（重庆）有限公司 | 一种分裂栅型沟槽mos器件及其制备方法 |
| CN114361251A (zh) * | 2022-01-05 | 2022-04-15 | 嘉兴斯达微电子有限公司 | 一种分裂栅功率mos器件的制备方法 |
-
2022
- 2022-04-20 CN CN202210417579.6A patent/CN114864405A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100117145A1 (en) * | 2008-11-07 | 2010-05-13 | Force-Mos Technology Corporation | Configuration of trenched semiconductor power device to reduce masked process |
| CN105914230A (zh) * | 2016-05-06 | 2016-08-31 | 张家港凯思半导体有限公司 | 一种超低功耗半导体功率器件及制备方法 |
| CN108039369A (zh) * | 2017-11-30 | 2018-05-15 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
| CN108172563A (zh) * | 2017-12-14 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN108735605A (zh) * | 2018-01-23 | 2018-11-02 | 西安龙腾新能源科技发展有限公司 | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 |
| CN113053738A (zh) * | 2019-12-27 | 2021-06-29 | 华润微电子（重庆）有限公司 | 一种分裂栅型沟槽mos器件及其制备方法 |
| CN112635567A (zh) * | 2020-12-29 | 2021-04-09 | 上海昱率科技有限公司 | 功率mosfet及其制造方法和电子设备 |
| CN114361251A (zh) * | 2022-01-05 | 2022-04-15 | 嘉兴斯达微电子有限公司 | 一种分裂栅功率mos器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108039369A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| CN113644028B (zh) | 一种分离栅功率器件及其制造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN101621009A (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| CN102034708B (zh) | 沟槽型dmos晶体管的制作方法 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| CN114864403B (zh) | 一种减少掩膜次数的Trench MOSFET的制作工艺 | |
| CN105304492A (zh) | 一种半导体器件及其制造方法 | |
| CN114864404A (zh) | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| CN114864405A (zh) | 一种减少掩膜次数的sgt mosfet的制作工艺 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| CN110444583B (zh) | 低成本高可靠性的功率半导体器件及其制备方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN114068673B (zh) | 超结沟槽栅mosfet及制造方法 | |
| CN112802751B (zh) | 沟槽型功率器件的制备方法 | |
| KR101038306B1 (ko) | 반도체 소자의 제조방법 | |
| CN115050641A (zh) | 一种sgt mosfet的制作工艺 | |
| CN104008976A (zh) | 一种沟槽功率器件的制造方法 | |
| CN106158961A (zh) | 平面型vdmos器件制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220805 |