JPS63244775A - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法Info
- Publication number
- JPS63244775A JPS63244775A JP63059541A JP5954188A JPS63244775A JP S63244775 A JPS63244775 A JP S63244775A JP 63059541 A JP63059541 A JP 63059541A JP 5954188 A JP5954188 A JP 5954188A JP S63244775 A JPS63244775 A JP S63244775A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- silicon
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/60—Lateral BJTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
- H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
- H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、少なくとも第１導電形の第１領域が、埋設さ
れた第１酸化物層と、この酸化物層の上に配された強く
ドープされた反対の第２導電形のシリコン層と、このシ
リコン層上に配され、少なくとも部分的に該シリコン層
に埋められ、前記の第１領域内に延在する第２酸化物層
とより成る第２領域により側方を境界され、前記のシリ
コン層の側縁は、強くドープされた第２導電形の接点領
域と隣接し、この接点領域は、電流通路を経て、前記の
第１領域内に形成された半導体領域と接続され、この半
導体領域は、投影で前記の第２酸化物層によって境界さ
れた半導体回路素子を形成し、前記のシリコン層は接続
導体と接続された、シリコンの単結晶半導体より成る半
導体デバイスに関するものである。
れた第１酸化物層と、この酸化物層の上に配された強く
ドープされた反対の第２導電形のシリコン層と、このシ
リコン層上に配され、少なくとも部分的に該シリコン層
に埋められ、前記の第１領域内に延在する第２酸化物層
とより成る第２領域により側方を境界され、前記のシリ
コン層の側縁は、強くドープされた第２導電形の接点領
域と隣接し、この接点領域は、電流通路を経て、前記の
第１領域内に形成された半導体領域と接続され、この半
導体領域は、投影で前記の第２酸化物層によって境界さ
れた半導体回路素子を形成し、前記のシリコン層は接続
導体と接続された、シリコンの単結晶半導体より成る半
導体デバイスに関するものである。
本発明は更にこの半導体デバイスの製造方法に関するも
のである。
のである。
この種の半導体デバイスは、刊行物「インターナショナ
ル・エレクトロン・デバイス・ミーティング（Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｂｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
Ｍｅｅｔｉｎｇ；ＩＥＤＭ） Ｊ １９８２年、６８
４−６８７頁の記載より既知である。この刊行物には、
自己整列的（ｓｅｌｆ−ａｌｉｇｎｅｄｍａｎｎｅｒ）
に得られ且つ高い実装密度を有する超集積（ＶＬＳＩ
）回路に用いるのに適した極めて小さな寸法を有するバ
イポーラトランジスタ構造が開示されている。溝で取込
まれ、その上側と壁にシリコン層が設けられたメサは、
この場合ｎ形エピタキシャル層より形成される。次いで
、溝の底が選択的に酸化され、メサ壁が露出された後多
結晶シリコン層がアセンブリ上に設けられる。本願で言
う“多結晶シリコン層”という言葉は、非単結晶層とし
て最も広い意味に解されるべきで、例えば非晶質シリコ
ン層も含むものである。前記のシリコン層は次いで平面
化（ｐｌａｎａｒｉｚａｔｉｏｎ） とプラズマエツ
チングによって溝に極限される。次いで硼素が多結晶シ
リコン内に打込まれ、かくして得られた強くドープされ
たシリコン電極の表面は選択的に酸化され、この場合ベ
ース接点領域は、シリコン電極よりの拡散によって形成
される。次いで、メサの上側が露出され、ベースおよび
エミッタ領域がそこに形成され、この場合ベース領域は
メサの壁土の前記のベース接点領域を経てシリコン電極
の広い縁と接続される。
ル・エレクトロン・デバイス・ミーティング（Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｂｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
Ｍｅｅｔｉｎｇ；ＩＥＤＭ） Ｊ １９８２年、６８
４−６８７頁の記載より既知である。この刊行物には、
自己整列的（ｓｅｌｆ−ａｌｉｇｎｅｄｍａｎｎｅｒ）
に得られ且つ高い実装密度を有する超集積（ＶＬＳＩ
）回路に用いるのに適した極めて小さな寸法を有するバ
イポーラトランジスタ構造が開示されている。溝で取込
まれ、その上側と壁にシリコン層が設けられたメサは、
この場合ｎ形エピタキシャル層より形成される。次いで
、溝の底が選択的に酸化され、メサ壁が露出された後多
結晶シリコン層がアセンブリ上に設けられる。本願で言
う“多結晶シリコン層”という言葉は、非単結晶層とし
て最も広い意味に解されるべきで、例えば非晶質シリコ
ン層も含むものである。前記のシリコン層は次いで平面
化（ｐｌａｎａｒｉｚａｔｉｏｎ） とプラズマエツ
チングによって溝に極限される。次いで硼素が多結晶シ
リコン内に打込まれ、かくして得られた強くドープされ
たシリコン電極の表面は選択的に酸化され、この場合ベ
ース接点領域は、シリコン電極よりの拡散によって形成
される。次いで、メサの上側が露出され、ベースおよび
エミッタ領域がそこに形成され、この場合ベース領域は
メサの壁土の前記のベース接点領域を経てシリコン電極
の広い縁と接続される。
この既知の構造および製法の欠点は、特に、シリコンベ
ース電極とベース領域との間の接続領域の状態が、シリ
コン電極の選択酸化の間に得られる所謂鳥のくちばしく
ｂｉｒｄ’ｓ ｂｅａｋ）”構造に強く依存するという
ことである。後に更に詳しく説明するように、狭いパ鳥
のくちばし”では、トランジスタは局部的に厚いベース
領域を有し、一方の場合によってはエミッターベース接
合接合さえも部分的に多結晶シリコン内に延在する。更
にこのことは、比較的強いベースドーピングに関連して
、低いエミッターベース・ブレークダウン電圧を生じ、
トランジスタの直線性を悪くする。これに反し、非常に
広い“鳥のくちばし”では、ベース接点領域とベース領
域間の接続が断たれることがある。
ース電極とベース領域との間の接続領域の状態が、シリ
コン電極の選択酸化の間に得られる所謂鳥のくちばしく
ｂｉｒｄ’ｓ ｂｅａｋ）”構造に強く依存するという
ことである。後に更に詳しく説明するように、狭いパ鳥
のくちばし”では、トランジスタは局部的に厚いベース
領域を有し、一方の場合によってはエミッターベース接
合接合さえも部分的に多結晶シリコン内に延在する。更
にこのことは、比較的強いベースドーピングに関連して
、低いエミッターベース・ブレークダウン電圧を生じ、
トランジスタの直線性を悪くする。これに反し、非常に
広い“鳥のくちばし”では、ベース接点領域とベース領
域間の接続が断たれることがある。
更に、使用される製法に関連して、前記の既知のデバイ
スのシリコン電極の上側は常にメサの上面よりも低い高
さに位置される。シリコン電極とベース接点領域間の適
度な接触面を得るためには、この接触部は少なくとも０
．６ μｍの高さをもたねばならない。この目的で、溝
は比較的深くまた多結晶シリコン層は比較的厚くなけれ
ばならない。
スのシリコン電極の上側は常にメサの上面よりも低い高
さに位置される。シリコン電極とベース接点領域間の適
度な接触面を得るためには、この接触部は少なくとも０
．６ μｍの高さをもたねばならない。この目的で、溝
は比較的深くまた多結晶シリコン層は比較的厚くなけれ
ばならない。
本発明は、特に、シリコン電極の側縁との接続が再現可
能で且つ′鳥のくちばし”と関係なしに確立され、この
結果、安定したエミッターベース接合と良好な直線性を
有する特に高い効率と極めて小さな寸法のバイポーラト
ランジスタを得ることができる前述の種類の半導体デバ
イスの改良された構造を得ることを目的とする。
能で且つ′鳥のくちばし”と関係なしに確立され、この
結果、安定したエミッターベース接合と良好な直線性を
有する特に高い効率と極めて小さな寸法のバイポーラト
ランジスタを得ることができる前述の種類の半導体デバ
イスの改良された構造を得ることを目的とする。
本発明によれば、冒頭に記載した種類の半導体デバイス
は次の特徴を有する、すなわち、シリコン層の上側は第
１領域の表面よりも高い面に位置され、接点領域は、第
１領域内において少なくとも部分的に第２酸化物層下方
に位置され且つ該接点領域よりも低いドーピング濃度を
有する中間領域を経て前記の半導体領域と接続されたこ
とを特徴とする。
は次の特徴を有する、すなわち、シリコン層の上側は第
１領域の表面よりも高い面に位置され、接点領域は、第
１領域内において少なくとも部分的に第２酸化物層下方
に位置され且つ該接点領域よりも低いドーピング濃度を
有する中間領域を経て前記の半導体領域と接続されたこ
とを特徴とする。
本発明の半導体デバイスでは、接点領域は、半導体回路
素子の一部を形成する第２導電形の半導体領域に直接で
はなくて中間領域を通して接続され、この中間領域は第
２酸化物層の一部を形成する“鳥のくちばし”と無関係
に形成されることができるために、この“鳥のくちばし
”に基因するる問題は本発明の半導体デバイスでは生じ
ない。
素子の一部を形成する第２導電形の半導体領域に直接で
はなくて中間領域を通して接続され、この中間領域は第
２酸化物層の一部を形成する“鳥のくちばし”と無関係
に形成されることができるために、この“鳥のくちばし
”に基因するる問題は本発明の半導体デバイスでは生じ
ない。
本発明は更に前記の半導体デバイスの製造方法に関する
もので、その製造方法は次の工程より成ることを特徴と
する。
もので、その製造方法は次の工程より成ることを特徴と
する。
（ａ）第１導電形のシリコン領域の表面に第１抗酸化層
を設け、 （ｂ）第１の材料の第１の層を前記の第１抗酸化層上に
設け、 （ｃ）前記の第１の層よりパターンをエッチし、（６）
前記の第１の材料に対して選択的にエッチ可能な第２の
材料を前記の第１層の周囲に設け、（ｅ）第１抗酸化層
の被覆されてない部分を除去し、げ）シリコン領域の露
出部分にくぼみを設け、（９別の抗酸化層をアセンブリ
上に設け、（５）この別の抗酸化層を、表面に平行なす
べての面からプラズマエツチングにより除去し、（ｉ）
前記の別の抗酸化層で被覆されてないシリコン表面に熱
酸化により第１酸化物層を設け、ＣＤ前記の別の抗酸化
層を除去した後、前記のくぼみを、デポジテョンおよび
平面化によって、強くドープされた第２導電形のシリコ
ン層によりシリコン領域の表面より上の高さ塩漬たし、
（資）縁部分を選択エツチングにより除去し、（ｌ）ド
ーパントの導入により、前記の縁部分の下方に位置する
シリコン内に中間領域を形成し、（ｍ）第１抗酸化層の
露出部分を除去し、（ｎ）第１の材料の第１の層を選択
エツチングにより除去し、 （ｏ）露出されたシリコンに熱酸化によって第２酸化物
層を設け、第２導電形の接点領域を、第２導電形の強く
ドープされたシリコン層よりの拡散によってシリコン領
域内に形成する。
を設け、 （ｂ）第１の材料の第１の層を前記の第１抗酸化層上に
設け、 （ｃ）前記の第１の層よりパターンをエッチし、（６）
前記の第１の材料に対して選択的にエッチ可能な第２の
材料を前記の第１層の周囲に設け、（ｅ）第１抗酸化層
の被覆されてない部分を除去し、げ）シリコン領域の露
出部分にくぼみを設け、（９別の抗酸化層をアセンブリ
上に設け、（５）この別の抗酸化層を、表面に平行なす
べての面からプラズマエツチングにより除去し、（ｉ）
前記の別の抗酸化層で被覆されてないシリコン表面に熱
酸化により第１酸化物層を設け、ＣＤ前記の別の抗酸化
層を除去した後、前記のくぼみを、デポジテョンおよび
平面化によって、強くドープされた第２導電形のシリコ
ン層によりシリコン領域の表面より上の高さ塩漬たし、
（資）縁部分を選択エツチングにより除去し、（ｌ）ド
ーパントの導入により、前記の縁部分の下方に位置する
シリコン内に中間領域を形成し、（ｍ）第１抗酸化層の
露出部分を除去し、（ｎ）第１の材料の第１の層を選択
エツチングにより除去し、 （ｏ）露出されたシリコンに熱酸化によって第２酸化物
層を設け、第２導電形の接点領域を、第２導電形の強く
ドープされたシリコン層よりの拡散によってシリコン領
域内に形成する。
以下に本発明を図面の実施例を参照して更に詳しく説明
する。
する。
第１図は公知の半導体デバイスの一部の断面図を示す。
このデバイスは表面２を有するシリコンの単結晶半導体
を有し、この半導体の第１導電形、この場合にはｎ形、
の領域３は側方を第２領域４で境界されている。この具
体例では、前記の領域３はエピタキシャル層より成り、
このエピタキシャル層は、ｐ形基板１上に設けられ、強
くドープされた埋込層１５で基板より分離されている。
を有し、この半導体の第１導電形、この場合にはｎ形、
の領域３は側方を第２領域４で境界されている。この具
体例では、前記の領域３はエピタキシャル層より成り、
このエピタキシャル層は、ｐ形基板１上に設けられ、強
くドープされた埋込層１５で基板より分離されている。
第２領域４は、埋没された（ｃｏｕｎｔｅｒｓｕｎｋ）
第１酸化物層５と、その上に設けられた第２の反対の導
電形したがってこの場合にはｐ形の強くドープされた多
結晶シリコン層６と、このシリコン層上に設けられ、少
なくとも部分的にその中に埋込まれ、前記の第１領域３
内に延在する第２酸化物７とより成る。前記のシリコン
層６の側縁は、強くドープされたｐ形接点領域８に隣接
する。この領域は、電流通路を経て、公知のデバイスで
は、この例ではｐ形の半導体領域９に直接に接続され、
この半導体領域９は、第１領域３内に形成され、特に投
影で第２酸化物層７の縁で境界され、半導体回路素子（
この場合にはバイポーラトランジスタ）の一部を形成す
る。シリコン層６は接続導体１０に接続される。金属層
１２で接触された領域３はコレクタ領域を形成し、一方
領域９はバイポーラトランジスタのベース領域を形成し
、このバイポーラトランジスタのｎ形エミッタ領域１１
も実質的に投影で酸化物層７の縁で境界されるが、これ
は、ベース領域９とエミッタ領域１１が共に酸化物層７
をマスクとして使用しながらアクチベータ原子（ドナー
およびアクセプタ〉の導入（打込みまたは拡散）により
形成されることによる。以上述べた種類のデバイスは前
記のＩＥＤ藺１９８２年ｐ、 ６８４−６８７より知ら
れている。
第１酸化物層５と、その上に設けられた第２の反対の導
電形したがってこの場合にはｐ形の強くドープされた多
結晶シリコン層６と、このシリコン層上に設けられ、少
なくとも部分的にその中に埋込まれ、前記の第１領域３
内に延在する第２酸化物７とより成る。前記のシリコン
層６の側縁は、強くドープされたｐ形接点領域８に隣接
する。この領域は、電流通路を経て、公知のデバイスで
は、この例ではｐ形の半導体領域９に直接に接続され、
この半導体領域９は、第１領域３内に形成され、特に投
影で第２酸化物層７の縁で境界され、半導体回路素子（
この場合にはバイポーラトランジスタ）の一部を形成す
る。シリコン層６は接続導体１０に接続される。金属層
１２で接触された領域３はコレクタ領域を形成し、一方
領域９はバイポーラトランジスタのベース領域を形成し
、このバイポーラトランジスタのｎ形エミッタ領域１１
も実質的に投影で酸化物層７の縁で境界されるが、これ
は、ベース領域９とエミッタ領域１１が共に酸化物層７
をマスクとして使用しながらアクチベータ原子（ドナー
およびアクセプタ〉の導入（打込みまたは拡散）により
形成されることによる。以上述べた種類のデバイスは前
記のＩＥＤ藺１９８２年ｐ、 ６８４−６８７より知ら
れている。
第１Ａ図と１８図は、“鳥のくちばし”構造７Ａの異な
る形に対する第１図に点線で囲んだ領域１３内の状態を
詳細に示す。
る形に対する第１図に点線で囲んだ領域１３内の状態を
詳細に示す。
第１Ａ図は、埋没された酸化物層７の“鳥のくちばし”
７Ａが極く狭い状態を示す。この極端な場合には、エミ
ッタ領域１１下方にある活性ベース領域は局部的にすな
わち縁で厚く、エミッタ領域１１は多結晶シリコン層６
に隣接し、このためエミッターベースρｎ接合は部分的
に多結晶材料に延在していることがわかるであろう。公
知のように、両方の状態ともトランジスタの挙動に悪影
響を及ぼす。
７Ａが極く狭い状態を示す。この極端な場合には、エミ
ッタ領域１１下方にある活性ベース領域は局部的にすな
わち縁で厚く、エミッタ領域１１は多結晶シリコン層６
に隣接し、このためエミッターベースρｎ接合は部分的
に多結晶材料に延在していることがわかるであろう。公
知のように、両方の状態ともトランジスタの挙動に悪影
響を及ぼす。
第１Ｂ図は、“鳥のくちばし”がこれに反して広い状態
を示す。この場合、図面かられかるように、接点領域８
と活性ベース領域９間の接続が断たれる。
を示す。この場合、図面かられかるように、接点領域８
と活性ベース領域９間の接続が断たれる。
本発明の半導体デバイスでは、多結晶シリコン層６の縁
近くの構造が酸化物層７の終わりにおける“鳥のくちば
し”の形に左右されることによる前記の欠点が除かれる
。
近くの構造が酸化物層７の終わりにおける“鳥のくちば
し”の形に左右されることによる前記の欠点が除かれる
。
第２図は本発明の半導体デバイスの一部の略断面図を示
す。対応部分は第１図、第１Ａ図および第１Ｂ図と同じ
符号で示しである。このデバイスは第１図、第１Ａ図お
よび第１Ｂ図と同じ特性を有するが、多結晶シリコン層
６上側はこの場合第１領域の表面２よりも高いレベルに
位置され、接点領域８は、第２酸化物層７下方の第１領
域３内にある弱くドープされた中間領域２０を経て半導
体領域９と接続される。
す。対応部分は第１図、第１Ａ図および第１Ｂ図と同じ
符号で示しである。このデバイスは第１図、第１Ａ図お
よび第１Ｂ図と同じ特性を有するが、多結晶シリコン層
６上側はこの場合第１領域の表面２よりも高いレベルに
位置され、接点領域８は、第２酸化物層７下方の第１領
域３内にある弱くドープされた中間領域２０を経て半導
体領域９と接続される。
接点領域８と領域９間の電流通路は中間領域２０を経て
延在しこのため領域８と９は最早や相互に直接隣接せず
また最早や一方が他方に移ることがないので、第１Ａ図
および第１Ｂ図に関して示された問題はこの場合回避さ
れる。その上、後述するように、全構造は実質的に完全
に自己整列的に形成されることができる。更に、シリコ
ン層６の側縁における接続は該シリコン層の高い位置の
ために深くなく、このことはこの場合ベース−コレクタ
キャパシタンスを低くする。
延在しこのため領域８と９は最早や相互に直接隣接せず
また最早や一方が他方に移ることがないので、第１Ａ図
および第１Ｂ図に関して示された問題はこの場合回避さ
れる。その上、後述するように、全構造は実質的に完全
に自己整列的に形成されることができる。更に、シリコ
ン層６の側縁における接続は該シリコン層の高い位置の
ために深くなく、このことはこの場合ベース−コレクタ
キャパシタンスを低くする。
第１図のデバイスは本発明によれば次の方法でつくるこ
とができる。
とができる。
出発材料は、第１導電形、この場合にはｎ形のシリコン
領域３を有する基板である。抗酸化層が前記の領域３の
表面２上に設けられる。この層はこの実施例では０．０
５μｍ厚の酸窒化シリコン層２１とその上に配された０
、１μｍ厚の窒化シリコン層２２より成る。
領域３を有する基板である。抗酸化層が前記の領域３の
表面２上に設けられる。この層はこの実施例では０．０
５μｍ厚の酸窒化シリコン層２１とその上に配された０
、１μｍ厚の窒化シリコン層２２より成る。
第１の材料の第１の層、この場合にはシリコン層２３が
、通常の技法を用いることによって気相から約１．２μ
ｍの厚さを有する多結晶シリコンのデポジションによっ
て抗酸化層２１．２２の上に形成される。この層２３は
この実施例では非ドープ（すなわち故意にドープされな
い）シリコンより成る。
、通常の技法を用いることによって気相から約１．２μ
ｍの厚さを有する多結晶シリコンのデポジションによっ
て抗酸化層２１．２２の上に形成される。この層２３は
この実施例では非ドープ（すなわち故意にドープされな
い）シリコンより成る。
次いで、１つのパターン、この実施例ではアイランドの
形のパターンがこの窒化シリコン層２３からエッチされ
る。かくして第３図に断面で示した構造が得られる。
形のパターンがこの窒化シリコン層２３からエッチされ
る。かくして第３図に断面で示した構造が得られる。
次いで、前記のシリコン層２３に、熱酸化により約１μ
ｍの厚さを有する酸化物２４が設けられる。
ｍの厚さを有する酸化物２４が設けられる。
この場合シリコン層２３の一部は残される。酸化物２４
はシリコン層２３の周囲に沿って縁部分２４Ａを形成す
るが、この縁部分は、シリコン層２３に対して選択的に
エッチされることができる。次いで、薄い層２２および
２１の露出部分が選択エツチングによって除去され、こ
の場合酸化物層２４の極く僅かな部分がエッチし去られ
る。かくして第４図の状態が得られる。
はシリコン層２３の周囲に沿って縁部分２４Ａを形成す
るが、この縁部分は、シリコン層２３に対して選択的に
エッチされることができる。次いで、薄い層２２および
２１の露出部分が選択エツチングによって除去され、こ
の場合酸化物層２４の極く僅かな部分がエッチし去られ
る。かくして第４図の状態が得られる。
次いでくぼみ、例えば（必ずしもではないが）溝２５の
形のくぼみがかくして露出されたシリコン層３の部分に
エッチされるが、このくぼみは第５図の断面に示されて
いる。この溝の深さは約０．８μｍである。領域３は次
のエツチング工程を容易にするように僅かにアンダーエ
ッチされるのが好ましい。
形のくぼみがかくして露出されたシリコン層３の部分に
エッチされるが、このくぼみは第５図の断面に示されて
いる。この溝の深さは約０．８μｍである。領域３は次
のエツチング工程を容易にするように僅かにアンダーエ
ッチされるのが好ましい。
酸窒化シリコン層２６と窒化シリコン層２７より成る別
の抗酸化層がアセンブリ上に設けられる。かくして、第
５図の構造が得られる。
の抗酸化層がアセンブリ上に設けられる。かくして、第
５図の構造が得られる。
次いで、例えば弗化水素酸カーボン（ｃａｒｂｏｎｈｙ
ｄｒｏｆｌｕｏｒｉｄｅ）のプラズマ中のプラズマエツ
チングによって層２６と２７が表面２に平行なすべての
面から除去される（第６図参照）。続いて、抗酸化層（
２６，２７）で覆われてないシリコン表面に、熱酸化に
よって、埋没される第１酸化物層５が設けられる（第７
図参照）。抗酸化層２６．２７が除去された後、溝２５
は、デポジションおよび平面化によって、第２導電形し
たがってこの場合にはｐ形の強くドープされた第２シリ
コン層６でシリコン領域３上方の高さ迄みたされる。第
７図の構造がかくして得られる。層６はそのデポジショ
ンの間または後の段階でドープしてもよい。
ｄｒｏｆｌｕｏｒｉｄｅ）のプラズマ中のプラズマエツ
チングによって層２６と２７が表面２に平行なすべての
面から除去される（第６図参照）。続いて、抗酸化層（
２６，２７）で覆われてないシリコン表面に、熱酸化に
よって、埋没される第１酸化物層５が設けられる（第７
図参照）。抗酸化層２６．２７が除去された後、溝２５
は、デポジションおよび平面化によって、第２導電形し
たがってこの場合にはｐ形の強くドープされた第２シリ
コン層６でシリコン領域３上方の高さ迄みたされる。第
７図の構造がかくして得られる。層６はそのデポジショ
ンの間または後の段階でドープしてもよい。
露出された酸化物２４が次にエッチし去られる。
層６と２３の間の酸化物２４の横寸法が前述の“中間領
域”の位置と寸法を決定する。この実施例では、中間領
域２０は、次いでシリコン層６と２３の間にアクセプタ
イオン例えば硼素イオンを打ち込むことによって形成さ
れる。この打込みは層２１と２２に対して行われてもよ
い。前辺て抗酸化層２１．２２の少なくとも一部、この
実施例では窒化物層２２だけの一部をエッチし去ってお
くと、必要な打込みエネルギの量が少なくてすむ。かく
して、第８図に示した構造が得られる。非ドープシリコ
ン層２３がＫＯＨ溶液中で選択的にエッチし去られた後
、層２２がエッチし去られ、露出されたシリコンに熱酸
化によって第２酸化物層７が設けられる。強くドープさ
れたｐ形シリコン層６よりの拡散によって、次いでｐ形
接点層８が得られる（第９図参照）。
域”の位置と寸法を決定する。この実施例では、中間領
域２０は、次いでシリコン層６と２３の間にアクセプタ
イオン例えば硼素イオンを打ち込むことによって形成さ
れる。この打込みは層２１と２２に対して行われてもよ
い。前辺て抗酸化層２１．２２の少なくとも一部、この
実施例では窒化物層２２だけの一部をエッチし去ってお
くと、必要な打込みエネルギの量が少なくてすむ。かく
して、第８図に示した構造が得られる。非ドープシリコ
ン層２３がＫＯＨ溶液中で選択的にエッチし去られた後
、層２２がエッチし去られ、露出されたシリコンに熱酸
化によって第２酸化物層７が設けられる。強くドープさ
れたｐ形シリコン層６よりの拡散によって、次いでｐ形
接点層８が得られる（第９図参照）。
残りの酸窒化物２１と窒化物２２は次いでエッチし去ら
れ、次いで、かくして露出された領域３０部分にｐ形ベ
ース領域９とｎ形エミッタ領域１１とが例えばイオン打
込によって形成される（第１０図参照）。通常のように
接点窓をエツチングして金属化すると、第２図に示した
デバイスが得られる。
れ、次いで、かくして露出された領域３０部分にｐ形ベ
ース領域９とｎ形エミッタ領域１１とが例えばイオン打
込によって形成される（第１０図参照）。通常のように
接点窓をエツチングして金属化すると、第２図に示した
デバイスが得られる。
コレクタは図示したようにアイランドの外側でＣで接触
されることができる。コレクタ接続部は埋込層１５を経
て延在する。
されることができる。コレクタ接続部は埋込層１５を経
て延在する。
以上述べた実施例では、中間領域２０はドープされたｐ
影領域より成り、半導体回路素子は縦形バイポーラ半導
体であった。けれども、例えば前の実施例におけると同
じ構造の領域１，３および５より出発して、ｎ形中間領
域が用いられる横形トランジスタに本発明を用いること
も可能である。
影領域より成り、半導体回路素子は縦形バイポーラ半導
体であった。けれども、例えば前の実施例におけると同
じ構造の領域１，３および５より出発して、ｎ形中間領
域が用いられる横形トランジスタに本発明を用いること
も可能である。
第１１．１２および１３図はこの実施例を示す。
第１１図は第８図に相当する製造段階における半導体デ
バイスの略断面図を示す。相違は次の点にある、すなわ
ち、この実施例では中間領域２０はｎ形で、先ずシリコ
ン層６に燐ドーピングを与え、これを拡散して中間領域
を形成し、次いで層６に強い硼素ドーピングを与えるこ
とにより形成され、このドーピングが層６を強いｐ形溝
電性にし、前の実施例と同じように拡散によって接点領
域８を形成する。以後の製造は、第９図と第１０図につ
いて示したと同様に行われる。かくして、接点窓のエツ
チングと金属化の後、第１２図に示したデバイスが得ら
れるが、このデバイスでは領域８，２０および９は横形
高周波ｐｎｐ）ランジスタを構成し、これ等領域のうち
、８はエミッタ領域として用いられることができ、２０
はベース領域として用いられることができまた９はコレ
クタ領域として用いられることができる（エミッタとコ
レクタ領域は勿論交替することもできる）。ベース領域
２０は領域３と１５を経て接続電極Ｂと接続される。
バイスの略断面図を示す。相違は次の点にある、すなわ
ち、この実施例では中間領域２０はｎ形で、先ずシリコ
ン層６に燐ドーピングを与え、これを拡散して中間領域
を形成し、次いで層６に強い硼素ドーピングを与えるこ
とにより形成され、このドーピングが層６を強いｐ形溝
電性にし、前の実施例と同じように拡散によって接点領
域８を形成する。以後の製造は、第９図と第１０図につ
いて示したと同様に行われる。かくして、接点窓のエツ
チングと金属化の後、第１２図に示したデバイスが得ら
れるが、このデバイスでは領域８，２０および９は横形
高周波ｐｎｐ）ランジスタを構成し、これ等領域のうち
、８はエミッタ領域として用いられることができ、２０
はベース領域として用いられることができまた９はコレ
クタ領域として用いられることができる（エミッタとコ
レクタ領域は勿論交替することもできる）。ベース領域
２０は領域３と１５を経て接続電極Ｂと接続される。
第１３図は更に別の場合を示す。この場合にも横形高周
波トランジスタが形成されるが、ここでは中間領域２０
は酸化物層７の形成後に打込まれ、続く温度処理の間に
接点領域８迄延長される。
波トランジスタが形成されるが、ここでは中間領域２０
は酸化物層７の形成後に打込まれ、続く温度処理の間に
接点領域８迄延長される。
以上述べた実施例では、トランジスタが位置するアイラ
ンド状領域の境界として比較的浅い溝が選ばれている。
ンド状領域の境界として比較的浅い溝が選ばれている。
例えば比較的大きな深さに位置された埋込層を通って浸
透させるためにより深い境界が望まれる場合には、第１
４図から２１図に示す別の構造を用いるのが有利であろ
う。
透させるためにより深い境界が望まれる場合には、第１
４図から２１図に示す別の構造を用いるのが有利であろ
う。
出発材料は第３図から１０図に示した実施例におけると
同じで、第５図の状態から出発する。けれどもこの場合
には、例えばホトレジストのスペーサ３０が第５図の構
造上に設けられるが（第１４図参照）、これは、例えば
該構造をホトレジストで被覆し、次いでこのホトレジス
トをプラズマエツチングにより水平面の殆んどの部分か
ら除去することによって行われる。
同じで、第５図の状態から出発する。けれどもこの場合
には、例えばホトレジストのスペーサ３０が第５図の構
造上に設けられるが（第１４図参照）、これは、例えば
該構造をホトレジストで被覆し、次いでこのホトレジス
トをプラズマエツチングにより水平面の殆んどの部分か
ら除去することによって行われる。
次いで、酸窒化物層２６と窒化物層２７が、ホトレジス
ト３０で被覆されてない部分からエツチングにより除去
され、しかる後、例えば湿潤窒素内で約１０００℃での
熱酸化によって酸化物３１が形成される（第１５図参照
）。
ト３０で被覆されてない部分からエツチングにより除去
され、しかる後、例えば湿潤窒素内で約１０００℃での
熱酸化によって酸化物３１が形成される（第１５図参照
）。
続いて、層２６と２７の水平部分がプラズマエツチング
により選択的に除去され、しかる後、かくして露出され
たシリコン内に溝３２がエッチされるが、この溝は、任
意の深さを有することができまた埋込層１５を通り抜け
て延在することができる（第１６図参照）。若し所望な
らば、チャネルストッパ領域を溝の底に打込んでもよい
。
により選択的に除去され、しかる後、かくして露出され
たシリコン内に溝３２がエッチされるが、この溝は、任
意の深さを有することができまた埋込層１５を通り抜け
て延在することができる（第１６図参照）。若し所望な
らば、チャネルストッパ領域を溝の底に打込んでもよい
。
次いで、熱酸化によって溝３２の底と壁に酸化物層３３
が設けられる（第１７図参照）。溝は次いで通常の方法
で多結晶シリコン３４のデポジションによって満たされ
、過剰のシリコンは除かれる。熱酸化により、溝内の多
結晶シリコン３４に酸化物層５が設けられる。
が設けられる（第１７図参照）。溝は次いで通常の方法
で多結晶シリコン３４のデポジションによって満たされ
、過剰のシリコンは除かれる。熱酸化により、溝内の多
結晶シリコン３４に酸化物層５が設けられる。
エツチングにより、層２６と２７の残っている部分が除
かれ、多結晶シリコン層６がアセンブリ上に設けられる
。プラズマエツチングにより、酸化物２４上にある層６
の部分が除去され、第１９図に示した状態が得られる。
かれ、多結晶シリコン層６がアセンブリ上に設けられる
。プラズマエツチングにより、酸化物２４上にある層６
の部分が除去され、第１９図に示した状態が得られる。
シリコン層６は強いｐ形ドーピングを有する。このドー
ピングは、シリコンのデポジションの間かまたはドーパ
ントの拡散または打込みによってシリコンが設けられた
後に実施することができる。
ピングは、シリコンのデポジションの間かまたはドーパ
ントの拡散または打込みによってシリコンが設けられた
後に実施することができる。
次いで、酸化物２４がエツチングにより選択的に除去さ
れ、ｐ影領域２０が、場合に応じて層２１と２２の露出
部分が部分的に除去された後に、イオン打込みによって
層６と２３の間に位置する領域に形成される（第２０図
参照）。次いで、露出された窒化物２２がエッチし去ら
れた後、シリコン２３が、ＫＯＨ溶液中で、強くｐ形に
トープされたシリコン６に対し選択的にエッチし去られ
る。次いで層２１がエッチし去られ、しかる後酸化物層
７がシリコン層６上に熱酸化によって形成される。この
酸化の間、ｐ影領域８が層６よりの拡散によって形成さ
れる。
れ、ｐ影領域２０が、場合に応じて層２１と２２の露出
部分が部分的に除去された後に、イオン打込みによって
層６と２３の間に位置する領域に形成される（第２０図
参照）。次いで、露出された窒化物２２がエッチし去ら
れた後、シリコン２３が、ＫＯＨ溶液中で、強くｐ形に
トープされたシリコン６に対し選択的にエッチし去られ
る。次いで層２１がエッチし去られ、しかる後酸化物層
７がシリコン層６上に熱酸化によって形成される。この
酸化の間、ｐ影領域８が層６よりの拡散によって形成さ
れる。
次いで層２１と２２が除去され、かくして露出されたシ
リコンに、ｐ形ベース領域９とｎ形エミッタ領域１１を
形成するためにドーパントが打込まれる（第２１図参照
）。酸化物層７に接点窓がエッチされて金属化されると
、トランジスタは使用できる状態になる。コレクタ接続
部は、場合に応じて埋込層１５に隣接する強くドープさ
れた領域（図示せず）を経て、アイランド３の他の場所
に形成してもよい。この実施例の符号は、同じ部分に対
しては前の実施例の符号と一致する。
リコンに、ｐ形ベース領域９とｎ形エミッタ領域１１を
形成するためにドーパントが打込まれる（第２１図参照
）。酸化物層７に接点窓がエッチされて金属化されると
、トランジスタは使用できる状態になる。コレクタ接続
部は、場合に応じて埋込層１５に隣接する強くドープさ
れた領域（図示せず）を経て、アイランド３の他の場所
に形成してもよい。この実施例の符号は、同じ部分に対
しては前の実施例の符号と一致する。
本発明はバイポーラデバイスにだけ限定されるものでは
なく、例えばＭＯＳ）ランジスタの製造にも有利に使用
することができる。対応する部分には前の実施例におけ
ると同じ符号で示され、前者は強くドープされまた後者
は弱くドープされてはいるが両者共同じ導電形である領
域８と２０がＭＯＳ）ランジスタのソース領域とドレー
ン領域を構成するようにされた第２２図を参照され度い
。言う迄もなく、追加的なマスクによって、領域８と２
０および層６が確実に局所的にだけ存して互いに密着す
ることがないようにせねばならない。ゲート電極層４０
は例えば多結晶シリコンよりつくることができる。この
実施例においても、前の実施例のように、接点領域８は
中間領域２０（“延長ソース″またはパ延長ドレーン”
）を経てＭＯＳ）ランジスタの半導体領域９ （この場
合にはチャネル領域）と接続され、このチャネル領域は
特に酸化物層７の縁で取囲まれる。
なく、例えばＭＯＳ）ランジスタの製造にも有利に使用
することができる。対応する部分には前の実施例におけ
ると同じ符号で示され、前者は強くドープされまた後者
は弱くドープされてはいるが両者共同じ導電形である領
域８と２０がＭＯＳ）ランジスタのソース領域とドレー
ン領域を構成するようにされた第２２図を参照され度い
。言う迄もなく、追加的なマスクによって、領域８と２
０および層６が確実に局所的にだけ存して互いに密着す
ることがないようにせねばならない。ゲート電極層４０
は例えば多結晶シリコンよりつくることができる。この
実施例においても、前の実施例のように、接点領域８は
中間領域２０（“延長ソース″またはパ延長ドレーン”
）を経てＭＯＳ）ランジスタの半導体領域９ （この場
合にはチャネル領域）と接続され、このチャネル領域は
特に酸化物層７の縁で取囲まれる。
前の実施例では、製造中に、酸化シリコンの縁部分２４
Ａが設けられたシリコンの第１層２３が用いられた。こ
れ等の縁部分は層２３をその表面を通じて酸化すること
によって得られた。けれども、シリコン層２３の上側に
抗酸化層を設けることによって該シリコン層の縁だけを
酸化することも可能である。
Ａが設けられたシリコンの第１層２３が用いられた。こ
れ等の縁部分は層２３をその表面を通じて酸化すること
によって得られた。けれども、シリコン層２３の上側に
抗酸化層を設けることによって該シリコン層の縁だけを
酸化することも可能である。
更に、層２３および縁部分２４Ａの両方に対して他の材
料を用いることも可能である。例えば、層２３はシリコ
ンではなく、実施例で用いられたシリコン層２３と同様
にパターン化された酸化シリコンより成ることができる
。層２３に対してエッチ可能でなければならない縁部２
４Ａは、この場合、例えば、熱分解によってデポジット
され次いで酸化物層２３に沿った縁部分以外をプラズマ
エツチングにより除去された硼素燐けい酸ガラス（ｂｏ
ｒｏｎ ｐｈｏｐｈｒｏｕｓｓｉｌｉｃａｔｅ ｇｌａ
ｓｓ）より成ることができる。かくして第２３図の状態
が得られる。
料を用いることも可能である。例えば、層２３はシリコ
ンではなく、実施例で用いられたシリコン層２３と同様
にパターン化された酸化シリコンより成ることができる
。層２３に対してエッチ可能でなければならない縁部２
４Ａは、この場合、例えば、熱分解によってデポジット
され次いで酸化物層２３に沿った縁部分以外をプラズマ
エツチングにより除去された硼素燐けい酸ガラス（ｂｏ
ｒｏｎ ｐｈｏｐｈｒｏｕｓｓｉｌｉｃａｔｅ ｇｌａ
ｓｓ）より成ることができる。かくして第２３図の状態
が得られる。
次いで、第４図から１０図に関して説明したと同様に工
程を続けることができる。例えば、第６図に相当する第
２４図、第７図に相当する第２５図を参照され度い。
程を続けることができる。例えば、第６図に相当する第
２４図、第７図に相当する第２５図を参照され度い。
更に、すべての実施例において導電形は反対の導電形に
代えることができ（すべてを同時に）、また、若し所望
ならば、酸窒化シリコン／窒化シリコン組合せ以外の抗
酸化層を用いることができることに留意すべきである。
代えることができ（すべてを同時に）、また、若し所望
ならば、酸窒化シリコン／窒化シリコン組合せ以外の抗
酸化層を用いることができることに留意すべきである。
方法の１つの変形では、第７図に示した状態から出発し
て、代わりに、先ず、酸化物層２４の一部だけを除去し
、しかる後シリコン層６０表面を金属珪酸塩（例えば珪
酸タングステン）に代えることができる。層２４．２２
．２３および２１が続けて除去された後、層６が硼素で
ドープされる。この硼素ドーピング工程の前に、例えば
酸化工程を硼素が層６より拡散することなしに高温で行
うことができ、その上同時に必要な硼素の量が少ないと
うことは１つの利点である。
て、代わりに、先ず、酸化物層２４の一部だけを除去し
、しかる後シリコン層６０表面を金属珪酸塩（例えば珪
酸タングステン）に代えることができる。層２４．２２
．２３および２１が続けて除去された後、層６が硼素で
ドープされる。この硼素ドーピング工程の前に、例えば
酸化工程を硼素が層６より拡散することなしに高温で行
うことができ、その上同時に必要な硼素の量が少ないと
うことは１つの利点である。
最後に、導通をよくするために、層６にも通常の技法に
よって金属珪酸塩より成る表面層を設けることができる
ことに留意すべきである。
よって金属珪酸塩より成る表面層を設けることができる
ことに留意すべきである。
第１図は公知の半導体デバイスの一部の略断面図、
第１Ａ図は第１図に点線で囲まれた部分の拡大図、
第１Ｂ図は第１Ａ図と別の形の同様拡大図、第２図は本
発明の半導体デバイスの一実施例の一部の略断面図、 第３図から第１０図は第２図の半導体デバイスの各製造
段階における状態を示す一部の拡大断面図、第１１図と
第１２図は本発明の半導体デバイスの別の実施例の異な
る製造段階における状態を示す一部の拡大断面図、 第１３図は本発明の半導体デバイスの更に別の実施例の
一部の拡大断面図、 第１４図から第２１図は本発明の半導体デバイスの更に
別の好ましい実施例の各製造段階における状態を示す一
部の拡大断面図、 第２２図は本発明によるＭＯＳ ）ランジスタの一部
の拡大断面図、 第２３図から第２５図は本発明の変形製造方法による各
製造段階にふける半導体デバイスの状態を示す一部の拡
大断面図である。
発明の半導体デバイスの一実施例の一部の略断面図、 第３図から第１０図は第２図の半導体デバイスの各製造
段階における状態を示す一部の拡大断面図、第１１図と
第１２図は本発明の半導体デバイスの別の実施例の異な
る製造段階における状態を示す一部の拡大断面図、 第１３図は本発明の半導体デバイスの更に別の実施例の
一部の拡大断面図、 第１４図から第２１図は本発明の半導体デバイスの更に
別の好ましい実施例の各製造段階における状態を示す一
部の拡大断面図、 第２２図は本発明によるＭＯＳ ）ランジスタの一部
の拡大断面図、 第２３図から第２５図は本発明の変形製造方法による各
製造段階にふける半導体デバイスの状態を示す一部の拡
大断面図である。
Claims (1)
- 【特許請求の範囲】 １、少なくとも第１導電形の第１領域が、埋没された第
１酸化物層と、この酸化物層の上に配された強くドープ
された反対の第２導電形のシリコン層と、このシリコン
層上に配され、少なくとも部分的に該シリコン層に埋め
られ、前記の第１領域内に延在する第２酸化物層とより
成る第２領域により側方を境界され、前記のシリコン層
の側縁は、強くドープされた第２導電形の接点領域と隣
接し、この接点領域は、電流通路を経て、前記の第１領
域内に形成された半導体領域と接続され、この半導体領
域は、投影で前記の第２酸化物層によって境界された半
導体回路素子を形成し、前記のシリコン層は接続導体と
接続された、シリコンの単結晶半導体より成る半導体デ
バイスにおいて、シリコン層の上側は第１領域の表面よ
りも高い面に位置され、接点領域は、第１領域内におい
て少なくとも部分的に第２酸化物層下方に位置され且つ
該接点領域よりも低いドーピング濃度を有する中間領域
を経て前記の半導体領域と接続されたことを特徴とする
半導体デバイス。 ２、中間領域は、接点領域と第２酸化物層の縁とで境界
された請求項１記載の半導体デバイス。 ３、中間領域は第２導電形の半導体領域で構成された請
求項１記載の半導体デバイス。 ４、第２導電形の半導体領域は縦形バイポーラトランジ
スタのベース領域である請求項３記載の半導体デバイス
。 ５、中間領域は、第１領域よりも強いドーピング濃度を
有し且つ横形トランジスタのベース領域を形成する第１
導電形の半導体領域によって構成され、第２導電形の接
点領域と半導体領域はトランジスタのエミッタ領域とコ
レクタ領域とを形成する請求項１または２記載の半導体
デバイス。 ６、次の工程より成ることを特徴とする半導体デバイス
の製造方法。 （ａ）第１導電形のシリコン領域の表面に第１抗酸化層
を設け、 （ｂ）第１の材料の第１の層を前記の第１抗酸化層上に
設け、 （ｃ）前記の第１の層よりパターンをエッチし、 （ｄ）前記の第１の材料に対して選択的にエッチ可能な
第２の材料を前記の第１層の周囲に設け、 （ｅ）第１抗酸化層の被覆されてない部分を除去し、 （ｆ）シリコン領域の露出部分にくぼみを設け、 （ｇ）別の抗酸化層をアセンブリ上に設け、 （ｈ）この別の抗酸化層を、表面に平行なすべての面か
らプラズマエッチングにより除去し、（ｉ）前記の別の
抗酸化層で被覆されてないシリコン表面に熱酸化により
第１酸化物層を設け、 （ｊ）前記の別の抗酸化層を除去した後、前記のくぼみ
を、デポジテョンおよび平面化によって、強くドープさ
れた第２導電形のシリコン層によりシリコン領域の表面
より上の高さ迄満たし、 （ｋ）縁部分を選択エッチングにより除去し、 （ｌ）ドーパントの導入により、前記の縁部分の下方に
位置するシリコン内に中間領域を形成し、 （ｍ）第１抗酸化層の露出部分を除去し、 （ｎ）第１の材料の第１の層を選択エッチングにより除
去し、 （ｏ）露出されたシリコンに熱酸化によって第２酸化物
層を設け、第２導電形の接点領域を、第２導電形の強く
ドープされたシリコン層よりの拡散によってシリコン領
域内に形成する。 ７、第１の材料はシリコンである請求項６記載の製造方
法。 ８、縁部分は酸化シリコンより成る請求項７記載の製造
方法。 ９、第１の材料は酸化シリコンより成り、縁部分は、酸
化シリコンに対してエッチ可能なガラスより成る請求項
６乃至８の何れか１記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8700640A NL8700640A (nl) | 1987-03-18 | 1987-03-18 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8700640 | 1987-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244775A true JPS63244775A (ja) | 1988-10-12 |
| JP2597631B2 JP2597631B2 (ja) | 1997-04-09 |
Family
ID=19849726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059541A Expired - Lifetime JP2597631B2 (ja) | 1987-03-18 | 1988-03-15 | 半導体デバイスおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4894702A (ja) |
| EP (1) | EP0300514B1 (ja) |
| JP (1) | JP2597631B2 (ja) |
| KR (1) | KR880011935A (ja) |
| DE (1) | DE3886606T2 (ja) |
| NL (1) | NL8700640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244637A (ja) * | 1989-03-15 | 1990-09-28 | Nec Corp | 半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2230134A (en) * | 1989-04-05 | 1990-10-10 | Philips Nv | A method of manufacturing a semiconductor device |
| EP0391483B1 (en) * | 1989-04-05 | 1997-12-10 | Koninklijke Philips Electronics N.V. | Semiconductor device having a collector region, a base region and an emitter region, and method of manufacturing the same |
| EP0450091A4 (en) * | 1989-10-20 | 1993-12-22 | Oki Electric Ind Co Ltd | Method of producing semiconductor integrated circuit devices |
| EP1878045A2 (en) * | 2005-04-28 | 2008-01-16 | Nxp B.V. | Bipolar transistor and method of fabricating the same |
| DE102007029756A1 (de) * | 2007-06-27 | 2009-01-02 | X-Fab Semiconductor Foundries Ag | Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben |
| US9000527B2 (en) | 2012-05-15 | 2015-04-07 | Apple Inc. | Gate stack with electrical shunt in end portion of gate stack |
| US8912584B2 (en) | 2012-10-23 | 2014-12-16 | Apple Inc. | PFET polysilicon layer with N-type end cap for electrical shunt |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS6221270A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1129118A (en) * | 1978-07-19 | 1982-08-03 | Tetsushi Sakai | Semiconductor devices and method of manufacturing the same |
| DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| NL8202686A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. |
| JPH0618198B2 (ja) * | 1984-02-15 | 1994-03-09 | 株式会社日立製作所 | 半導体装置 |
| US4571817A (en) * | 1985-03-15 | 1986-02-25 | Motorola, Inc. | Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations |
| US4792837A (en) * | 1986-02-26 | 1988-12-20 | Ge Solid State Patents, Inc. | Orthogonal bipolar transistor |
| EP0246682A1 (en) * | 1986-04-23 | 1987-11-25 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising an electrode made of polycrystalline silicon |
-
1987
- 1987-03-18 NL NL8700640A patent/NL8700640A/nl not_active Application Discontinuation
-
1988
- 1988-03-03 US US07/163,428 patent/US4894702A/en not_active Expired - Lifetime
- 1988-03-09 EP EP88200451A patent/EP0300514B1/en not_active Expired - Lifetime
- 1988-03-09 DE DE3886606T patent/DE3886606T2/de not_active Expired - Fee Related
- 1988-03-15 JP JP63059541A patent/JP2597631B2/ja not_active Expired - Lifetime
- 1988-03-15 KR KR1019880002694A patent/KR880011935A/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS6221270A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244637A (ja) * | 1989-03-15 | 1990-09-28 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4894702A (en) | 1990-01-16 |
| DE3886606D1 (de) | 1994-02-10 |
| EP0300514B1 (en) | 1993-12-29 |
| DE3886606T2 (de) | 1994-06-30 |
| EP0300514A1 (en) | 1989-01-25 |
| JP2597631B2 (ja) | 1997-04-09 |
| KR880011935A (ko) | 1988-10-31 |
| NL8700640A (nl) | 1988-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10335646A (ja) | Ｍｏｓ 電界効果トランジスタ素子及びその製造方法 | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US4866000A (en) | Fabrication method for semiconductor integrated circuits | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| JPH0235461B2 (ja) | ||
| JPS63244775A (ja) | 半導体デバイスおよびその製造方法 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| US4343078A (en) | IGFET Forming method | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JPS6160589B2 (ja) | ||
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR100286349B1 (ko) | 반도체 소자의 제조방법 | |
| JP2531688B2 (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR950008251B1 (ko) | Psa 바이폴라 소자의 제조방법 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2924764B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPS62296465A (ja) | 半導体装置の製造方法 |