CN110047758A - 一种低成本沟槽型功率半导体器件的制备工艺 - Google Patents

Abstract

本发明涉及一种低成本沟槽型功率半导体器件的制备工艺，其终端区的第二导电类型体区与衬底终端沟槽配合形成所需的终端区结构，而得到第二导电类型体区时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。通过有源区内存在衬底第二导电类型基区，能实现对有源区内第二导电类型的掺杂浓度进行调节，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。

Description

一种低成本沟槽型功率半导体器件的制备工艺

技术领域

本发明涉及一种制备工艺，尤其是一种低成本沟槽型功率半导体器件的制备工艺，属于功率半导体器件制备的技术领域。

背景技术

目前，功率半导体器件飞速发展，一方面，IGBT以及VDMOS的技术不断革新，以实现优异的性能；另一方面，低成本也成为功率半导体发展的追求目标。功率半导体加工费用中，掩膜版的成本以及相应的光刻工艺往往是主要的，因此降低掩膜版数量成为降低器件成本的关键。多数的情况是，高性能器件与低成本之间往往是折中的关系，除非出现新的器件、工艺方法等等。

如图1～图11所示，为现有沟槽型功率半导体器件正面结构的制备工艺步骤，具体地，

如图1所示，提供N型的半导体基板1，并在半导体基板1的正面上涂覆基板第一光刻胶层2，利用基板第一掩模版3对基板第一光刻胶层2进行光刻，以得到贯通基板第一光刻胶层2的基板第一光刻胶层窗口4。

如图2所示，利用基板第一光刻胶层2以及基板第一光刻胶层窗口4对半导体基板1的正面进行注入，以得到位于终端区的终端环5，所述终端环5与基板第一光刻胶层2的基板第一光刻胶层窗口4对应。

如图3所示，去除上述基板第一光刻胶层2，并在上述半导体基板1的正面设置场氧化层7、覆盖于所述场氧化层7上的基板第二光刻胶层8，利用基板第二掩模版6对基板第二光刻胶层8进行光刻，并利用光刻后的基板第二光刻胶层8对与有源区对应的场氧化层7进行刻蚀，从而能得到位于终端区上的场氧化层7；

如图4所示，去除上述基板第二光刻胶层8，并在上述半导体基板1的有源区以及场氧化层7上涂覆基板第三光刻胶层9，利用基板第三掩模版10对基板第三光刻胶层9进行光刻，以得到贯通基板第三光刻胶层9的基板第三光刻胶层窗口12；利用基板第三光刻胶层9以及基板第三光刻胶层窗口12对有源区的半导体基板1进行刻蚀，以得到位于有源区内的有源区沟槽11。

如图5所示，去除上述基板第三光刻胶层9，在上述有源区沟槽11内生长绝缘栅氧化层13，并在生长有绝缘栅氧化层13的有源区沟槽11内填充沟槽导电多晶硅14，并刻蚀掉多余的多晶硅。

如图6所示，在上述半导体基板1的上方进行P型离子的注入与推进，以得到位于有源区内的基板P型基区15，同时，利用半导体基板1上的场氧化层7能阻挡P型离子置入到终端区，基板P型基区15位于有源区沟槽11槽底的上方。

如图7所示，在上述半导体基板1的上方进行N型离子的置入与推进，以得到位于有源区内的基板N+有源层16，所述基板N+有源层16位于基板P型基区15的上方，利用场氧化层7能阻挡N型离子注入到终端区域。

如图8所示，在上述半导体基板1的正面上介质层淀积，所述介质层覆盖在基板N+有源层16以及场氧化层7上，以得到基板介质层17，所述基板介质层17覆盖有源区沟槽11的槽口；在基板介质层17上涂覆基板第四光刻胶层18，利用基板第四掩模版19对基板第四光刻胶层18进行光刻，以得到贯通基板第四光刻胶层18的基板第四光刻胶层窗口20，所述基板第四光刻胶层窗口20位于有源区的上方。

如图9所示，利用基板第四光刻胶层18以及基板第四光刻胶层窗口20对基板介质层17、基板N+有源层16进行刻蚀，以得到与基板第四光刻胶层窗口20对应的基板接触孔24，所述基板接触孔24贯通基板介质层17，且在有源区沟槽11的两侧得到基板N+源区23。

如图10所示，去除上述基板第四光刻胶层18，并在半导体基板1的正面进行金属淀积，以得到正面金属层，所述正面金属层覆盖在基板介质层17上并填充在基板接触孔24内。

在正面金属层上涂覆基板第五光刻胶层26，并利用基板第五掩模版27对基板第五光刻胶层26进行光刻，以得到贯通基板第五光刻胶层26的基板第五光刻胶层窗口28，所述基板第五光刻胶层窗口28位于终端区的上方。利用基板第五光刻胶层26以及基板第五光刻胶层窗口28对基板正面金属层进行刻蚀，以得到基板金属分隔孔22，正面金属层通过基板金属分隔孔22分隔后形成基板终端正面金属25以及基板元胞正面金属21。

如图11所示，在上述半导体基板1正面的上方进行钝化层淀积，以得到基板正面钝化层29，所述基板正面钝化层29覆盖在基板终端正面金属层25以及基板元胞正面金属层21上，且基板正面钝化层29填充在基板金属分隔孔22内。

在基板正面钝化层29上涂覆基板第六光刻胶层30，并利用基板第六掩模版31对基板第六光刻胶层30进行光刻，并利用光刻后的基板第六光刻胶层30对基板正面钝化层29进行刻蚀，以得到贯通基板正面钝化层29的基板源极焊盘孔32，通过基板源极焊盘孔32能将基板元胞正面金属层21露出。

去除基板第六光刻胶层30后，可以进行源极焊盘的加工步骤；此外，在半导体基板1的背面还需要进行背面工艺，根据背面工艺的不同可以得到所需的MOSFET器件或IGBT器件，背面工艺可以采用现有常用的工艺步骤，具体为本技术领域人员所熟知，此处不再赘述。

综上，对于MOSFET器件或IGBT器件，在进行正面工艺时，至少需要提供六个掩模版，以利用相应的掩模版进行对应的光刻工艺步骤，从而使得制备得到的MOSFET器件或IGBT器件的制备成本较高。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种低成本沟槽型功率半导体器件的制备工艺，其能与现有工艺兼容，降低功率半导体器件的制备成本，安全可靠。

按照本发明提供的技术方案，一种低成本沟槽型功率半导体器件的制备工艺，所述制备工艺包括如下步骤：

步骤1、提供具有第一导电类型的半导体衬底，并对所述半导体衬底进行沟槽刻蚀，以得到所需的衬底沟槽，所述衬底沟槽包括位于有源区的衬底元胞沟槽以及位于终端区的衬底终端沟槽；

步骤2、在上述衬底沟槽内进行氧化层生长工艺，以得到覆盖衬底元胞沟槽内壁的元胞绝缘氧化层以及覆盖衬底终端沟槽内壁的终端绝缘氧化层；在生长有元胞绝缘氧化层的衬底元胞沟槽内填充衬底元胞导电多晶硅，同时，在生长有终端绝缘氧化层的衬底终端沟槽内填充衬底终端导电多晶硅；

步骤3、在上述半导体衬底的正面上进行第二导电类型杂质离子的注入与推进，以得到横穿半导体衬底内上部的第二导电类型体区，所述第二导电类型体区位于衬底沟槽槽底的上方；

步骤4、在上述半导体衬底的正面上涂覆光刻胶，利用衬底第二掩模版对所涂覆于半导体衬底正面的光刻胶层进行光刻，以得到覆盖于半导体衬底终端区上的衬底第二光刻胶层；

步骤5、利用上述衬底第二光刻胶层对半导体衬底终端区进行遮挡，以对上述半导体衬底的有源区进行第一导电类型杂质离子的注入，在第一导电类型杂质离子注入后去除衬底第二光刻胶层，以进行所需的高温退火工艺，在高温退火后，在半导体衬底的有源区得到衬底第一导电类型源掺杂区；

步骤6、在上述半导体衬底的正面上进行介质层淀积，以得到覆盖半导体衬底正面的衬底介质层，在衬底介质层上涂覆衬底第三光刻胶层，利用衬底第三掩模版对衬底第三光刻胶层进行光刻，以得到贯通衬底第三光刻胶层的衬底第三光刻胶层窗口，所述衬底第三光刻胶层窗口位于半导体衬底有源区的上方；

步骤7、利用上述衬底第三光刻胶层以及衬底第三光刻胶层窗口对衬底介质层进行刻蚀，以得到所需的介质接触孔，所述介质接触孔贯通衬底介质层以及衬底第一导电类型源掺杂区，衬底第一导电类型源掺杂区通过介质接触孔能形成衬底第一导电类型源区；

步骤8、利用上述衬底介质层以及介质接触孔对半导体衬底的正面进行第二导电类型杂质离子的注入工艺，以能在半导体衬底的有源区内得到衬底第二导电类型基区，所述衬底第二导电类型基区位于衬底第一导电类型源区的下方，衬底第二导电类型基区位于衬底沟槽槽底的上方，且衬底第二导电类型基区与相应衬底元胞沟槽的外侧壁接触；

步骤9、在上述衬底介质层上淀积金属层，以得到衬底正面金属层，所述衬底正面金属层覆盖在衬底介质层上并填充在介质接触孔内，填充于介质接触孔内的衬底正面金属层与衬底第一导电类型源区以及衬底第二导电类型基区欧姆接触；

步骤10、在上述衬底正面金属层上涂覆衬底第四光刻胶层，利用衬底第四掩模版对衬底第四光刻胶层进行光刻，以得到贯通衬底第四光刻胶层的衬底第四光刻胶层窗口，利用衬底第四光刻胶层以及衬底第四光刻胶层窗口对衬底正面金属层进行刻蚀，以得到贯通衬底正面金属层的衬底金属分隔孔，且利用衬底金属分隔孔能将衬底正面金属层分隔得到衬底元胞正面金属层以及衬底终端正面金属层，所述衬底元胞正面金属层与衬底第一导电类型源区以及衬底第二导电类型基区欧姆接触；

步骤11、去除上述衬底第四光刻胶层并进行钝化层淀积，以得到覆盖于衬底元胞正面金属层、衬底终端正面金属层上的衬底正面钝化层，且所述衬底正面钝化层还填充于衬底金属分隔孔内；

步骤12、在上述衬底正面钝化层上涂覆衬底第五光刻胶层，利用衬底第五掩膜层对衬底第五光刻胶层进行光刻，且利用光刻后的衬底第五光刻胶层对衬底正面钝化层进行刻蚀，以得到贯通衬底正面钝化层的衬底源极焊盘孔，通过衬底源极焊盘孔能使得与所述衬底源极焊盘孔正对应的衬底元胞正面金属层露出；

步骤13、去除上述衬底第五光刻胶层，并在半导体衬底的背面进行所需的背面工艺。

步骤1中，在所述半导体衬底的正面涂覆衬底第一光刻胶层，利用衬底第一掩模版对衬底第一光刻胶层进行光刻，以得到贯通衬底第一光刻胶层的衬底第一光刻胶层窗口，利用衬底第一光刻胶层以及衬底第一光刻胶层窗口对半导体衬底的正面刻蚀后，能得到所需的衬底沟槽。

所述半导体衬底的材料包括硅。

步骤2中，元胞绝缘氧化层以及终端绝缘氧化层为同一工艺步骤层，元胞绝缘氧化层、终端绝缘氧化层为二氧化硅层。

所述步骤8中，在进行第二导电类型杂质离子注入时，包括

步骤8.1、对半导体衬底的正面进行第二导电类型杂质离子的注入，并在注入后进行高温退火，以在半导体衬底的有源区得到衬底第二导电类型基区；

步骤8.2、在上述半导体衬底的正面进行第二导电类型杂质离子的注入，以使得介质接触孔能形成所需的欧姆接触孔。

所述衬底第二导电类型基区的掺杂浓度大于第二导电类型体区的掺杂浓度。

所述衬底介质层包括二氧化硅层或氮化硅层，所述衬底钝化层包括氮化硅层。

所述“第一导电类型”和“第二导电类型”两者中，对于N型功率半导体器件，第一导电类型指N型，第二导电类型为P型；对于P型功率半导体器件，第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。

本发明的优点：在半导体衬底的终端区设置衬底终端沟槽，并在衬底终端沟槽内设置终端绝缘氧化层以及衬底终端导电多晶硅，在半导体衬底的正面进行第二导电类型杂质离子注入，能得到第二导电类型体区，终端区的第二导电类型体区与衬底终端沟槽配合形成所需的终端区结构，而得到第二导电类型体区时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。

利用衬底第二光刻胶层对半导体衬底的终端区遮挡，能在半导体衬底的有源区内得到衬底第一导电类型源掺杂区，利用衬底第三光刻胶层对衬底介质层进行刻蚀，得到介质接触孔以及衬底第一导电类型源区，利用衬底介质层以及介质接触孔对半导体衬底的有源区进行第二导电类型杂质离子注入工艺，并利用有源区内的第二导电类型体区能得到衬底第二导电类型基区，能使得衬底第二导电类型基区的掺杂浓度以及深度达到所需的要求，实现所需的阻断电压要求，与现有工艺相比，不需要使用额外掩模版，能进一步降低成本。

通过有源区内存在衬底第二导电类型基区，能实现对有源区内第二导电类型的掺杂浓度进行调节，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。

附图说明

图1～图11为现有功率半导体器件的具体制备工艺步骤剖视图，其中

图1为得到基板第一光刻胶层窗口后的剖视图。

图2为得到终端环后的剖视图。

图3为对有源区的场氧化层进行刻蚀后的示意图。

图4为得到有源区沟槽后的剖视图。

图5为得到沟槽导电多晶硅后的剖视图。

图6为得到基板P型基区后的剖视图。

图7为得到基板N+有源层后的剖视图。

图8为得到基板第四光刻胶层窗口后的剖视图。

图9为得到基板接触孔后的剖视图。

图10为得到基板金属分隔孔后的剖视图。

图11为得到基板源极焊盘孔后的剖视图。

图12～图21为本发明具体实施工艺步骤剖视图，其中

图12为本发明得到衬底沟槽后的剖视图。

图13为本发明得到衬底元胞导电多晶硅、衬底终端导电多晶硅后的剖视图。

图14为本发明得到P型基区后的剖视图。

图15为本发明得到衬底第二光刻胶层后的剖视图。

图16为本发明得到衬底N+源掺杂区后的剖视图。

图17为本发明得到衬底第三光刻胶层窗口后

图18为本发明得到介质接触孔后的剖视图。

图19为本发明得到衬底P型基区后的剖视图。

图20为本发明得到衬底金属分隔孔后的剖视图。

图21为本发明得到衬底源极焊盘孔后的剖视图。

附图标记说明：1-半导体基板、2-基板第一光刻胶层、3-基板第一掩模版、4-基板第一光刻胶层窗口、5-终端环、6-基板第二掩模版、7-场氧化层、8-基板第二光刻胶层、9-基板第三光刻胶层、10-基板第三掩模版、11-有源区沟槽、12-基板第三光刻胶层窗口、13-绝缘栅氧化层、14-沟槽导电多晶硅、15-基板P型基区、16-基板N+有源层、17-基板介质层、18-基板第四光刻胶层、19-基板第四掩模版、20-基板第四光刻胶层窗口、21-基板元胞正面金属、22-基板金属分隔孔、23-基板N+源区、24-基板接触孔、25-基板终端正面金属、26-基板第五光刻胶层、27-基板第五掩模版、28-基板第五光刻胶层窗口、29-基板正面钝化层、30-基板第六光刻胶层、31-基板第六掩模版、32-基板源极焊盘孔、33-衬底第一光刻胶层、34-衬底第一掩模版、35-衬底终端沟槽、36-衬底元胞沟槽、37-终端绝缘氧化层、38-衬底终端导电多晶硅、39-P型体区、40-衬底第二光刻胶层、41-衬底第二掩模版、42-衬底N+源掺杂区、43-衬底介质层、44-衬底第三光刻胶层、45-衬底第三掩模版、46-衬底第三光刻胶层窗口、47-衬底N+源区、48-介质接触孔、49-衬底P型基区、50-衬底第四光刻胶层、51-衬底终端正面金属层、52-衬底第四掩模版、53-衬底元胞正面金属层、54-衬底第三光刻胶层窗口、55-衬底金属分隔孔、56-衬底第五光刻胶层、57-衬底源极焊盘孔、58-半导体衬底、59-衬底元胞导电多晶硅、60-元胞绝缘氧化层、61-第五衬底掩模版以及62-衬底正面钝化层。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图12～图21所示：为了能制备得到低成本的沟槽型功率半导体器件，以N型功率半导体器件为了对本发明的具体制备工艺步骤进行说明，具体地，所述制备方法包括如下步骤：

步骤1、提供N型的半导体衬底58，并对所述半导体衬底58进行沟槽刻蚀，以得到所需的衬底沟槽，所述衬底沟槽包括位于有源区的衬底元胞沟槽36以及位于终端区的衬底终端沟槽35；

具体地，半导体衬底58的材料包括硅，当然，半导体衬底58还可以采用其他常用的半导体材料，具体类型可以根据需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。具体实施时，在所述半导体衬底58的正面涂覆衬底第一光刻胶层33，利用衬底第一掩模版34对衬底第一光刻胶层33进行光刻，以得到贯通衬底第一光刻胶层33的衬底第一光刻胶层窗口，利用衬底第一光刻胶层33以及衬底第一光刻胶层窗口对半导体衬底的正面刻蚀后，能得到所需的衬底沟槽，如图12所示。

本发明实施例中，衬底元胞沟槽36位于半导体衬底58的有源区内，衬底终端沟槽35位于半导体衬底58的终端区内，有源区一般位于半导体衬底58的中心区域，终端区位于有源区的外圈，有源区、终端区之间的相对位置关系为本技术领域人员根据需要进行设定，具体为本技术领域人员所熟知，此处不再赘述。衬底元胞沟槽36、衬底终端沟槽35具有相同的深度，衬底元胞沟槽36、衬底终端沟槽35的深度均小于半导体衬底58的厚度，衬底元胞沟槽36、衬底终端沟槽35从半导体衬底58的正面垂直向下延伸。

步骤2、在上述衬底沟槽内进行氧化层生长工艺，以得到覆盖衬底元胞沟槽36内壁的元胞绝缘氧化层60以及覆盖衬底终端沟槽35内壁的终端绝缘氧化层37；在生长有元胞绝缘氧化层60的衬底元胞沟槽36内填充衬底元胞导电多晶硅59，同时，在生长有终端绝缘氧化层37的衬底终端沟槽35内填充衬底终端导电多晶硅38；

具体地，通过热氧化工艺制备得到元胞绝缘氧化层60以及终端绝缘氧化层37，元胞绝缘氧化层60覆盖衬底元胞沟槽36的侧壁与底壁，终端绝缘氧化层37覆盖衬底终端沟槽35的侧壁与底壁，元胞绝缘氧化层60、终端绝缘氧化层37一般为二氧化硅层。衬底元胞导电多晶硅59填充在衬底元胞沟槽36内，且衬底元胞导电多晶硅59通过元胞绝缘氧化层60与半导体衬底58绝缘隔离，衬底终端导电多晶硅38通过终端绝缘氧化层37与半导体衬底58绝缘隔离，如图12所示。具体实施时，在进行热氧化工艺之前，需要将半导体衬底58正面上的衬底第一光刻胶层33去除，具体去除衬底第一光刻胶层33的工艺过程为本技术领域人员所熟知。此外，可以采用本技术领域常用的热氧化工艺制备得到元胞绝缘氧化层60以及终端绝缘氧化层37，衬底元胞导电多晶硅59填充在衬底元胞沟槽36内的工艺过程等为本技术领域人员所熟知，此处不再赘述。

步骤3、在上述半导体衬底58的正面上进行P型杂质离子的注入与推进，以得到横穿半导体衬底58内上部的P型体区39，所述P型体区39位于衬底沟槽槽底的上方；

具体地，可以采用现有常用的工艺条件进行P型杂质离子的注入与推进，一般地，进行离子注入后还需要进行激活步骤，进行激活时，高温退火的温度一般为800℃以上，具体温度的条件可以根据需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。此外，P型杂质离子的的类型可以根据需要进行选择，此处不再赘述。得到的P型体区39布满半导体衬底58内的上部，即P型体区39横穿半导体衬底58内的上部，P型体区39位于半导体衬底58相对应的有源区以及终端区内。P型体区39的上表面与半导体衬底58的正面对应，P型体区39位于衬底沟槽槽底的上方，如图14所示。

步骤5、利用上述衬底第二光刻胶层40对半导体衬底58终端区进行遮挡，以对上述半导体衬底58的有源区进行N型杂质离子的注入，在N型杂质离子注入后去除衬底第二光刻胶层40，以进行所需的高温退火工艺，在高温退火后，在半导体衬底58的有源区得到衬底N+源掺杂区42；

具体地，由于衬底第二光刻胶层40覆盖半导体衬底58的终端区，从而在进行N型杂质离子注入时，N型杂质离子只会注入在半导体衬底58的有源区内，如图15所示。具体N型杂质离子的类型、注入时的工艺条件为本技术领域人员所熟知，此处不再赘述。在注入后，为了进行后续的高温退火激活工序，需要将衬底第二光刻胶层40从半导体衬底58的正面去除，具体去除衬底第二光刻胶层40的技术手段以及过程为本技术领域人员所熟知，此处不再赘述。进行高温退火时的温度一般为800℃以上，具体的退火温度以及退火工艺环境均可以根据需要进行选择，具体为本技术领域人员所熟知，此处不再赘述。本发明实施例中，在进行退火工艺后，能得到衬底N+源掺杂区42，衬底N+源掺杂区42的上侧与半导体衬底58的正面对应，衬底N+源掺杂区42的下侧位于衬底元胞沟槽36槽底的上方，且衬底N+源掺杂区42与衬底元胞沟槽36的外侧壁接触，如图16所示。

步骤6、在上述半导体衬底58的正面上进行介质层淀积，以得到覆盖半导体衬底58正面的衬底介质层43，在衬底介质层43上涂覆衬底第三光刻胶层44，利用衬底第三掩模版45对衬底第三光刻胶层44进行光刻，以得到贯通衬底第三光刻胶层44的衬底第三光刻胶层窗口46，所述衬底第三光刻胶层窗口46位于半导体衬底58有源区的上方；

具体地，衬底介质层43可以为二氧化硅层或氮化硅层，采用本技术领域常用的技术手段将介质层淀积在半导体衬底58的正面，得到的衬底介质层43覆盖在半导体衬底58的正面。衬底第三光刻胶层44涂覆在衬底介质层43上，利用衬底第三掩模版45对衬底第三光刻胶层44进行光刻，得到衬底第三光刻胶层窗口46，衬底第三光刻胶层窗口46位于半导体衬底58有源区的上方，如图17所示。

步骤7、利用上述衬底第三光刻胶层44以及衬底第三光刻胶层窗口46对衬底介质层43进行刻蚀，以得到所需的介质接触孔48，所述介质接触孔48贯通衬底介质层43以及衬底N+源掺杂区42，衬底N+源掺杂区42通过介质接触孔48能形成衬底N+源区47；

具体地，利用衬底第三光刻胶层44以及衬底第三光刻胶层窗口46对衬底介质层43进行刻蚀时，能得到与衬底第三光刻胶层窗口46正对应的介质接触孔48，介质接触孔48与衬底第三光刻胶层窗口46连通，介质接触孔48贯通衬底介质层43，且衬底N+源掺杂区42通过介质接触孔48能形成衬底N+源区47，衬底N+源区47与相应的衬底元胞沟槽36的外壁接触，如图18所示。

步骤8、利用上述衬底介质层43以及介质接触孔48对半导体衬底58的正面进行P型杂质离子的注入工艺，以能在半导体衬底58的有源区内得到衬底P型基区49，所述衬底P型基区49位于衬底N+源区47的下方，衬底P型基区49位于衬底沟槽槽底的上方，且衬底P型基区49与相应衬底元胞沟槽36的外侧壁接触；

具体地，进行P型杂质离子注入工艺时，包括如下步骤：

步骤8.1、对半导体衬底58的正面进行P型杂质离子的注入，并在注入后进行高温退火，以在半导体衬底58的有源区得到衬底P型基区49；

步骤8.2、在上述半导体衬底58的正面进行P型杂质离子的注入，以使得介质接触孔48能形成所需的欧姆接触孔。

本发明实施例中，具体P型杂质离子的类型等均可以根据需要进行选择，步骤8.1中进行P型杂质离子注入的能量大于步骤8.2中进行P型杂质离子注入的能量，步骤8.1中进行高温退火的温度为800℃以上，具体退火的温度值以及退火工艺条件均可以根据需要进行选择，此处不再赘述。介质接触孔48形成欧姆接触孔后，能便于填充于介质接触孔48内的衬底正面金属层与衬底N+源区47、衬底P型基区49以及位于有源区内的P型体区39欧姆接触。

本发明实施例中，衬底P型基区49位于衬底N+源区47的下方，衬底P型基区49位于衬底元胞沟槽36槽底的上方，衬底P型基区49的掺杂浓度一般大于P型体区39的掺杂浓度，在得到衬底P型基区49后，能实现对半导体衬底58的有源区内P型掺杂的浓度调节，以使得得到功率半导体器件终端区的击穿特性以及有源区的导通特性，如图19所示。

本发明实施例中，有源区内的P型掺杂浓度应当高些，以防止高压状态下基区穿通，有源区内P型掺杂的浓度较低时，高压下有源区内的P型基区42就会被完全耗尽，电场就会拓展到填充于介质接触孔48内的衬底正面金属层或者N+源区47，从而发生穿通。通过在有源区内制备得到衬底P型基区49时，能满足有源区的耐压需要，即保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性。有源区内P型掺杂浓度的具体情况，即对有源区内P型掺杂浓度调节的过程与方式均为本技术领域人员所熟知，此处不再赘述。

此外，在进行P型杂质离子注入时，还可以采用其他工艺步骤，如可以先进行P型杂质离子注入，在退火后，能同时得到衬底P型基区49以及使得介质接触孔48形成欧姆接触孔，具体的工艺步骤均可以根据需要进行选择，此处不再赘述。

步骤9、在上述衬底介质层43上淀积金属层，以得到衬底正面金属层，所述衬底正面金属层覆盖在衬底介质层43上并填充在介质接触孔48内，填充于介质接触孔48内的衬底正面金属层与衬底N+源区47以及衬底P型基区49欧姆接触；

具体地，采用本技术领域常用的技术手段进行金属层淀积，金属层可以采用常用的材料，具体可以根据需要进行选择，此处不再赘述。衬底正面金属层覆盖在衬底介质层43上且填充在介质接触孔48内，衬底正面金属层填充在介质接触孔48内后，衬底正面金属层能与衬底N+源区47以及衬底P型基区49以欧姆接触。本发明实施例中，利用有源区内的P型体区39以及注入的P型杂质离子共同得到P型基区49。

步骤10、在上述衬底正面金属层上涂覆衬底第四光刻胶层50，利用衬底第四掩模版52对衬底第四光刻胶层50进行光刻，以得到贯通衬底第四光刻胶层50的衬底第四光刻胶层窗口54，利用衬底第四光刻胶层50以及衬底第四光刻胶层窗口54对衬底正面金属层进行刻蚀，以得到贯通衬底正面金属层的衬底金属分隔孔55，且利用衬底金属分隔孔55能将衬底正面金属层分隔得到衬底元胞正面金属层53以及衬底终端正面金属层51，所述衬底元胞正面金属层53与衬底N+源区47以及衬底P型基区49欧姆接触；

具体地，在上述衬底正面金属层上涂覆得到衬底第四光刻胶层50，利用衬底第四掩模版52对衬底第四光刻胶层50进行光刻，得到衬底第四光刻胶层窗口54，衬底第四光刻胶层窗口54位于终端区的上方。在利用衬底第四光刻胶层50以及衬底第四光刻胶层窗口54对衬底正面金属进行刻蚀时，能得到位于终端区上方的衬底金属分隔孔55，衬底金属分隔孔55贯通衬底正面金属层，从而能将衬底正面金属层分隔得到衬底元胞正面金属层53以及衬底终端正面金属层51，衬底终端正面金属层51通过衬底金属分隔孔55与衬底元胞正面金属层53分开隔离，衬底终端正面金属层51位于终端区内，衬底元胞正面金属层53与衬底N+源区47、衬底P型基区49欧姆接触，如图20所示。

步骤11、去除上述衬底第四光刻胶层50并进行钝化层淀积，以得到覆盖于衬底元胞正面金属层53、衬底终端正面金属层51上的衬底正面钝化层62，且所述衬底正面钝化层62还填充于衬底金属分隔孔55内；

具体地，采用本技术领域常用的技术手段将衬底第四光刻胶层50去除，并采用本技术领域常用的技术手段实现钝化层淀积，钝化层的材料可以为氮化硅，衬底正面钝化层62覆盖在衬底元胞正面金属层53、衬底终端正面金属层51，同时，衬底正面钝化层62还填充于衬底金属分隔孔55内。

步骤12、在上述衬底正面钝化层62上涂覆衬底第五光刻胶层56，利用衬底第五掩膜层61对衬底第五光刻胶层56进行光刻，且利用光刻后的衬底第五光刻胶层56对衬底正面钝化层62进行刻蚀，以得到贯通衬底正面钝化层62的衬底源极焊盘孔57，通过衬底源极焊盘孔57能使得与所述衬底源极焊盘孔57正对应的衬底元胞正面金属层53露出；

具体地，在衬底正面钝化层62上涂覆得到衬底第五光刻胶层56，利用衬底第五掩模版61对衬底第五光刻胶层56进行光刻，然后对衬底正面钝化层62进行刻蚀，以得到衬底源极焊盘孔57，衬底源极焊盘孔57贯通衬底正面钝化层62，衬底源极焊盘孔57位于有源区的上方，通过衬底源极焊盘孔57能使得与衬底源极焊盘孔57对应的衬底元胞正面金属层53露出，如图21所示，从而便于将衬底元胞正面金属层53引出后形成半导体器件的源电极，具体形成源电极的过程为本技术领域人员所熟知。

步骤13、去除上述衬底第五光刻胶层56，并在半导体衬底58的背面进行所需的背面工艺。

具体地，采用本技术领域常用的技术手段去除衬底第五光刻胶层56，完成所需的正面工艺，然后根据需要在半导体衬底58的背面进行所需的背面工艺，根据背面工艺的不同能得到不同的功率半导体器件，如得到MOSFET器件或IGBT器件，具体背面工艺以及背面结构均为本技术领域人员所熟知，此处不再赘述。

由上述说明可知，在半导体衬底58的终端区设置衬底终端沟槽35，并在衬底终端沟槽35内设置终端绝缘氧化层37以及衬底终端导电多晶硅38，在半导体衬底58的正面进行P型杂质离子注入，能得到P型体区39，终端区的P型体区39与衬底终端沟槽35配合形成所需的终端区结构，而得到P型体区39时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。

利用衬底第二光刻胶层40对半导体衬底58的终端区遮挡，能在半导体衬底58的有源区内得到衬底N+源掺杂区42，利用衬底第三光刻胶层44对衬底介质层43进行刻蚀，得到介质接触孔48以及衬底N+源区47，利用衬底介质层43以及介质接触孔48对半导体衬底58的有源区进行P型杂质离子注入工艺，能得到衬底P型基区49，能使得衬底P型基区49的掺杂浓度以及深度达到所需的要求，实现所需的阻断电压要求，与现有工艺相比，不需要使用额外掩模版，能进一步降低成本。

利用有源区内存在衬底P型基区49，能实现对有源区内P型的掺杂浓度进行调节，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。

Claims (7)

1.一种低成本沟槽型功率半导体器件的制备工艺，其特征是，所述制备工艺包括如下步骤：

步骤1、提供具有第一导电类型的半导体衬底，并对所述半导体衬底进行沟槽刻蚀，以得到所需的衬底沟槽，所述衬底沟槽包括位于有源区的衬底元胞沟槽以及位于终端区的衬底终端沟槽；

步骤2、在上述衬底沟槽内进行氧化层生长工艺，以得到覆盖衬底元胞沟槽内壁的元胞绝缘氧化层以及覆盖衬底终端沟槽内壁的终端绝缘氧化层；在生长有元胞绝缘氧化层的衬底元胞沟槽内填充衬底元胞导电多晶硅，同时，在生长有终端绝缘氧化层的衬底终端沟槽内填充衬底终端导电多晶硅；

步骤3、在上述半导体衬底的正面上进行第二导电类型杂质离子的注入与推进，以得到横穿半导体衬底内上部的第二导电类型体区，所述第二导电类型体区位于衬底沟槽槽底的上方；

步骤4、在上述半导体衬底的正面上涂覆光刻胶，利用衬底第二掩模版对所涂覆于半导体衬底正面的光刻胶层进行光刻，以得到覆盖于半导体衬底终端区上的衬底第二光刻胶层；

步骤5、利用上述衬底第二光刻胶层对半导体衬底终端区进行遮挡，以对上述半导体衬底的有源区进行第一导电类型杂质离子的注入，在第一导电类型杂质离子注入后去除衬底第二光刻胶层，以进行所需的高温退火工艺，在高温退火后，在半导体衬底的有源区得到衬底第一导电类型源掺杂区；

步骤6、在上述半导体衬底的正面上进行介质层淀积，以得到覆盖半导体衬底正面的衬底介质层，在衬底介质层上涂覆衬底第三光刻胶层，利用衬底第三掩模版对衬底第三光刻胶层进行光刻，以得到贯通衬底第三光刻胶层的衬底第三光刻胶层窗口，所述衬底第三光刻胶层窗口位于半导体衬底有源区的上方；

步骤7、利用上述衬底第三光刻胶层以及衬底第三光刻胶层窗口对衬底介质层进行刻蚀，以得到所需的介质接触孔，所述介质接触孔贯通衬底介质层以及衬底第一导电类型源掺杂区，衬底第一导电类型源掺杂区通过介质接触孔能形成衬底第一导电类型源区；

步骤8、利用上述衬底介质层以及介质接触孔对半导体衬底的正面进行第二导电类型杂质离子的注入工艺，以能在半导体衬底的有源区内得到衬底第二导电类型基区，所述衬底第二导电类型基区位于衬底第一导电类型源区的下方，衬底第二导电类型基区位于衬底沟槽槽底的上方，且衬底第二导电类型基区与相应衬底元胞沟槽的外侧壁接触；

步骤9、在上述衬底介质层上淀积金属层，以得到衬底正面金属层，所述衬底正面金属层覆盖在衬底介质层上并填充在介质接触孔内，填充于介质接触孔内的衬底正面金属层与衬底第一导电类型源区以及衬底第二导电类型基区欧姆接触；

步骤10、在上述衬底正面金属层上涂覆衬底第四光刻胶层，利用衬底第四掩模版对衬底第四光刻胶层进行光刻，以得到贯通衬底第四光刻胶层的衬底第四光刻胶层窗口，利用衬底第四光刻胶层以及衬底第四光刻胶层窗口对衬底正面金属层进行刻蚀，以得到贯通衬底正面金属层的衬底金属分隔孔，且利用衬底金属分隔孔能将衬底正面金属层分隔得到衬底元胞正面金属层以及衬底终端正面金属层，所述衬底元胞正面金属层与衬底第一导电类型源区以及衬底第二导电类型基区欧姆接触；

步骤11、去除上述衬底第四光刻胶层并进行钝化层淀积，以得到覆盖于衬底元胞正面金属层、衬底终端正面金属层上的衬底正面钝化层，且所述衬底正面钝化层还填充于衬底金属分隔孔内；

步骤12、在上述衬底正面钝化层上涂覆衬底第五光刻胶层，利用衬底第五掩膜层对衬底第五光刻胶层进行光刻，且利用光刻后的衬底第五光刻胶层对衬底正面钝化层进行刻蚀，以得到贯通衬底正面钝化层的衬底源极焊盘孔，通过衬底源极焊盘孔能使得与所述衬底源极焊盘孔正对应的衬底元胞正面金属层露出；

步骤13、去除上述衬底第五光刻胶层，并在半导体衬底的背面进行所需的背面工艺。

2.根据权利要求1所述的低成本沟槽型功率半导体器件的制备工艺，其特征是：步骤1中，在所述半导体衬底的正面涂覆衬底第一光刻胶层，利用衬底第一掩模版对衬底第一光刻胶层进行光刻，以得到贯通衬底第一光刻胶层的衬底第一光刻胶层窗口，利用衬底第一光刻胶层以及衬底第一光刻胶层窗口对半导体衬底的正面刻蚀后，能得到所需的衬底沟槽。

3.根据权利要求1所述的低成本沟槽型功率半导体器件的制备工艺，其特征是：所述半导体衬底的材料包括硅。

4.根据权利要求1所述的低成本沟槽型功率半导体器件的制备工艺，其特征是：步骤2中，元胞绝缘氧化层以及终端绝缘氧化层为同一工艺步骤层，元胞绝缘氧化层、终端绝缘氧化层为二氧化硅层。

5.根据权利要求1所述的低成本沟槽型功率半导体器件的制备工艺，其特征是，所述步骤8中，在进行第二导电类型杂质离子注入时，包括

步骤8.1、对半导体衬底的正面进行第二导电类型杂质离子的注入，并在注入后进行高温退火，以在半导体衬底的有源区得到衬底第二导电类型基区；

步骤8.2、在上述半导体衬底的正面进行第二导电类型杂质离子的注入，以使得介质接触孔能形成所需的欧姆接触孔。

6.根据权利要求1所述的低成本沟槽型功率半导体器件的制备工艺，其特征是：所述衬底第二导电类型基区的掺杂浓度大于第二导电类型体区的掺杂浓度。

7.根据权利要求1所述的低成本沟槽型功率半导体器件的制备工艺，其特征是：所述衬底介质层包括二氧化硅层或氮化硅层，所述衬底钝化层包括氮化硅层。