CN111799332A - 一种沟槽mosfet器件及制备方法 - Google Patents
一种沟槽mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN111799332A CN111799332A CN202010672209.8A CN202010672209A CN111799332A CN 111799332 A CN111799332 A CN 111799332A CN 202010672209 A CN202010672209 A CN 202010672209A CN 111799332 A CN111799332 A CN 111799332A
- Authority
- CN
- China
- Prior art keywords
- trench
- layer
- peripheral
- region
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims abstract description 173
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 238000001556 precipitation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 26
- 238000009826 distribution Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽MOSFET器件及制备方法，涉及半导体功率器件领域。用于解决现有MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。包括：有源区沟槽，外围沟槽和外延层；所述外延层上设置所述有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度；所述外围沟槽的深度大于所述有源区沟槽的深度；所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等；所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度。
Description
技术领域
本发明涉及半导体功率器件技术领域，更具体的涉及一种沟槽MOSFET 器件及制备方法。
背景技术
传统功率器件MOSFET(英文为：Metal-Oxide-Semiconductor Field-EffectTransistor，中文为：金属氧化物半导体场效晶体管)外围耐压设计中，目前主要采用JTE(英文为：Junction Termination Extension，终结端扩展)或者沟槽两者耐压终端结构，其中JTE结构是一种利用PN结进行耐压，这种终端结构的缺点是最外围耐压环由于工艺中热过程的作用，其扩散是不可控的且需要占用很大终端面积，从而压缩实际器件工作区域的面积；而沟槽型终端结构主要受沟槽内部氧化层的影响，其耐压范围主要在低压领域，且当器件受到外部冲击时，表现不稳定且可靠性较差。
综上所述，现有MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。
发明内容
本发明实施例提供一种沟槽MOSFET器件及制备方法，用于解决现有 MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。
本发明实施例提供一种沟槽MOSFET器件，包括：有源区沟槽，外围沟槽和外延层；
所述外延层上设置所述有源区沟槽和外围沟槽；
所述外围沟槽的宽度大于所述有源区沟槽的宽度；
所述外围沟槽的深度大于所述有源区沟槽的深度；
所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等；
所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度。
优选地，还包括多晶硅层；
所述有源区沟槽和所述外围沟槽内均设置所述多晶硅层，位于所述有源区沟槽内的所述多晶硅层的上表面与所述栅极氧化层具有相同的高度，位于所述外围沟槽内的所述多晶硅层的上表面与所述SAC氧化层具有相同的高度。
优选地，还包括P型阱区层和N型源极层；
所述P型阱区层位于所述有源区沟槽之间以及所述有源区沟槽和所述外围沟槽之间；
位于所述有源区沟槽之间的所述P型阱区层上表面设置所述N型源极层。
优选地，还包括截止环区沟槽，源极区金属层，外围截止区金属层和栅极区金属层；
所述截止环区沟槽与所述外围沟槽相邻；
所述源极区金属层通过接触孔金属层分别与位于所述有源区沟槽之间以及所述有源区沟槽和所述外围沟槽之间的所述P型阱区层相接触；
所述栅极区金属层通过接触孔金属层与所述多晶硅层相接触；
外围截止区金属层通过接触孔金属层分别与位于所述截止环区沟槽一侧的所述P型阱区层和位于所述外围沟槽内的所述多晶硅层相接触。
优选地，所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽。
本发明实施例提供一种沟槽MOSFET器件的制备方法，包括：
通过刻蚀方法在外延层内形成有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度，所述外围沟槽的深度大于所述有源区沟槽的深度；
在所述外延层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层，且所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度；
通过沉淀、刻蚀和热氧化工艺在所述SAC氧化层和所述栅极氧化层上形成多晶硅层和多晶硅退火氧化层；
通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成P型阱区层以及N型源极层；
在所述P型阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层。
优选地，所述在所述外延层上、所述有源区沟槽内和所述外围沟槽内形成 SAC氧化层之后，还包括：
通过SAC光罩进行光刻去掉所述有源区沟槽和所述有源区沟槽上表面的所述SAC氧化层；
在所述有源区沟槽和所述有源区沟槽上表面通过热氧化方法生成所述栅极氧化层。
优选地，所述通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成P型阱区层以及N型源极层，具体包括：
通过第一次离子注入在所述有源区沟槽之间、所述有源区沟槽和所述外围沟槽之间形成所述P型阱区层；
通过光刻工艺形成在所述外围沟槽上和所述外围沟槽与所述有源沟槽之间形成N型源极区光刻胶，通过第二次离子注入在所述有源区沟槽之间的所述 P型阱区层上形成N型源极层。
优选地，所述在所述P型阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层，具体包括：
通过淀积工艺在所述外围沟槽上和所述有源沟槽上形成二氧化硅层，通过光刻工艺在所述二氧化硅层上形成接触孔金属层，通过所述接触孔金属层依次与位于所述有源区沟槽之间的所述P型阱区层、位于所述有源区沟槽和所述外围沟槽之间的所述P型阱区层、位于所述外围沟槽内的所述多晶硅层相接触，形成栅极区金属层和源极区金属层。
优选地，所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽；
所述方法还包括：形成位于所述外围沟槽外的截止环。
本发明实施例提供一种沟槽MOSFET器件，包括：有源区沟槽，外围沟槽和外延层；所述外延层上设置所述有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度；所述外围沟槽的深度大于所述有源区沟槽的深度；所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等；所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度。该 MOSFET器件中外围沟槽的耐压区域设计为网状结构，且外围沟槽的宽度大于有源区沟槽的宽度，且外围沟槽的槽深大于有源区沟槽的槽深，从而可以优化有源区和外围交界区域的电场分布；外围沟槽上SAC氧化层的厚度大于有源区沟槽上栅极氧化层的厚度，能够有效防止器件在沟槽底部击穿的问题，提高的器件的耐压特性；再者，有源区沟槽之间的间距与外围沟槽之间的间距相等，能够改善外围区域电场分布，使得器件外围耐压能力高于有源区的耐压能力。该沟槽MOSFET器件解决了现有MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种沟槽MOSFET器件结构示意图；
图2为本发明实施例提供的一种沟槽MOSFET器件制备流程示意图；
图3A为本发明实施例提供的外延层制备示意图；
图3B为本发明实施例提供的有源区沟槽、外围沟槽和截止环区沟槽制备示意图；
图3C为本发明实施例提供的SAC氧化层制备示意图；
图3D为本发明实施例提供的去掉有源区位置和截止环位置的SAC氧化层制备示意图；
图3E为本发明实施例提供的有源区位置和截止环位置外延层表面制备栅极氧化层制备示意图；
图3F为本发明实施例提供的多晶硅层制备示意图；
图3G为本发明实施例提供的多晶硅退火氧化层制备示意图；
图3H为本发明实施例提供的P型阱区层制备示意图；
图3I为本发明实施例提供的N型源极层制备示意图；
图3J为本发明实施例提供的二氧化硅层制备示意图；
图3K为本发明实施例提供的接触孔金属层制备示意图；
图3L为本发明实施例提供的金属层制备示意图。
其中，衬底层～1，外延层～2，有源区沟槽～3，栅极沟槽～4，外围耐压区沟槽～5，截止环区沟槽～6，SAC氧化层～7，栅极氧化层～8，多晶硅层～9，多晶硅退火氧化层～10，P型阱区层～11，N型源极区光刻胶～12，N型源极层～13，二氧化硅层～14，接触孔金属层～15，源极区金属层～17，栅极区金属层～18，外围截止区金属层～19，漏极区金属层～20，外围沟槽～45。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示例性的示出了本发明实施例提供的一种沟槽MOSFET器件结构示意图，如图1所示，该沟槽MOSFET器件主要包括有源区沟槽，外围沟槽和外延层。
如图1所示，有源区沟槽3、外围沟槽45和截止环区沟槽6均设置在外延层2上，其中，有源区沟槽3和截止环区沟槽6分别设置在外围沟槽45的两侧。在本发明实施例中，为了能够优化有源区和外围交界区域的电场分布，优选地，一方面，外围沟槽45的深度大于有源区沟槽3的深度；另一方面，外围沟槽45的宽度也大于有源区沟槽3的宽度。
进一步地，为了防止器件在沟槽底被击穿，即提高器件的耐压特性，优选地，外围沟槽45的内的SAC(英文全称为：Sacrificial，牺牲掉的)氧化层的厚度大于有源区沟槽3内的栅极氧化层8的厚度。
在实际应用中，外围沟槽45包括栅极沟槽4和外围耐压区沟槽5，其中，栅极沟槽4位于有源区沟槽3和外围耐压区沟槽5之间，相应地，外围耐压区沟槽5位于栅极沟槽4和截止环区沟槽6之间。需要说明的是，外围沟槽45 包括的栅极沟槽4和外围耐压区沟槽5的数量包括多个，多个外围沟槽45之间的间距相等。为了能够改善外围区域电场分布，使得器件外围耐压高于有源区的耐压能力，优选地，多个外围沟槽45和有源区沟槽3之间的间距也相等。进一步地，栅极沟槽4和外围耐压区沟槽5具有相同的宽度，栅极沟槽4的和外围耐压区沟槽5也具有相同的沟槽深度。
如图1所示，在有源区沟槽3、栅极沟槽4、外围耐压区沟槽5和截止环区沟槽6内均淀积了一层多晶硅层9，由于有源区沟槽3和截止环区沟槽6内通过热氧化工艺生长了一层栅极氧化层8，而栅极沟槽4和外围耐压区沟槽5 内淀积了一层SAC氧化层7，且SAC氧化层7的厚度大于栅极氧化层8的厚度，因此，当淀积在有源区沟槽3、栅极沟槽4、外围耐压区沟槽5和截止环区沟槽6上的多晶硅层9具有不同的高度，具体地，如图1所示，位于有源区沟槽3和截止环区沟槽6内的多晶硅层9的上表面与栅极氧化层8具有相同的高度，而位于栅极沟槽4和外围耐压区沟槽5内的多晶硅层9的上表面与SAC 氧化层7具有相同的高度。
由于有源区沟槽3包括有多个，因此，在多个有源区沟槽3之间均包括有 P型阱区层11，进一步地，截止环区沟槽6的一侧也包括有P型阱区层11。如图1所示，有源区沟槽3与栅极沟槽4相邻的区域也包括有P型阱区层11，而截止环区沟槽6与外围耐压区沟槽5之间没有设置P型阱区层11，只是在截止环区沟槽6的另外一侧包括有P型阱区层11。
进一步地，位于有源区沟槽3之间的P型阱区层11上还包括有N型源极层13，位于截止环区沟槽6一侧的P型阱区层11上也包括有N型源极层13。而有源区沟槽3和栅极沟槽4相邻区域的P型阱区层11上没有包括N型源极层13。
如图1所示，位于有源区沟槽3之间的P型阱区层11和N型源极层13 上设置有接触孔金属层15，位于有源区沟槽3和栅极沟槽4之间的P型阱区层 11上设置有接触孔金属层15，上述两个接触孔金属层15与有源区金属层相接触；位于截止环区沟槽6一侧的P型阱区层11和N型源极层13上设置有接触孔金属层15，截止环区沟槽6内的多晶硅层9上设置有接触孔金属层15，上述两个接触孔金属层15与外围截止区金属层19相接触；位于栅极沟槽4内的多晶硅层9上设置有接触孔金属层15，该接触孔金属层15与栅极区金属层18 相接触，需要说明的是，在本发明实施例中，为了保证栅极区动态特性优于其他MOSfet器件，类似于分离栅MOSfet器件的电荷平衡原理。优选地，与栅极金属层相接触的接触孔金属层15的两侧有沟槽围绕，即与该接触孔金属层 15相接触的多晶硅层9其两侧还有多个多晶硅层9，上述多晶硅层9均表示设置在沟槽内的多晶硅层9。
在本发明实施例中，为了能够优化有源区域外围交界区域的电场分布，优选地，栅极沟槽4和外围耐压区沟槽5的宽度为有源区沟槽3的宽度的1.5倍，栅极沟槽4和外围耐压区沟槽5的深度比有源区沟槽3的深度多0.2微米。
为了更清楚的介绍本发明实施例提供的沟槽MOSFET器件，以下介绍沟槽MOSFET器件的制备方法。
图2为本发明实施例提供的一种沟槽MOSFET器件制备流程示意图；图 3A为本发明实施例提供的外延层制备示意图；图3B为本发明实施例提供的有源区沟槽、外围沟槽和截止环区沟槽制备示意图；图3C为本发明实施例提供的SAC氧化层制备示意图；图3D为本发明实施例提供的去掉有源区位置和截止环位置的SAC氧化层制备示意图；图3E为本发明实施例提供的有源区位置和截止环位置外延层表面制备栅极氧化层制备示意图；图3F为本发明实施例提供的多晶硅层制备示意图；图3G为本发明实施例提供的多晶硅退火氧化层制备示意图；图3H为本发明实施例提供的P型阱区层制备示意图；图3I为本发明实施例提供的N型源极层制备示意图；图3J为本发明实施例提供的二氧化硅层制备示意图；图3K为本发明实施例提供的接触孔金属层制备示意图；图3L为本发明实施例提供的金属层制备示意图。
以下以图2提供的制备方法流程示意图，结合图3A～图3L提供的制备示意图，来详细介绍沟槽MOSFET器件的制备方法，具体的，如图2所示，该方法主要包括以下步骤：
步骤101，通过刻蚀方法在外延层内形成有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度，所述外围沟槽的深度大于所述有源区沟槽的深度；
步骤102，在所述外延层上、所述有源区沟槽内和所述外围沟槽内形成SAC 氧化层，且所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度
步骤103，通过沉淀、刻蚀和热氧化工艺在所述SAC氧化层和所述栅极氧化层上形成多晶硅层和多晶硅退火氧化层；
步骤104，通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成P型阱区层以及N型源极层；
步骤105，在所述P型阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层。
具体的，如图3A所示，先提供了一个N型重掺杂半导体衬底层1，然后在N型重掺杂半导体衬底层1上生长一层N型轻掺杂外延层2。
在步骤101中，如图3B所示，在N型轻掺杂外延层2中通过刻蚀的方式，依次形成有源区沟槽3，外围沟槽45和截止环区沟槽6。需要说明的是，外围沟槽45包括栅极沟槽4和外围耐压区沟槽5。
在本发明实施例中，为了能够优化有源区和外围交界区域的电场分布，优选地，一方面，外围沟槽45的深度大于有源区沟槽3的深度；另一方面，外围沟槽45的宽度也大于有源区沟槽3的宽度。进一步地，为了能够改善外围区域电场分布，使得器件外围耐压高于有源区的耐压能力，优选地，多个外围沟槽45和有源区沟槽3之间的间距也相等。
在步骤102中，如图3C所示，在N型轻掺杂外延层2的上表面以及有源区沟槽3，栅极沟槽4，外围耐压区沟槽5和截止环区沟槽6内部通过热氧化工艺生长一层牺牲氧化层，再通过化学气象淀积工艺淀积一层氧化层，从而组成SAC氧化层7。
进一步地，如图3D所示，通过SAC光罩进行光刻，去掉有源区沟槽3内以及有源区沟槽3两侧外延层2上表面的SAC氧化层7，去掉截止环区沟槽6 内以及截止环区沟槽6一侧外延层2上表面的SAC氧化层7。需要说明的是，截止环区沟槽6内一侧外延层2表示未与外围耐压区沟槽5相邻的一侧。
进一步地，如图3E所示，在有源区沟槽3内以及有源区沟槽3两侧外延层2上表面、截止环区沟槽6内以及截止环区沟槽6一侧外延层2上表面通过热氧化工艺生长一层栅极氧化层8。在本发明实施例中，为了防止器件在沟槽底被击穿，即提高器件的耐压特性，优选地，栅极沟槽4和外围耐压区沟槽5 内的SAC氧化层7的厚度大于有源区沟槽3内的栅极氧化层8的厚度。
在步骤103中，如图3F所示，通过淀积工艺在SAC氧化层7上表面和栅极氧化层8上表面淀积一层N型重掺杂多晶硅层9，即在有源区沟槽3、栅极沟槽4、外围耐压区沟槽5和截止环区沟槽6内形成多晶硅层9的同时，在有源区沟槽3两侧、截止环区沟槽6一侧的栅极氧化层8上淀积了一层N型重掺杂多晶硅层9，在栅极沟槽4和外围耐压区沟槽5两侧的SAC氧化层7上淀积了一层N型重掺杂多晶硅层9。进一步地，通过回刻工艺将有源区沟槽3两侧、截止环区沟槽6一侧的栅极氧化层8上淀积了一层N型重掺杂多晶硅层9刻蚀掉，将栅极沟槽4和外围耐压区沟槽5两侧的SAC氧化层7上淀积了一层N 型重掺杂多晶硅层9也刻蚀掉。
如图3G所示，通过热氧化工艺进行退火激活多晶硅层9内部掺杂元素在 SAC氧化层7上表面和栅极氧化层8上表面生长一层多晶硅退火氧化层10。
在步骤104中，如图3H所示，通过第一次注入方式在外延层2形成P型阱区层11，需要说明的是P型阱区层11位于有源区沟槽3之间、有源区沟槽 3和栅极沟槽4之间和截止环区沟槽6的一侧。
如图3I所示，通过光刻工艺在多晶硅退火氧化层10上形成N型重掺杂源极区光刻胶，需要说明的是，N型重掺杂源极区光刻胶包括位于SAC氧化层7 上的一部分和位于有源区沟槽3和栅极沟槽4相邻区域上方的一部分。通过第二次注入方式在位于有源区沟槽3两侧的P型阱区层11内形成N型源极区，在截止环区沟槽6的一侧P型阱区层11内形成N型源极区。需要说明的是，由于在有源区沟槽3和栅极沟槽4相邻区域的上方形成N型重掺杂源极区光刻胶，因此，在有源区沟槽3和栅极沟槽4之间的P型阱区层11内未形成N型源极区。
需要说明的是，在进行第一次注入时，通过光刻的方式将SAC氧化层7 的上表面进行了阻挡，而栅极氧化层8的上表面曝开，所以，通过此次注入在有源区沟槽3之间、有源区沟槽3和栅极沟槽4之间和截止环区沟槽6的一侧形成P型阱区层11。
在步骤105中，如图3J所示，在多晶硅退火氧化层10上表面通过淀积工艺在表面淀积隔离二氧化硅层14。进一步地，如图3K所示，通过刻蚀和填充的方式在二氧化硅层14上形成接触孔金属层15。具体地，位于有源区沟槽3 之间的P型阱区层11和N型源极层13上设置有接触孔金属层15，位于有源区沟槽3和栅极沟槽4之间的P型阱区层11上设置有接触孔金属层15；位于截止环区沟槽6一侧的P型阱区层11和N型源极层13上设置有接触孔金属层15，截止环区沟槽6内的多晶硅层9上设置有接触孔金属层15；位于栅极沟槽 4内的多晶硅层9上设置有接触孔金属层15。
通过溅射工艺在二氧化硅层14表面溅射一层金属层，并通过光刻和刻蚀工艺定义出源极区金属层17、栅极区金属层18以及外围截至区金属层，通过研磨工艺将晶圆减薄后，再通过金属蒸镀工艺形成漏极区金属层20。如图3L 所示，位于有源区沟槽3之间的P型阱区层11和N型源极层13上的接触孔金属层15和位于有源区沟槽3和栅极沟槽4之间的P型阱区层11上的接触孔金属层15均与有源区金属层相接触；位于截止环区沟槽6一侧的P型阱区层11 和N型源极层13的接触孔金属层15和位于截止环区沟槽6内的多晶硅层9 的接触孔金属层15均与外围截止区金属层19相接触；位于栅极沟槽4内的多晶硅层9的接触孔金属层15与栅极区金属层18相接触。漏极区金属层20与衬底层1的下表面相接触。
综上所述，本发明实施例提供一种沟槽MOSFET器件，包括：有源区沟槽，外围沟槽和外延层；所述外延层上设置所述有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度；所述外围沟槽的深度大于所述有源区沟槽的深度；所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等；所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度。该MOSFET器件中外围沟槽的耐压区域设计为网状结构，且外围沟槽的宽度大于有源区沟槽的宽度，且外围沟槽的槽深大于有源区沟槽的槽深，从而可以优化有源区和外围交界区域的电场分布；外围沟槽上SAC氧化层的厚度大于有源区沟槽上栅极氧化层的厚度，能够有效防止器件在沟槽底部击穿的问题，提高的器件的耐压特性；再者，有源区沟槽之间的间距与外围沟槽之间的间距相等，能够改善外围区域电场分布，使得器件外围耐压能力高于有源区的耐压能力。该沟槽MOSFET器件解决了现有MOSFET外围耐压存在可靠性较差和外围耐压较弱的问题。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种沟槽MOSFET器件，其特征在于，包括：有源区沟槽，外围沟槽和外延层；
所述外延层上设置所述有源区沟槽和外围沟槽；
所述外围沟槽的宽度大于所述有源区沟槽的宽度；
所述外围沟槽的深度大于所述有源区沟槽的深度；
所述外围沟槽之间的间距与所述有源区沟槽之间的间距相等；
所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度。
2.如权利要求1所述的器件，其特征在于，还包括多晶硅层；
所述有源区沟槽和所述外围沟槽内均设置所述多晶硅层，位于所述有源区沟槽内的所述多晶硅层的上表面与所述栅极氧化层具有相同的高度，位于所述外围沟槽内的所述多晶硅层的上表面与所述SAC氧化层具有相同的高度。
3.如权利要求2所述的器件，其特征在于，还包括P型阱区层和N型源极层；
所述P型阱区层位于所述有源区沟槽之间以及所述有源区沟槽和所述外围沟槽之间；
位于所述有源区沟槽之间的所述P型阱区层上表面设置所述N型源极层。
4.如权利要求3所述的器件，其特征在于，还包括截止环区沟槽，源极区金属层，外围截止区金属层和栅极区金属层；
所述截止环区沟槽与所述外围沟槽相邻；
所述源极区金属层通过接触孔金属层分别与位于所述有源区沟槽之间以及所述有源区沟槽和所述外围沟槽之间的所述P型阱区层相接触；
所述栅极区金属层通过接触孔金属层与所述多晶硅层相接触；
外围截止区金属层通过接触孔金属层分别与位于所述截止环区沟槽一侧的所述P型阱区层和位于所述外围沟槽内的所述多晶硅层相接触。
5.如权利要求1～4任意一项所述的器件，其特征在于，
所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽。
6.一种沟槽MOSFET器件的制备方法，其特征在于，包括：
通过刻蚀方法在外延层内形成有源区沟槽和外围沟槽；所述外围沟槽的宽度大于所述有源区沟槽的宽度，所述外围沟槽的深度大于所述有源区沟槽的深度；
在所述外延层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层，且所述外围沟槽内的SAC氧化层的厚度大于所述有源区沟槽内的栅极氧化层的厚度；
通过沉淀、刻蚀和热氧化工艺在所述SAC氧化层和所述栅极氧化层上形成多晶硅层和多晶硅退火氧化层；
通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成P型阱区层以及N型源极层；
在所述P型阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层。
7.如权利要求6所述的制备方法，其特征在于，所述在所述外延层上、所述有源区沟槽内和所述外围沟槽内形成SAC氧化层之后，还包括：
通过SAC光罩进行光刻去掉所述有源区沟槽和所述有源区沟槽上表面的所述SAC氧化层；
在所述有源区沟槽和所述有源区沟槽上表面通过热氧化方法生成所述栅极氧化层。
8.如权利要求6所述的制备方法，其特征在于，所述通过离子注入方式在所述有源区沟槽之间和所述有源区与所述外围沟槽之间形成P型阱区层以及N型源极层，具体包括：
通过第一次离子注入在所述有源区沟槽之间、所述有源区沟槽和所述外围沟槽之间形成所述P型阱区层；
通过光刻工艺形成在所述外围沟槽上和所述外围沟槽与所述有源沟槽之间形成N型源极区光刻胶，通过第二次离子注入在所述有源区沟槽之间的所述P型阱区层上形成N型源极层。
9.如权利要求6所述的制备方法，其特征在于，所述在所述P型阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔依次形成栅极区金属层、源极区金属层，具体包括：
通过淀积工艺在所述外围沟槽上和所述有源沟槽上形成二氧化硅层，通过光刻工艺在所述二氧化硅层上形成接触孔金属层，通过所述接触孔金属层依次与位于所述有源区沟槽之间的所述P型阱区层、位于所述有源区沟槽和所述外围沟槽之间的所述P型阱区层、位于所述外围沟槽内的所述多晶硅层相接触，形成栅极区金属层和源极区金属层。
10.如权利要求6～9任意一项所述的制备方法，其特征在于，所述外围沟槽的宽度为所述有源区沟槽的宽度的1.5倍；
所述外围沟槽的深度比所述有源区沟槽的深度多0.2微米；
所述外围沟槽包括栅极沟槽和外围耐压区沟槽；
所述方法还包括：形成位于所述外围沟槽外的截止环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010672209.8A CN111799332A (zh) | 2020-07-14 | 2020-07-14 | 一种沟槽mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010672209.8A CN111799332A (zh) | 2020-07-14 | 2020-07-14 | 一种沟槽mosfet器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111799332A true CN111799332A (zh) | 2020-10-20 |
Family
ID=72808558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010672209.8A Pending CN111799332A (zh) | 2020-07-14 | 2020-07-14 | 一种沟槽mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799332A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112201695A (zh) * | 2020-10-27 | 2021-01-08 | 华羿微电子股份有限公司 | 一种mosfet器件终端及制备方法 |
| CN112234103A (zh) * | 2020-11-04 | 2021-01-15 | 华羿微电子股份有限公司 | 一种mosfet器件及制备方法 |
| CN113675078A (zh) * | 2021-08-24 | 2021-11-19 | 江苏东海半导体科技有限公司 | Mos器件的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1757117A (zh) * | 2003-03-05 | 2006-04-05 | 先进模拟科技公司 | 具有平坦化的栅极总线的沟槽功率金属氧化物半导体场效应晶体管 |
| CN102254826A (zh) * | 2010-05-18 | 2011-11-23 | 万国半导体股份有限公司 | 带通道截止沟槽的双栅极氧化物沟槽mosfet及三或四掩膜工艺 |
| CN106653831A (zh) * | 2016-10-11 | 2017-05-10 | 扬州扬杰电子科技股份有限公司 | 高密度低压沟槽功率mos器件及其制造方法 |
| CN106876472A (zh) * | 2017-04-19 | 2017-06-20 | 无锡新洁能股份有限公司 | 一种电荷耦合功率mosfet器件及其制造方法 |
| CN107731926A (zh) * | 2017-10-24 | 2018-02-23 | 贵州芯长征科技有限公司 | 提高耐压范围的mosfet器件及其制备方法 |
| CN212587512U (zh) * | 2020-07-14 | 2021-02-23 | 华羿微电子股份有限公司 | 一种沟槽mosfet器件 |
-
2020
- 2020-07-14 CN CN202010672209.8A patent/CN111799332A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1757117A (zh) * | 2003-03-05 | 2006-04-05 | 先进模拟科技公司 | 具有平坦化的栅极总线的沟槽功率金属氧化物半导体场效应晶体管 |
| CN102254826A (zh) * | 2010-05-18 | 2011-11-23 | 万国半导体股份有限公司 | 带通道截止沟槽的双栅极氧化物沟槽mosfet及三或四掩膜工艺 |
| CN106653831A (zh) * | 2016-10-11 | 2017-05-10 | 扬州扬杰电子科技股份有限公司 | 高密度低压沟槽功率mos器件及其制造方法 |
| CN106876472A (zh) * | 2017-04-19 | 2017-06-20 | 无锡新洁能股份有限公司 | 一种电荷耦合功率mosfet器件及其制造方法 |
| CN107731926A (zh) * | 2017-10-24 | 2018-02-23 | 贵州芯长征科技有限公司 | 提高耐压范围的mosfet器件及其制备方法 |
| CN212587512U (zh) * | 2020-07-14 | 2021-02-23 | 华羿微电子股份有限公司 | 一种沟槽mosfet器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112201695A (zh) * | 2020-10-27 | 2021-01-08 | 华羿微电子股份有限公司 | 一种mosfet器件终端及制备方法 |
| CN112234103A (zh) * | 2020-11-04 | 2021-01-15 | 华羿微电子股份有限公司 | 一种mosfet器件及制备方法 |
| CN112234103B (zh) * | 2020-11-04 | 2024-12-10 | 华羿微电子股份有限公司 | 一种mosfet器件及制备方法 |
| CN113675078A (zh) * | 2021-08-24 | 2021-11-19 | 江苏东海半导体科技有限公司 | Mos器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN111341832B (zh) | 结终端结构及其制备方法 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN106206322A (zh) | 自对准低压超结mofet的制造方法 | |
| CN113764527B (zh) | 一种mosfet器件沟槽终端及制备方法 | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| CN112002643A (zh) | 超级结器件的制造方法 | |
| CN111129108A (zh) | 晶体管终端结构及其制造方法 | |
| CN221150023U (zh) | 一种功率半导体器件 | |
| CN111415997B (zh) | 一种mos结构沟槽二极管器件及其制造方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN212587512U (zh) | 一种沟槽mosfet器件 | |
| CN111276476B (zh) | 半导体器件制备方法 | |
| CN111755526A (zh) | 一种Trench MOS器件及制备方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN117080245A (zh) | 一种功率半导体器件及其制备方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN112201695B (zh) | 一种mosfet器件终端及制备方法 | |
| CN110047758A (zh) | 一种低成本沟槽型功率半导体器件的制备工艺 | |
| CN113628969B (zh) | 半导体超结器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |