[go: up one dir, main page]

CN113140620B - 宽禁带半导体BPN/GaN异质结材料及外延生长方法 - Google Patents

宽禁带半导体BPN/GaN异质结材料及外延生长方法 Download PDF

Info

Publication number
CN113140620B
CN113140620B CN202110392314.0A CN202110392314A CN113140620B CN 113140620 B CN113140620 B CN 113140620B CN 202110392314 A CN202110392314 A CN 202110392314A CN 113140620 B CN113140620 B CN 113140620B
Authority
CN
China
Prior art keywords
layer
gan
flow
aln
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110392314.0A
Other languages
English (en)
Other versions
CN113140620A (zh
Inventor
薛军帅
姚佳佳
李蓝星
杨雪妍
孙志鹏
刘芳
吴冠霖
张赫朋
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Wannian Crystal Semiconductor Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110392314.0A priority Critical patent/CN113140620B/zh
Publication of CN113140620A publication Critical patent/CN113140620A/zh
Application granted granted Critical
Publication of CN113140620B publication Critical patent/CN113140620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种宽禁带半导体BPN/GaN异质结材料及外延生长方法,主要解决现有氮化镓异质结材料极化强度和二维电子气浓度低、外延生长工艺复杂和控制难度大的问题。其材料结构,自下而上包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)、势垒层(5)和帽层(6),其中势垒层采用P组分为30%‑40%、厚度为10nm‑30nm的BPxN1‑x,帽层采用厚度为1‑2nm的GaN或AlN,材料层结构均采用金属有机物化学气相淀积技术生长。本发明氮化镓异质结材料极化强度大,二维电子气浓度高,能提高氮化镓器件击穿电压和可靠性,材料生长工艺简单成本低,可用于制作场效应晶体管半导体器件。

Description

宽禁带半导体BPN/GaN异质结材料及外延生长方法
技术领域
本发明属于微电子技术领域,特别涉及一种宽禁带半导体BPN/GaN异质结材料,可用于制作场效应晶体管半导体器件。
背景技术
以GaN为代表的III族氮化物半导体材料在高频微波功率器件和高效电力电子器件中有重要应用价值。GaN电子器件结构主要基于氮化物异质结构,该结构界面具有高面密度和高迁移率特性的二维电子气,能有效提高器件工作频率和输出功率密度。为了提高器件输出电流和功率密度,需要提高异质结势垒层极化强度,进而获得更高的二维电子气面密度。氮化物异质结构势垒层从传统的AlGaN材料向近晶格匹配InAlN和ScAlN材料发展,以期显著提高二维电子气密度的同时满足器件栅长和势垒层厚度等比例缩小规则,增强器件的工作频率。
目前,常规的氮化镓异质材料结构,如图1所示。其自下而上包括衬底、成核层、GaN沟道层、AlN插入层、AlGaN或InAlN或ScAlN势垒层。该材料及结构存在以下缺点:
1、AlGaN/GaN异质结材料界面存在晶格失配,不可避免地产生高密度位错缺陷,该缺陷作为陷阱中心俘获电子引起器件电流崩塌,同时作为漏电通道降低器件击穿电压。此外,该材料异质结界面由极化效应产生的二维电子气浓度不够高,限制了器件栅长和势垒层厚度等比例缩小以及工作频率的提高;
2、AlGaN/GaN异质结材料势垒层中存在张应变,器件高压长时间工作时在AlGaN势垒层中会产生逆压电效应,产生晶格缺陷并降低器件可靠性;
3、InAlN/GaN异质结材料外延生长时,InAlN势垒层和GaN沟道层生长温度不同,生长过程需要短暂停顿和间隔来改变生长温度和切换载气,这一过程会引起Ga元素扩散结合到InAlN势垒层,导致异质结界面恶化,影响器件电流和功率输出特性;
4、ScAlN/GaN异质结材料金属有机物化学气相淀积生长时,需要对设备管路和控制系统及其生长室进行改造,满足Sc源输送和反应成膜,对工艺设备要求比较高;
5、该结构势垒层没有加以保护,会在势垒层表面产生表面态,降低二维电子气浓度,影响器件电流和功率输出特性。
发明内容
本发明的目的在于针对上述已有技术的缺点,提出一种宽禁带半导体BPN/GaN异质结材料及外延生长方法,以提高氮化镓异质结极化特性和二维电子气输运特性,降低材料外延生长工艺复杂度,满足高频微波功率器件应用需求。
为实现上述目的,本发明的宽禁带半导体BPN/GaN异质结材料,自下而上,包括衬底1、成核层2、GaN沟道层3、AlN插入层4和势垒层5,其特征在于:
所述势垒层5采用P组分为30%-40%,厚度为10nm-30nm的BPxN1-x
所述势垒层5的上部设有帽层6,用于对该势垒层进行保护。
进一步,所述衬底1采用蓝宝石材料、Si材料、SiC材料、GaN材料、AlN材料中的任意一种材料。
进一步,所述成核层2为GaN或AlN。
进一步,所述帽层6为GaN或AlN,其厚度为1nm-2nm。
为实现上述目的,本发明制作宽禁带半导体BPN/GaN异质结材料制作方法,其特征在于,包括如下步骤:
1)将衬底置于金属有机物化学气相淀积MOCVD反应室中,并向反应室通入氢气与氨气的混合气体,对衬底进行热处理和表面清洗;
2)在热处理后的衬底上,采用金属有机物化学气相淀积技术,生长厚度为60-120nm的AlN成核层或GaN成核层;
3)采用金属有机物化学气相淀积技术,在成核层之上生长厚度为0.5-4μm的GaN沟道层;
4)采用金属有机物化学气相淀积技术,在GaN沟道层之上,生长厚度为1-1.5nm的AlN插入层;
5)采用金属有机物化学气相淀积技术,在AlN插入层上,生长厚度为10-30nm的BPN势垒层;
6)采用金属有机物化学气相淀积技术,在BPN势垒层上,生长厚度为1-2nm的GaN或AlN帽层。
本发明与现有技术相比具有如下优点:
1.本发明采用BPN作为氮化镓异质结势垒层,其有更宽的带隙和更强的极化效应,可有效提高异质结二维电子气浓度和器件击穿电压,并能与GaN沟道材料形成晶格匹配,减小了晶格失配造成的位错缺陷和逆压电效应,提高GaN HEMT器件击穿电压和可靠性;
2.本发明采用BPN作为氮化镓异质结势垒层,能在薄的势垒层厚度下产生高面密度二维电子气,满足高频器件栅长和势垒层厚度等比例缩小规则;
3.本发明采用金属有机物化学气相淀积技术进行生长,BPN势垒层和GaN沟道生长不需要进行温度改变和生长停顿,减少了异质结界面元素互扩散和工艺控制难度;
4.本发明采用金属有机物化学气相淀积技术进行生长,无需对设备管路和控制系统进行改造,因而材料生长工艺简单,外延成本低,适合商业化批量生产;
5.本发明由于设置帽层对势垒层加以保护,可以改善势垒层上方表面态的影响,进而能提高器件电流和功率输出特性。
附图说明
图1是传统氮化镓异质结材料的结构示意图;
图2是本发明宽禁带半导体BPN/GaN异质结材料的结构示意图;
图3是本发明制作宽禁带半导体BPN/GaN异质结材料的生长流程示意图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细描述。
参照图2,本发明的宽禁带半导体BPN/GaN异质结材料,自下而上,包括衬底1、成核层2、GaN沟道层3、AlN插入层4、势垒层5和帽层6。其中势垒层5采用P组分为30%-40%,厚度为10nm-30nm的BPxN1-x;衬底1采用蓝宝石材料、Si材料、SiC材料、GaN材料、AlN材料中的任意一种材料;成核层2为GaN或AlN;帽层6采用厚度为1nm-2nm的GaN或AlN,用于对势垒层5进行保护,防止在器件表面引入表面态,改善器件电流和功率输出特性。
参照图3,本发明制作宽禁带半导体BPN/GaN异质结材料给出如下三种实施例。
实施例一,生长势垒层P组分为34%、厚度为20nm,GaN帽层厚度为2nm的SiC基BP0.34N0.66/GaN异质结材料。
步骤一,对衬底进行热处理和表面清洗,如图3(a)。
将SiC衬底置于金属有机物化学气相淀积MOCVD反应室中,设置反应室温度为1100℃,并向反应室通入氢气与氨气的混合气体,使得反应室真空度为40Torr,停滞10min,完成对SiC衬底的热处理和表面清洗。
步骤二,外延AlN成核层,如图3(b)。
使用金属有机物化学气相淀积技术在SiC衬底上,外延厚度为90nm的AlN成核层。
外延AlN成核层采用的工艺条件是:生长温度为600℃,压强为40Torr,氨气流量为3000sccm,铝源流量为20sccm,氢气流量为2000sccm,其中铝源采用三甲基铝。
步骤三,外延GaN沟道层,如图3(c)。
使用金属有机物化学气相淀积技术在AlN成核层上淀积厚度为2.6μm的GaN沟道层。
外延GaN沟道层采用的工艺条件是:生长温度为1100℃,压强为40Torr,氨气流量为3000sccm,镓源流量为90sccm,氢气流量为2000sccm,其中镓源采用三乙基镓。
步骤四,外延AlN插入层,如图3(d)。
使用金属有机物化学气相淀积技术在GaN沟道层上淀积厚度为1.2nm的AlN插入层。
淀积AlN插入层采用的工艺条件是:温度为1100℃,压强为40Torr,铝源流量为6sccm,氨气流量为3000sccm,氢气流量为2000sccm,其中铝源采用三甲基铝。
步骤五,外延BPN势垒层,如图3(e)。
使用金属有机物化学气相淀积技术在AlN插入层上淀积厚度为20nm、P组分为34%的BP0.34N0.66势垒层。
淀积BPN势垒层采用的工艺条件是:温度为1100℃,压强为400Torr,硼源流量为20μmol/min,磷源流量为30μmol/min,氨气流量为3000sccm,氢气流量为2000sccm,其中硼源采用三乙基硼,磷源采用叔膦R-3P。
步骤六,外延GaN帽层,如图3(f)。
使用金属有机物化学气相淀积技术在BPN势垒层上生长厚度为2nm的GaN帽层。
外延GaN帽层采用的工艺条件是:温度为1100℃,压强为40Torr,镓源流量为90sccm,氨气流量为3000sccm,氢气流量为2000sccm,完成材料制作,其中镓源采用三乙基镓。
实施例二,生长势垒层P组分为30%、厚度为10nm,GaN帽层厚度为1nm的Si基BP0.3N0.7/GaN异质结材料。
步骤1,对衬底进行热处理和表面清洗,如图3(a)。
将Si衬底置于金属有机物化学气相淀积MOCVD反应室中,设定温度为1150℃,向反应室通入氢气与氨气的混合气体,使得反应室真空度为50Torr,停滞15min,完成对Si衬底的热处理和表面清洗。
步骤2,使用金属有机物化学气相淀积技术淀积AlN成核层,如图3(b)。
设定反应室温度为650℃,压强为50Torr,氨气流量为3000sccm,铝源流量为20sccm,氢气流量为2000sccm的工艺条件,使用金属有机物化学气相淀积技术,在Si衬底上淀积厚度为120nm的AlN成核层,其中铝源采用三甲基铝。
步骤3,使用金属有机物化学气相淀积技术淀积GaN沟道层,如图3(c)。
设定反应室温度为1150℃,压强为50Torr,氨气流量为3000sccm,镓源流量为200sccm,氢气流量为2000sccm的工艺条件,使用金属有机物化学气相淀积技术,在AlN成核层上淀积厚度为4μm的GaN沟道层,其中镓源采用三乙基镓。
步骤4,使用金属有机物化学气相淀积技术淀积AlN插入层,如图3(d)。
设定反应室温度为1150℃,压强为50Torr,铝源流量为10sccm,氨气流量为3000sccm,氢气流量为2000sccm的工艺条件,使用金属有机物化学气相淀积技术,在GaN沟道层上淀积厚度为1.5nm的AlN插入层,其中铝源采用三甲基铝。
步骤5,使用金属有机物化学气相淀积技术淀积BPN势垒层,如图3(e)。
设定反应室温度为1150℃,压强为200Torr,硼源流量为10μmol/min,磷源流量为20μmol/min,氨气流量为3000sccm,氢气流量为2000sccm的工艺条件,使用金属有机物化学气相淀积技术,在AlN插入层上淀积厚度为10nm、P组分为30%的BP0.3N0.7势垒层,其中硼源采用三乙基硼,磷源采用叔膦R-3P。
步骤6,使用金属有机物化学气相淀积技术淀积外延GaN帽层,如图3(f)。
设定反应室温度为1150℃,压强为50Torr,镓源流量为200sccm,氨气流量为3000sccm,氢气流量为2000sccm的工艺条件,使用金属有机物化学气相淀积技术,在BPN势垒层上生长厚度为1nm的GaN帽层,其中镓源采用三乙基镓。
实施例三,生长势垒层P组分为40%、厚度为30nm,AlN帽层厚度为1nm的自支撑氮化镓基BP0.4N0.6/GaN异质结材料。
步骤A,对衬底进行热处理和表面清洗,如图3(a)。
将自支撑氮化镓衬底置于金属有机物化学气相淀积MOCVD反应室中,设定反应室温度为1200℃,向反应室通入氢气与氨气的混合气体,使得反应室真空度为60Torr,停滞20min,完成对自支撑氮化镓衬底的热处理和表面清洗。
步骤B,淀积GaN成核层,如图3(b)。
使用金属有机物化学气相淀积技术,在反应室温度1000℃,压强为60Torr,氨气流量为3000sccm,镓源流量为120sccm,氢气流量为2000sccm的工艺条件下,在自支撑氮化镓衬底上淀积厚度为60nm的GaN成核层,其中镓源采用三乙基镓。
步骤C,淀积GaN沟道层,如图3(c)。
使用金属有机物化学气相淀积技术,在反应室温度为1200℃,压强为60Torr,氨气流量为3000sccm,镓源流量为120sccm,氢气流量为2000sccm的工艺条件下,在AlN成核层上淀积厚度为500nm的GaN沟道层,其中镓源采用三乙基镓。
步骤D,淀积AlN插入层,如图3(d)。
使用金属有机物化学气相淀积技术,在反应室温度为1200℃,压强为60Torr,铝源流量为3sccm,氨气流量为3000sccm,氢气流量为2000sccm的工艺条件下,在GaN沟道层上淀积厚度为1nm的AlN插入层,其中铝源采用三甲基铝。
步骤E,淀积BPN势垒层,如图3(e)。
使用金属有机物化学气相淀积技术,在反应室温度为1200℃,压强为600Torr,硼源流量为30μmol/min,磷源流量为50μmol/min,氨气流量为3000sccm,氢气流量为2000sccm的工艺条件下,在AlN插入层上淀积厚度为30nm、P组分为40%的BP0.4N0.6势垒层,其中硼源采用三乙基硼,磷源采用叔膦R-3P。
步骤F,淀积AlN帽层,如图3(f)。
使用金属有机物化学气相淀积技术,在反应室温度为1200℃,压强为60Torr,铝源流量为3sccm,氨气流量为3000sccm,氢气流量为2000sccm的工艺条件下,在BPN势垒层上生长厚度为1nm的AlN帽层,其中铝源采用三甲基铝。
以上描述仅是本发明的三个具体事例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种宽禁带半导体BPN/GaN异质结材料,自下而上,包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)和势垒层(5),其特征在于:
所述势垒层(5)采用P组分为30%-40%,厚度为10nm-30nm的BPxN1-x
所述势垒层(5)的上部设有帽层(6),用于对该势垒层进行保护。
2.如权利要求1所述的材料,其特征在于:所述衬底(1)采用蓝宝石材料、Si材料、SiC材料、GaN材料、AlN材料中的任意一种材料。
3.如权利要求1所述的材料,其特征在于:所述成核层(2)为GaN或AlN。
4.如权利要求1所述的材料,其特征在于:所述帽层(6)为GaN或AlN,其厚度为1nm-2nm。
5.一种宽禁带半导体BPN/GaN异质结材料制作方法,其特征在于,包括如下步骤:
1)将衬底置于金属有机物化学气相淀积MOCVD反应室中,并向反应室通入氢气与氨气的混合气体,对衬底进行热处理和表面清洗;
2)在热处理后的衬底上,采用金属有机物化学气相淀积技术,生长厚度为60-120nm的AlN成核层或GaN成核层;
3)采用金属有机物化学气相淀积技术,在成核层之上生长厚度为0.5-4μm的GaN沟道层;
4)采用金属有机物化学气相淀积技术,在GaN沟道层之上,生长厚度为1-1.5nm的AlN插入层;
5)采用金属有机物化学气相淀积技术,在AlN插入层上,生长厚度为10-30nm的BPN势垒层;所述势垒层采用P组分为30%-40%的BPxN1-x
6)采用金属有机物化学气相淀积技术,在BPN势垒层上,生长厚度为1-2nm的GaN或AlN帽层。
6.如权利要求5所述的方法,其特征在于,所述1)中对衬底进行热处理和表面清洗,是将衬底置于金属有机物化学气相淀积MOCVD反应室中,设置温度为1100℃-1200℃,再通入氢气与氨气的混合气体10-20min,使得反应室真空度为40-60Torr,完成对衬底的热处理和表面清洗。
7.如权利要求5所述的方法,其特征在于:
所述2)中采用MOCVD生长成核层的工艺条件是:温度为600℃-1000℃的条件下,反应室真空度为40-60Torr,镓源流量为90-120sccm,铝源流量为3-20sccm;
所述6)中采用MOCVD生长帽层的工艺条件是:反应室真空度为40-60Torr,镓源流量为90-200sccm,铝源流量为3-20sccm,温度为1100℃-1200℃,氨气流量为3000sccm,氢气流量为2000sccm;
上述镓源均选自三乙基镓,铝源均选自三甲基铝。
8.如权利要求5所述的方法,其特征在于:所述3)中采用MOCVD生长GaN沟道层的工艺条件是:温度为1100℃-1200℃,反应室真空度为40-60Torr,镓源流量为90-200sccm,氨气流量为3000sccm,氢气流量为2000sccm,该镓源选自三乙基镓。
9.如权利要求5所述的方法,其特征在于:所述4)中采用MOCVD生长AlN插入层的工艺条件是:温度为1100℃-1200℃,反应室真空度为40-60Torr,铝源流量为3-10sccm,氨气流量为3000sccm,氢气流量为2000sccm,该铝源选自三甲基铝。
10.如权利要求5所述的方法,其特征在于:所述5)中采用MOCVD生长BPN势垒层的工艺条件如下:
反应室真空度为200-600Torr,硼源流量为10-30μmol/min,磷源流量为20-50μmol/min,温度为1100℃-1200℃,氨气流量为3000sccm,氢气流量为2000sccm;
所述硼源选自三乙基硼;
所述磷源选自叔膦R-3P。
CN202110392314.0A 2021-04-13 2021-04-13 宽禁带半导体BPN/GaN异质结材料及外延生长方法 Active CN113140620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110392314.0A CN113140620B (zh) 2021-04-13 2021-04-13 宽禁带半导体BPN/GaN异质结材料及外延生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110392314.0A CN113140620B (zh) 2021-04-13 2021-04-13 宽禁带半导体BPN/GaN异质结材料及外延生长方法

Publications (2)

Publication Number Publication Date
CN113140620A CN113140620A (zh) 2021-07-20
CN113140620B true CN113140620B (zh) 2022-12-02

Family

ID=76811277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110392314.0A Active CN113140620B (zh) 2021-04-13 2021-04-13 宽禁带半导体BPN/GaN异质结材料及外延生长方法

Country Status (1)

Country Link
CN (1) CN113140620B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256395B (zh) * 2022-03-01 2022-06-17 江西兆驰半导体有限公司 一种led外延片、外延生长方法及led芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536952A (en) * 1992-03-24 1996-07-16 Sumitomo Electric Industries, Ltd. Heterojunction bipolar transistor
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2006024582A (ja) * 2001-05-28 2006-01-26 Showa Denko Kk 半導体素子、半導体層および半導体層の製造方法
CN110047979A (zh) * 2019-02-20 2019-07-23 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
CN110660850A (zh) * 2018-06-28 2020-01-07 晶元光电股份有限公司 高电子移动率晶体管及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005657A (ja) * 2003-06-09 2005-01-06 Sc Technology Kk 電界効果トランジスタの結晶層構造
JP6716517B2 (ja) * 2017-09-20 2020-07-01 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536952A (en) * 1992-03-24 1996-07-16 Sumitomo Electric Industries, Ltd. Heterojunction bipolar transistor
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2006024582A (ja) * 2001-05-28 2006-01-26 Showa Denko Kk 半導体素子、半導体層および半導体層の製造方法
CN110660850A (zh) * 2018-06-28 2020-01-07 晶元光电股份有限公司 高电子移动率晶体管及其制造方法
CN110047979A (zh) * 2019-02-20 2019-07-23 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Layered boron nitride enabling high-performance AlGaN/GaN high electron mobility transistor;Bing Ren et al;《Journal of Alloys and Compounds》;20200715;第829卷;第1-19页 *

Also Published As

Publication number Publication date
CN113140620A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
JP5311765B2 (ja) 半導体エピタキシャル結晶基板およびその製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
CN104078500B (zh) 化合物半导体器件及其制造方法
CN103952683A (zh) 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN113140620B (zh) 宽禁带半导体BPN/GaN异质结材料及外延生长方法
JP5817283B2 (ja) 半導体装置の製造方法
CN111613698B (zh) 石墨烯插层iii族氮化物半导体复合薄膜及其制备方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP2012256706A (ja) 半導体装置
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN117497562A (zh) 一种带有阶梯势垒层的硅基GaN外延结构及其制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN111312585B (zh) 一种低位错密度氮化物的外延层生长方法
CN103325677A (zh) 含有SiNx插入层的极性c面GaN基的半导体器件的制备方法
CN113725297A (zh) 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法
CN221239616U (zh) 一种基于硅衬底的氮化镓材料外延结构
CN110767746A (zh) 一种在位生长介质层作为帽层的hemt结构及其制作方法
JP7556401B2 (ja) トランジスタの製造方法
CN112331563B (zh) 氮化镓基高电子迁移率晶体管外延片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240627

Address after: 335500 High tech Industrial Park Fengshou Industrial Park East Outer Ring Road, Wannian County, Shangrao City, Jiangxi Province

Patentee after: Jiangxi Wannian Crystal Semiconductor Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China

TR01 Transfer of patent right