[go: up one dir, main page]

CN104078500B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN104078500B
CN104078500B CN201410098707.0A CN201410098707A CN104078500B CN 104078500 B CN104078500 B CN 104078500B CN 201410098707 A CN201410098707 A CN 201410098707A CN 104078500 B CN104078500 B CN 104078500B
Authority
CN
China
Prior art keywords
layer
gan
compound semiconductor
algan
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410098707.0A
Other languages
English (en)
Other versions
CN104078500A (zh
Inventor
石黑哲郎
中村哲
中村哲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104078500A publication Critical patent/CN104078500A/zh
Application granted granted Critical
Publication of CN104078500B publication Critical patent/CN104078500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种化合物半导体器件，包括：衬底；和形成在衬底之上的化合物半导体层叠结构，该化合物半导体层叠结构包括含杂质的缓冲层，和形成在缓冲层之上的有源层。

Description

化合物半导体器件及其制造方法
技术领域
本文中所讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
化合物半导体器件特别是氮化物半导体器件的开发一直在积极地进行着，以实现利用如高饱和电子速度和宽带隙的特征的具有高耐受电压和高输出的半导体器件。对于氮化物半导体器件，公开了许多关于场效应晶体管，特别是关于高电子迁移率晶体管（HEMT）的报道。具体地，作为包含GaN的GaN半导体器件，其中GaN用作有源层（电子渡越层）并且AlGaN用作电子供给层的AlGaN/GaN HEMT引起了关注。在AlGaN/GaN HEMT中，通过GaN与AlGaN之间的晶格常数的差异在AlGaN中产生应变。通过由该应变所产生的压电极化和AlGaN的自发极化，可以获得高浓度二维电子气（2DEG）。因此，可以实现具有高耐受电压和高输出的半导体器件。
在GaN半导体器件中，由于可以使用廉价并且大直径的Si衬底作为用于晶体生长的衬底，所以可以有利地期望制造成本的显著降低。
在GaN半导体器件中，已证实了，例如当GaN被形成为用作有源层的氮化物层时，随着该GaN的厚度增加，缺陷的数目减少，并因此提高了质量。作为特定的实例，在图1A和图1B中描绘了通过X射线摇摆曲线法（XRC法）通过对厚度为200nm和600nm的GaN层的研究所获得的结果。
然而，尽管可以降低制造成本，但是当厚的GaN有源层形成在Si衬底上以获得具有少量缺陷和高质量的有源层时，可能出现以下问题。
例如，如图2的部分（a）中所描绘的，厚的GaN层103形成在Si衬底101上并且AlN缓冲层102插入在GaN层103与衬底101之间。Si的晶格常数大于GaN的晶格常数，并且GaN的热膨胀系数大于Si的热膨胀系数。因此，如图2的部分（b）中所描绘的，当形成有源层103之后降低温度时，通过热收缩产生向下凸的翘曲。该翘曲随着GaN层103的厚度的增加而增加，并且因此，容易发生裂纹。这个现象表明由最初具有宽带隙和高绝缘性能的氮化物层的厚度的增加所期望的器件的介电击穿耐受电压的改进以及由位错密度的减少引起的质量的提高将受到限制。
作为克服上述问题的一种方法，也就是说，作为一种用于增加氮化物层的厚度同时抑制翘曲和裂纹的产生的方法，例如，已知的有其中具有不同Al组成比的若干AlGaN层相互层叠的阶梯式AlGaN缓冲区，以及其中通过将交替层叠GaN薄膜和AlN薄膜多次循环所形成的结构插入到GaN电子渡越层下方的应变层超晶格（SLS）缓冲区。在上面两种结构中，因为在GaN电子渡越层中产生大的内部压应变，所以抵消了在薄膜形成后执行的温度降低步骤中产生的整个氮化物层的强烈的拉伸应变，从而抑制翘曲和裂纹的产生。然而，由于每个如上所述的缓冲区结构不可避免地变得复杂，所以总的膜形成时间增加，这个时间的增加可以是阻碍生产能力提高的原因之一。另外，还增加了如昂贵的有机金属材料的原材料的消耗量，因此，这种增加会变成大规模生产工艺的瓶颈。
以下是参考文献:
[文献1]日本公开特许公报No.2012-23314，
[文献2]日本公开特许公报No.2007-67077，
[文献3]日本公开特许公报No.2005-317909，以及
[文献4]A.Y.Polyako等人的"Electrical and optical properties of Fe-doped semi-insulating GaN templates",Applied Physics Letters，第83卷，第16期（2003）。
发明内容
根据本发明的一方面，化合物半导体器件包括：衬底；形成在衬底之上的化合物半导体层叠结构，该化合物半导体层叠结构包括含有杂质的缓冲层和形成在缓冲层之上的有源层。
附图说明
图1A和图1B是示出了通过XRC法测量的与GaN半导体器件的质量相关的有源层厚度的结果的特征图；
图2A和图2B包括部分（a）和部分（b），其是示出了当用作有源层的厚的GaN形成在Si衬底上时所产生的问题的示意性横截面图；
图3A是示出了用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图3B是示出了在图3A所描绘的步骤之后的步骤的示意性横截面图；
图3C是示出了在图3B所描绘的步骤之后的步骤的示意性横截面图；
图4A是示出了在图3C所描绘的步骤之后的步骤的示意性横截面图；
图4B是示出了在图4A所描绘的步骤之后的步骤的示意性横截面图；
图5是示出了由化合物半导体层叠结构的第二缓冲层所引起的产生在Si衬底上的翘曲的实验结果的特征图；
图6A是示出了用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图；
图6B是示出了在图6A所描绘的步骤之后的主要步骤的示意性横截面图；
图7是示出了根据第二实施方案的AlGaN/GaN HEMT的第二缓冲层的杂质浓度的调制的特定实例的特征图；
图8A是示出了用于制造根据第三实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图；
图8B是示出了在图8A所描绘的步骤之后的主要步骤的示意性横截面图；
图9A是示出了用于制造根据第四实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图；
图9B是示出了在图9A所描绘的步骤之后的主要步骤的示意性横截面图；
图10是示出了根据第五实施方案的电源装置的示意性结构的电路图；以及
图11是示出了根据第六实施方案的高频放大器的示意性结构的电路图。
具体实施方案
第一实施方案
在本实施方案中，将描述作为化合物半导体器件的氮化物半导体器件，即AlGaN/GaN HEMT。
图3A、图3B、图3C、图4A和图4B是顺序地示出了用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图。
首先，如图3A所示，例如，制备了Si衬底1作为用于晶体生长的衬底。
例如，也可以使用SiC衬底替代使用Si衬底作为用于晶体生长的衬底。可以使用廉价并且大直径的Si衬底或SiC衬底作为用于结晶生长的衬底，因此，可以由此期望制造成本显著降低。
接下来，如图3B所示，化合物半导体层叠结构2形成在Si衬底1上作为包含多个化合物半导体层的层叠体。
特别地，首先，在H2气氛中在Si衬底1上执行几分钟热处理。随后，例如，通过金属有机气相外延（MOVPE）法使形成化合物半导体层叠结构2的化合物半导体层顺序地生长在Si衬底1上。例如还可以使用分子束外延（MBE）法来代替使用MOVPE法。
化合物半导体层叠结构2由缓冲层2a、用作有源层的电子渡越层2b、电子供给层2c和盖层2d形成。例如，在电子渡越层2b与电子供给层2c之间还可以形成薄的AlGaN间隔层。
在化合物半导体层叠结构2中，在电子渡越层2b与电子供给层2c之间的界面附近产生二维电子气（2DEG）。该2DEG是基于电子渡越层2b的化合物半导体（本实施方案中为GaN）与电子供给层2c的化合物半导体（本实施方案中为AlGaN）之间的晶格常数的差异而产生的。
在本实施方案中，缓冲层2a包括第一缓冲层2a1和形成在第一缓冲层2a1上的第二缓冲层2a2。
第一缓冲层2a1由不含杂质的化合物半导体形成。第二缓冲层2a2由含有如n型杂质（Si等）的杂质的化合物半导体形成。作为待被包含的杂质，除了n型杂质以外，还可以使用如Fe、Mg或C的p型杂质。为了尽可能地匹配相邻层的晶格常数，使用晶格常数大于第一缓冲层2a1的晶格常数并且小于电子渡越层2b的晶格常数的化合物半导体作为第二缓冲层2a2的化合物半导体。当例如由AlN形成第一缓冲层2a1，并且当例如由GaN形成电子渡越层2b时，可以例如由包含上述杂质的AlGaN形成第二缓冲层2a2。
AlN生长在Si衬底1上。使用含三甲基铝（TMAl）气体和氨（NH3）气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10Lm。生长压力设定为约50托至300托，生长温度设定为约1000℃至1200℃。将原料气体与载气（H2）供入反应炉，通过质量流量控制器（MFC）控制其流量。
因为在初始生长阶段该AlN用来形成生长晶核，所以首先，生长厚度约为几纳米至几十纳米的第一AlN层，其中V/III比率（第V族原料每小时的摩尔供给量与第III族原料每小时的摩尔供给量之比）设定为相对高。接下来，在这样生长的第一AlN层上生长厚度约为几十纳米至几百纳米的平坦的第二AlN层，其中V/III比率设定为较低。更优选地，第一AlN层的V/III比率为约1000或更小，第二AlN层的V/III比率为约10或更小。因此，第一缓冲层2a1形成在Si衬底1上。
掺杂有Si的AlGaN生长在第一缓冲层2a1上。使用包含TMAl气体、三甲基镓（TMGa）气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10LM。生长压力设定为约50托至300托，以及生长温度设定为约1000℃至1200℃。例如，使用含Si的SiH4气体作为n型杂质，并且以预定流量将该气体添加到上述原料气体中，以给AlGaN掺杂Si。
为了控制在电子渡越层2b形成后产生的翘曲，该AlGaN的厚度和Al组成比是很重要的，并且与待形成在AlGaN上的电子渡越层2b的晶格常数相比，AlGaN最上表面层的晶格常数优选地设定为较小。另外，该AlGaN的最上表面层优选地被充分平坦化作为电子渡越层2b的下层。一般地，由于当AlGaN具有小的Al组成比并且AlGaN的组成接近于GaN的组成时AlGaN可能被平坦化，所以该AlGaN的最上表面层的Al组成比设定为约20%至50%，并且在本实施方案中设定为约30%。
另外，当厚度较大时，该AlGaN是更优选的。在这种情况下，当具有小的Al组成比的单层的厚度增加时，由该层的晶格常数与用作下层的第一缓冲层2a1的晶格常数的差异产生裂纹；因此，形成包含约两层到三层的层叠结构，以使得Al组成比从下层到上层降低。在本实施方案中，尽管生长了三个AlGaN层，但是只要满足上述条件，也可以形成其中相互层叠的至少四层的多层结构。另外，为了抑制在由厚度的过度增加所引起的温度降低步骤中裂纹的产生，该AlGaN的厚度（AlGaN层叠结构的总厚度）设定为约500nm至1000nm。
在该AlGaN上执行Si的掺杂使得Si浓度为约1×1016原子/cm3至1×1018原子/cm3，并且优选的Si浓度为约1×1017原子/cm3。当将Si浓度控制在上述范围内时，可以抑制通过Si过度掺杂所引起的电子渡越层2b的结晶度的劣化（位错密度的增加）。
因此，第二缓冲层2a2形成在第一缓冲层2a1上。缓冲层2a由第一缓冲层2a1和第二缓冲层2a2形成。
有意未掺杂的（在一些情况下，下文简称为“i-”）GaN生长在第二缓冲层2a2上。
使用包含TMGa气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10LM。生长压力设定为约60kPa或更高的高压，生长温度设定为约1000℃至1200℃。
为了避免由于从缓冲层2a传送到i-GaN的表面层的位错所引起的结晶度的劣化，该i-GaN优选地生长成相对大的厚度，如约500nm至1000nm。当该i-GaN的生长压力设定为60kPa或更高的高压，并且V/III比率设定为高，如10000或更大时，可以获得具有明显低杂质浓度的高质量的i-GaN。因此，电子渡越层2b形成在第二缓冲层2a2上。
AlGaN生长在电子渡越层2b上。AlGaN的厚度为约20nm，并且使用含TMAl气体、TMGa气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10LM。生长压力设定为约50托至300托，生长温度设定为约1000℃至1200℃。该AlGaN的厚度设定为约20nm。为了避免由与电子渡越层2b的晶格失配而引起的结晶度的劣化，例如，Al组成比设定为约30%或更小。还可以使用通过给上述原料气体添加如Si的n型杂质制造的n-AlGaN作为该AlGaN。因此，电子供给层2c形成在电子渡越层2b上。
n型GaN（n-GaN）生长在电子供给层2c上。使用含TMGa气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10LM。生长压力设定为约50托至300托，生长温度设定为约1000℃至1200℃。例如，使用包含Si的SiH4气体作为n型杂质并且以预定流量将SiH4气体添加到上述原料气体中以掺杂Si。Si的掺杂浓度设定为约1×1018原子/cm3至1×1020原子/cm3，如约5×1018原子/cm3。该n-GaN的厚度设定为约几纳米。因此，盖层2d形成在电子供给层2c上。
随后，如图3C所示，形成元件隔离区域3。另外，在图4A和下面的图中，省略了元件隔离区域3。
特别地，例如，氩（Ar）是在用作化合物半导体层叠结构2的无源区域的部分中的注入的离子。因此，沿着化合物半导体层叠结构2的周边并且在Si衬底1的表面层部分中形成元件隔离区域3。通过该元件隔离区域3，AlGaN/GaN HEMT的元件区域（晶体管区域）限定在化合物半导体层叠结构2上。
另外，例如，可以通过浅沟道隔离（STI）法以替代使用上述的注入法来执行元件隔离。在这种情况下，例如，可以使用氯基蚀刻气体，用于化合物半导体层叠结构2的干法刻蚀。
随后，如图4A所示，形成源电极4和漏电极5。特别地，首先，形成用于形成源电极和漏电极的抗蚀剂掩膜。将抗蚀剂施用到化合物半导体层叠结构2上并且然后通过光刻技术处理。因此，在盖层2d的表面上形成具有开口的抗蚀剂掩膜以露出其上待形成源电极和漏电极的部分。
例如，通过沉积法等将Ti/Al（Ti用于下层而Al用于上层）作为电极材料沉积在抗蚀剂掩模上，抗蚀剂掩膜包括露出在其上待形成源电极和漏电极的部分的内部开口。Ti的厚度设定为约20nm，Al的厚度设定为约200nm。通过剥离法去除抗蚀剂掩模和沉积在其上的Ti/Al。随后，在氮气气氛等中，在约400℃至1000℃的温度下，如在约600℃的温度下对Si衬底1进行热处理，以使得剩余的Ti/Al与盖层2d欧姆接触。当获得Ti/Al与盖层2d之间的欧姆接触时，在某些情况下可以不执行热处理。因此，形成了与盖层2d欧姆接触的源电极4和漏电极5。
接下来，如图4B所示，形成栅电极6。特别地，首先，形成用于形成栅电极的抗蚀剂掩模。将抗蚀剂施用到元件隔离区域3的整个表面上。在这种情况下，例如，使用适用于沉积法和剥离法的具有檐式结构的双层抗蚀剂。通过光刻技术对这样施加的抗蚀剂进行处理。因此，在盖层2d的表面上形成具有开口的抗蚀剂掩膜以露出其上待形成栅电极的部分。
接下来，例如，通过沉积法将例如Ni/Au（Ni用于下层而Au用于上层）作为电极材料沉积在包括内部开口的抗蚀剂掩模上。Ni的厚度设定为约30nm，而Au的厚度设定为约400nm。通过剥离法去除抗蚀剂掩模以及沉积在其上的Ni/Au。
因此，在盖层2d上形成与盖层2d肖特基接触的栅电极6。
另外，在盖层2d与栅电极6之间，在一些情况下通过沉积可以形成Al2O3等的绝缘膜，以形成栅极绝缘膜。
随后，通过如各种配线形成步骤的后端处理，形成本实施方案的AlGaN/GaN HEMT。在下文中，将描述如上所述形成的AlGaN/GaN HEMT的操作和效果。
在本实施方案中，通过实验研究由化合物半导体层叠结构的第二缓冲层在Si衬底上产生的翘曲。在这种情况下，具体地，为了定量理解仅由第二缓冲层的形成而产生的翘曲，设定条件以使得当第二缓冲层没有掺杂Si（在未掺杂状态下）时不产生翘曲。图5中描绘了实验结果。图5是在其中化合物半导体层叠结构形成在Si衬底上的状态下的横截面形状的曲线图。如图中所描绘的那样，当将其中第二缓冲层未掺杂的状态视为翘曲的基础（其中没有产生翘曲的状态）时，发现当第二缓冲层掺杂有Si时，产生向上凸起的翘曲。在这种情况下，证实了随着掺杂到第二缓冲层的Si浓度的增加，在向上凸起状态下的翘曲变形增大。这个现象表明当掺杂到第二缓冲层的Si浓度设定为高时，还可以增加用作有源层（电子渡越层）的GaN的厚度。
参照图2的部分（a）和部分（b）所示，当厚的GaN层形成在Si衬底上并且AlN的缓冲层置于GaN层与Si衬底之间时，产生向下凸起的翘曲。在本实施方案中，因为形成了掺杂有Si的第二缓冲层，所以产生向上凸起的翘曲。这个向上凸起的翘曲补偿了向下凸起的翘曲，并且因此，获得了其中没有产生翘曲的Si衬底和化合物半导体层叠结构。造成这种情况的原因是通过Si的掺杂将缺陷引入到AlGaN中，从形成在AlGaN上的GaN到AlGaN的应力部分地减小，并且因此，抑制了由热收缩引起的向下凸起的翘曲。
在本实施方案中，由于廉价并且能够具有较大直径的Si衬底1（或SiC衬底等）用作用于晶体生长的衬底，所以降低了制造成本。另外，为了获得具有少量缺陷的高质量有源层，在不考虑在Si衬底1和化合物半导体层叠结构2中的翘曲和裂纹的产生的情况下，还可以通过增加用作电子渡越层2b的GaN的厚度来实现介质击穿耐受电压的改进，并且可以通过降低位错密度来实现质量的提高。
如上所述，根据本实施方案，除了降低了制造成本以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaN HEMT。
第二实施方案
下文中，将描述根据第二实施方案的AlGaN/GaN HEMT。在本实施方案中，尽管如在第一实施方案中的那样公开了AlGaN/GaN HEMT，但是化合物半导体层叠结构的第二缓冲层与第一实施方案中的稍有不同。
图6A和图6B是顺序地说明用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图。另外，采用与上述附图标记相同的附图标记来描述与第一实施方案中的结构构件相同的结构构件等，并且省略其详细说明。
在本实施方案中，如第一实施方案中的情况那样，图3A中所示的Si衬底1用作用于晶体生长的衬底，以及如图6A所示，化合物半导体层叠结构11形成在Si衬底1上作为包含多个化合物半导体层的层叠片。
化合物半导体层叠结构11由缓冲层12、用作有源层的电子渡越层2b、电子供给层2c和盖层2d形成。在电子渡越层2b与电子供给层2c之间例如还可以形成薄的AlGaN间隔层。
在本实施方案中，缓冲层12包括第一缓冲层2a1和形成在其上的第二缓冲层13。
第一缓冲层2a1由不包含杂质的化合物半导体形成。第二缓冲层13由包含如n型杂质（Si等）的杂质的化合物半导体形成。作为待被包含的杂质，除了n型杂质，还可以使用如Fe、Mg或C的p型杂质。为了尽可能地匹配相邻层的晶格常数，第二缓冲层13的化合物半导体的晶格常数被设计成大于第一缓冲层2a1的晶格常数并且小于电子渡越层2b的晶格常数。当例如由AlN形成第一缓冲层2a1，以及例如当由GaN形成电子渡越层2b时，可以例如由包含上述杂质的AlGaN形成第二缓冲层13。
在第二缓冲层13中，调制杂质浓度以使其从Si衬底1侧到电子渡越层2b侧逐渐减小。杂质浓度的调制的特定实例如图7所示。第二缓冲层13的Si浓度从Si衬底1侧到电子渡越层2b侧以阶梯式的方式（图7中的实线）或以连续的方式（图7中的虚线）减小。
在用作第二缓冲层的AlGaN中，当保留在其表面层中的Si浓度过高时，Si扩散到位于第二缓冲层上的电子渡越层2b中，并且因此，在某些情况下，晶体管的特性可能劣化。在本实施方案中，由于形成第二缓冲层13同时如上所述调制待掺杂的Si浓度，所以尽可能地抑制掺杂到第二缓冲层13中的Si扩散到电子渡越层2b，并且因此，可以减小晶体管特性的劣化。当由Si掺杂的AlGaN中的载流子激活率被视为1时，为了将电子渡越层2b的GaN中残余的载流子浓度控制在1013原子/cm3的数量级上，调制Si浓度，以使得在第二缓冲层13的表面层中的Si的掺杂浓度设定为约1×1013原子/cm3。
为了形成第二缓冲层13，AlGaN生长在第一缓冲层2a1上，同时通过浓度调制掺杂有Si。
使用包含TMAl气体、TMGa气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10LM。生长压力设定为约50托至300托，以及生长温度设定为约1000℃至1200℃。例如，包含Si的SiH4气体作为n型杂质加入到上述原料气体中，同时SiH4气体的流量以阶梯式的方式或连续的方式逐渐减小，以使AlGaN掺杂Si。生长的AlGaN的Si浓度在最下层部分处设定为约1×1016原子/cm3至1×1018原子/cm3，并且优选的为约1×1017原子/cm3，并且在最上层部分处设定为约1×1013原子/cm3。
在形成化合物半导体层叠结构11之后，顺序地执行类似于图3C至图4B所描绘的那些步骤。在图6B中描绘了在那些步骤之后获得的状态。随后，通过如各种配线形成步骤的后端处理，形成本实施方案的AlGaN/GaNHEMT。
如上所述，根据本实施方案，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaN HEMT。
第三实施方案
下文中，将描述根据第三实施方案的AlGaN/GaN HEMT。在本实施方案中，尽管如在第一实施方案中的那样公开了AlGaN/GaN HEMT，但是化合物半导体层叠结构的第二缓冲层与第一实施方案中的稍有不同。
图8A和图8B是顺序地说明用于制造根据第三实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图。另外，采用与上述附图标记相同的附图标记来描述与第一实施方案中的结构构件相同的结构构件等，并且省略其详细说明。
在本实施方案中，如第一实施方案中的情况那样，图3A中所示的Si衬底1用作用于晶体生长的衬底，以及如图8A所示，化合物半导体层叠结构21形成在Si衬底1上作为包含多个化合物半导体层的层叠体。
化合物半导体层叠结构21由缓冲层22、用作有源层的电子渡越层2b、电子供给层2c和盖层2d形成。例如，在电子渡越层2b与电子供给层2c之间还可以形成薄的AlGaN间隔层。
在本实施方案中，缓冲层22包括第一缓冲层2a1和形成在其上的第二缓冲层23。
第一缓冲层2a1由不包含杂质的化合物半导体形成。第二缓冲层23由包含除了如Si的n型（施主）杂质外还包含如Fe的p型（受主）杂质的化合物半导体形成。例如，作为待被包含的杂质，除了使用Fe以外，还可以使用Mg或C，或者还可以使用Fe、Mg和C中的至少两种类型或所有类型。为了尽可能地匹配相邻层的晶格常数，第二缓冲层23的化合物半导体的晶格常数被设计成大于第一缓冲层2a1的晶格常数并且小于电子渡越层2b的晶格常数。当例如由AlN形成第一缓冲层2a1，以及例如当由GaN形成电子渡越层2b时，例如，可以由包含上述杂质的AlGaN形成第二缓冲层23。
在用作第二缓冲层的AlGaN中，当掺杂有用作n型杂质的Si时，产生残余的载流子，并且在某些情况下，通过电流泄露通过第二缓冲层，使得晶体管的特性会劣化。在本实施方案中，除了如Si的n型杂质以外，由于掺杂有如Fe的p型杂质，所以由此补偿来源于Si的载流子，从而抑制电流泄漏的产生。另外，通过Fe形成在氮化物层（本实施方案中AlGaN）中的受主能级离价带深，例如1ev或更大，并且因此，可以忽略通过Fe本身产生的载流子。此外，在与Si的离子半径相比Fe的离子半径更接近于Ga的离子半径的情况下，掺杂对产生的翘曲的影响很小。
Si的掺杂浓度为约1×1016原子/cm3至1×1018原子/cm3，并且优选的为约1×1017原子/cm3。如Si的情况那样，Fe的掺杂浓度为约1×1016原子/cm3至1×1018原子/cm3，并且优选的为约1×1017原子/cm3。如Si的情况那样，当将Fe浓度控制在上述范围中时，可以抑制由Fe的过度掺杂所引起的电子渡越层2b的结晶度的劣化（位错密度的增加）。
为了形成第二缓冲层23，AlGaN生长在第一缓冲层2a1上，同时通过浓度调制以掺杂有Si。
使用包含TMAl气体、TMGa气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10LM。生长压力设定为约50托至300托，以及生长温度设定为约1000℃至1200℃。例如，通过使用包含Si的SiH4气体作为n型杂质，以及例如包含Fe的二茂铁（Cp2Fe）作为p型杂质，通过将上述两种类型的气体以预定流量加入到原料气体中使得AlGaN掺杂有Si和Fe。
在形成化合物半导体层叠结构21之后，顺序地执行类似于图3C至图4B所描绘的那些步骤。在图8B中描绘了在那些步骤之后获得的状态。
随后，通过如各种配线形成步骤的后端处理，形成本实施方案的AlGaN/GaN HEMT。
如上所述，根据本实施方案，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaN HEMT。
另外，在本实施方案中，在其中通过实例的方式描述了将p型杂质进一步掺杂到第一实施方案的第二缓冲层的情况下，本申请不限于本实施方案。
例如，第二实施方案的第二缓冲层，即，调制以使得如Si的n型杂质的浓度从Si衬底1侧到电子渡越层2b逐渐减小的第二缓冲层还可以掺杂有p型杂质。在这种情况下，如Si浓度那样，调制第二缓冲层的Fe浓度以使得如Fe的p型杂质从Si衬底1侧到电子渡越层2b侧逐渐减小。特别地，该p型杂质浓度从Si衬底1侧到电子渡越层2b侧以阶梯式的方式或连续的方式减小。
如上所述，根据本实施方案，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaN HEMT。
第四实施方案
下文中，将描述根据第四实施方案的AlGaN/GaN HEMT。在本实施方案中，尽管如在第一实施方案中的那样公开了AlGaN/GaN HEMT，但是化合物半导体层叠结构的第二缓冲层与第一实施方案中的稍有不同。
图9A和图9B是顺序地说明用于制造根据第四实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图。另外，采用与上述附图标记相同的附图标记来描述与第一实施方案中的结构构件相同的结构构件等，并且省略其详细说明。
在本实施方案中，如第一实施方案中的情况那样，图3A中所示的Si衬底1用作用于晶体生长的衬底，以及如图9A所示，化合物半导体层叠结构31形成在Si衬底1上作为包含多个化合物半导体层的层叠体。
化合物半导体层叠结构31由缓冲层32、用作有源层的电子渡越层2b、电子供给层2c和盖层2d形成。例如，在电子渡越层2b与电子供给层2c之间还可以形成薄的AlGaN间隔层。
在本实施方案中，缓冲层32包括第一缓冲层2a1、形成在其上的第二缓冲层2a2以及第三缓冲层33。
第一缓冲层2a1由不包含杂质的化合物半导体形成。第二缓冲层2a2由包含如n型杂质（Si等）的杂质的化合物半导体形成。作为待被包含的杂质，可以使用如Fe、Mg或C的p型杂质代替n型杂质。为了尽可能地匹配相邻层的晶格常数，第二缓冲层2a2的化合物半导体的晶格常数被设计成大于第一缓冲层2a1的晶格常数并且小于电子渡越层2b的晶格常数。当例如由AlN形成第一缓冲层2a1，以及例如当由GaN形成电子渡越层2b时，例如，可以由包含上述杂质的AlGaN形成第二缓冲层2a2。
第三缓冲层33形成为缓冲层32的最上层，第三缓冲层33不包含杂质，并且第三缓冲层33的组成与电子渡越层2b的组成相同，也就是说，在本实施方案中，第三缓冲层33由GaN形成，并且与电子渡越层2b的GaN相比，第三缓冲层33的横向过生长率（rate oflateral overgrowth）高。
当电子渡越层2b形成在掺杂有如Si的杂质的用作第二缓冲层的AlGaN的正上方时，通过杂质浓度将高密度的穿透错位引入到用作电子渡越层2b的GaN中。因此，在某些情况下可能不利地发生晶体管特性的劣化。在本实施方案中，例如，在低压条件和低V/III比率条件下，在第二缓冲层2a2上生长i-GaN，即，在第二缓冲层2a2与电子渡越层2b之间生长i-GaN，从而形成第三缓冲层33。在第三缓冲层33中，通过上述生长条件，与电子渡越层2b相比，GaN的横向过生长增强，并且因此，可以抑制从第二缓冲层2a2传送的一些位错。
为了形成第三缓冲层33，例如，在低压条件和低V/III比率条件下，i-GaN生长在第二缓冲层2a2上，以具有为约100nm至400nm的厚度。
使用包含TMGa气体和NH3气体的混合气体作为原料气体。将NH3气体的流量设定为约100ccm至10ML。生长压力设定为约5kPa至40kPa，V/III比率设定为约100至1000，以及生长温度设定为约1000℃至1200℃。
在形成化合物半导体层叠结构31之后，顺序地执行类似于图3C至图4B所描绘的那些步骤。在图9B中描绘了在那些步骤之后获得的状态。
随后，通过如各种配线形成步骤的后端处理，形成本实施方案的AlGaN/GaN HEMT。
如上所述，根据本实施方案，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaN HEMT。
另外，在本实施方案中，尽管在其中除了根据第一实施方案的第一缓冲层和第二缓冲层以外，以实例的方式描述了第三缓冲层形成为最上层的情况，但是本申请不限于本实施方案。
例如，在根据第二实施方案的第二缓冲层上，即，在经调制以使得如Si的n型杂质从Si衬底1侧到电子渡越层2b侧逐渐减小的第二缓冲层上，还可以形成具有上述结构的第三缓冲层。
另外，在根据第三实施方案的第二缓冲层上，即，在除了如Si的n型杂质以外还掺杂有如Fe的p型杂质的第二缓冲层上，还可以形成具有上述结构的第三缓冲层。
另外，在根据第二实施方案和第三实施方案的第二缓冲层上，还可以形成具有上述结构的第三缓冲层。在这种情况下，在第二缓冲层中，调制如Si的n型杂质以使其从Si衬底1侧到电子渡越层2b侧逐渐减小，并且除了掺杂有如Si的n型杂质以外，还掺杂有如Fe的p型杂质。
第五实施方案
在本实施方案中，将描述使用选自第一实施方案至第四实施方案的一个AlGaN/GaN HEMT的电源装置。
图10示出了根据第五实施方案的电源装置的示意性结构的电路图。
根据本实施方案的电源装置包括高压初级电路41、低压次级电路42、以及设置在高压初级电路41与低压次级电路42之间的变压器43。
初级电路41包括交流电源44、所谓的桥式整流器电路45以及多个（在本实施方案中为四个）开关元件46a、开关元件46b、开关元件46c、和开关元件46d。另外，桥式整流器电路45包括开关元件46e。
次级电路42包括多个（在本实施方案中为三个）开关元件47a、开关元件47b和开关元件47c。
在本实施方案中，初级电路41的开关元件46a、开关元件46b、开关元件46c、开关元件46d和开关元件46e各自由选自第一实施方案至第四实施方案的一个AlGaN/GaN HEMT形成。另一方面，次级电路42的开关元件47a、开关元件47b和开关元件47c各自由使用硅的通用的MISFET形成。
在本实施方案中，其中除了降低制造成本以外，通过增加电子渡越层的厚度提高质量，并且将通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaNHEMT应用到高压电路上。因此，实现了高度可靠且高功率的电源电路。
第六实施方案
在本实施方案中，将描述使用选自第一实施方案至第四实施方案的一个AlGaN/GaN HEMT的高频放大器。
图11是示出了根据第六实施方案的高频放大器的示意性结构的电路图。
根据本实施方案的高频放大器包括数字预失真电路51、混频器52a和混频器52b以及功率放大器53。
数字预失真电路51对输入信号的非线性失真进行补偿。混频器52a对交流信号和经补偿了非线性失真的输入信号进行混频。功率放大器53对与交流信号混频的输入信号进行放大，并且包括选自第一实施方案至第四实施方案的一个AlGaN/GaN HEMT。另外，如图11所示，例如，形成结构以使得通过变换开关由混频器52b将输出端的信号与交流信号混频并且然后发送到数字预失真电路51。
在本实施方案中，其中除了降低制造成本以外，通过增加电子渡越层的厚度提高质量，并且将通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlGaN/GaNHEMT应用到高频放大器上。因此，实现了具有高耐受电压的高度可靠的高频放大器。
其他实施方案
在第一实施方案至第六实施方案中，通过实例的方式描述了作为化合物半导体器件的AlGaN/GaN HEMT。还可以将本申请应用于除了AlGaN/GaN HEMT以外的下述HEMT中作为化合物半导体器件。
另一HEMT实施例1
在本实施例中，描述了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是可以通过调节其组成以使得InAlN与GaN之间的晶格常数的差较小的化合物半导体。在这种情况下，在第一实施方案至第六实施方案中，第一缓冲层由AlN形成，第二缓冲层由掺杂有如Si的杂质的AlGaN形成，第三缓冲层由i-GaN形成，电子渡越层由i-GaN形成，电子供给层由n-InAlN形成，以及盖层由n-GaN形成。另外，因为在这种情况下几乎不产生压电极化，所以二维电子气体主要是由InAlN的自发极化产生的。
根据本实施方案，如上述的AlGaN/GaN HEMT那样，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的InAlN/GaN HEMT。
另一HEMT实施例2
在本实施例中，描述了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是化合物半导体，并且与前者相比，后者可以通过调节其组成来减小晶格常数。在这种情况下，在第一实施方案至第六实施方案中，第一缓冲层由AlN形成，第二缓冲层由掺杂有如Si的杂质的AlGaN形成，第三缓冲层由i-GaN形成，电子渡越层由i-GaN形成，电子供给层由n-InAlGaN形成，以及盖层由n-GaN形成。
根据本实施方案，如上述的AlGaN/GaN HEMT那样，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的InAlGaN/GaN HEMT。
另一HEMT实施例3
在本实施例中，描述了作为化合物半导体器件的AlxGa1-xN/AlyGa1-yN HEMT。
在本实施例的AlGaN/AlGaN HEMT中，电子渡越层由AlyGa1-yN形成，相比于电子供给层的AlxGa1-xN（y<x）的Al组成比，电子渡越层的AlyGa1-yN的Al组成比低。特别地，尽管电子供给层的AlGaN的Al组成比为约30%或更小（x≤0.3），但是电子渡越层的AlGaN的Al组成比设定为约20%或更小（y≤0.2，并且y<x），低于电子供给层的Al组成比。在这种情况下，在第一实施方案至第六实施方案中，第一缓冲层由AlN形成，第二缓冲层由掺杂有如Si的杂质的AlGaN形成，第三缓冲层由i-AlGaN形成，以及盖层由n-GaN形成。
根据本实施例，如上述的AlGaN/GaN HEMT那样，除了制造成本的降低以外，通过增加电子渡越层的厚度提高了质量，并且可以实现通过简单的结构能够优选地抑制翘曲和裂纹的产生的高度可靠的AlxGa1-xN/AlyGa1-yN HEMT。

Claims (9)

1.一种化合物半导体器件，包括：
Si衬底；和
形成在所述Si衬底之上的化合物半导体层叠结构，所述化合物半导体层叠结构包括：
不包含杂质的AlN层，
直接形成在所述AlN层上的并且包含n型杂质的AlGaN层，
形成在所述AlGaN层之上的并且不包含杂质的i-GaN层，以及
形成在所述i-GaN层之上的有源层，
其中所述有源层具有与所述i-GaN层的组成相同的组成，所述有源层与所述i-GaN层的横向过生长率相比具有更低的横向过生长率。
2.根据权利要求1所述的化合物半导体器件，其中所述AlGaN层的晶格常数大于所述AlN层的晶格常数并且小于所述有源层的晶格常数。
3.根据权利要求1所述的化合物半导体器件，其中在所述AlGaN层中，所述杂质的浓度从所述Si衬底侧到所述有源层侧逐渐减小。
4.一种用于制造化合物半导体器件的方法，所述方法包括：
直接在Si衬底上形成不包含杂质的AlN层；
直接在所述AlN层上形成AlGaN层，所述AlGaN层包含n型杂质；
在所述AlGaN层之上形成i-GaN层，所述i-GaN层不包含杂质；以及
在所述i-GaN层之上形成有源层，
其中所述有源层具有与所述i-GaN层的组成相同的组成，所述有源层与所述i-GaN层的横向过生长率相比具有更低的横向过生长率。
5.根据权利要求4所述的用于制造化合物半导体器件的方法，其中所述AlGaN层的晶格常数大于所述AlN层的晶格常数并且小于所述有源层的晶格常数。
6.根据权利要求4所述的用于制造化合物半导体器件的方法，其中在所述AlGaN层中，所述杂质的浓度从所述Si衬底侧到所述有源层侧逐渐减小。
7.根据权利要求4所述的用于制造化合物半导体器件的方法，其中
在与形成所述有源层的压力和V/III比率相比更低的压力和更低的V/III比率的条件下形成所述i-GaN层。
8.一种电源装置，包括：
高压电路，所述高压电路包括：
晶体管，所述晶体管包括：
Si衬底，和
形成在所述Si衬底之上的化合物半导体层叠结构，所述化合物半导体层叠结构包括：
不包含杂质的AlN层，
直接形成在所述AlN层上的并且包含n型杂质的AlGaN层，
形成在所述AlGaN层之上的并且不包含杂质的i-GaN层，以及
形成在所述i-GaN层之上的有源层；
低压电路；和
形成在所述高压电路与所述低压电路之间的变压器，
其中所述有源层具有与所述i-GaN层的组成相同的组成，所述有源层与所述i-GaN层的横向过生长率相比具有更低的横向过生长率。
9.一种对输入的高频电压进行放大并发送的高频放大器，所述放大器包括：
晶体管，所述晶体管包括：
Si衬底，和
形成在所述Si衬底之上的化合物半导体层叠结构，所述化合物半导体层叠结构包括：
不包含杂质的AlN层，
直接形成在所述AlN层上的并且包含n型杂质的AlGaN层，
形成在所述AlGaN层之上的并且不包含杂质的i-GaN层，以及
形成在所述i-GaN层之上的有源层，
其中所述有源层具有与所述i-GaN层的组成相同的组成，所述有源层与所述i-GaN层的横向过生长率相比具有更低的横向过生长率。
CN201410098707.0A 2013-03-29 2014-03-17 化合物半导体器件及其制造方法 Active CN104078500B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-073401 2013-03-29
JP2013073401A JP6392498B2 (ja) 2013-03-29 2013-03-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN104078500A CN104078500A (zh) 2014-10-01
CN104078500B true CN104078500B (zh) 2017-10-13

Family

ID=51599663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410098707.0A Active CN104078500B (zh) 2013-03-29 2014-03-17 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9312341B2 (zh)
JP (1) JP6392498B2 (zh)
CN (1) CN104078500B (zh)
TW (1) TWI580050B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
JP6696244B2 (ja) * 2016-03-16 2020-05-20 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6708960B2 (ja) * 2016-06-22 2020-06-10 住友電気工業株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
JP7099480B2 (ja) 2018-02-06 2022-07-12 日産自動車株式会社 半導体装置
TWI732593B (zh) * 2020-06-15 2021-07-01 世界先進積體電路股份有限公司 半導體結構及具有半導體結構的高電子遷移率電晶體裝置
US11387356B2 (en) 2020-07-31 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and high-electron mobility transistor device having the same
CN117099212A (zh) * 2021-04-15 2023-11-21 索尼集团公司 半导体器件和无线通信装置
JP7572309B2 (ja) * 2021-06-17 2024-10-23 株式会社デンソー 窒化物半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616543B1 (ko) 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
US7226850B2 (en) * 2005-05-19 2007-06-05 Raytheon Company Gallium nitride high electron mobility transistor structure
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5543866B2 (ja) * 2010-07-16 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP2012174705A (ja) * 2011-02-17 2012-09-10 Sharp Corp 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5784441B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP6392498B2 (ja) 2018-09-19
TW201442241A (zh) 2014-11-01
US20140291725A1 (en) 2014-10-02
JP2014197645A (ja) 2014-10-16
CN104078500A (zh) 2014-10-01
US9312341B2 (en) 2016-04-12
TWI580050B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
CN104078500B (zh) 化合物半导体器件及其制造方法
CN103077890B (zh) 半导体器件和制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103715246B (zh) 半导体装置
JP4530171B2 (ja) 半導体装置
KR101418187B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103035697B (zh) 半导体器件及制造方法
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN104518019B (zh) 半导体器件及其制造方法
US10847642B2 (en) Compound semiconductor device and fabrication method
CN104465743A (zh) 半导体器件及其制造方法
TW201413952A (zh) 化合物半導體裝置及其製造方法
JP2010192633A (ja) ＧａＮ系電界効果トランジスタの製造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP6993562B2 (ja) 化合物半導体装置及びその製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP2016213507A (ja) 化合物半導体装置
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2017139390A (ja) 半導体装置、電源装置及び増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant