[go: up one dir, main page]

JP6716517B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6716517B2
JP6716517B2 JP2017180610A JP2017180610A JP6716517B2 JP 6716517 B2 JP6716517 B2 JP 6716517B2 JP 2017180610 A JP2017180610 A JP 2017180610A JP 2017180610 A JP2017180610 A JP 2017180610A JP 6716517 B2 JP6716517 B2 JP 6716517B2
Authority
JP
Japan
Prior art keywords
partial region
region
electrode
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017180610A
Other languages
English (en)
Other versions
JP2019057591A (ja
Inventor
雅彦 蔵口
雅彦 蔵口
瑛祐 梶原
瑛祐 梶原
美樹 湯元
美樹 湯元
浩志 大野
浩志 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017180610A priority Critical patent/JP6716517B2/ja
Priority to US15/901,171 priority patent/US11658235B2/en
Publication of JP2019057591A publication Critical patent/JP2019057591A/ja
Application granted granted Critical
Publication of JP6716517B2 publication Critical patent/JP6716517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば、Ｇａ及びＮを含む半導体を含む半導体装置がある。半導体装置の動作速度の向上が求められている。
特開２０１５−１１５５８２号公報
本発明の実施形態は、動作速度を向上できる半導体装置を提供する。
実施形態に係る半導体装置は、第１電極と、第１領域と、第１絶縁層と、を含む。前記第１電極は、第１電極部分を含む。前記第１領域は、Ｇａ及びＮを含む。前記第１領域は、第１部分領域と、第２部分領域と、第３部分領域と、を含む。前記第１部分領域は、Ａｒ、Ｂ、Ｐ、Ｎ、及びＦｅからなる群より選択される少なくとも１つの第１元素を含む。第１方向において、前記第１部分領域は、前記第１電極部分と前記第２部分領域との間に位置する。前記第３部分領域は、前記第１元素を含む。前記第２部分領域から前記第３部分領域に向かう方向は、前記第１方向と交差する第２方向に沿う。前記第３部分領域から前記第１電極部分に向かう方向は、前記第１方向及び前記第２方向と交差する。前記第２部分領域は、前記第１元素を含まない、又は、前記第２部分領域における前記第１元素の濃度は、前記第１部分領域における前記第１元素の濃度よりも低く、前記第３部分領域における前記第１元素の濃度よりも低い。前記第１絶縁層は、前記第１電極と前記第１領域との間に設けられる。
図１は、実施形態に係る半導体装置を例示する模式的平面図である。 図２（ａ）及び図２（ｂ）は、実施形態に係る半導体装置を例示する模式的断面図である。 図３は、実施形態に係る半導体装置を例示する模式的断面図である。 図４（ａ）及び図４（ｂ）は、実施形態に係る半導体装置の特性を例示するシミュレーション結果である。 図５（ａ）〜図５（ｅ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図６は、実施形態に係る別の半導体装置を例示する模式的断面図である。 図７（ａ）及び図７（ｂ）は、実施形態に係る別の半導体装置を例示する模式的断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る半導体装置を例示する模式的平面図である。
図２（ａ）、図２（ｂ）、及び図３は、実施形態に係る半導体装置を例示する模式的断面図である。図２（ａ）は、図１のＡ１−Ａ２線断面図である。図２（ｂ）は、図１のＡ３−Ａ４線断面図である。図３は、図１のＡ５−Ａ６線断面図である。
実施形態に係る半導体装置１１０は、図１、図２（ａ）、及び図３に表したように、第１領域１１、第２領域１２、第３領域１３、第４領域１４、第１電極２１、第２電極２２、第３電極２３、第１絶縁層３０ａ、第２絶縁層３０ｂ、及び第１絶縁領域３１ａを含む。
図２（ａ）に表したように、第１領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ、第４部分領域１１ｄ、及び第５部分領域１１ｅを含む。第１電極２１は、第１電極部分２１ａ、第２電極部分２１ｂ、及び第３電極部分２１ｃを含む。
第１部分領域１１ａは、第１方向において、第２部分領域１１ｂと第１電極部分２１ａとの間に位置する。第１電極部分２１ａは、第１方向において、第１部分領域１１ａと第２電極部分２１ｂとの間に位置する。
第１方向は、例えば、図１に表したＺ軸方向に沿う。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。第１方向と交差する方向を第２方向とする。第２方向は、例えばＸ軸方向に沿う。第１方向及び第２方向と交差する方向を第３方向とする。第３方向は、例えばＹ軸方向に沿う。
以下では、第１方向、第２方向、及び第３方向が、それぞれ、Ｚ軸方向、Ｘ軸方向、及びＹ軸方向に沿う場合について説明する。
第２部分領域１１ｂから第３部分領域１１ｃに向かう方向は、Ｘ軸方向に沿う。第３部分領域１１ｃから第１電極部分２１ａに向かう方向は、Ｘ軸方向及びＺ軸方向を含む面に沿い、Ｘ軸方向及びＺ軸方向と交差する。
第１部分領域１１ａから第４部分領域１１ｄに向かう方向は、Ｘ軸方向に沿う。第３部分領域１１ｃから第４部分領域１１ｄに向かう方向は、Ｚ軸方向に沿う。第１部分領域１１ａは、Ｘ軸方向において、第４部分領域１１ｄと第５部分領域１１ｅとの間にある。
第１領域１１は、ＧａとＮとを含む。第１部分領域１１ａ、第３部分領域１１ｃ、及び第４部分領域１１ｄは、Ａｒ、Ｂ、Ｐ、Ｎ、及びＦｅからなる群より選択された少なくとも１つの第１元素を含む。例えば、第３部分領域１１ｃにおける第１元素の濃度は、第１部分領域１１ａにおける第１元素の濃度よりも高い。例えば、第３部分領域１１ｃにおける結晶欠陥の密度は、第１部分領域１１ａにおける結晶欠陥の密度よりも大きい。例えば、第３部分領域１１ｃにおける電気抵抗は、第１部分領域１１ａにおける電気抵抗よりも高い。
第２部分領域１１ｂは、第１元素を含まない。第２部分領域１１ｂは、第１元素を含んでいても良い。その場合、第２部分領域１１ｂにおける第１元素の濃度は、第１部分領域１１ａにおける第１元素の濃度よりも低く、第３部分領域１１ｃにおける第１元素の濃度よりも低い。
例えば、第２部分領域１１ｂにおける結晶欠陥の密度は、第１部分領域１１ａにおける結晶欠陥の密度よりも小さく、第３部分領域１１ｃにおける結晶欠陥の密度よりも小さい。例えば、第２部分領域１１ｂにおける電気抵抗は、第１部分領域１１ａにおける電気抵抗よりも低く、第３部分領域１１ｃにおける電気抵抗よりも低い。
第５部分領域１１ｅは、第１元素を含まない。第５部分領域１１ｅは、第１元素を含んでいても良い。その場合、第５部分領域１１ｅにおける第１元素の濃度は、第１部分領域１１ａにおける第１元素の濃度よりも低く、第３部分領域１１ｃにおける第１元素の濃度よりも低い。
例えば、第５部分領域１１ｅにおける結晶欠陥の密度は、第１部分領域１１ａにおける結晶欠陥の密度よりも小さい。例えば、第５部分領域１１ｅにおける電気抵抗は、第１部分領域１１ａにおける電気抵抗よりも低い。
第２領域１２は、ＡｌとＧａとＮとを含む。第２領域１２は、第１元素を含む。第１電極部分２１ａから第２領域１２に向かう方向は、Ｘ軸方向に沿う。第４部分領域１１ｄは、Ｚ軸方向において、第３部分領域１１ｃと第２領域１２との間に位置する。例えば、第２領域１２における第１元素の濃度は、第４部分領域１１ｄにおける第１元素の濃度よりも高い。
第３電極部分２１ｃのＸ軸方向における位置は、第１部分領域１１ａのＸ軸方向における位置と、第３部分領域１１ｃのＸ軸方向における位置と、の間にある。第２領域１２の一部から第３電極部分２１ｃに向かう方向は、Ｚ軸方向に沿う。
第３部分領域１１ｃから第１絶縁領域３１ａに向かう方向は、Ｚ軸方向に沿う。第４部分領域１１ｄ及び第２領域１２は、Ｚ軸方向において、第３部分領域１１ｃと第１絶縁領域３１ａとの間に位置する。第２電極部分２１ｂから第１絶縁領域３１ａに向かう方向は、Ｘ軸方向に沿う。
第４領域１４は、Ｙ軸方向において、第３領域１３から離れている。第１電極２１は、Ｙ軸方向において第３領域１３と第４領域１４との間に位置する第４電極部分２１ｄを含む。第４電極部分２１ｄから第１電極部分２１ａに向かう方向は、Ｘ軸方向に沿う。第５部分領域１１ｅから第４電極部分２１ｄに向かう方向は、Ｚ軸方向に沿う。第３領域１３及び第４領域１４は、第２領域１２から離れていても良いし、第２領域１２と繋がっていても良い。
第１絶縁層３０ａは、第１領域１１と第１電極２１との間に設けられる。第１絶縁層３０ａは、第２領域１２と第１電極２１との間、第３領域１３と第１電極２１との間、及び第４領域１４と第１電極２１との間に位置する。第２絶縁層３０ｂは、Ｚ軸方向において、第２領域１２と第１絶縁層３０ａとの間、第３領域１３と第１絶縁層３０ａとの間、及び第４領域１４と第１絶縁層３０ａとの間に設けられる。第１絶縁層３０ａは、例えば、ＳｉとＯとを含む。第１絶縁層３０ａは、ＡｌとＯとを含んでいても良い。第２絶縁層３０ｂは、例えば、ＳｉとＮとを含む。
第２電極２２は、第３領域１３と電気的に接続される。第３領域１３から第２電極２２に向かう方向は、Ｚ軸方向に沿う。第３電極２３は、第４領域１４と電気的に接続される。第４領域１４から第３電極２３に向かう方向は、Ｚ軸方向に沿う。
図１に表したように、第１電極２１のＸ軸方向における長さは、第１電極２１のＹ軸方向における長さよりも長い。第２電極２２のＸ軸方向における長さは、第２電極２２のＹ軸方向における長さよりも長い。第３電極２３のＸ軸方向における長さは、第３電極２３のＹ軸方向における長さよりも長い。
例えば、半導体装置１１０は、絶縁領域３２ａ、第１配線部４１ａ、第２配線部４１ｂ、第３配線部４１ｃ、第１導電部４２ａ、第２導電部４２ｂ、及び第３導電部４２ｃを含む。
第１配線部４１ａのＺ軸方向における位置は、第１電極２１のＺ軸方向における位置と第１導電部４２ａのＺ軸方向における位置との間にある。第２配線部４１ｂのＺ軸方向における位置は、第２電極２２のＺ軸方向における位置と第２導電部４２ｂのＺ軸方向における位置との間にある。第３配線部４１ｃのＺ軸方向における位置は、第３電極２３のＺ軸方向における位置と第３導電部４２ｃのＺ軸方向における位置との間にある。
第１導電部４２ａは、例えば、Ｙ軸方向において、第２導電部４２ｂから離れている。第３導電部４２ｃは、例えば、Ｘ軸方向において、第２導電部４２ｂから離れている。第１電極２１は、第１配線部４１ａを介して第１導電部４２ａと電気的に接続される。第２電極２２は、第２配線部４１ｂを介して第２導電部４２ｂと電気的に接続される。第３電極２３は、第３配線部４１ｃを介して第３導電部４２ｃと電気的に接続される。絶縁領域３２ａは、第１配線部４１ａの周り、第２配線部４１ｂの周り、及び第３配線部４１ｃの周りに設けられる。
例えば、図１に表したように、第１電極２１、第２電極２２、及び第３電極２３のそれぞれは、Ｙ軸方向において複数設けられる。例えば、第１配線部４１ａ、第２配線部４１ｂ、及び第３配線部４１ｃのそれぞれは、複数設けられる。複数の第１電極２１は、それぞれ、複数の第１配線部４１ａを介して第１導電部４２ａと電気的に接続される。複数の第２電極２２は、それぞれ、複数の第２配線部４１ｂを介して第２導電部４２ｂと電気的に接続される。複数の第３電極２３は、それぞれ、複数の第３配線部４１ｃを介して第３導電部４２ｃと電気的に接続される。
第１電極２１は、例えば、ＴｉとＮとを含む。第２電極２２及び第３電極２３は、例えば、Ｔｉ及びＡｌからなる群より選択された少なくとも１つを含む。第１配線部４１ａ、第２配線部４１ｂ、第３配線部４１ｃ、第１導電部４２ａ、第２導電部４２ｂ、及び第３導電部４２ｃは、例えば、Ｃｕ、Ａｌ、Ｎｉ、Ｗ、及びＴｉからなる群より選択された少なくとも１つを含む。
例えば、第２電極２２が第２電位に設定される。第３電極２３が第３電位に設定される。例えば、第２電位は、接地電位である。第３電位は、第２電位よりも高い。例えば、第１領域１１と第３領域１３との境界部分及び第１領域１１と第４領域１４との境界部分には、２次元電子ガスが存在する。第１電極２１を第１電位に設定する。第１電位が、ある閾値を超える場合、第２電極２２と第３電極２３との間で電流が流れる。
実施形態によれば、半導体装置の動作速度を向上できる。これは、例えば、第２部分領域１１ｂにトラップされる電子数が低減されることに基づく。トラップされる電子数の低減は、例えば、以下の少なくともいずれかに基づく。
例えば、第２部分領域１１ｂは、第１元素を含んでいない。または、第２部分領域１１ｂが第１元素を含む場合、第２部分領域１１ｂにおける第１元素の濃度は、第１部分領域１１ａの第１元素の濃度よりも低く、第３部分領域１１ｃの第１元素の濃度よりも低い。
例えば、第２部分領域１１ｂにおける結晶欠陥の密度は、第１部分領域１１ａにおける結晶欠陥の密度よりも小さく、第３部分領域１１ｃにおける結晶欠陥の密度よりも小さい。
例えば、第２部分領域１１ｂにおける電気抵抗は、第１部分領域１１ａにおける電気抵抗よりも低く、第３部分領域１１ｃにおける電気抵抗よりも低い。
第１部分領域１１ａにおける前記第１元素の濃度は、１０１８ａｔｏｍｓ／ｃｍ３以上、１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。第２部分領域１１ｂが第１元素を含む場合、第２部分領域１１ｂにおける第１元素の濃度は、１０１７ａｔｏｍｓ／ｃｍ３以上、１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。第３部分領域１１ｃ及び第４部分領域１１ｄのそれぞれにおける第１元素の濃度は、１０１９ａｔｏｍｓ／ｃｍ３、１０２１ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
図４（ａ）及び図４（ｂ）は、実施形態に係る半導体装置の特性を例示するシミュレーション結果である。
図４（ａ）は、第１絶縁領域３１ａ、第１絶縁層３０ａ、第２絶縁層３０ｂ、第２領域１２、第４部分領域１１ｄ、及び第３部分領域１１ｃを含む第１線分上における第１元素の濃度分布を表す。図４（ｂ）は、第１電極２１、第１絶縁層３０ａ、第２絶縁層３０ｂ、第１部分領域１１ａ、及び第２部分領域１１ｂを含む第２線分上における第１元素の濃度分布を表す。第１線分及び第２線分は、Ｚ軸方向に沿う。図４（ａ）及び図４（ｂ）において、横軸は深さＤ［ｎｍ］を表し、縦軸は濃度Ｃ［×１０１８ａｔｏｍｓ／ｃｍ３］を表す。
図４（ａ）の結果は、第４部分領域１１ｄにおける第１元素の濃度が、第３部分領域１１ｃにおける第１元素の濃度よりも高いことを示す。図４（ｂ）の結果は、第２部分領域１１ｂにおける第１元素の濃度が、第１部分領域１１ａにおける第１元素の濃度よりも低いことを示す。図４（ａ）及び図４（ｂ）の結果は、第２部分領域１１ｂにおける第１元素の濃度が、第３部分領域１１ｃにおける第１元素の濃度よりも低いことを示す。第１部分領域１１ａにおける第１元素の濃度が、第４部分領域１１ｄにおける第１元素の濃度よりも低いことを示す。
図５（ａ）〜図（ｅ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。図５（ａ）〜図５（ｄ）は、図１のＡ５−Ａ６線断面に対応する部分の製造工程を例示する。図５（ｅ）は、図１のＡ１−Ａ２線断面に対応する部分の製造工程を例示する。
ＧａとＮとを含む半導体層１１Ａを形成する。ＡｌとＧａとＮとを含む半導体層１２Ａを、半導体層１１Ａの上に形成する。半導体層１１Ａ及び半導体層１２Ａは、例えば、半導体層１１Ａは、例えば、Metal Organic Chemical Vapor Deposition(MOCVD）により形成される。図５（ａ）に表したように、絶縁層３０Ｂを半導体層１２Ａの上に形成する。絶縁層３０Ｂは、例えば、ＳｉとＮとを含む。絶縁層３０Ｂは、例えば、Chemical Vapor Deposition(CVD)により形成される。
図５（ｂ）に表したように、絶縁層３０Ｂ及び半導体層１２Ａを貫通する開口ＯＰ１を形成する。開口ＯＰ１は、Ｘ軸方向に延びる。図５（ｃ）に表したように、開口ＯＰ１の内壁及び絶縁層３０Ｂの上面に、絶縁層３０Ａが形成される。絶縁層３０Ａは、例えば、Chemical Vapor Deposition(CVD)またはAtomic Layer Deposition(ALD)により形成される。
絶縁層３０Ａの上に、導電層を形成する。この導電層は、例えば、ＴｉとＮとを含む。この導電層は、例えば、ＴｉとＮとを含むターゲットをスパッタリングして形成される。開口ＯＰ１は、この導電層に埋め込まれる。この導電層の一部を、除去する。この除去工程は、例えば、Chemical Dry Etching(CDE)、Reactive Ion Etching(RIE)、またはウェットエッチングを用いて実施される。これにより、図５（ｄ）に表したように、開口ＯＰ１が形成されていた位置に第１電極２１が形成される。
図５（ｅ）に表したように、第１電極２１の一部の上にマスクＭ１を形成する。半導体層１１Ａ及び半導体層１２Ａに、第１元素のイオンを注入する。半導体層１１Ａの一部には、絶縁層３０Ａ及び絶縁層３０Ｂを通してイオンが入射する。半導体層１１Ａの別の一部には、絶縁層３０Ａ及び第１電極２１を通してイオンが入射する。半導体層１１Ａのさらに別の一部には、絶縁層３０Ａ、第１電極２１、及びマスクＭ１を通してイオンが入射する。半導体層１１Ａに第１元素のイオンが入射されることで、第１部分領域１１ａ〜第５部分領域１１ｅが形成される。
以降は、絶縁領域３２ａ、第１配線部４１ａ、第２配線部４１ｂ、第３配線部４１ｃ、第１導電部４２ａ、第２導電部４２ｂ、及び第３導電部４２ｃを、第１電極２１〜第３電極２３の上に形成することで、図１〜図３に表した半導体装置１１０が作製される。
図６（ａ）及び図６（ｂ）は、実施形態に係る別の半導体装置を表す模式的断面図である。
図６（ａ）及び図６（ｂ）に表した半導体装置１２０は、絶縁領域３３ａを含む。絶縁領域３３ａは、Ｘ軸方向において、第１電極２１と第２領域１２との間及び第１電極２１と第１絶縁層３０ａの一部との間に位置する。例えば、第４部分領域１１ｄは、Ｚ軸方向において、第３部分領域１１ｃと絶縁領域３３ａとの間に位置する。
半導体装置１２０において、第１領域１１は、半導体装置１１０と同様に、第２部分領域１１ｂを含む。これにより、半導体装置１２０の動作速度を向上できる。
図７（ａ）及び図７（ｂ）は、実施形態に係る別の半導体装置を表す模式的断面図である。
図７（ａ）及び図７（ｂ）に表した半導体装置１３０において、第１部分領域１１ａは、Ｚ軸方向において、第３電極部分２１ｃと第２部分領域１１ｂとの間に位置する。第２絶縁層３０ｂの一部は、Ｚ軸方向方向において、第１部分領域１１ａと第３電極部分２１ｃとの間に位置する。第１部分領域１１ａのＸ軸方向における位置は、第１電極部分２１ａのＸ軸方向における位置と、第３部分領域１１ｃのＸ軸方向における位置と、の間にある。
以上で説明した各実施形態によれば、動作速度を向上できる半導体装置を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、第１領域〜第４領域、絶縁層、絶縁領域、電極、配線部、及び導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 第１領域、 １１ａ 第１部分領域、 １１ｂ 第２部分領域、 １１ｃ 第３部分領域、 １１ｄ 第４部分領域、 １１ｅ 第５部分領域、 １１Ａ 半導体層、 １２ 第２領域、 １２Ａ 半導体層、 １３ 第３領域、 １４ 第４領域、 ２１ 第１電極、 ２１ａ 第１電極部分、 ２１ｂ 第２電極部分、 ２１ｃ 第３電極部分、 ２１ｄ 第４電極部分、 ２２ 第２電極、 ２３ 第３電極、 ３０ａ 第１絶縁層、 ３０ｂ 第２絶縁層、 ３０Ａ、３０Ｂ 絶縁層、 ３１ａ 第１絶縁領域、 ３２ａ、３３ａ 絶縁領域、 ４１ａ 第１配線部、 ４１ｂ 第２配線部、 ４１ｃ 第３配線部、 ４２ａ 第１導電部、 ４２ｂ 第２導電部、 ４２ｃ 第３導電部、 １１０、１２０、１３０ 半導体装置

Claims (15)

  1. 第１電極部分を含む第１電極と、
    Ｇａ及びＮを含む第１領域であって、
    Ａｒ、Ｂ、Ｐ、Ｎ、及びＦｅからなる群より選択される少なくとも１つの第１元素を含む第１部分領域と、
    第２部分領域であって、第１方向において前記第１部分領域は前記第１電極部分と前記第２部分領域との間に位置する、前記第２部分領域と、
    前記第１元素を含む第３部分領域であって、前記第２部分領域から前記第３部分領域に向かう方向は前記第１方向と交差する第２方向に沿い、前記第３部分領域から前記第１電極部分に向かう方向は前記第１方向及び前記第２方向と交差する、前記第３部分領域と、
    を含み、
    前記第２部分領域は、前記第１元素を含まない、又は、
    前記第２部分領域における前記第１元素の濃度は、前記第１部分領域における前記第１元素の濃度よりも低く、前記第３部分領域における前記第１元素の濃度よりも低い、
    前記第１領域と、
    前記第１電極と前記第１領域との間に設けられた第１絶縁層と、
    を備え、
    前記第１領域は、前記第１元素を含む第４部分領域を含み、
    前記第１部分領域から前記第４部分領域に向かう方向は、前記第２方向に沿い、
    前記第３部分領域から前記第４部分領域に向かう方向は、前記第１方向に沿い、
    前記第４部分領域における前記第１元素の濃度は、前記第３部分領域における前記第１元素の濃度よりも高く、
    前記第２部分領域及び前記第１部分領域を通り前記第１方向に沿う線分上において、前記第１元素の濃度は、前記第１電極中の第１位置でピークを有し、前記第１位置と前記第１部分領域との間の第２位置における前記第１元素の濃度は、前記第１部分領域における前記第１元素の前記濃度よりも低い、半導体装置。
  2. 第１絶縁領域をさらに備え、
    前記第３部分領域から前記第１絶縁領域に向かう方向は、前記第１方向に沿い、
    前記第１電極は、第２電極部分を含み、
    前記第１電極部分は、前記第１方向において、前記第１部分領域と前記第２電極部分との間に位置し、
    前記第１絶縁領域から前記第２電極部分に向かう方向は、前記第２方向に沿う請求項１記載の半導体装置。
  3. ＡｌとＧａとＮとを含む第２領域をさらに備え、
    前記第１電極部分から前記第２領域に向かう方向は、前記第２方向に沿う請求項１または２に記載の半導体装置。
  4. 前記第１電極は、第３電極部分を含み、
    前記第３電極部分の前記第２方向における位置は、前記第２部分領域の前記第２方向における位置と、前記第３部分領域の前記第２方向における位置と、の間にあり、
    前記第２領域の一部から前記第３電極部分に向かう方向は、前記第１方向に沿う請求項３記載の半導体装置。
  5. 前記第２領域は、第１元素を含み、
    前記第２領域における前記第１元素の濃度は、前記第１部分領域における前記第１元素の濃度よりも高く、前記第３部分領域における前記第１元素の濃度よりも高い請求項３または４に記載の半導体装置。
  6. 前記第１方向において、前記第１絶縁層の一部と前記第２領域との間に設けられた第２絶縁層をさらに備え、
    前記第１絶縁層は、ＳｉとＯとを含み、
    前記第２絶縁層は、ＳｉとＮとを含む請求項３〜５のいずれか１つに記載の半導体装置。
  7. ＡｌとＧａとＮとを含む第３領域と、
    ＡｌとＧａとＮとを含み、前記第１方向及び前記第２方向と交差する第３方向において、前記第３領域から離れた第４領域と、
    をさらに備え、
    前記第１電極は、前記第３方向において、前記第３領域と前記第４領域との間に位置する第４電極部分を含む請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第２部分領域の前記第２方向における位置は、前記第３領域の前記第２方向における位置と前記第３部分領域の前記第２方向における位置との間、及び、前記第４領域の前記第２方向における位置と前記第３部分領域の前記第２方向における位置との間、にある請求項７記載の半導体装置。
  9. 第２電極及び第３電極をさらに備え、
    前記第２電極は、前記第３領域と電気的に接続され、
    前記第３電極は、前記第４領域と電気的に接続された請求項７または８に記載の半導体装置。
  10. 前記第３領域の一部から前記第２電極に向かう方向は、前記第１方向に沿い、
    前記第４領域の一部から前記第３電極に向かう方向は、前記第１方向に沿う請求項９記載の半導体装置。
  11. 前記第２電極及び前記第３電極は、Ａｌ及びＴｉからなる群より選択された少なくとも１つを含む請求項９または１０に記載の半導体装置。
  12. 前記第１領域は、第５部分領域を含み、
    前記第１部分領域の前記第２方向における位置は、前記第３部分領域の前記第２方向における位置と、前記第５部分領域の前記第２方向における位置と、の間にあり、
    前記第５部分領域は、前記第１元素を含まない、又は、前記第５部分領域における前記第１元素の濃度は、前記第１部分領域における前記第１元素の濃度よりも低い請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第１部分領域における前記第１元素の濃度は、１０１８ａｔｏｍｓ／ｃｍ３以上、１０２０ａｔｏｍｓ／ｃｍ３以下であり、
    前記第２部分領域における前記第１元素の濃度は、１０１７ａｔｏｍｓ／ｃｍ３以上、１０１９ａｔｏｍｓ／ｃｍ３以下である請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第１電極は、ＴｉとＮとを含む請求項１〜１３のいずれか１つに記載の半導体装置。
  15. 第３電極部分を含む第１電極と、
    Ｇａ及びＮを含む第１領域であって、
    Ａｒ、Ｂ、Ｐ、Ｎ、及びＦｅからなる群より選択される少なくとも１つの第１元素を含む第１部分領域と、
    第２部分領域であって、第１方向において前記第１部分領域は前記第３電極部分と前記第２部分領域との間に位置する、前記第２部分領域と、
    前記第１元素を含む第３部分領域であって、前記第２部分領域から前記第３部分領域に向かう方向は前記第１方向と交差する第２方向に沿い、前記第３部分領域から前記第３電極部分に向かう方向は前記第１方向及び前記第２方向と交差する、前記第３部分領域と、
    を含み、
    前記第２部分領域は、前記第１元素を含まない、又は、
    前記第２部分領域における前記第１元素の濃度は、前記第１部分領域における前記第１元素の濃度よりも低く、前記第３部分領域における前記第１元素の濃度よりも低い、
    前記第１領域と、
    前記第１電極と前記第１領域との間に設けられた第１絶縁層と、
    を備え、
    前記第１領域は、前記第１元素を含む第４部分領域を含み、
    前記第１部分領域から前記第４部分領域に向かう方向は、前記第２方向に沿い、
    前記第３部分領域から前記第４部分領域に向かう方向は、前記第１方向に沿い、
    前記第４部分領域における前記第１元素の濃度は、前記第３部分領域における前記第１元素の濃度よりも高く、
    前記第２部分領域及び前記第１部分領域を通り前記第１方向に沿う線分上において、前記第１元素の濃度は、前記第１電極中の第１位置でピークを有し、前記第１位置と前記第１部分領域との間の第２位置における前記第１元素の濃度は、前記第１部分領域における前記第１元素の前記濃度よりも低い、半導体装置。
JP2017180610A 2017-09-20 2017-09-20 半導体装置 Active JP6716517B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017180610A JP6716517B2 (ja) 2017-09-20 2017-09-20 半導体装置
US15/901,171 US11658235B2 (en) 2017-09-20 2018-02-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180610A JP6716517B2 (ja) 2017-09-20 2017-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019057591A JP2019057591A (ja) 2019-04-11
JP6716517B2 true JP6716517B2 (ja) 2020-07-01

Family

ID=65720739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180610A Active JP6716517B2 (ja) 2017-09-20 2017-09-20 半導体装置

Country Status (2)

Country Link
US (1) US11658235B2 (ja)
JP (1) JP6716517B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626513B2 (en) * 2018-12-13 2023-04-11 Intel Corporation Antenna gate field plate on 2DEG planar FET
CN113140620B (zh) * 2021-04-13 2022-12-02 西安电子科技大学 宽禁带半导体BPN/GaN异质结材料及外延生长方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040597A (ja) 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
JP5037594B2 (ja) * 2009-12-08 2012-09-26 シャープ株式会社 電界効果トランジスタ
US8415684B2 (en) * 2010-11-12 2013-04-09 Tsmc Solid State Lighting Ltd. LED device with improved thermal performance
WO2014041731A1 (ja) 2012-09-12 2014-03-20 パナソニック株式会社 半導体装置
JP5949527B2 (ja) * 2012-12-21 2016-07-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6534791B2 (ja) 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6194516B2 (ja) * 2014-08-29 2017-09-13 豊田合成株式会社 Ｍｉｓ型半導体装置
JP6530210B2 (ja) * 2015-03-24 2019-06-12 株式会社東芝 半導体装置及びその製造方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018056506A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP6809330B2 (ja) * 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20190088771A1 (en) 2019-03-21
JP2019057591A (ja) 2019-04-11
US11658235B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
JP5662367B2 (ja) 窒化物半導体装置およびその製造方法
KR102371295B1 (ko) 확산 방지층을 포함하는 층 구조물 및 그 제조방법
JP5644793B2 (ja) 半導体装置
JP7077251B2 (ja) 半導体装置
US10777480B2 (en) Systems and methods to enhance passivation integrity
JP6960119B2 (ja) 半導体装置
US9941127B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6716517B2 (ja) 半導体装置
JP2012009490A (ja) 半導体装置およびその製造方法
CN111063689B (zh) 半导体装置及其制造方法
CN106486528A (zh) 半导体装置
JP2020191378A (ja) 半導体装置
JP2009224485A (ja) ダイオードとその製造方法
JP2015146399A (ja) 半導体装置及び半導体装置の製造方法
JP2016163004A (ja) 半導体装置および半導体装置の製造方法
US9640672B2 (en) Diode device and method for manufacturing the same
CN106158984B (zh) 二极管元件及其制造方法
CN101154683B (zh) 晶体管结构及其制造方法
JP2021093439A (ja) 半導体装置
KR20230097221A (ko) 반도체 장치의 제조 방법 및 에칭 가스
CN110828308B (zh) 半导体装置的制造方法及蚀刻气体
CN115440819A (zh) 半导体装置及其制造方法
JP2012119435A (ja) Ｉｉｉ族窒化物半導体装置
KR20170103800A (ko) 측벽 스페이서
TWI550718B (zh) 半導體裝置，接觸之形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200610

R151 Written notification of patent or utility model registration

Ref document number: 6716517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151