[go: up one dir, main page]

JP6618944B2 - 半導体装置及び電気装置 - Google Patents

半導体装置及び電気装置 Download PDF

Info

Publication number
JP6618944B2
JP6618944B2 JP2017046139A JP2017046139A JP6618944B2 JP 6618944 B2 JP6618944 B2 JP 6618944B2 JP 2017046139 A JP2017046139 A JP 2017046139A JP 2017046139 A JP2017046139 A JP 2017046139A JP 6618944 B2 JP6618944 B2 JP 6618944B2
Authority
JP
Japan
Prior art keywords
electrode
region
insulating film
concentration
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017046139A
Other languages
English (en)
Other versions
JP2018152410A (ja
Inventor
健矢 米原
健矢 米原
尚史 齋藤
尚史 齋藤
瑛祐 梶原
瑛祐 梶原
大望 加藤
大望 加藤
清水　達雄
達雄 清水
西田　靖孝
靖孝 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017046139A priority Critical patent/JP6618944B2/ja
Priority to US15/681,453 priority patent/US10243058B2/en
Publication of JP2018152410A publication Critical patent/JP2018152410A/ja
Application granted granted Critical
Publication of JP6618944B2 publication Critical patent/JP6618944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10D30/4735—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having delta-doped or planar-doped donor layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の実施形態は、半導体装置及び電気装置に関する。
窒化物半導体を用いた半導体装置がある。半導体装置において、安定した動作が望まれる。
特開２０１６−１８１６３１号公報
本発明の実施形態は、動作を安定化させることができる半導体装置及び電気装置を提供する。
本発明の実施形態によれば、半導体装置は、窒化物半導体を含む第１半導体層と、第１方向において前記第１半導体層と離れた第１電極と、前記第１半導体層と前記第１電極との間に設けられ、シリコン及び酸素を含む第１絶縁膜と、を含む。前記第１絶縁膜は、前記第１方向の第１厚さを有する。前記第１絶縁膜は第１位置を有し、前記第１位置と前記第１半導体層との間の距離は、前記第１厚さの１／２である。前記第１位置における水素の第１水素濃度は、２．５×１０１９ａｔｏｍｓ／ｃｍ３以下である。
図１（ａ）〜図１（ｃ）は、実施形態に係る半導体装置を例示するグラフ図である。 第１実施形態に係る半導体装置を例示する模式的断面図である。 半導体装置に関する実験結果を例示するグラフ図である。 図４（ａ）〜図４（ｃ）は、実験試料の分析結果を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、実験結果を例示するグラフ図である。 図６（ａ）及び図６（ｂ）は、実験結果を例示するグラフ図である。 図７（ａ）〜図７（ｄ）は、実験結果を例示するグラフ図である。 図８（ａ）〜図８（ｄ）は、実験結果を例示するグラフ図である。 実験試料の分析結果を例示するグラフ図である。 試料の評価結果を例示するグラフ図である。 図１１（ａ）〜図１１（ｃ）は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図２１（ａ）〜図２１（ｆ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 第２の実施形態に係る電気回路及び電気装置を例示する模式図である。 第２の実施形態に係る別の電気回路及び電気装置を例示する模式図である。 第２の実施形態に係る別の電気回路及び電気装置を例示する模式図である。 第２の実施形態に係る別の電気回路及び電気装置を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｃ）は、実施形態に係る半導体装置を例示するグラフ図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、本実施形態に係る半導体装置１１０は、第１半導体層１１と、第１電極２１と、第１絶縁膜３１と、を含む。この例では、第２電極２２、第３電極２３及び第２半導体層１２がさらに設けられている。
第１半導体層１１は、窒化物半導体を含む。この例では、第１半導体層１１は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。以下に説明する例では、第１半導体層１１は、ＧａＮである。
第１電極２１は、第１方向において第１半導体層１１と離れる。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１絶縁膜３１は、第１半導体層１１と第１電極２１との間に設けられる。第１絶縁膜３１は、シリコン及び酸素を含む。第１絶縁膜３１は、例えば、実質的に酸化シリコンである。後述するように、第１絶縁膜３１は、他の元素（例えば不純物）を含んでも良い。
第３電極２３は、第２方向において、第２電極２２と離れる。第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。
第１半導体層１１は、第１部分領域１１ｐａと、第２部分領域１１ｐｂと、第３部分領域１１ｐｃと、を含む。第１部分領域１１ｐａは、第２部分領域１１ｐｂと第３部分領域１１ｐｃとの間に位置する。第２部分領域１１ｐｂから第３部分領域１１ｐｃに向かう方向は、第２方向（例えばＸ軸方向）に沿っている。
第２電極２２は第２部分領域１１ｐｂと電気的に接続される。第３電極２３は、第３部分領域１１ｐｃと電気的に接続される。第１部分領域１１ｐａから第１電極２１に向かう方向は、第１方向（例えばＺ軸方向）に沿う。
第１部分領域１１ｐａと第１電極２１との間に、第１絶縁膜３１の少なくとも一部が設けられる。例えば、第１絶縁膜３１は、第１半導体層１１と接している。
第２半導体層１２は、例えば、窒化物半導体を含む。この例では、第２半導体層１２は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。例えば、第２半導体層１２に含まれるＡｌの組成比は、第１半導体層１１に含まれるＡｌの組成比よりも高い。第１半導体層１１は、Ａｌを含まなくても良い。
この例では、第２方向（Ｘ軸方向）において、第１電極２１の一部と第２電極２２との間に、第２半導体層１２の一部が位置する。第２方向（Ｘ軸方向）において、第１電極２１の一部と、第３電極２３との間に第２半導体層１２の一部が位置する。
第１電極２１は、例えば、ゲート電極である。第２電極２２は、例えば、ソース電極である。第３電極２３は、例えば、ドレイン電極である。半導体装置１１０は、例えば、ＧａＮ−ＭＯＳＦＥＴである。半導体装置１１０は、ノーマリオフ型のトランジスタである。
第１電極２１は、例えば、Ａｌ、ＴｉＮ、ＴｉＷ、Ｗ及びポリシリコンからなる群から選択された少なくとも１つを含む。第２電極２２及び第３電極２３の少なくともいずれかは、例えば、Ｔｉ及びＡｌを含む。第２電極２２及び第３電極２３の少なくともいずれかは、例えば、Ｔｉ膜及びＡｌ膜とを含む積層膜を含む。
第１絶縁膜３１は、例えば、ゲート絶縁膜として機能する。第１絶縁膜３１は、第１厚さｔ１を有する（図２参照）。第１厚さｔ１は、第１絶縁膜３１の第１方向の厚さ（長さ）である。
第１絶縁膜３１には、シリコン及び酸素の他に、水素、フッ素及び窒素が含まれる場合がある。これらの元素の少なくとも一部が半導体装置１１０のしきい値電圧の変動に影響を与える場合がある。
図１（ａ）〜図１（ｃ）は、それぞれ、実施形態に係る半導体装置１１０における水素、フッ素及び窒素の濃度分布を例示している。これらは、半導体装置１１０のＳＩＭＳ（Secondary Ion Mass Spectrometry）分析結果である。分析結果において、第１絶縁膜３１の検出感度で定量された値が示されている。ＳＩＭＳ分析は、Ｃｓ＋イオンを用いて行われる。ＳＩＭＳ分析において、加速電圧は、２．０ｋＶである。これらの図の横軸は、Ｚ軸方向における位置ｐＺである。位置ｐＺが０の位置は、例えば、第１絶縁膜３１と第１半導体層１１との界面に実質的に対応する。図１（ａ）の縦軸は、水素（Ｈ）の濃度Ｃ（Ｈ）（ａｔｏｍｓ／ｃｍ３）である。図１（ｂ）の縦軸は、フッ素（Ｆ）の濃度Ｃ（Ｆ）（ａｔｏｍｓ／ｃｍ３）である。図１（ｃ）の縦軸は、窒素（Ｎ）の濃度Ｃ（Ｎ）（ａｔｏｍｓ／ｃｍ３）である。この例では、第１絶縁膜３１の第１厚さｔ１は、３０ｎｍである。これらの分析結果は、後述する試料ＳＰ０４の特性に対応する。
図１（ｃ）に示すように、第１半導体層１１及び第１絶縁膜３１を含む積層領域Ｒ１は、窒素ピーク位置を有する。窒素ピーク位置は、図１（ｃ）に示す第４位置ｐ４である。積層領域Ｒ１における窒素の濃度は、この窒素ピーク位置（第４位置ｐ４）においてピークとなる。第４位置ｐ４（窒素ピーク位置）は、第１絶縁膜３１と第１半導体層１１との間の界面の位置に、実質的に対応する。
図１（ａ）に示すように、第１絶縁膜３１は第１位置ｐ１を有する。第１位置ｐ１と第１半導体層１１との間の距離は、第１厚さｔ１の１／２である。第１位置ｐ１は、例えば、Ｚ軸方向における第１絶縁膜３１の中央の位置である。第１位置ｐ１における水素の第１水素濃度Ｃ１（Ｈ）は、２．５×１０１９ａｔｏｍｓ／ｃｍ３以下である。
第１絶縁膜３１は、さらに第２位置ｐ２を有している。第２位置ｐ２における水素の第２水素濃度Ｃ２（Ｈ）は、第１位置ｐ１と第１半導体層１１との間の領域における水素の濃度Ｃ（Ｈ）のピークである。このように、第１絶縁膜３１の第１半導体層１１の側の部分において、水素の濃度Ｃ（Ｈ）はピークを有する。このピークとなる位置が第２位置ｐ２である。第２位置ｐ２と第４位置ｐ４との間のＺ軸方向に沿った距離は、１０ｎｍ以下である。この距離は、第２位置ｐ２と第１半導体層１１との間の距離（Ｚ軸方向に沿う長さ）に対応する。この距離は、８ｎｍ以下でも良い。この距離は５ｎｍ以下でも良い。このように、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（第２位置ｐ２）において、水素の濃度Ｃ（Ｈ）は、ピークとなる。
第２位置ｐ２における第２水素濃度Ｃ２（Ｈ）は、３×１０２１ａｔｏｍｓ／ｃｍ３以下である。この例では、第２水素濃度Ｃ２（Ｈ）は、２×１０１９ａｔｏｍｓ／ｃｍ３以上である。
第１水素濃度Ｃ１（Ｈ）は、第２水素濃度Ｃ２（Ｈ）の０．０４１倍以下である。換言すると、第２水素濃度Ｃ２（Ｈ）は、第１水素濃度Ｃ１（Ｈ）の２４．２倍以上である。
このように、実施形態においては、第１絶縁膜３１の厚さ方向の中心付近（第１位置ｐ１）における水素の濃度Ｃ（Ｈ）が低い。そして、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（第２位置ｐ２）における水素の濃度（Ｈ）のピーク（第２水素濃度Ｃ２（Ｈ））も低い。
ここで、第２水素濃度Ｃ２（Ｈ）は、ある程度高い。すなわち、既に説明したように、第２水素濃度Ｃ２（Ｈ）は、第１水素濃度Ｃ１（Ｈ）の２４．２倍以上である。このように、水素の濃度Ｃ（Ｈ）は、独特の分布を示す。
一方、図１（ｂ）に示すように、第１位置ｐ１におけるフッ素の濃度Ｃ（Ｆ）（すなわち、第１フッ素濃度Ｃ１（Ｆ））は、４×１０１６ａｔｏｍｓ／ｃｍ３以下である。第１フッ素濃度Ｃ１（ｆ）は、１×１０１６ａｔｏｍｓ／ｃｍ３未満であっても良い。第２位置ｐ２におけるフッ素の第２フッ素濃度Ｃ２（Ｆ）は、３．５×１０１７ａｔｏｍｓ／ｃｍ３以下である。第１位置ｐ１におけるフッ素の第１フッ素濃度Ｃ１（Ｆ）は、第２位置ｐ２における第２フッ素濃度Ｃ２（Ｆ）の０．３６倍以下である。換言すると、第２フッ素濃度Ｃ２（Ｆ）は、第１フッ素濃度Ｃ１（Ｆ）の２．７倍以上である。
フッ素の濃度Ｃ（Ｆ）のピークに着目する。図１（ｂ）に示すように、第１絶縁膜３１は、第３位置ｐ３を有する。第３位置ｐ３におけるフッ素の第３フッ素濃度は、第１位置ｐ１と第１半導体層１１との間の領域におけるフッ素の濃度Ｃ（Ｆ）のピークである。第３位置ｐ３と第４位置ｐ４の間のＺ軸方向に沿った距離は、１０ｎｍ以下である。この距離は、８ｎｍ以下でも良い。この距離は、５ｎｍ以下でも良い。この例では、第３位置ｐ３は、第２位置ｐ２と実質的に同じである。従って、第３フッ素濃度は、第２フッ素濃度Ｃ２（Ｆ）と実質的に同じである。第１フッ素濃度Ｃ１（Ｆ）は、第３フッ素濃度（この例では、第２フッ素濃度Ｃ２（Ｆ））の０．３６倍以下である。
このように、実施形態においては、第１絶縁膜３１の厚さ方向の中心付近（第１位置ｐ１）におけるフッ素の濃度Ｃ（Ｆ）が低い。そして、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（第２位置ｐ２）におけるフッ素の濃度（Ｆ）のピーク（第２フッ素濃度Ｃ２（Ｆ））も低い。
ここで、第２フッ素濃度Ｃ２（Ｆ）は、ある程度高い。すなわち、既に説明したように、第２フッ素濃度Ｃ２（Ｆ）は、第１フッ素濃度Ｃ１（Ｆ）の２．７倍以上である。このように、フッ素の濃度Ｃ（Ｆ）は、独特の分布を示す。
図１（ｃ）に示すように、第１位置ｐ１における窒素の濃度Ｃ（Ｎ）は、１×１０１９ａｔｏｍｓ／ｃｍ３以下である。一方、既に説明したように、窒素の濃度Ｃ（Ｎ）は、第４位置ｐ４（窒素ピーク位置）でピークとなる。窒素の濃度Ｃ（Ｎ）のピーク値は、５×１０２２ａｔｏｍｓ／ｃｍ３以上５×１０２３ａｔｏｍｓ／ｃｍ３以下である。
図１（ａ）〜図１（ｃ）に示すように、第２位置ｐ２及び第３位置ｐ３は、第１位置ｐ１と、第４位置ｐ４（窒素の濃度Ｃ（Ｎ）がピークとなる位置）と、の間にある。窒素の濃度Ｃ（Ｎ）が低くなる位置に、第２位置ｐ２及び第３位置ｐ３がある。第２位置ｐ２（または第３位置ｐ３）における窒素の濃度Ｃ（Ｎ）と、第１位置ｐ１における窒素の濃度Ｃ（Ｎ）と、の差の第１位置ｐ１における窒素の濃度Ｃ（Ｎ）に対する比は、０．００１以下である。
このように、実施形態に係る半導体装置１１０の第１絶縁膜３１は、元素の濃度に関する特殊なプロファイルを有する。このような構成により、例えば、半導体装置１１０のしきい値電圧の変動が抑制される。しきい値電圧をより安定化することが可能な半導体装置及び電気装置を提供できる。実施形態によれば、動作を安定化させることができる半導体装置及び電気装置を提供できる。
以下、半導体装置の特性の例について説明する。本願の発明者は、種々の製造条件を用いた試料を作製した。これらの試料において、ＰＢＴＩ（Positive Bias Temperature Instability）試験が行われる。そして、ＰＢＴＩ試験後のしきい値電圧に対応する値と、初期の値と、の差とが評価される。
試料において、第１絶縁膜３１中の特定の元素（例えば不純物）が着目される。例えば、第１絶縁膜３１は、ＡＬＤ（Atomic Layer Deposition）法などにより成膜される。成膜に用いられる原料によって、形成される第１絶縁膜３１の特性（例えば不純物）が変化すると考えられる。さらに、第１絶縁膜３１を形成した後の熱処理により、第１絶縁膜３１の特性（例えば不純物）が変化すると考えられる。例えば、熱処理の温度、熱処理の時間、及び、熱処理中の雰囲気などが、第１絶縁膜３１の特性（例えば不純物）に影響を与えると考えられる。
実験では、作製条件を変更した種々の試料が作製され、ＰＢＴＩ試験後の電圧変化が評価される。以下、実験結果について説明する。
試料ＳＰ０１〜ＳＰ０４において、第１絶縁膜３１の厚さｔ１は、３０ｎｍである。試料ＳＰ０１〜ＳＰ０４において、第１絶縁膜３１の製造条件（熱処理条件を含む）が互いに異なる。これらの試料において、ＰＢＴＩ試験が行われる。ＰＢＴＩ試験においては、第１電極２１に所定の正の直流電圧が印加され、電圧の印加時間と、電圧変化と、の関係が評価される。
図３は、半導体装置に関する実験結果を例示するグラフ図である。
図３は、試料のＰＢＴＩ試験の結果の例を示している。図３の横軸は、ＰＢＴＩ試験におけるバイアス電圧の印加時間Ｔｓである。図３の縦軸は、電圧変化ΔＶ（ボルト：Ｖ）である。
図３に示すように、試料ＳＰ０４においては、電圧変化ΔＶは、０．０２Ｖ以下であり、非常に小さい。試料ＳＰ０３において、所定の時間Ｔｓ１が経過したときに、電圧変化ΔＶは約０．６Ｖである。試料ＳＰ０２において、所定の時間Ｔｓ１が経過したときに、電圧変化ΔＶは約１．５Ｖである。
試料ＳＰ０３と同様の条件の第１絶縁膜３１をシリコン半導体装置に用いた場合は、所定の時間Ｔｓ１が経過したときに、電圧変化ΔＶは比較的小さい。同じ条件の第１絶縁膜３１を用いたときに、窒化物半導体の半導体装置における電圧変化ΔＶは、シリコン半導体の半導体装置における電圧変化ΔＶに比べて著しく大きい。
試料ＳＰ０４においては、窒化物半導体を用いているにもかかわらず、しきい値電圧が実質的に変動しない。試料ＳＰ０４においては、電圧変化ΔＶは、従来得られていない程度に小さい。
このように、試料の作製条件が異なると、電圧変化ΔＶにおいて違いが生じる。試料を解析したところ、電圧変化ΔＶの違いは、第１絶縁膜３１中に含まれる特定の元素の濃度分布に依存していると考えられる。
図４（ａ）〜図４（ｃ）は、実験試料の分析結果を例示するグラフ図である。
これらの図は、試料ＳＰ０１〜試料ＳＰ０４についてのＳＩＭＳ分析結果を例示している。これらの図の横軸は、Ｚ軸方向における位置ｐＺである。図４（ａ）の縦軸は、水素（Ｈ）の濃度Ｃ（Ｈ）（ａｔｏｍｓ／ｃｍ３）である。図４（ｂ）の縦軸は、フッ素（Ｆ）の濃度Ｃ（Ｆ）（ａｔｏｍｓ／ｃｍ３）である。図４（ｃ）の縦軸は、窒素（Ｎ）の濃度Ｃ（Ｎ）（ａｔｏｍｓ／ｃｍ３）である。
電圧変化ΔＶが非常に大きい試料ＳＰ０１においては、約１５ｎｍの位置ｐＺ（第１位置ｐ１に対応）において、水素の濃度Ｃ（Ｈ）及びフッ素の濃度Ｃ（Ｆ）の両方が非常に高い。試料ＳＰ０２、ＳＰ０３及びＳＰ０４を比較すると、これらの元素の濃度が低いと、電圧変化ΔＶが小さくなることが分かる。
試料ＳＰ０３と試料ＳＰ０４を比較する。水素の濃度Ｃ（Ｈ）及びフッ素の濃度Ｃ（Ｆ）の両方において、約３ｎｍの位置（第２位置ｐ２に対応する）にピークが生じている。水素及びフッ素の両方において、試料ＳＰ０３のピーク濃度は、試料ＳＰ０４のピーク濃度と実質的に同じである。一方、約１５ｎｍの位置（第１位置ｐ１に対応する）における濃度が、試料ＳＰ０３と試料ＳＰ０４とで大きく異なる。
すなわち、電圧変化ΔＶが小さい試料ＳＰ０４においては、約１５ｎｍの位置（第１位置ｐ１に対応する）における水素の濃度Ｃ（Ｈ）が、ピーク濃度（約３ｎｍの位置であり、第２位置ｐ２における水素の濃度）に対して著しく低い。同様に、試料ＳＰ０４においては、約１５ｎｍの位置（第１位置ｐ１に対応する）におけるフッ素の濃度Ｃ（Ｆ）が、ピーク濃度（約３ｎｍの位置であり、第２位置ｐ２におけるフッ素の濃度）に対して著しく低い。
一方、図４（ｂ）に示すように、試料ＳＰ０３における約３ｎｍの位置（第２位置ｐ２に対応する）のフッ素の濃度Ｃ（Ｆ）は、試料ＳＰ０４における約３ｎｍの位置（第２位置ｐ２に対応する）のフッ素の濃度Ｃ（Ｆ）よりも低い。電圧変化ΔＶが著しく小さい試料ＳＰ０４において、界面の近傍におけるピーク濃度が、試料ＳＰ０３よりも高いことは注目すべき現象である。
上記から、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（例えば、位置ｐＺが０ｎｍ〜１０ｎｍ）における元素の濃度と、第１絶縁膜３１の中心付近における元素の濃度と、の両方が、電圧変化ΔＶに関係していると考えられる。
試料ＳＰ０１及びＳＰ０２のように、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（例えば、位置ｐＺが０ｎｍ〜１０ｎｍ）における元素の濃度が過度に高いと、電圧変化ΔＶは大きくなる。そして、試料ＳＰ０１及びＳＰ０２のように、第１絶縁膜３１の中央付近（第１位置ｐ１）における元素の濃度が過度に高いと、電圧変化ΔＶは大きくなる。第１絶縁膜３１と第１半導体層１１との間の界面の近傍における元素の濃度がある程度低く、かつ、第１絶縁膜３１の中央付近における元素の濃度がある程度低くなると、電圧変化ΔＶが小さくなる。このような条件を満たす場合が、例えば、試料ＳＰ０３に対応する。試料ＳＰ０３における電圧変化ΔＶは、約０．６Ｖと低い。（図３参照）。
しかしながら、電圧変化ΔＶをさらに小さくするためには、試料ＳＰ０３の状態では不十分である。例えば、試料ＳＰ０４のように、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（例えば、第２位置ｐ２）における元素の濃度を一定以下に低くした上で、一定以上に維持する。すなわち、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（第２位置ｐ２）における元素の濃度を試料ＳＰ０４の値程度に維持する。そして、このときに、第１絶縁膜３１の中央付近における元素の濃度を十分に低くする。
このような独特のプロファイルにより、従来では到達が困難であった小さい電圧変化ΔＶが得られると、考えられる。
例えば、第１絶縁膜３１の中央付近における元素（水素及びフッ素）の濃度を十分に低くすることにより、これらの元素により生成されるトラップの密度が抑制されると考えられる。一方、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（第２位置ｐ２）において、ある程度以上の水素が存在することにより、例えば、第１半導体層１１のＧａＮの表面の局所的な欠陥が減少すると考えられる。このような２つの種類の効果により、試料ＳＰ０４においては、極めて小さい電圧変化ΔＶが得られると考えられる。
既に説明したように、第１絶縁膜３１に含まれる水素及びフッ素などの元素の濃度は、原材料の他、第１絶縁膜３１を形成した後の熱処理などの影響を受ける。例えば、熱処理の温度が高いと、これらの元素の濃度が低くなる。例えば、熱処理の時間を長くすると、これらの元素の濃度が低くなる。熱処理中の雰囲気が、水素を含むと、第１絶縁膜３１における水素の濃度が十分に低くならない。例えば、熱処理が窒素などの不活性ガス雰囲気で行われると、これらの元素の濃度が低下し易い。例えば、熱処理の雰囲気における窒素の濃度は、８０％以上であることが望ましい。熱処理の雰囲気は、窒素と酸素とを含む雰囲気でも良い。熱処理は、減圧状態で行われても良い。さらに、第１絶縁膜３１の成膜装置、及び、熱処理装置からの汚染により、第１絶縁膜３１にこれらの元素が含まれる場合もある。これらの装置を適切に管理することで、これらの元素の濃度が低い第１絶縁膜３１を得やすくなる。
第１半導体層１１、第１絶縁膜３１及び第１電極２１により、キャパシタンスが形成される。このキャパシタンスは、第１電極２１に加えられる印加電圧に応じて変化する。電気容量−電圧特性（Ｃ−Ｖ特性）において、一定の電気容量となる印加電圧を「Ｃ−Ｖ特性の特定電圧」とする。ＰＢＴＩ試験における半導体装置（例えばトランジスタ）のしきい値電圧の変化は、「Ｃ−Ｖ特性の特定電圧」の変化に対応している。従って、ＰＢＴＩ試験における半導体装置（例えばトランジスタ）のしきい値電圧の変化は、「Ｃ−Ｖ特性の特定電圧」の変化の評価により評価可能である。例えば、トランジスタのしきい値電圧を評価する場合には、電極の加工プロセスの残留元素などの影響が有る場合がある。一方、「Ｃ−Ｖ特性の特定電圧」の変化を評価する場合には、複雑な構造（ソース／ドレイン電極など）の形成などが省略可能であるため、他の工程のプロセスに起因する残留元素の影響がない状態で評価が可能である。
以下、熱処理の条件と、水素及びフッ素の濃度と、の関係の例について説明する。以下では、第１位置ｐ１における第１水素濃度Ｃ１（Ｈ）、及び、第１位置ｐ１における第１フッ素濃度Ｃ１（Ｆ）の例について説明する。
図５（ａ）及び図５（ｂ）は、実験結果を例示するグラフ図である。
これらの図は、第１絶縁膜３１を成膜した後に行われる熱処理の温度を変更したときの元素の濃度を例示している。これらの図の横軸は、熱処理の温度Ｔｈである。図５（ａ）の縦軸は、第１水素濃度Ｃ１（Ｈ）である。図５（ｂ）の縦軸は、第１フッ素濃度Ｃ１（Ｆ）である。これらの図に示す試料において、第１絶縁膜３１の成膜の条件は同じであり、熱処理の雰囲気及び時間は同じである。
図５（ａ）及び図５（ｂ）に示すように、熱処理の温度Ｔｈが上昇すると、第１水素濃度Ｃ１（Ｈ）及び第１フッ素濃度Ｃ１（Ｆ）が減少する。
図５（ａ）に示すように、特定の温度Ｔｈ１よりも低いときと、高いときと、で、水素の濃度の変化の程度が変化する。例えば、水素が第１絶縁膜３１から除去される効率が、この特定の温度Ｔｈ１よりも低いときと、高いときと、で変化することが原因と考えられる。
図５（ｂ）に示すように、特定の温度Ｔｈ２よりも低いときと、高いときと、で、フッ素の濃度の変化の程度が変化する。例えば、フッ素が第１絶縁膜３１から除去される効率が、この特定の温度Ｔｈ２よりも低いときと、高いときと、で変化することが原因と考えられる。
熱処理の温度は、温度Ｔｈ１よりも高く、温度Ｔｈ２よりも高いことが好ましい。例えば、種々の温度での熱処理を行い、そのときの元素の変化の程度を測定し、上記の温度Ｔｈ１及びＴｈ２などを知ることができる。
一方、窒化物半導体（例えばＧａＮなど）は、約１０００℃で結晶成長される。第１絶縁膜３１を成膜した後の熱処理の温度は、結晶成長の温度よりも低いことが好ましい。熱処理の温度が過度に高いと、窒化物半導体にダメージが生じることがある。
図６（ａ）及び図６（ｂ）は、実験結果を例示するグラフ図である。
これらの図は、第１絶縁膜３１を成膜した後に行われる熱処理の時間を変更したときの元素の濃度を例示している。これらの図の横軸は、熱処理の時間Ｔｍである。横軸は、対数で表示されている。横軸は、特定の「単位時間Ｔｍ０」を基準にして表示されている。図６（ａ）の縦軸は、第１水素濃度Ｃ１（Ｈ）である。図６（ｂ）の縦軸は、第１フッ素濃度Ｃ１（Ｆ）である。これらの図に示す試料において、第１絶縁膜３１の成膜の条件は同じであり、熱処理の雰囲気及び温度は、同じである。
図６（ａ）及び図６（ｂ）に示すように、熱処理の時間Ｔｍを長くすると、第１水素濃度Ｃ１（Ｈ）及び第１フッ素濃度Ｃ１（Ｆ）が減少する。
上記のような特性を考慮して、第１絶縁膜３１の成膜、及び、成膜の後の熱処理に関する条件を適切に決定できる。
図７（ａ）〜図７（ｄ）及び図８（ａ）〜図８（ｄ）は、実験結果を例示するグラフ図である。
これらの図は、種々の条件の試料についての第１絶縁膜３１中の元素と、電圧変化ΔＶと、の関係の実験結果を例示している。これらの図の縦軸は、ＰＢＴＩ試験における電圧変化ΔＶである。図７（ａ）及び図８（ａ）の横軸は、第１位置ｐ１（第１絶縁膜３１の厚さ方向の中央）における第１水素濃度Ｃ１（Ｈ）である。図７（ｂ）及び図８（ｂ）の横軸は、第１位置ｐ１における第１フッ素濃度Ｃ１（Ｆ）である。図７（ｃ）及び図８（ｃ）の横軸は、第１位置ｐ１における窒素濃度Ｃ１（Ｎ）である。図７（ｄ）及び図８（ｄ）の横軸は、第１位置ｐ１におけるガリウム濃度Ｃ１（Ｇａ）である。
図７（ａ）〜図７（ｄ）においては、第１絶縁膜３１の第１厚さｔ１は、３０ｎｍである。図８（ａ）〜図８（ｄ）においては、第１絶縁膜３１の第１厚さｔ１は、１０ｎｍである。
これらの図から分かるように、電圧変化ΔＶは、第１水素濃度Ｃ１（Ｈ）及び第１フッ素濃度Ｃ１（Ｆ）と相関がある。一方、電圧変化ΔＶと、他の元素（窒素及びガリウム）の濃度と、の間において、明確な相関は認められない。
電圧変化ΔＶについて、第１厚さｔ１で規格化する。すなわち、第１厚さｔ１（単位：ナノメートル）あたりの電圧変化ΔＶを、規格化電圧変化ΔＶｎ（ボルト／ナノメートル）とする。
図７（ａ）及び図８（ａ）に基づいて、規格化電圧変化ΔＶｎと、第１水素濃度Ｃ１（Ｈ）（１／ｃｍ３）と、に関して、以下の第１式が導出できる。

ΔＶｎ＝０．０２９８・ｌｏｇ１０（Ｃ１（Ｈ））−０．５６３４ （１）

図７（ｂ）及び図８（ｂ）に基づいて、規格化電圧変化ΔＶｎと、第１フッ素濃度Ｃ１（Ｆ）（１／ｃｍ３）と、に関して、以下の第２式が導出できる。

ΔＶｎ＝０．０２０７・ｌｏｇ１０（Ｃ１（Ｆ））−０．３３６８ （２）

上記の第１式で示される第１水素濃度Ｃ１（Ｈ）、及び、上記の第２式で示される第１フッ素濃度Ｃ１（Ｆ）よりも低い濃度に制御することが望ましい。これにより、所望の小さい規格化電圧変化ΔＶｎが得られる。
図９は、実験試料の分析結果を例示するグラフ図である。
図９は、上記の試料ＳＰ０１〜ＳＰ０４におけるガリウムの濃度分布を例示している。図９は、ガリウムのＳＩＭＳ分析結果である。分析結果において、第１絶縁膜３１の検出感度で定量された値が示されている。ＳＩＭＳ分析は、Ｏ２＋イオンを用いて行われる。ＳＩＭＳ分析において、加速電圧は、２．０ｋＶである。図９の横軸はＺ軸方向における位置ｐＺである。位置ｐＺが０の位置は、例えば、第１絶縁膜３１と第１半導体層１１との界面に実質的に対応する。図９の縦軸は、ガリウム（Ｇａ）の濃度Ｃ（Ｇａ）（ａｔｏｍｓ／ｃｍ３）である。
第１絶縁膜３１の中央付近（例えば第１位置ｐ１に対応）におけるガリウムの濃度Ｃ（Ｇａ）に着目する。試料ＳＰ０２、ＳＰ０３及びＳＰ０４における、第１絶縁膜３１の中央付近におけるガリウムの濃度Ｃ（Ｇａ）は、試料ＳＰ０１における、第１絶縁膜３１の中央付近におけるガリウムの濃度Ｃ（Ｇａ）よりも高い。例えば、第４試料ＳＰ０４において、第１絶縁膜３１の中央付近（例えば、第１位置ｐ１に対応）において、ガリウムの濃度Ｃ（Ｇａ）は、５×１０１７（ａｔｏｍｓ／ｃｍ３）以上である。
例えば、窒化物半導体（例えばＧａＮ）に含まれるガリウムが第１絶縁膜３１に拡散することで、上記のようなプロファイルが得られると考えられる。このとき、図４（ｃ）に示したように、第１絶縁膜３１の中央付近（例えば、第１位置ｐ１に対応）において、窒素の濃度Ｃ（Ｎ）は低い。これは、拡散した窒素と、水素と、が結合し、結合した窒素及び水素が、第１絶縁膜３１内から排出されたことが原因である可能性がある。窒素が水素及びフッ素の濃度の低下をアシストすることが考えられる。
このように、第１絶縁膜３１の中央付近（例えば、第１位置ｐ１に対応）において、ガリウムの濃度Ｃ（Ｇａ）が５×１０１７（ａｔｏｍｓ／ｃｍ３）以上であり、窒素の濃度Ｃ（Ｎ）が１×１０１９（ａｔｏｍｓ／ｃｍ３）以下のときに、第１位置ｐ１における水素及びフッ素の濃度を効果的に低減できると考えられる。
例えば、第１絶縁膜３１と第１半導体層１１との間の界面の近傍（第２位置ｐ２）において、水素及びフッ素は、例えば、窒素が分離した第１半導体層１１のガリウムの一部を終端することが考えられる。界面の近傍（第２位置ｐ２）に、水素及びフッ素が適切な濃度で存在すると、第１半導体層１１の表面が安定化し易いと考えられる。
例えば、界面の近傍（第２位置ｐ２）に存在する水素及びフッ素は、界面近傍のトラップの密度を抑制している可能性がある。シリコンおよび酸素を含む第１絶縁膜３１において、界面近傍の窒素と、シリコンと、が結合する。酸化シリコンに比べて窒化シリコンは電子をトラップしやすい。界面近傍の水素及びフッ素による空間的な障害により、シリコンと窒素の結合が抑制される可能性がある。
図１０は、試料の評価結果を例示するグラフ図である。
図１０は、第１絶縁膜３１の成膜後の熱処理の時間Ｔｍを変更したときの第１絶縁膜３１におけるＳｉ−Ｏ−Ｓｉの結合角の変化を示している。横軸は、熱処理の時間Ｔｍである。横軸は、特定の「単位時間Ｔｍ０」を基準にして表示されている。図１０の縦軸は、結合角θ（度）である。結合角θは、ＦＴＩＲ分光（Fourier Transform InfraRed Spectroscopy）により測定された値である。不純物を含まない二酸化シリコンにおける結合角θは、約１４４度であることが知られている。時間Ｔｍが０である試料が、既に説明した試料ＳＰ０１に対応する。
図１０に示すように、熱処理の時間Ｔｍが短いと、結合角θが小さい。熱処理の時間Ｔｍが長いと、結合角θは、１４２度以上１４４度未満と、大きくなる。実施形態においては、結合角θは、例えば、１４２度以上１４４度未満であることが好ましい。
既に説明したように、熱処理の時間Ｔｍが長いと、電圧変化ΔＶが小さくなる傾向がある。熱処理の時間Ｔｍが長くなることで、酸化シリコンに含まれる不純物となる元素（水素及びフッ素など）の濃度が減少すると考えられる。このような元素の濃度が減少することで、結合角θが大きくなると、考えられる。第１絶縁膜３１と第１半導体層１１との界面では、酸化シリコンの歪が特に大きく、電圧変化ΔＶに影響を与える。例えば、第１絶縁膜３１の第２位置ｐ２に適度な濃度の水素があることで、酸化シリコンのひずみが補償されると考えられる。例えば、第１絶縁膜３１の第３位置ｐ３に適度な濃度のフッ素があることで、酸化シリコンのひずみが補償されると考えられる。これにより、酸化シリコンの歪に起因した電圧変化ΔＶへの影響が軽減される、と考えられる。
図１１（ａ）〜図１１（ｃ）は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図１１（ａ）〜図１１（ｃ）に示すように、本実施形態に係る半導体装置１１０ａ〜１１０ｃも、第１半導体層１１、第１電極２１及び第１絶縁膜３１を含む。これらの半導体装置においても、第２電極２２及び第３電極２３が設けられても良い。これらの図において、これらの電極は省略されている。
図１１（ａ）に示すように、半導体装置１１０ａにおいては、第１絶縁膜３１は、第１領域３１ａ及び第２領域３１ｂを含む。第２領域３１ｂは、第１領域３１ａと第１半導体層１１との間に位置する。第２領域３１ｂの厚さ（Ｚ軸方向に長さ）は、０．２ｎｍ以上３ｎｍ以下である。第１領域３１ａと第２領域３１ｂとの間の境界は明確でない場合がある。
例えば、第２領域３１ｂは、窒素を含む。一方、第１領域３１ａは、窒素を含まない。または、第１領域３１ａにおける窒素の濃度は、第２領域３１ｂにおける窒素の濃度よりも低い。例えば、第１領域３１ａは、実質的に酸化シリコンである。第２領域３１ｂの少なくとも一部は、窒素を含む。例えば、第２領域３１ｂの少なくとも一部は、Ｓｉ−Ｎの結合を有しても良い。
第２領域３１ｂは、アルミニウム及びガリウムの少なくともいずれかの第１元素を含んでも良い。第１領域３１ａは、この第１元素を含まない。または、第１領域３１ａにおける第１元素の濃度は、第２領域３１ｂにおける第１元素の濃度よりも低い。例えば、第１領域３１ａは、実質的に酸化シリコンである。第２領域３１ｂの少なくとも一部が、第１元素を含む。第２領域３１ｂの少なくとも一部は、第１元素と酸素との結合を有しても良い。第２領域３１ｂの少なくとも一部は、第１元素と窒素との結合を有しても良い。第２領域３１ｂの少なくとも一部は、Ａｌ−Ｏの結合、Ａｌ−Ｎの結合、Ｇａ−Ｏの結合、及び、Ｇａ−Ｎの結合の少なくともいずれかを有しても良い。
例えば、第２領域３１ｂは、Ａｌと酸素とを含む。第２領域３１ｂは、Ａｌと酸素と窒素とを含んでも良い。第２領域３１ｂは、Ｓｉと窒素とを含んでも良い。第２領域３１ｂは、Ａｌと窒素とを含んでも良い。
第２領域３１ｂがＡｌと酸素とを含む場合、界面ダイポールが生じ易くなる。これにより、半導体装置１１０ａのしきい値電圧が制御される。
第２領域３１ｂが、Ａｌと酸素と窒素とを含む場合、Ｓｉと窒素とを含む場合、または、Ａｌと窒素とを含む場合、第２領域３１ｂが設けられない場合に比べて、所望の電気的特性を得るための第１絶縁膜３１の第１厚さｔ１を厚くできる。第１絶縁膜３１の第１厚さｔ１を厚くすることで、製造プロセスで形成され得る第１絶縁膜３１のピンホールなどの影響を抑制できる。第２領域３１ｂにより、ＧａＮ表面から離脱した窒素が補修される場合もある。
第２領域３１ｂがガリウムと酸素を含む場合、例えば、第１半導体層１１と第１絶縁膜３１との間において、組成が連続的に変化し易い。例えば、不連続な界面が形成される場合に比べて、界面準位が低下される。
実施形態において、第１絶縁膜３１と第１半導体層１１との間の領域は、例えば、第２元素、酸素及び窒素から選択された少なくとも１つを含んでも良い。この第２元素は、シリコン、アルミニウム及びガリウムよりなる群から選択された少なくとも１つを含む。第１絶縁膜３１と第１半導体層１１との間のこの領域は、シリコンを実質的に含まず、酸素を実質的に含まなくても良い。
図１１（ｂ）に示すように、半導体装置１１０ｂは、第２絶縁膜３２を含む。これ以外は、半導体装置１１０と同様である。第２絶縁膜３２は、第１絶縁膜３１と第１電極２１との間に設けられる。第２絶縁膜３２に含まれる材料は、第１絶縁膜３１に含まれる材料とは異なる。例えば、第２絶縁膜３２は、窒化シリコン、または酸窒化シリコンを含む。異なる材料の複数の絶縁膜を用いることで、安定した特性が得易くなる。
図１１（ｃ）に示すように、半導体装置１１０ｃにおいては、上記の、第１領域３１ａ、第２領域３１ｂ及び第２絶縁膜３２が設けられる。
図１２〜図２０は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図１２〜図２０に示す半導体装置１１１ａ〜１１１ｉも、第１半導体層１１、第１絶縁膜３１、第１電極２１、第２電極２２及び第３電極２３を含む。第１絶縁膜３１の構成については、半導体装置１１０または１１０ａ〜１１０ｃと同様の構成が適用される。以下、半導体装置について、半導体層及び電極の構成について説明する。
図１２に例示する半導体装置１１１ａにおいては、第１半導体層１１は、Ａｌｘ３Ｇａ１−Ｘ３Ｎ（０＜Ｘ３≦１）を含む。第２半導体層１２は、Ａｌｘ４Ｇａ１−Ｘ４Ｎ（０≦Ｘ４＜１、ｘ４＜ｘ３）を含む。Ｚ軸方向において、第２半導体層１２と第１電極２１との間に、第１半導体層１１が設けられる。第１絶縁膜３１は、例えば、第１半導体層１１と接する。第２電極２２は、第１半導体層１１の一部及び第２半導体層１２の一部と電気的に接続されている。第３電極２３は、第１半導体層１１の別の一部及び第２半導体層１２の別の一部と電気的に接続されている。半導体装置１１１ａは、例えば、横型で、ノーマリオン型のＨＥＭＴ（High Electron Mobility Transistor）である。
図１３に例示する半導体装置１１１ｂにおいては、第１半導体層１１は、Ａｌｘ１Ｇａ１−Ｘ１Ｎ（０≦Ｘ１＜１）を含む。第１半導体層１１は、例えば、ＧａＮである。第２半導体層１２は、Ａｌｘ２Ｇａ１−Ｘ２Ｎ（０＜Ｘ２≦１、ｘ１＜ｘ２）を含む。例えば、第１絶縁膜３１は、第１半導体層１１と接する。Ｘ軸方向において、第１電極２１と第２半導体層１２の一部が重なり、第１絶縁膜３１と第２半導体層１２の一部が重なる。半導体装置１１１ｂは、例えば、横型で、ノーマリオフ型のトランジスタである。半導体装置１１１ｂにおいては、例えば、ＧａＮ層がチャネルとなる。
図１４に例示する半導体装置１１１ｃにおいては、第１半導体層１１は、Ａｌｘ３Ｇａ１−Ｘ３Ｎ（０＜Ｘ３≦１）を含む。第２半導体層１２は、Ａｌｘ４Ｇａ１−Ｘ４Ｎ（０≦Ｘ４＜１、ｘ４＜ｘ３）を含む。Ｚ軸方向において、第２半導体層１２の一部と第１電極２１との間に、第１半導体層１１の一部（第１部分領域１１ｐａ）が設けられる。半導体装置１１１ｃは、例えば、横型で、ノーマリオフ型のＨＭＥＴである。
図１５に例示する半導体装置１１１ｄにおいては、第１半導体層１１は、Ａｌｘ１Ｇａ１−Ｘ１Ｎ（０≦Ｘ１＜１）を含む。第１半導体層１１は、例えば、ＧａＮである。第１半導体層の第２部分領域１１ｐｂ及び第３部分領域１１ｐｃは、例えば、ｎ形のＧａＮ領域である。半導体装置１１１ｃは、ｎ形ドーピングのノーマリオフ形のトランジスタである。
図１６に例示する半導体装置１１１ｅにおいては、第１電極２１から第２電極２２に向かう方向は、第１方向（Ｚ軸方向）と交差する。例えば、第１電極２１から第２電極２２に向かう方向は、Ｘ軸方向に沿っている。第３電極２３と第１電極２１との間、及び、第３電極２３と第２電極２２との間に、第１半導体層１１が位置する。第１半導体層１１は、例えば、第１導電形のＡｌｘ１Ｇａ１−Ｘ１Ｎ（０≦Ｘ１＜１）（例えばｎ形ＧａＮ）である。第２半導体層１２は、第１半導体層１１の一部と第２電極２２との間に設けられる。第２半導体層１２は、第１導電形のＡｌｘ５Ｇａ１−Ｘ５Ｎ（０≦Ｘ５＜１）（例えばｎ形ＧａＮ）である。第１半導体層１１の上記の一部と、第２半導体層１２と、の間に、第３半導体層１３が設けられる。第３半導体層１３は、第２導電形のＡｌｘ６Ｇａ１−Ｘ６Ｎ（０≦Ｘ６＜１）（例えばｐ形ＧａＮ）である。第２電極２２は、第２半導体層１２と電気的に接続される。第３電極２３は第１半導体層１１と電気的に接続される。この例では、第３電極２３と第１半導体層１１との間に、ｎ形ＧａＮ層１７が設けられる。半導体装置１１１ｅは、例えば、縦型のＧａＮ−ＭＯＳＦＥＴである。この例では、第３電極２３と第１半導体層１１との間に、第１導電形の窒化物半導体（例えばｎ形ＧａＮ層）が設けられている。この例では、絶縁層３５が、第１電極２１及び第２電極２２を覆う。
図１７に例示する半導体装置１１１ｆにおいては、第２電極２２の一部と、第１電極２１との間に、絶縁層３５が設けられている。半導体装置１１１ｆにおけるこれ以外の構成は、半導体装置１１１ｅと同様である。
図１８に例示する半導体装置１１１ｇにおいては、第３電極２３の上に、ｎ形ＧａＮ層１５ａが設けられ、その上に、ｎ形Ａｌｙ１Ｇａ１−ｙ１Ｎ層１５ｂ（０≦ｙ１≦１）が設けられる。ｎ形Ａｌｙ１Ｇａ１−ｙ１Ｎ層１５ｂの一部の上に、ｎ形Ａｌｚ１Ｇａ１−ｚ１Ｎ領域１５ｅ（０≦ｚ１≦１、ｙ１＜ｚ１）が設けられる。ｎ形Ａｌｙ１Ｇａ１−ｙ１Ｎ層１５ｂの別の一部の上に、第１半導体層１１が設けられる。第１半導体層１１は、ｎ形Ａｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２≦１、ｙ１＜ｚ２）である。ｎ形Ａｌｚ１Ｇａ１−ｚ１Ｎ領域１５ｅの上に、第２電極２２が設けられる。第１半導体層１１の上に、第１絶縁膜３１が設けられる。第１絶縁膜３１の上に、第１電極２１が設けられる。この例では、ｎ形Ａｌｙ１Ｇａ１−ｙ１Ｎ層１５ｂの一部にｐ形ＧａＮ層１５ｃが設けられる。ｐ形ＧａＮ層１５ｃと第２電極２２との間に、ｐ形ＧａＮ層１５ｄが設けられる。ｐ形ＧａＮ層１５ｄにより、ｐ形ＧａＮ層１５ｃが第２電極２２と電気的に接続される。半導体装置１１１ｇは、例えば、縦型のＭＯＳＦＥＴである。
図１９に例示する半導体装置１１１ｈにおいては、第３電極２３の上に、ｎ形ＧａＮ層１５ａが設けられ、その上に、ＧａＮ層１５ｆが設けられる。ＧａＮ層１５ｆの一部の上に、ｐ形ＧａＮ層１５ｃが設けられる。ＧａＮ層１５ｆの別の一部の上に、ｎ形Ａｌ ｚ１ Ｇａ １−ｚ１ Ｎ領域１５ｅが設けられる。ｐ形ＧａＮ層１５ｃの一部の上に、第１半導体層１１が設けられる。第１半導体層１１は、例えば、ｎ＋形のＧａＮである。第１半導体層１１の一部の上、及び、ｐ形ＧａＮ層１５ｃの上に、第２電極２２が設けられる。絶縁層３５と第１半導体層１１との間の一部に、第２電極２２が配置される。半導体装置１１１ｈは、例えば、縦型のＭＯＳＦＥＴである。
図２０に例示する半導体装置１１１ｉにおいては、第２電極２２と第１半導体層１１との間の一部に、絶縁層３５が配置される。半導体装置１１１ｉにおけるこれ以外の構成は、半導体装置１１１ｈと同様である。
半導体装置１１１ａ〜１１１ｉおいても、しきい値電圧をより安定化することができる。
以下、実施形態に係る半導体装置の製造方法の例について説明する。以下の例は、半導体装置１１０の製造方法の例である。
図２１（ａ）〜図２１（ｆ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図２１（ａ）に示すように、基体１０ｓの上に、バッファ層１０ｂが形成される。その上に、第１半導体層１１となる第１半導体膜１１ｆが形成され、その上に、第２半導体層１２となる第２半導体膜１２ｆが形成される。
図２１（ｂ）に示すように、保護膜１７ｆ（例えばＳｉＮ膜）を形成し、その上に第１レジスト層Ｍ１を形成する。第１レジスト層Ｍ１を加工し、さらに、保護膜１７ｆを加工する。第１レジスト層Ｍ１及び保護膜１７ｆをマスクとして用いて、第２半導体膜１２ｆ及び第１半導体膜１１ｆを加工する。これにより、第１半導体層１１及び第２半導体層１２が得られる。この後、第１レジスト層Ｍ１を除去する。
図２１（ｃ）に示すように、第１絶縁膜３１となる絶縁膜３１ｆを形成する。この後、熱処理を行う。熱処理は、図１（ａ）〜図１（ｃ）に関して説明したような特性が得られる条件に設定される。例えば、十分に高い温度で、十分に長い時間が採用される。熱処理は、例えば、不活性ガス雰囲気で行われる。
図２１（ｄ）に示すように、第１電極２１となる導電膜２１ｆを形成する。適切な開口部を有するマスク（図示しない）を用いて、導電膜２１ｆを加工する。これにより、第１電極２１が形成される。
図２１（ｅ）に示すように、適切な開口部を有する第２レジスト層Ｍ２を用いて、保護膜１７ｆ及び第２半導体層１２に開口部１２Ｈを形成する。第２レジスト層Ｍ２を除去する。
開口部１２Ｈに導電材料を埋め込む。第２電極２２及び第３電極２３が得られる。これにより、半導体装置１１０が得られる。
（第２実施形態）
本実施形態は、電気回路または電気装置に係る。本実施形態に係る電気回路は、第１実施形態に係る半導体装置及びその変形を含む。本実施形態に係る電気装置は、このような電気回路を含む。
図２２は、第２の実施形態に係る電気回路及び電気装置を例示する模式図である。
図２２に示すように、本実施形態に係る電気装置２００ａは、電気回路２１０を含む。電気回路２１０は、例えば、ＩＣモジュールである。電気回路２１０は、半導体装置１１０を含む。例えば、電気回路２１０ａの例においては、半導体装置１１０が、別の半導体装置と、カスコード接続される。電気回路２１０ａは、例えば、カスコード素子である。例えば、電気回路２１０ｂの例においては、半導体装置１１０が、ドライバー回路１８０Ｄと接続される。電気回路２１０ｂは、例えば、ＩＣである。電気回路２１０ｄの例においては、半導体装置１１０及び半導体装置１１０Ａが、制御回路１８０Ｃと共に用いられる。電気回路２１０ｃは、例えば、機能性ＩＣである。
図２３は、第２の実施形態に係る別の電気回路及び電気装置を例示する模式図である。 図２３に示すように、電気装置２００ｂは、電気回路２１１を含む。電気回路２１１は、例えば、電源装置、または、電力変換装置である。電気回路２１１は、半導体装置１１０を含む。例えば、電気回路２１１ａは、ＡＣアダプタ（スイッチング電源）である。電気回路２１１ｂは、例えば、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、または、インバータである。
図２４は、第２の実施形態に係る別の電気回路及び電気装置を例示する模式図である。 図２４に示すように、電気装置２００ｃは、電気回路２１２を含む。電気回路２１２は、例えば、コンピュータである。電気装置２００ｄは、電気回路２１３を含む。電気回路２１３は、例えば、サーバである。サーバは、例えば、ケーブル１８１などを介して通信が可能である。サーバに電気回路２１４（例えば、コンピュータ）が設けられても良い。これらの電気回路２１２、２１３及び２１４は、半導体装置１１０を含む。
図２５は、第２の実施形態に係る別の電気回路及び電気装置を例示する模式図である。 図２５に示すように、電気装置２００ｅ〜２００ｉに、電気回路２１５が設けられる。電気回路２１５は、例えば、電子機器である。電気回路２１５に半導体装置１１０が設けられる。電気装置２００ｅは、冷蔵庫である。電気装置２００ｆは、エアコンディショナである。電気装置２００ｇは、表示装置（例えばテレビジョンなど）である。電気装置２００ｈは、照明である。照明の駆動回路（調光回路）などに半導体装置１１０が設けられる。電気装置２００ｉは、音響装置（例えばスピーカ）である。
このように、本実施形態に係る電気装置は、種々の電気回路を含んでも良い。電気回路は、例えば、電子回路、電源回路、電力変換装置、及びコンピュータの少なくともいずれかを含む。電気回路は、第１実施形態に係る半導体装置を含む。
本実施形態に係る電気回路は、半導体装置により制御される被制御装置２５０を含む。被制御装置２５０は、例えば、電気装置２００ｅ（例えば冷蔵庫）に設けられるモータ２００Ｍなどである。被制御装置２５０は、例えば、電気装置２００ｆ（例えばエアコンディショナ）に設けられるモータ２００Ｍなどである。被制御装置２５０は、例えば、電気装置２００ｇ（表示装置、テレビジョンなど）に設けられる発光部などである。被制御装置２５０は、例えば、電気装置２００ｈ（例えば照明）に設けられる発光素子２００Ｌなどである。被制御装置２５０は、例えば、電気装置２００ｅ（例えば音響装置）に設けられるコイル２００Ｓなどである。
実施形態に係る電気装置は、モータなどを含む移動装置（例えば、自動車、二輪車、電車、船舶、及び航空機の少なくともいずれか）を含んでも良い。
実施形態は、以下の構成（例えば「技術案」）を含んでも良い。
（構成１）
窒化物半導体を含む第１半導体層と、
第１方向において前記第１半導体層と離れた第１電極と、
前記第１半導体層と前記第１電極との間に設けられ、シリコン及び酸素を含む第１絶縁膜と、
を備え、
前記第１絶縁膜は、前記第１方向の第１厚さを有し、
前記第１絶縁膜は第１位置を有し、前記第１位置と前記第１半導体層との間の距離は、前記第１厚さの１／２であり、
前記第１位置における水素の第１水素濃度は、２．５１９ａｔｏｍｓ／ｃｍ３以下である、半導体装置。
（構成２）
前記第１半導体層及び前記第１絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第１絶縁膜は、第２位置を有し、
前記第２位置における水素の第２水素濃度は、前記第１位置と前記第１半導体層との間の領域における水素の濃度のピークであり、
前記第２位置と前記窒素ピーク位置との間の前記第１方向に沿った距離は、１０ｎｍ以下であり、
前記第１水素濃度は、前記第２水素濃度の０．０４１倍以下である、構成１記載の半導体装置。
（構成３）
前記第２水素濃度は、３×１０２１ａｔｏｍｓ／ｃｍ３以下である、構成２記載の半導体装置。
（構成４）
前記第２水素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以上である、構成３記載の半導体装置。
（構成５）
前記第２位置におけるフッ素の第２フッ素濃度は、３．５×１０１７ａｔｏｍｓ／ｃｍ３以下である、構成２〜４のいずれか１つに記載の半導体装置。
（構成６）
前記第１位置におけるフッ素の第１フッ素濃度は、前記第２フッ素濃度の０．３６倍以下である。構成５記載の半導体装置。
（構成７）
前記第１フッ素濃度は、４×１０１６ａｔｏｍｓ／ｃｍ３以下である、構成６記載の半導体装置。
（構成８）
窒化物半導体を含む第１半導体層と、
第１方向において前記第１半導体層と離れた第１電極と、
前記第１半導体層と前記第１電極との間に設けられ、シリコン及び酸素を含む第１絶縁膜と、
を備え、
前記第１絶縁膜は、前記第１方向の第１厚さを有し、
前記第１絶縁膜は第１位置を有し、前記第１位置と前記第１半導体層との間の距離は、前記第１厚さの１／２であり、
前記第１位置におけるフッ素の第１フッ素濃度は、４×１０１６ａｔｏｍｓ／ｃｍ３以下である、半導体装置。
（構成９）
前記第１半導体層及び前記第１絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第１絶縁膜は、第３位置を有し、
前記第３位置におけるフッ素の第３フッ素濃度は、前記第１位置と前記第１半導体層との間の領域におけるフッ素の濃度のピークであり、
前記第３位置と前記窒素ピーク位置との間の前記第１方向に沿った距離は、１０ｎｍ以下であり、
前記第１フッ素濃度は、前記第３フッ素濃度の０．３６倍以下である、構成８記載の半導体装置。
（構成１０）
前記第３フッ素濃度は、３．５×１０１７ａｔｏｍｓ／ｃｍ３以下である、構成９記載の半導体装置。
（構成１１）
前記第３フッ素濃度は、２×１０１６ａｔｏｍｓ／ｃｍ３以上である、構成１０記載の半導体装置。
（構成１２）
前記第１絶縁膜におけるシリコン−酸素−シリコンの結合角は、１４２度以上１４４度未満である、構成１〜１１のいずれか１つに記載の半導体装置。
（構成１３）
前記第１絶縁膜は、
第１領域と、
前記第１領域と前記第１半導体層との間に位置した第２領域と、
を含み、
前記第２領域は、窒素を含み、
前記第１領域は窒素を含まない、または、前記第１領域における窒素の濃度は、前記第２領域における窒素の濃度よりも低い、構成１〜１２のいずれか１つに記載の半導体装置。
（構成１４）
前記第１絶縁膜は、
第１領域と、
前記第１領域と前記第１半導体層との間に位置した第２領域と、
を含み、
前記第２領域は、アルミニウム及びガリウムの少なくともいずれかの第１元素を含み、
前記第１領域は第１元素を含まない、または、前記第１領域における第１元素の濃度は、前記第２領域における第１元素の濃度よりも低い、構成１〜１２のいずれか１つに記載の半導体装置。
（構成１５）
前記第１絶縁膜と前記第１半導体層との間の領域は、第２元素、酸素及び窒素から選択された少なくとも１つを含み、
前記第２元素は、シリコン、アルミニウム及びガリウムよりなる群から選択された少なくとも１つを含む、構成１〜１２のいずれか１つに記載の半導体装置。
（構成１６）
前記第１絶縁膜と前記第１電極との間に設けられた第２絶縁膜をさらに備え、
前記第２絶縁膜に含まれる材料は、前記第１絶縁膜に含まれる材料とは異なる、構成１〜１５のいずれか１つに記載の半導体装置。
（構成１７）
第２電極と、
前記第１方向と交差する第２方向において前記第２電極と離れた第３電極と、
をさらに備え、
前記第１半導体層は、
第１部分領域と、
第２部分領域と、
第３部分領域と、
を含み、
前記第１部分領域は、前記第２部分領域と前記第３部分領域との間に位置し、
前記第２部分領域から前記第３部分領域に向かう方向は前記第２方向に沿い、
前記第２電極は前記第２部分領域と電気的に接続され、
前記第３電極は前記第３部分領域と電気的に接続され、
前記第１部分領域から前記第１電極に向かう方向は、前記第１方向に沿う、構成１〜１６のいずれか１つに記載の半導体装置。
（構成１８）
第２半導体層と、
第２電極と、
第３電極と、
をさらに備え、
前記第１電極から前記第２電極に向かう方向は、前記第１方向と交差し、
前記第３電極と前記第１電極との間、及び、前記第３電極と前記第２電極との間に、前記第１半導体層が位置し、
前記第２電極は前記第２半導体層と電気的に接続され、
前記第３電極は前記第１半導体層と電気的に接続された、構成１〜１６のいずれか１つに記載の半導体装置。
（構成１９）
構成１〜１８のいずれか１つに記載の半導体装置を含む電子回路、電源回路、電力変換装置、及びコンピュータの少なくともいずれかを含む電気回路を備えた電気装置。
（構成２０）
前記電気回路は、前記半導体装置により制御される被制御装置を含む、構成１９記載の電気装置。
実施形態によれば、動作を安定化させることができる半導体装置及び電気装置が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及び電気装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及び電気装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ｂ…バッファ層、 １０ｓ…基体、 １１…第１半導体層、 １１ｆ…半導体膜、 １１ｐａ…第１部分領域、 １１ｐｂ…第２部分領域、 １１ｐｃ…第３部分領域、 １２…第２半導体層、 １２Ｈ…開口部、 １２ｆ…半導体膜、 １３…第３半導体層、 １５ａ…ｎ形ＧａＮ層、 １５ｂ…ｎ形Ａｌｙ１Ｇａ１−ｙ１Ｎ層、 １５ｃ…ｐ形ＧａＮ層、 １５ｄ…ｐ形ＧａＮ層、 １５ｅ…ｎ形Ａｌｚ１Ｇａ１−ｚ１Ｎ領域、 １５ｆ…ＧａＮ層、 １７…ｎ形ＧａＮ層、 １７ｆ 保護膜、 ２１…第１電極、 ２１ｆ…導電膜、 ２２…第２電極、 ２３…第３電極、 ３１…第１絶縁膜、 ３１ａ…第１領域、 ３１ｂ…第２領域、 ３２…第２絶縁膜、 ３５…絶縁層、 ΔＶ…電圧変化、 θ…結合角、 １１０、１００Ａ、１１０ａ〜１１０ｃ、１１１ａ〜１１１ｉ…半導体装置、 １８０Ｄ…ドライバ回路、 １８１…ケーブル、 ２００Ｌ…発光素子、 ２００Ｍ…モータ、 ２００Ｓ…コイル、 ２００ａ〜２００ｉ…電気装置、 ２１０、２１０ａ〜２１０ｃ、２１１、２１１ａ、２１１ｂ、２１２〜２１５…電気回路、 ２５０…被制御装置、 Ｃ（Ｈ）、Ｃ（Ｆ）、Ｃ（Ｎ）…濃度、 Ｃ１（Ｆ）…第１フッ素濃度、 Ｃ１（Ｇａ）…ガリウム濃度、 Ｃ１（Ｈ）…第１水素濃度、 Ｃ１（Ｎ）…窒素濃度、 Ｃ２（Ｆ）…第２フッ素濃度、 Ｃ２（Ｈ）…第２水素濃度、 Ｍ１…第１レジスト層、 Ｍ２…第２レジスト層、 ＳＰ０１〜ＳＰ０４…試料、 Ｔｈ、Ｔｈ１、Ｔｈ２…温度、 Ｔｍ…時間、 Ｔｍ０…単位時間、 Ｔｓ…印加時間、 Ｔｓ１…時間、 ｐ１〜ｐ４…第１〜第４位置、 ｐＺ…位置、 ｔ１…第１厚さ

Claims (15)

  1. 窒化物半導体を含む第１半導体層と、
    第１方向において前記第１半導体層と離れた第１電極と、
    前記第１半導体層と前記第１電極との間に設けられ、シリコン及び酸素を含む第１絶縁膜と、
    を備え、
    前記第１絶縁膜は、前記第１方向の第１厚さを有し、
    前記第１絶縁膜は第１位置を有し、前記第１位置と前記第１半導体層との間の距離は、前記第１厚さの１／２であり、
    前記第１位置における水素の第１水素濃度は、２．５×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    前記第１半導体層及び前記第１絶縁膜を含む積層領域は、窒素ピーク位置を有し、
    前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
    前記第１絶縁膜は、第２位置を有し、
    前記第２位置における水素の第２水素濃度は、前記第１位置と前記第１半導体層との間の領域における水素の濃度のピークであり、
    前記第２位置と前記窒素ピーク位置との間の前記第１方向に沿った距離は、１０ｎｍ以下であり、
    前記第１水素濃度は、前記第２水素濃度の０．０４１倍以下である、半導体装置。
  2. 前記第２水素濃度は、３×１０２１ａｔｏｍｓ／ｃｍ３以下である、請求項１記載の半導体装置。
  3. 前記第２水素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以上である、請求項２記載の半導体装置。
  4. 前記第２位置におけるフッ素の第２フッ素濃度は、３．５×１０１７ａｔｏｍｓ／ｃｍ３以下である、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１位置におけるフッ素の第１フッ素濃度は、前記第２フッ素濃度の０．３６倍以下である、請求項４記載の半導体装置。
  6. 前記第１フッ素濃度は、４×１０１６ａｔｏｍｓ／ｃｍ３以下である、請求項５記載の半導体装置。
  7. 前記第１絶縁膜におけるシリコン−酸素−シリコンの結合角は、１４２度以上１４４度未満である、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１絶縁膜は、
    第１領域と、
    前記第１領域と前記第１半導体層との間に位置した第２領域と、
    を含み、
    前記第２領域は、窒素を含み、
    前記第１領域は窒素を含まない、または、前記第１領域における窒素の濃度は、前記第２領域における窒素の濃度よりも低い、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１絶縁膜は、
    第１領域と、
    前記第１領域と前記第１半導体層との間に位置した第２領域と、
    を含み、
    前記第２領域は、アルミニウム及びガリウムの少なくともいずれかの第１元素を含み、
    前記第１領域は第１元素を含まない、または、前記第１領域における第１元素の濃度は、前記第２領域における第１元素の濃度よりも低い、請求項１〜７のいずれか１つに記載の半導体装置。
  10. 前記第１絶縁膜と前記第１半導体層との間の領域は、第２元素、酸素及び窒素から選択された少なくとも１つを含み、
    前記第２元素は、シリコン、アルミニウム及びガリウムよりなる群から選択された少なくとも１つを含む、請求項１〜７のいずれか１つに記載の半導体装置。
  11. 前記第１絶縁膜と前記第１電極との間に設けられた第２絶縁膜をさらに備え、
    前記第２絶縁膜に含まれる材料は、前記第１絶縁膜に含まれる材料とは異なる、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 第２電極と、
    前記第１方向と交差する第２方向において前記第２電極と離れた第３電極と、
    をさらに備え、
    前記第１半導体層は、
    第１部分領域と、
    第２部分領域と、
    第３部分領域と、
    を含み、
    前記第１部分領域は、前記第２部分領域と前記第３部分領域との間に位置し、
    前記第２部分領域から前記第３部分領域に向かう方向は前記第２方向に沿い、
    前記第２電極は前記第２部分領域と電気的に接続され、
    前記第３電極は前記第３部分領域と電気的に接続され、
    前記第１部分領域から前記第１電極に向かう方向は、前記第１方向に沿う、請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 第２半導体層と、
    第２電極と、
    第３電極と、
    をさらに備え、
    前記第１電極から前記第２電極に向かう方向は、前記第１方向と交差し、
    前記第３電極と前記第１電極との間、及び、前記第３電極と前記第２電極との間に、前記第１半導体層が位置し、
    前記第２電極は前記第２半導体層と電気的に接続され、
    前記第３電極は前記第１半導体層と電気的に接続された、請求項１〜１１のいずれか１つに記載の半導体装置。
  14. 請求項１〜１３のいずれか１つに記載の半導体装置を含む電子回路、電源回路、電力変換装置、及びコンピュータの少なくともいずれかを含む電気回路を備えた電気装置。
  15. 前記電気回路は、前記半導体装置により制御される被制御装置を含む、請求項１４記載の電気装置。
JP2017046139A 2017-03-10 2017-03-10 半導体装置及び電気装置 Active JP6618944B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017046139A JP6618944B2 (ja) 2017-03-10 2017-03-10 半導体装置及び電気装置
US15/681,453 US10243058B2 (en) 2017-03-10 2017-08-21 Semiconductor device and electrical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046139A JP6618944B2 (ja) 2017-03-10 2017-03-10 半導体装置及び電気装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019168191A Division JP6877507B2 (ja) 2019-09-17 2019-09-17 半導体装置及び電気装置

Publications (2)

Publication Number Publication Date
JP2018152410A JP2018152410A (ja) 2018-09-27
JP6618944B2 true JP6618944B2 (ja) 2019-12-11

Family

ID=63445063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046139A Active JP6618944B2 (ja) 2017-03-10 2017-03-10 半導体装置及び電気装置

Country Status (2)

Country Link
US (1) US10243058B2 (ja)
JP (1) JP6618944B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6716517B2 (ja) * 2017-09-20 2020-07-01 株式会社東芝 半導体装置
JP7071878B2 (ja) * 2018-05-29 2022-05-19 株式会社東芝 半導体装置
DE112019001123B4 (de) 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
JP7084371B2 (ja) * 2019-11-13 2022-06-14 株式会社サイオクス 半導体装置、および、構造体の製造方法
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage
KR20220014346A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치
JP7512756B2 (ja) 2020-08-11 2024-07-09 富士電機株式会社 窒化物半導体装置および窒化物半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
JP4490573B2 (ja) * 2000-10-03 2010-06-30 株式会社東芝 半導体装置
DE10394374B4 (de) * 2002-06-28 2013-02-21 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und Verfahren zur Herstellung derselben
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体素子
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6528366B2 (ja) * 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP2016062910A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP6591169B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6478752B2 (ja) 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10243058B2 (en) 2019-03-26
US20180261681A1 (en) 2018-09-13
JP2018152410A (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
JP6618944B2 (ja) 半導体装置及び電気装置
Kambayashi et al. High quality SiO2/Al2O3 gate stack for GaN metal–oxide–semiconductor field-effect transistor
US20160071732A1 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
US9508856B2 (en) Thin film transistor
JPWO2018070417A1 (ja) 構造物、その製造方法、半導体素子及び電子回路
Wang et al. Enhanced pH sensitivity of AlGaN/GaN ion-sensitive field effect transistor with Al2O3 synthesized by atomic layer deposition
US11757028B2 (en) Semiconductor device and method for manufacturing the same
Balaram et al. Effects of high-k zirconium oxide (ZrO2) interlayer on the electrical and transport properties of Au/n-type InP Schottky diode
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
US20160172481A1 (en) Silicon carbide semiconductor devices
JP6877507B2 (ja) 半導体装置及び電気装置
TW201642344A (zh) 鈍化處理方法、半導體構造之形成方法以及半導體構造
US11888040B2 (en) Semiconductor device and method for manufacturing the same
CN104425623B (zh) 薄膜晶体管
US11257676B2 (en) Gallium nitride based semiconductor device and manufacturing method of gallium nitride based semiconductor device
Duan et al. Investigation on Surface Polarization of Al 2 O 3-capped GaN/AlGaN/GaN Heterostructure by Angle-Resolved X-ray Photoelectron Spectroscopy
JP7056408B2 (ja) 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
Kawanago et al. Electrical characterization of directly deposited La-Sc oxides complex for gate insulator application
TW201946874A (zh) 含有氧化物半導體層的薄膜電晶體
CN108122745A (zh) 制造半导体装置的方法
Kechichian et al. Investigation on Oxygen Diffusion in a High-k Metal-Gate Stack for Advanced CMOS Technology by XPS
Kuo Co-Planar Nano-Resistor Devices
Han et al. Si surface roughness influence on nMOSFET characteristics with ultrathin HfON gate insulator formed by ECR plasma sputtering
Ebrahimzadeh STUDIES OF OXIDE-SEMICONDUCTOR AND METAL-SEMICONDUCTOR INTERFACES FOR REDUCING DEFECT DENSITIES
Xu et al. Characteristics of HfLaON/SiO2 Gate Stack Prepared Using Reactive Sputtering

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R151 Written notification of patent or utility model registration

Ref document number: 6618944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151