JP2012256706A - 半導体装置 - Google Patents

Abstract

【課題】高周波数動作が可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に設けられたＧａＮ電子走行層１４と、ＧａＮ電子走行層１４上に設けられたＡｌＮスペーサ層１６と、ＡｌＮスペーサ層１６上に設けられたＩｎＡｌＮ電子供給層１８と、ＩｎＡｌＮ電子供給層１８上に設けられたゲート電極２４とゲート電極２４を挟むソース電極２６およびドレイン電極２８と、を備え、ＡｌＮスペーサ層１６の膜厚が、０．５ｎｍ以上１．２５ｎｍ以下の半導体装置である。
【選択図】図４

Description

本発明は、半導体装置に関する。

窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子などに用いられている。例えば、非特許文献１には、半絶縁性基板上に、バッファ層、ＧａＮ電子走行層、ＡｌＧａＮ電子供給層を順次積層し、ＡｌＧａＮ電子供給層との界面近傍でＧａＮ電子走行層に発生する２次元電子ガス（２ＤＥＧ：two dimensional electron gas）を利用して動作するＨＥＭＴ（High Electron Mobility transistor）構造の半導体装置が開示されている。

高橋清監修、「ワイドギャップ半導体光・電子デバイス」、森北出版、２００６年３月３１日、ｐ．２４２−２４３

ＨＥＭＴ構造の半導体装置において、より高周波数での動作を求める要望が強くなっている。より高周波数での動作を実現するには、相互コンダクタンスを高くすることが求められ、具体的には、ＡｌＧａＮ電子供給層を薄くした状態で２次元電子ガスのシート抵抗を低くすることが求められる。

２次元電子ガスのシート抵抗を低くするためには、ＡｌＧａＮ電子供給層のＡｌ組成比を上げて、より高濃度の２次元電子ガスを発生させることが考えられる。しかしながら、高Ａｌ組成のＡｌＧａＮ電子供給層はＧａＮ電子走行層との格子不整合が大きくなるため、２次元電子ガスの移動度が低下してしまう。２次元電子ガスの移動度の低下は、２次元電子ガスのシート抵抗の増大をもたらしてしまう。一方、Ａｌ組成比を上げずに単純にＡｌＧａＮ電子供給層を薄くした場合は、２次元電子ガスの濃度が低下し、２次元電子ガスのシート抵抗が高くなってしまう。このように、ＡｌＧａＮ電子供給層を用いたＨＥＭＴ構造の半導体装置では、高周波数動作の限界が生じている。

本発明は、上記課題に鑑みなされたものであり、高周波数動作が可能な半導体装置を提供することを目的とする。

本発明は、基板上に設けられた窒化物半導体からなる電子走行層と、前記電子走行層上に設けられたＡｌＮからなるスペーサ層と、前記スペーサ層上に設けられたＩｎＡｌＮからなる電子供給層と、前記電子供給層上に設けられたゲート電極と、前記ゲート電極を挟むソース電極およびドレイン電極と、を備え、前記スペーサ層の膜厚は、０．５ｎｍ以上１．２５ｎｍ以下であることを特徴とする半導体装置である。本発明によれば、ＩｎＡｌＮからなる電子供給層の表面平坦性を良好にでき、また、２次元電子ガスのシート抵抗を低くすることができるため、高周波数動作が可能となる。

上記構成において、前記スペーサ層の膜厚は、０．５ｎｍ以上０．８ｎｍ以下である構成とすることができる。この構成によれば、ＩｎＡｌＮからなる電子供給層の表面平坦性をより良好にでき、２次元電子ガスの移動度の低下をより抑制できる。

上記構成において、前記電子供給層上に設けられたＧａＮ層を備える構成とすることができる。この構成によれば、ＩｎＡｌＮからなる電子供給層の表面が酸化されることを抑制できる。

上記構成において、前記電子走行層は、ＧａＮである構成とすることができる。

上記構成において、前記電子供給層のＩｎ組成比は、１２％以上３５％以下である構成とすることができる。

上記構成において、前記電子供給層のＩｎ組成比は、１２％以上１８％以下である構成とすることができる。

上記構成において、前記電子供給層のＩｎ組成比は、１７％以上１８％以下である構成とすることができる。

上記構成において、前記電子供給層の表面におけるＨａｚｅ値は、１２０ｐｐｍ以下である構成とすることができる。

上記構成において、前記電子供給層の表面におけるＨａｚｅ値は、５０ｐｐｍ以下である構成とすることができる。

本発明によれば、ＩｎＡｌＮからなる電子供給層の表面平坦性を良好にでき、また、２次元電子ガスのシート抵抗を低くすることができるため、高周波数動作が可能となる。

図１は、２次元電子ガスのシート抵抗とＩｎＡｌＮ電子供給層の表面平坦性を測定するために作製したエピタキシャル層の断面図の例である。 図２は、ＡｌＮスペーサ層の膜厚に対する２次元電子ガスのシート抵抗の測定結果を示す図である。 図３は、ＡｌＮスペーサ層の膜厚に対するＩｎＡｌＮ電子供給層の表面平坦性の測定結果を示す図である。 図４は、実施例１に係る半導体装置の断面図の例である。

まず初めに、発明者が行った実験について説明する。図１は、２次元電子ガスのシート抵抗とＩｎＡｌＮ電子供給層の表面平坦性を測定するために作製したエピタキシャル層の断面図の例である。エピタキシャル層は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて成長される。図１を参照して、まず、ＳｉＣからなる基板１０を、ＭＯＣＶＤ装置の成長炉内にセットする。そして、基板１０上に、以下の成長条件にて、ＡｌＮからなるバッファ層１２を成長させる。なお、以下に説明する結晶成長には、特に注釈しないかぎり、キャリアガスとして水素を用いる。
原料ガス：ＴＭＡ（トリメチルアルミニウム）、ＮＨ_３（アンモニア）
成長温度：１０００℃
膜厚 ：２０ｎｍ

バッファ層１２上に、以下の成長条件にて、ＧａＮ電子走行層１４を成長させる。
原料ガス：ＴＭＧ（トリメチルガリウム）、ＮＨ_３
成長温度：１０００℃
膜厚 ：１０００ｎｍ

ＧａＮ電子走行層１４上に、以下の成長条件にて、ＡｌＮスペーサ層１６を成長させる。
原料ガス：ＴＭＡ、ＮＨ_３
成長温度：１０００℃
膜厚 ：０ｎｍ〜２ｎｍ

キャリアガスを水素から窒素に変えた後、ＡｌＮスペーサ層１６上に、以下の成長条件にて、ＩｎＡｌＮ電子供給層１８を成長させる。
原料ガス：ＴＭＩ（トリメチルインジウム）、ＴＭＡ、ＮＨ_３
成長温度：８００℃
ＩＩＩ族組成比（Ｉｎ組成比）：１７％
膜厚 ：６ｎｍ

本実験で電子供給層として使用したＩｎＡｌＮは、ＧａＮと格子整合し、またＩｎＡｌＮとＧａＮの大きな自発分極差と、伝導帯の大きな不連続により、高濃度の２次元電子ガスが得られることが期待できる。即ち、ＩｎＡｌＮ電子供給層１８を用いることで、ＩｎＡｌＮ電子供給層１８を薄層化させた状態でも、２次元電子ガスのシート抵抗が低くなることが期待できる。また、ＧａＮ電子走行層１４とＩｎＡｌＮ電子供給層１８の間にＡｌＮスペーサ層１６を設けている。これは、ＡｌＮスペーサ層１６を設けることで、２次元電子ガスの移動度の向上が期待できるためである。なお、２次元電子ガスの移動度の向上という観点からは、ＧａＮ電子走行層１４とＩｎＡｌＮ電子供給層１８の間にＡｌＧａＮスペーサ層を設けることも考えられるが、ＡｌＮスペーサ層とすることで、製造を容易にすることができる。

ここで、ＡｌＮスペーサ層１６の膜厚を０ｎｍ〜２ｎｍの間で振って作製した複数のエピタキシャル層それぞれについて、ＧａＮ電子走行層１４に生成される２次元電子ガスのシート抵抗と、ＩｎＡｌＮ電子供給層１８の表面平坦性を測定した。図２は、ＡｌＮスペーサ層１６の膜厚に対する２次元電子ガスのシート抵抗の測定結果を示す図である。図３は、ＡｌＮスペーサ層１６の膜厚に対するＩｎＡｌＮ電子供給層１８の表面平坦性の測定結果を示す図である。なお、ＡｌＮスペーサ層１６の膜厚は、断面ＴＥＭ（Transmission Electron Microscope）により測定した。

図２を参照して、２次元電子ガスのシート抵抗は、ＡｌＮスペーサ層１６を設けない場合（ＡｌＮスペーサ層１６の膜厚が０ｎｍの場合）に比べて、ＡｌＮスペーサ層１６を設けた場合の方が小さくなることが分かる。また、２次元電子ガスのシート抵抗は、ＡｌＮスペーサ層１６の膜厚に依存していて、具体的には、ＡｌＮスペーサ層１６の膜厚が０ｎｍから０．５ｎｍの間では、膜厚が厚くなるに従い２次元電子ガスのシート抵抗は急激に低下し、その後、０．５ｎｍから１ｎｍの間では、ゆっくりと低下する。そして、ＡｌＮスペーサ層１６の膜厚が１ｎｍを超えると、膜厚が厚くなるに従い徐々に２次元電子ガスのシート抵抗は上昇する。

図２のグラフから、２次元電子ガスのシート抵抗を小さくするには、ＡｌＮスペーサ層１６の膜厚は０．５ｎｍ以上とするのがよいこと分かる。例えば、ＡｌＧａＮ電子供給層を用いた場合では、２次元電子ガスのシート抵抗を３００Ω／ｓｑｒ以下にすることは難しいが、ＩｎＡｌＮ電子供給層１８を用いると、ＡｌＮスペーサ層１６の膜厚を０．５ｎｍ以上１．５ｎｍ以下とすることで、２次元電子ガスのシート抵抗は３００Ω／ｓｑｒ以下となる。

次に、図３を用いて、ＩｎＡｌＮ電子供給層１８の表面平坦性を説明する。ＩｎＡｌＮ電子供給層１８の表面モフォロジーは、電子移動度に影響を与えるため、ＩｎＡｌＮ電子供給層１８の表面は平坦であることが求められる。つまり、ＩｎＡｌＮ電子供給層１８の平坦性が劣化すると、２次元電子ガスの移動度も低下してしまうことになる。２次元電子ガスの移動度の低下は、２次元電子ガスのシート抵抗の増大をもたらすため、相互コンダクタンスが小さくなり、高周波数特性が劣化してしまう。

図３を参照して、ＩｎＡｌＮ電子供給層１８の表面平坦性は、ＡｌＮスペーサ層１６の膜厚に依存していることが分かる。具体的には、ＡｌＮスペーサ層１６の膜厚が０ｎｍから０．８ｎｍまでは、ＩｎＡｌＮ電子供給層１８の表面のＨａｚｅ値は５０ｐｐｍ以下であり、良好な表面平坦性を示している。ＡｌＮスペーサ層１６の膜厚が０．８ｎｍより厚くなると、ＩｎＡｌＮ電子供給層１８の表面のＨａｚｅ値は大きくなっていき、ＡｌＮスペーサ層１６の膜厚が１．２５ｎｍを境にＨａｚｅ値は急激に大きくなる。ＡｌＮスペーサ層１６の膜厚が１．２５ｎｍの場合のＨａｚｅ値は１２０ｐｐｍ程度である。そして、ＡｌＮスペーサ層１６の膜厚が１．７５ｎｍ以上となると、ＩｎＡｌＮ電子供給層１８の表面のＨａｚｅ値は３００ｐｐｍ程度に飽和する。このことから、ＩｎＡｌＮ電子供給層１８の表面平坦性の観点からは、ＡｌＮスペーサ層１６の膜厚は１．２５ｎｍ以下とするのがよいことが分かる。

なお、図２および図３に示した測定結果は、ＡｌＮスペーサ層１６の成長条件（例えば成長圧力やＶ／ＩＩＩ比など）には依存せず、成長条件を変更しても、図２および図３に示す結果と同様の傾向が得られた。

そこで、上記の実験結果を踏まえて、高周波数動作が可能な半導体装置の実施例について以下に説明する。

図４は、実施例１に係る半導体装置の断面図の例である。図４を参照して、ＳｉＣ基板である基板１０上に、ＡｌＮからなり、膜厚が２０ｎｍのバッファ層１２が設けられている。バッファ層１２上に、膜厚が１０００ｎｍのＧａＮ電子走行層１４が設けられている。ＧａＮ電子走行層１４上に、膜厚が０．５ｎｍ〜１．２５ｎｍのＡｌＮスペーサ層１６が設けられている。ＡｌＮスペーサ層１６上に、膜厚が６ｎｍ、Ｉｎ組成比が１７％で、ＧａＮ電子走行層１４に２次元電子ガス２０を生成するＩｎＡｌＮ電子供給層１８が設けられている。ＩｎＡｌＮ電子供給層１８上に、膜厚が５ｎｍのＧａＮ層２２が設けられている。ＧａＮ層２２上に、ゲート電極２４と、ゲート電極２４を挟むソース電極２６およびドレイン電極２８と、が設けられている。ゲート電極２４は、例えばＧａＮ層２２側からＮｉ（ニッケル）、Ａｕ（金）が順次積層された２層構造をしている。ソース電極２６およびドレイン電極２８は、例えばＧａＮ層２２側からＴｉ（チタン）、Ａｌ（アルミニウム）が順次積層された２層構造をしている。ＧａＮ層２２上であって、ゲート電極２４、ソース電極２６、およびドレイン電極２８が設けられていない領域には、例えばＳｉＮ（窒化シリコン）からなる保護膜３０が設けられている。

バッファ層１２からＩｎＡｌＮ電子供給層１８は、図１で説明した成長により形成することができる。ＧａＮ層２２は、ＭＯＣＶＤ法を用いて、以下の成長条件にて、ＩｎＡｌＮ電子供給層１８上に成長させることができる。
原料ガス：ＴＭＧ、ＮＨ_３
成長温度：１０００℃
膜厚 ：５ｎｍ

ゲート電極２４、ソース電極２６、ドレイン電極２８、および保護膜３０は以下の方法により形成することができる。まず、ＧａＮ層２２上に、例えば蒸着法およびリフトオフ法を用いて、ゲート電極２４と、ゲート電極２４を挟むソース電極２６およびドレイン電極２８と、を形成する。次いで、例えばプラズマＣＶＤ法（プラズマ化学気相成長法）を用いて、ゲート電極２４、ソース電極２６、およびドレイン電極２８が形成された領域を除いたＧａＮ層２２上に、保護膜３０を形成する。

以上説明してきたように、実施例１によれば、基板１０上にＧａＮ電子走行層１４が設けられ、ＧａＮ電子走行層１４上にＡｌＮスペーサ層１６が設けられ、ＡｌＮスペーサ層１６上にＩｎＡｌＮ電子供給層１８が設けられ、ＩｎＡｌＮ電子供給層１８上にゲート電極２４と、ゲート電極２４を挟むソース電極２６およびドレイン電極２８とが設けられている。例えば、ＡｌＮスペーサ層１６は、ＧａＮ電子走行層１４上に接して設けられ、ＩｎＡｌＮ電子供給層１８は、ＡｌＮスペーサ層１６上に接して設けられている。そして、ＡｌＮスペーサ層１６の膜厚は０．５ｎｍ以上１．２５ｎｍ以下である。図３で説明したように、ＩｎＡｌＮ電子供給層１８の表面平坦性の劣化は、２次元電子ガスの移動度の低下をもたらすことから、高周波数特性の劣化を引き起こしてしまう。しかしながら、実施例１に係る半導体装置では、ＡｌＮスペーサ層１６の膜厚を０．５ｎｍ以上１．２５ｎｍ以下としているため、図３のように、ＩｎＡｌＮ電子供給層１８の表面平坦性を良好にすることができ、また、図２のように、２次元電子ガスのシート抵抗を低くすることができる。このため、高周波数動作が可能となる。

図３のように、ＡｌＮスペーサ層１６の膜厚が薄いと、ＩｎＡｌＮ電子供給層１８の表面のＨａｚｅ値は小さく、良好な表面平坦性を得ることができる。このことから、より良好な表面平坦性を得るには、ＡｌＮスペーサ層１６の膜厚は、１．０ｎｍ以下の場合が好ましく、０．８ｎｍ以下の場合がより好ましい。したがって、高周波数動作を可能とすべく、２次元電子ガスの移動度の低下をより抑えるためには、ＡｌＮスペーサ層１６の膜厚は、０．５ｎｍ以上１．０ｎｍ以下の場合が好ましく、０．５ｎｍ以上０．８ｎｍ以下の場合がより好ましい。

図３のように、ＡｌＮスペーサ層１６の膜厚を０．５ｎｍ以上１．２５ｎｍ以下とした場合、ＩｎＡｌＮ電子供給層１８の表面におけるＨａｚｅ値は１２０ｐｐｍ以下にすることができる。また、ＡｌＮスペーサ層１６の膜厚を０．５ｎｍ以上０．８ｎｍ以下とした場合、ＩｎＡｌＮ電子供給層１８の表面におけるＨａｚｅ値は５０ｐｐｍ以下にすることができる。

図２のように、２次元電子ガスのシート抵抗は、ＡｌＮスペーサ層１６の膜厚が０．５ｎｍまでは急激に低下し、その後、１．０ｎｍまでは徐々に低下する。このことから、ＡｌＮスペーサ層１６の膜厚は、０．６ｎｍ以上の場合が好ましく、０．８ｎｍ以上の場合がさらに好ましい。したがって、高周波数動作を可能とするためには、ＡｌＮスペーサ層１６の膜厚は、０．６ｎｍ以上１．２５ｎｍ以下の場合が好ましく、０．８ｎｍ以上１．２５ｎｍ以下の場合がより好ましい。

図４のように、ＩｎＡｌＮ電子供給層１８上にＧａＮ層２２が設けられている。例えば、ＧａＮ層２２は、ＩｎＡｌＮ電子供給層１８上に接して設けられている。ＩｎＡｌＮ電子供給層１８は、Ａｌを含んでいるため、大気に曝されると表面酸化が進み易く、酸化アルミニウムなどが形成され、大きな不良要因となってしまう。したがって、ＩｎＡｌＮ電子供給層１８上にＧａＮ層２２が設けられていない場合でもよいが、ＩｎＡｌＮ電子供給層１８の表面酸化を抑制する点からは、ＧａＮ層２２が設けられている場合が好ましい。

図４のように、ＧａＮ層２２に凹部を設けず、ＧａＮ層２２の上面にゲート電極２４、ソース電極２６、およびドレイン電極２８を設ける場合を例に示したが、これに限られるわけではない。例えば、ＧａＮ層２２に凹部を設けて、この凹部にゲート電極２６を設けたゲートリセス構造の場合でもよく、またオーミックリセス構造の場合でもよい。

ＩｎＡｌＮ電子供給層１８のＩｎ組成比は１７％である場合を例に示したが、これに限られない。Ｉｎ組成比は、１２％以上３５％以下の範囲内であることが好ましい。Ｉｎ組成比が１２％より小さいまたは３５％より大きい場合は、ａ軸方向の格子歪みが大きくクラックが生じてしまうためである。また、Ｉｎ組成比が１８％以下であると、２次元電子ガスのシート抵抗が下がっていく傾向にあるから、Ｉｎ組成比は、１２％以上１８％以下であることがより好ましい。さらに、Ｉｎ組成比が１７％以上１８％以下であることがさらに好ましい。Ｉｎ組成比が１７％以上１８％以下である場合は、ＩｎＡｌＮはＧａＮと格子整合するので格子歪みが抑制されるためである。

ＧａＮ層２２は、ｉ型の場合でもｎ型の場合でもよい。ｎ型の場合は、表面電荷が安定し易く、また高温でｎ型のＧａＮを成長することでドーパントの活性化率が上がり、より表面電荷が安定されるため、デバイス全体のバンド構造が安定化し不良が低減する。なお、ｎドーパントとしてはＳｉＨ_４（シラン）を用いることができる。

基板１０はＳｉＣ基板である場合を例に示したが、その他に、Ｓｉ基板、ＧａＮ基板、サファイア基板、Ｇａ_２Ｏ_３基板などを用いることができる。バッファ層１２はＡｌＮである場合を例に示したが、その他に、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮなどの窒化物半導体を用いることができる。また、成長に用いる原料は、上述した原料の他に、Ａｌ原料としてＴＥＡ（トリエチルアルミニウム）、Ｇａ原料としてＴＥＧ（トリエチルガリウム）を用いることができる。また、電子走行層は、ＧａＮ電子走行層１４である場合を例に示したが、この場合に限られず、Ｂ_αＡｌ_βＧａ_γＩｎ_{１−α−β−γ}Ｎからなる窒化物半導体であって、電子供給層のＩｎ_ＸＡｌ_１−ＸＮとａ軸格子定数が合うように下記の式を満たす材料を用いることができる。
２．５５α＋３．１１β＋３．１９γ＋３．５５（１−α−β−γ）＝３．５５Ｘ＋３．１１（１−Ｘ）

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 基板
１２ バッファ層
１４ ＧａＮ電子走行層
１６ ＡｌＮスペーサ層
１８ ＩｎＡｌＮ電子供給層
２０ ２次元電子ガス
２２ ＧａＮ層
２４ ゲート電極
２６ ソース電極
２８ ドレイン電極
３０ 保護膜

Claims (9)

1. 基板上に設けられた窒化物半導体からなる電子走行層と、
   前記電子走行層上に設けられたＡｌＮからなるスペーサ層と、
   前記スペーサ層上に設けられたＩｎＡｌＮからなる電子供給層と、
   前記電子供給層上に設けられたゲート電極と、前記ゲート電極を挟むソース電極およびドレイン電極と、を備え、
   前記スペーサ層の膜厚は、０．５ｎｍ以上１．２５ｎｍ以下であることを特徴とする半導体装置。
2. 前記スペーサ層の膜厚は、０．５ｎｍ以上０．８ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
3. 前記電子供給層上に設けられたＧａＮ層を備えることを特徴とする請求項１または２記載の半導体装置。
4. 前記電子走行層は、ＧａＮであることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
5. 前記電子供給層のＩｎ組成比は、１２％以上３５％以下であることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
6. 前記電子供給層のＩｎ組成比は、１２％以上１８％以下であることを特徴とする請求項５記載の半導体装置。
7. 前記電子供給層のＩｎ組成比は、１７％以上１８％以下であることを特徴とする請求項５記載の半導体装置。
8. 前記電子供給層の表面におけるＨａｚｅ値は、１２０ｐｐｍ以下であることを特徴とする請求項１から７のいずれか一項記載の半導体装置。
9. 前記電子供給層の表面におけるＨａｚｅ値は、５０ｐｐｍ以下であることを特徴とする請求項２記載の半導体装置。

Images