[go: up one dir, main page]

CN103066103B - 硅衬底上的iii族氮化物的衬底击穿电压改进方法 - Google Patents

硅衬底上的iii族氮化物的衬底击穿电压改进方法 Download PDF

Info

Publication number
CN103066103B
CN103066103B CN201210287745.1A CN201210287745A CN103066103B CN 103066103 B CN103066103 B CN 103066103B CN 201210287745 A CN201210287745 A CN 201210287745A CN 103066103 B CN103066103 B CN 103066103B
Authority
CN
China
Prior art keywords
layer
buffer layer
type conductivity
circuit structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210287745.1A
Other languages
English (en)
Other versions
CN103066103A (zh
Inventor
陈祈铭
刘柏均
林宏达
张晋诚
喻中
喻中一
蔡嘉雄
黃和涌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103066103A publication Critical patent/CN103066103A/zh
Application granted granted Critical
Publication of CN103066103B publication Critical patent/CN103066103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种电路结构包括：衬底；未掺杂氮化铝的成核层；包含铝、镓、氮、硅和氧之一、和p型导电性掺杂剂的梯度缓冲层；包含镓、氮、硅和氧之一、和不包括铝的p型导电性掺杂剂的非梯度缓冲层；以及位于非梯度缓冲层上方的未掺杂氮化镓的块状层。梯度缓冲层和非梯度缓冲层中的各种掺杂剂提高了电阻率，并且生成了具有本征平衡导电性的层。本发明还提供了硅衬底上的III族氮化物的衬底击穿电压改进方法。

Description

硅衬底上的III族氮化物的衬底击穿电压改进方法
技术领域
本发明基本上涉及半导体电路制造工艺，更具体地来说，涉及在硅衬底上形成III族V族(III-V)化合物半导体膜。
背景技术
由于III族V族化合物半导体(通常称作III-V族化合物半导体，比如氮化镓(GaN)及其相关合金)在电子器件和光电器件中有着光明的应用前景，因此近些年来一直对其进行着深入细致的研究。许多III-V化合物半导体的较大带隙并且较高电子饱和速度还使其成为了高温、高电压、和高速电力电子应用中极好的选择。应用了III-V化合物半导体的潜在电子设备的具体实例包括高电子迁移率晶体管(HEMT)和其他异质结双极型晶体管。
在这些器件中使用了III-V化合物半导体GaN的外延生长膜。可惜，由于通常在生长块状晶体(bulkcrystal)所使用的温度下的氮的平衡压力较高，因此获得GaN块状晶体非常困难，从而GaN外延膜必须生长在衬底上，而不能生长在GaN上。由于缺乏可行的GaN衬底块状生长方法，因此通常将GaN外延沉积在不同衬底上，比如硅、SiC和蓝宝石(Al2O3)。特别地，鉴于硅相比于其他生长衬底的成本较低及其后续加工能力，而将研究集中于使用硅作为生长衬底。然而，因为硅衬底的晶格常数和热膨胀系数与GaN的不同，所以在硅衬底上生长GaN膜比较困难。如果能够克服在硅衬底上生长GaN膜的困难，则考虑到硅衬底的成本较低、尺寸较大、晶体和表面质量较高、导电性可控、并且热导率较高，硅衬底对于GaN生长来说很具有吸引力。
亟需不断探索出改进的形成III-V化合物半导体器件的方法。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种电路结构，包括：硅衬底；成核层，未掺杂氮化铝，位于所述硅衬底上方；缓冲层，包含镓、氮、硅和氧之一、和p型导电性掺杂剂，位于所述成核层上方；以及块状层，未掺杂氮化镓，位于所述缓冲层上方。
在该电路结构中，所述缓冲层包括梯度缓冲层和非梯度缓冲层，所述梯度缓冲层进一步包含铝。
在该电路结构中，所述p型导电性掺杂剂包含碳、铁、镁、和锌中的至少一种。
在该电路结构中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于大约1E15/cm3和1E19/cm3之间的杂质。
在该电路结构中，所述非梯度缓冲层中的p型导电性掺杂剂和所述梯度缓冲层中的p型导电性掺杂剂的成分和/或浓度不同。
在该电路结构中，所述缓冲层的厚度为大约1微米至大约3微米。
在该电路结构中，所述非梯度缓冲层的厚度为大约0.5微米至大约3微米。
该电路结构还包括：有源层，位于所述块状层上方，所述有源层包括氮化铝层和氮化铝镓层。
在该电路结构中，所述氮化铝有源层为大约5埃至大约15埃，所述氮化铝镓有源层为大约100埃至大约350埃。
在该电路结构中，所述氮化铝镓有源层的铝浓度处于大约0.15％原子百分比至0.3％原子百分比之间。
根据本发明的另一方面，提供了一种形成电路结构的方法，包括：提供硅晶圆；使用大约650摄氏度至大约950摄氏度的工艺温度在所述硅晶圆上方外延生长未掺杂氮化铝成核层；在所述成核层上方外延生长梯度缓冲层，所述梯度缓冲层包含：铝、镓、氮、硅和氧之一以及p型导电性掺杂剂；在所述梯度缓冲层上方外延生长非梯度缓冲层，所述非梯度缓冲层包含镓、氮、硅和氧之一、以及p型导电性掺杂剂，而不包含铝；以及在所述非梯度缓冲层上方外延生长未掺杂氮化镓块状层。
在该方法中，所述梯度缓冲层的p型导电性掺杂剂和所述非梯度缓冲层的p型导电性掺杂剂包含碳、铁、镁、以及锌中的至少一种。
在该方法中，所述梯度缓冲层的p型导电性掺杂剂和所述非梯度缓冲层的p型导电性掺杂剂是相同的掺杂剂。
在该方法中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于大约1E15/cm3和1E19/cm3之间的杂质。
该方法还包括：在所述块状层上方外延生长有源层，所述有源层包括氮化铝层和氮化铝镓层。
在该方法中，所述氮化铝有源层为大约5埃至大约15埃，并且所述氮化铝镓有源层为大约100埃至大约350埃。
在该方法中，所述氮化铝镓有源层的铝浓度处于大约0.15％原子百分比至0.3％原子百分比之间。
在该方法中，所述梯度缓冲层和所述非梯度缓冲层的总厚度处于大约1.5微米至大约5微米之间。
在该方法中，硅晶圆具有<111>的晶体定向。
在该方法中，所述电路结构是高电子迁移率晶体管。
附图说明
为了全面理解本发明及其优点，现在结合附图进行以下描述作为参考，
其中：
图1是根据本发明的各个实施例的示出了操作步骤的方法流程图；以及
图2是根据本发明的各个实施例的电路结构产品的横截面图。
具体实施方式
下面，详细讨论本实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
本发明提供了一种形成III族至V族(在下文中称为III-V)半导体膜及得到的结构的新型方法。在整个描述中，术语“III-V化合物半导体”指的是至少包含一种III族元素和一种V族元素的化合物半导体材料。术语“III-N化合物半导体”指的是V族元素为氮的III-V化合物半导体。示出了制造本发明的示例性实施例所需要的阶段。本领域技术人员可以了解，为了制造出完成的器件，可能需要在所描述的阶段之前或者之后进行其他制造步骤。在本发明的各个附图和示例性实施例中，相似的参考标号用于指定相似的元件。
如所述，生长厚GaN膜(厚达数微米，例如5微米)存在诸多挑战，包括III-N材料和硅之间的热膨胀系数(CTE)不匹配以及晶格常数不匹配。发明人所知道的一种现有解决方式是使用若干层略有不同的材料来降低硅晶圆和III-V族化合物半导体层之间的界面处的应力。可以在硅晶圆的顶部上生长薄成核层(nucleationlayer)。例如，可以在硅晶圆上方生长厚度为大约150nm-300nm的氮化铝(AlN)层。可以在成核层上生长未掺杂梯度层(undopedgradedlayer)。在一些情况下，梯度层具有铝含量降低并且镓含量升高的浓度梯度。梯度层的厚度可以是大约500nm至1000nm，其中，最高梯度大部分是氮化镓。在梯度层上沉积了块状氮化镓层。可以使用成核层和梯度缓冲层利用较小的界面应力来沉积块状氮化镓层；然而，可以只将块状氮化镓层沉积为高达大约3微米。较厚的块状层仍会造成破损和多余的缺陷。然而，要想得到足够的击穿电压就需要较厚的块状层。
未掺杂梯度层和/或块状氮化镓层显示出了类似于n掺杂层的电性能。通过研究和分析，发明人在未掺杂梯度层和/或块状氮化镓层中发现了诸如硅和/或氧的杂质。这些杂质导致了各个层产生了不利于高电子迁移率晶体管(HEMT)和其他异质结双极型晶体管适当运行的有害电性能。可以认为，这些杂质是通过晶圆处理环境的残余污染物产生的。
本发明提供了一种结构以及用于形成高击穿电压器件的III-V化合物半导体膜并且用于纠正硅和/或氧的无意掺杂的方法。现在参考图1(方法101的流程图)，在操作103中，提供了第一硅晶圆。硅晶圆可以具有米勒指数(Millerindex)为[111]的晶圆定向。硅晶圆的厚度可以在大约600微米至大约1500微米之间，例如大约675微米。较厚的硅晶圆可以较坚固，从而不容易损坏；然而，体积的增加会在冷却晶圆时增加弯曲。薄硅晶圆产生的弯曲较小，但是不坚固。
在图1中的操作105中，在硅晶圆上外延生长成核层。成核层可以为大约100nm至大约800nm，并且包含氮化铝。可以使用低温外延工艺来生长成核层。该工艺可以是金属有机CVD(MOCVD)、金属有机物汽相外延(MOVPE)、等离子体增强CVD(PECVD)、远程等离子体增强CVD(RP-CVD)、分子束外延(MBE)、氢化物汽相外延(HVPE)、氯化物汽相外延(Cl-VPE)、以及液相外延(LPE)。在低温工艺中，工艺温度可以为大约650摄氏度至大约950摄氏度，工艺压力可以为大约300Torr或者以上。在另一实施例中，可以使用高温外延工艺生长成核层。工艺温度可以为大约1000摄氏度至大约1200摄氏度。压力可以为大约10Torr至大约300Torr之间。
接下来，在操作107中，利用各种掺杂剂在成核层上生长缓冲层。缓冲层包括梯度缓冲层和非梯度缓冲层。可以通过掺杂各个半导体层来改变本征平衡导电性(intrinsicallybalancedconductivity)。根据材料，可以加入一些掺杂剂，使得层具有n型导电性或者p型导电性。根据层中的材料类型，可以加入一种或者多种掺杂剂，使得本征平衡导电性变得更偏n型(moren-type)或者更偏p型(morep-type)。除了改变导电性导电性类型以外，掺杂剂还可以改变其他电性能。例如，添加掺杂剂可以增大电阻率。
根据本发明的各个实施例，可以利用硅和/或氧、以及碳、铁、镁、和锌中的一种或者多种来掺杂缓冲层。硅和氧公知为III-N材料的n型掺杂剂，碳、铁、镁、和锌公知为III-N材料的p型掺杂剂。掺杂剂的两种不同类型将相互补偿(或者抵消)，使得梯度缓冲层的本征平衡状态类似于预掺杂状态。尽管缓冲层的电子迁移率和空穴迁移率处于本征平衡状态，但是所添加的掺杂剂增大了层的电阻率，使得器件的击穿电压增大。
改变总体掺杂剂浓度在不同程度上增大了击穿电压。可以期望1E15/cm3和1E19/cm3的p型掺杂剂浓度来实现足够高的击穿电压，例如大于大约800伏特。层的电阻率可以大于大约2E4ohms·cm。可以通过增大总掺杂剂浓度来获得较高的击穿电压。注意，为了将缓冲层保持在本征平衡状态，掺杂剂还包含对应浓度的硅和/或氧。
在一些实施例中，利用硅和/或氧掺杂缓冲层是无意的。在缓冲层中可以包含来自衬底、腔室中或者晶圆上的预先处理、环境中、或者其他地方的杂质。无意掺杂使得缓冲层具有n型导电性。在这些实施例中，因为预计将出现硅和/或氧，所以在外延生长期间只添加p型导电性掺杂剂。
在外延生长工艺期间，可以将p型掺杂剂作为气体进行添加，可以将该气体与一种或者多种前体工艺气体预混合或者将该气体独立添加。在层上，掺杂剂浓度可以发生变化。例如，p型掺杂剂浓度还可以是梯度的，其中，越靠近成核层的浓度越高，越远离成核层的浓度越低。
在图1中的操作107中，利用一种或者多种p型导电性掺杂剂在成核层上外延生长氮化铝镓(AlGaN)的梯度缓冲层。梯度缓冲层的厚度可以为大约1微米至3微米。梯度缓冲层具有铝含量减小的浓度梯度和镓含量增大的浓度梯度。换言之，梯度缓冲层离成核层最近的部分的铝浓度最高，梯度缓冲层离成核层最远的部分的铝浓度最低(在一些情况下，不包含铝)。在一些实施例中，镓的浓度变化与铝的浓度变化方向相反。离成核层最近的镓浓度最低或者为零，离成核层最远的镓浓度最高。
在一些实施例中，在若干层中，浓度变化可以呈现为阶梯式。在外延生长期间，可以通过接通或者断开各种气体并且改变流量和压力来改变浓度，而不必将在制晶圆从腔室中移走。
再次参考图1，在操作109中，在梯度缓冲层上方外延生长非梯度缓冲层。非梯度缓冲层包含氮化镓而不包含铝。非梯度缓冲层的厚度可以为大约0.5微米至大约3微米。梯度缓冲层和非梯度缓冲层的厚度一共可以为大约1微米至大约5微米，或者大约3微米。
梯度缓冲层和非梯度缓冲层中的p型掺杂剂浓度可以不同。在一个实例中，梯度缓冲层内的p型掺杂剂浓度可以在1E15/cm3和1E19/cm3之间变化。非梯度缓冲层内的p型掺杂剂浓度为大约1E19/cm3。在另一实例中，梯度缓冲层和非梯度缓冲层两者的p型掺杂剂浓度在1E15/cm3和1E19/cm3之间变化，这种变化可以是逐渐变化或者阶梯式(instep)变化。在一些情况下，可以通过添加掺杂剂而不改变其他掺杂剂的气体流速来影响浓度变化。在又一实例中，在整个缓冲层中，p型掺杂剂浓度相对恒定，例如，处于大约1E19/cm3。
在操作111中，在非梯度缓冲层上方外延生长未掺杂氮化镓的块状层。氮化镓的块状层不包含任何掺杂剂，但是可能包含无意包含在膜中的污染物或者杂质。未掺杂氮化镓的厚度可以为大约0.5微米至大约1微米。在高温条件下生长块状GaN层。该工艺可以是金属有机CVD(MOCVD)、金属有机物汽相外延(MOVPE)、等离子体增强CVD(PECVD)、远程等离子体增强CVD(RP-CVD)、分子束外延(MBE)、氢化物汽相外延(HVPE)、氯化物汽相外延(C1-VPE)、以及液相外延(LPE)。使用含镓前体和含氮前体来实施金属有机物汽相外延(MOVPE)。含镓前体包括三甲基镓(TMG)、三乙镓(TEG)、或者其他适当化学物质。含氮前体包括氨(NH3)、三甲基铝(TMA)、苯肼、或者其他适当化学物质。
图2示出了根据本发明的各个实施例的功率晶体管器件200的实例。衬底201是晶体定向为[111]的硅衬底。尽管还可以使用具有其他晶体定向的硅晶圆，但是可以发现，[111]硅晶圆非常适于III-V材料的随后的外延生长。利用低温工艺或者高温工艺在衬底201上方生长氮化铝的成核层203(厚度为大约300nm)。在成核层上方生长缓冲层(205和207)。第一缓冲层部分205(厚度为大约2微米)是具有铝和镓的浓度梯度的梯度缓冲层(AlGaN)。可以将成核层和第二缓冲层部分之间的成分定义为Alx(Ga1-x)N，其中，x从1变化至0或者从1变化至0.2。该变化可以为平滑浓度曲线、直线、或者若干阶梯变化。
在梯度缓冲层205上方外延生长第二缓冲层部分207。第二缓冲层是非梯度的。外延生长只包含含氮化镓前体，而并没有使用含铝前体。然而，由于来自梯度缓冲层205的污染或者迁移，仍可能会在该层中发现微量的铝。非梯度缓冲层的厚度可以为大约1微米。
然后，在非梯度缓冲层207上方生长块状氮化镓层209。该块状氮化镓层209是功率晶体管器件的沟道层，该功率晶体管器件可以是高电子迁移率晶体管(HEMT)。图2示出了块状GaN层209顶部上的有源层211。在该沟道层209上方生长该有源层211(还称为施主供给层(donorsupplylayer))。在沟道层209和施主供给层211之间确定出界面。二维电子气(2-DEG)的载体沟道位于该界面处。在至少一个实施例中，施主供给层211指的是氮化铝镓(AlGaN)层(还称为AlGaN层211)。可以通过使用了含铝前体、含镓前体、和含氮前体的MOVPE在GaN层209上方外延生长AlGaN层211。含铝前体包括TMA、TEA、或者其他化学物质。含镓前体包括TMG、TEG、或者其他适当化学物质。含氮前体包括氨、叔丁基胺(tertiarybutylamine，TBAm)、苯肼、或者其他适当化学物质。AlGaN层211的厚度处于大约5纳米至大约50纳米的范围内，并且包括大约0.15至0.3％之间的铝浓度。在其他实施例中，施主供给层211可以包括AlGaAs层、或者AIInP层。
AlGaN层211和GaN层209之间存在带隙不间断性，由于AlGaN层211中的压电效应而产生的电子降到GaN层209中，在GaN层209中形成了高移动性导电电子的非常薄的层213。该薄层213称为二维电子气(2-DEG)，形成了载体沟道(还称为载体沟道213)。2-DEG的薄层213位于AlGaN层211和GaN层209的界面处。这样，因为GaN层209为未掺杂或者无意掺杂，所以载体沟道具有高电子迁移率，并且电子能够自由移动而不会与杂质产生碰撞或者大幅减少了与杂质的碰撞。
半导体结构200还包括源极部件215和漏极部件217，设置在AlGaN层211上方，并且被配置为电连接至载流子沟道213。源极部件和漏极部件中的每个均包含对应的金属间化合物。该金属间化合物至少部分地嵌入在AlGaN层211和GaN层209的顶部中。在一个实例中，金属间化合物包含：Al、Ti、或者Cu。在另一个实例中，金属间化合物包含：AlN、TiN、Al3Ti或者AlTi2N。
可以通过在AlGaN层211的凹部中形成经过图案化的金属层，从而形成金属间化合物。然后，可以对经过图案化的金属层应用热退火工艺，使得金属层、AlGaN层211和GaN层209反应，以形成金属间化合物。金属间化合物接触位于AlGaN层211和GaN层209的界面处的载流子沟道213。由于AlGaN层211中形成了凹部，因此金属间化合物中的金属元素可以在AlGaN层211和GaN层209中扩散得较深。金属间化合物可以改进电连接，并且在源极/漏极部件和载流子沟道213之间形成欧姆接触件。在一个实例中，在AlGaN层211的凹部中形成金属间化合物，从而金属间化合物具有非平坦顶面。在另一实例中，金属间化合物覆盖了AlGaN层211的一部分。
半导体结构200还包括栅极219，该栅极219设置在源极部件215和漏极部件217之间的AlGaN层211上方。栅极219包括导电材料层，该导电材料层用作被配置为电压偏置和与载流子沟道213进行电连接的栅电极。在各个实例中，导电材料层可以包含难熔金属或者其化合物，例如，钨(W)、氮化钛(TiN)和钽(Ta)。在一个实例中，栅极219直接设置在AlGaN层211上方。在另一个实例中，在栅极219和AlGaN层211之间形成介电层(未示出)。介电层可以包含：氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化钛(TiO2)氧化锌(ZnO2)或者氧化铪(HfO2)。介电层的厚度处于大约3nm至大约500nm的范围内。介电层提供了隔离，从而防止了栅极泄漏，并且进一步改进了器件切换速度。
半导体结构200还包括绝缘层(未示出)，该绝缘层设置在栅极219和源极/漏极部件(即，金属间化合物)之间。绝缘层覆盖了源极/漏极部件，并且暴露出该源极/漏极部件的一部分，从而形成功能电路。栅极219至少部分地嵌入该绝缘层中。
HEMT200包括块状氮化镓的相对厚层，从而能够利用高于数百伏特的电压和在800伏特或者更大电压的非常高的击穿电压进行大功率操作。沟道具有非常低的电阻率，从而能够进行非常高频率的操作。氮化铝基HEMT的电性能好于硅基和氮化硅基器件的电性能，并且成本极具竞争力。特别地，较低的栅极电容和较低的导通电阻允许开关变换器(switchingconverter)的频率比竞争中的硅基晶体管高得多。本发明提供了一种结构以及用于形成应变和缺陷较小的厚氮化硅层的方法。
本发明的实施例可以具有其他变形。例如，可以形成III-V化合物半导体层的一个或者多个附加层，从而进一步改进所得到的III-V化合物半导体层的质量。本发明的某些实施例具有若干有利特征。在将层保持在本征平衡状态的同时，能够使用各种掺杂类型对层的电阻率进行微调，从而对击穿电压进行微调。在非平衡的情况下(n型掺杂剂影响较大或者p型掺杂剂影响较大)，都将对沟道操作产生负面影响。因此，HEMT器件的质量得到了改进。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或令后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (19)

1.一种电路结构，包括：
硅衬底；
成核层，未掺杂氮化铝，位于所述硅衬底上方；
缓冲层，包含镓、氮、硅和氧之一、和p型导电性掺杂剂，位于所述成核层上方，其中，所述缓冲层包括梯度缓冲层和非梯度缓冲层，所述梯度缓冲层进一步包含铝；以及
块状层，未掺杂氮化镓，位于所述缓冲层上方。
2.根据权利要求1所述的电路结构，其中，所述p型导电性掺杂剂包含碳、铁、镁、和锌中的至少一种。
3.根据权利要求2所述的电路结构，其中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于1E15/cm3和1E19/cm3之间的杂质。
4.根据权利要求2所述的电路结构，其中，所述非梯度缓冲层中的p型导电性掺杂剂和所述梯度缓冲层中的p型导电性掺杂剂的成分和/或浓度不同。
5.根据权利要求1所述的电路结构，其中，所述缓冲层的厚度为1微米至3微米。
6.根据权利要求1所述的电路结构，其中，所述非梯度缓冲层的厚度为0.5微米至3微米。
7.根据权利要求1所述的电路结构，还包括：有源层，位于所述块状层上方，所述有源层包括氮化铝层和氮化铝镓层。
8.根据权利要求7所述的电路结构，其中，所述氮化铝有源层为5埃至15埃，所述氮化铝镓有源层为100埃至350埃。
9.根据权利要求7所述的电路结构，其中，所述氮化铝镓有源层的铝浓度处于0.15％原子百分比至0.3％原子百分比之间。
10.一种形成电路结构的方法，包括：
提供硅晶圆；
使用650摄氏度至950摄氏度的工艺温度在所述硅晶圆上方外延生长未掺杂氮化铝成核层；
在所述成核层上方外延生长梯度缓冲层，所述梯度缓冲层包含：铝、镓、氮、硅和氧之一以及p型导电性掺杂剂；
在所述梯度缓冲层上方外延生长非梯度缓冲层，所述非梯度缓冲层包含镓、氮、硅和氧之一、以及p型导电性掺杂剂，而不包含铝；以及
在所述非梯度缓冲层上方外延生长未掺杂氮化镓块状层。
11.根据权利要求10所述的方法，其中，所述梯度缓冲层的p型导电性掺杂剂和所述非梯度缓冲层的p型导电性掺杂剂包含碳、铁、镁、以及锌中的至少一种。
12.根据权利要求10所述的方法，其中，所述梯度缓冲层的p型导电性掺杂剂和所述非梯度缓冲层的p型导电性掺杂剂是相同的掺杂剂。
13.根据权利要求12所述的方法，其中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于1E15/cm3和1E19/cm3之间的杂质。
14.根据权利要求10所述的方法，还包括：在所述块状层上方外延生长有源层，所述有源层包括氮化铝层和氮化铝镓层。
15.根据权利要求14所述的方法，其中，所述氮化铝有源层为5埃至15埃，并且所述氮化铝镓有源层为100埃至350埃。
16.根据权利要求14所述的方法，其中，所述氮化铝镓有源层的铝浓度处于0.15％原子百分比至0.3％原子百分比之间。
17.根据权利要求10所述的方法，其中，所述梯度缓冲层和所述非梯度缓冲层的总厚度处于1.5微米至5微米之间。
18.根据权利要求10所述的方法，其中，硅晶圆具有<111>的晶体定向。
19.根据权利要求10所述的方法，其中，所述电路结构是高电子迁移率晶体管。
CN201210287745.1A 2011-10-20 2012-08-13 硅衬底上的iii族氮化物的衬底击穿电压改进方法 Active CN103066103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/277,692 US8791504B2 (en) 2011-10-20 2011-10-20 Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US13/277,692 2011-10-20

Publications (2)

Publication Number Publication Date
CN103066103A CN103066103A (zh) 2013-04-24
CN103066103B true CN103066103B (zh) 2016-06-08

Family

ID=48108653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210287745.1A Active CN103066103B (zh) 2011-10-20 2012-08-13 硅衬底上的iii族氮化物的衬底击穿电压改进方法

Country Status (2)

Country Link
US (1) US8791504B2 (zh)
CN (1) CN103066103B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657169B (zh) * 2013-04-22 2019-04-21 傲思丹度科技公司 半極性ｉｉｉ氮化物膜及製造該膜之材料及方法
CN103545375B (zh) * 2013-10-29 2017-10-27 沈阳工业大学 近源栅近漏栅分立控制型无掺杂场效应晶体管
EP2953167A1 (en) * 2014-06-05 2015-12-09 Nxp B.V. Semiconductor heterojunction device
US9806183B2 (en) 2015-11-30 2017-10-31 Veeco Instruments, Inc. Stress control on thin silicon substrates
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US20180053662A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Texturing of silicon surface with direct-self assembly patterning
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
CN106920844B (zh) * 2017-03-09 2019-11-29 电子科技大学 一种具有n型浮空埋层的resurf hemt器件
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
DE112018003633B4 (de) * 2017-08-25 2021-05-06 Ngk Insulators, Ltd. Verbundener körper und akustikwellenvorrichtung
KR102610826B1 (ko) * 2018-08-14 2023-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
CN111009579A (zh) * 2018-10-08 2020-04-14 合肥彩虹蓝光科技有限公司 半导体异质结构及半导体器件
CN111524958B (zh) * 2019-02-01 2023-05-02 联华电子股份有限公司 一种高电子迁移率晶体管
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112368841B (zh) * 2020-06-23 2023-03-14 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造方法
TWI857470B (zh) * 2022-11-18 2024-10-01 環球晶圓股份有限公司 磊晶結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636999A (en) * 2005-04-11 2006-10-16 Cree Inc Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013319A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Semiconductor structure with selective doping and process for fabrication
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636999A (en) * 2005-04-11 2006-10-16 Cree Inc Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same

Also Published As

Publication number Publication date
CN103066103A (zh) 2013-04-24
US8791504B2 (en) 2014-07-29
US20130099243A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
CN103137446B (zh) 硅衬底上氮化镓生长方法
JP5634681B2 (ja) 半導体素子
US9355843B2 (en) Semiconductor device and method of manufacturing the same
US8247842B2 (en) Nitride semiconductor device having graded aluminum content
CN103548127B (zh) 半导体装置及其制造方法
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
US20090045439A1 (en) Heterojunction field effect transistor and manufacturing method thereof
JP2011166067A (ja) 窒化物半導体装置
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2012015304A (ja) 半導体装置
JP5817283B2 (ja) 半導体装置の製造方法
US8975641B1 (en) Transistor having an ohmic contact by gradient layer and method of making the same
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP2012256706A (ja) 半導体装置
US20150053990A1 (en) Transistor having an ohmic contact by screen layer and method of making the same
US12211923B2 (en) Semiconductor structure and forming method thereof
US11646357B2 (en) Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
CN107046053A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant