CN112331563B - 氮化镓基高电子迁移率晶体管外延片的制备方法 - Google Patents
氮化镓基高电子迁移率晶体管外延片的制备方法 Download PDFInfo
- Publication number
- CN112331563B CN112331563B CN202011195139.8A CN202011195139A CN112331563B CN 112331563 B CN112331563 B CN 112331563B CN 202011195139 A CN202011195139 A CN 202011195139A CN 112331563 B CN112331563 B CN 112331563B
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- algan buffer
- layer
- algan
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H01L21/2056—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本公开提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法，属于半导体技术领域。所述制备方法包括：提供一衬底；在所述衬底上依次沉积AlN成核层；在所述AlN成核层上生长AlGaN缓冲层，所述AlGaN缓冲层采用间断生长方式依次通入NH3和Al源；在所述AlGaN缓冲层上依次生长高阻缓冲层、沟道层、AlGaN势垒层和P型GaN帽层。通过优化AlGaN缓冲层的生长方式，可以有效缓解由于物理气相沉积技术制作AlN，引入的缺陷和应力积累，从而可以制备出外观和晶体质量极大改善的高迁移率晶体管。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种氮化镓基高电子迁移率晶体管外延片的制备方法。
背景技术
基于AlGaN(氮化铝镓)/GaN(氮化镓)异质结构的HEMT(High Electron MobilityTransistor，高电子迁移率晶体管)具有高的电流密度、临界击穿电压和电子迁移率，在微波功率和高温电子器件领域具有十分重要的应用价值。
HEMT通常包括芯片和位于芯片上的源极、漏极和栅极。芯片由外延片得到。外延片的结构一般包括衬底和依次层叠在衬底上的AlN成核层、GaN沟道层、AlGaN势垒层以及P型GaN帽层。其中，衬底通常为Si衬底，Si与GaN之间存在较大的晶格失配，因此，在衬底与GaN沟道层之间设有AlN成核层，AlN与Si和GaN的晶格更匹配，可以起到缓冲、过渡作用。
通常采用物理气相沉积技术在衬底上形成AlN薄膜，但是采用物理气相沉积技术制作的AlN存在较大比表面积易吸附水氧，在外延后续生长GaN时会积累缺陷和应力，导致外观缺陷和性能损失。
发明内容
本公开实施例提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法，通过优化AlGaN缓冲层的生长方式，可以有效缓解由于物理气相沉积技术制作AlN，引入的缺陷和应力积累，从而可以制备出外观和晶体质量极大改善的高迁移率晶体管。所述技术方案如下：
本公开实施例提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上沉积AlN成核层；
在所述AlN成核层上生长AlGaN缓冲层，所述AlGaN缓冲层采用间断生长方式依次通入NH3和Al源；
在所述AlGaN缓冲层上依次生长高阻缓冲层、沟道层、AlGaN势垒层和P型GaN帽层。
可选地，在所述AlN成核层上生长AlGaN缓冲层，包括：
向反应腔内通入NH3和Ga源，通入时间为t1；
持续通入Ga源，间隔时间Δt后，向反应腔内通入Al源，通入时间为t2，在所述AlN成核层上生长AlGaN缓冲层。
可选地，3s≤Δt≤15s。
可选地，所述NH3的通入时间t1与所述Al源的通入时间t2的比值为1:1～10:1。
可选地，5s≤t1≤200s，5s≤t2≤20s。
可选地，每间隔通入一次NH3和Al源，生长的所述AlGaN缓冲层的厚度为2～50nm。
可选地，所述AlGaN缓冲层的总厚度为1～2um。
可选地，所述制备方法还包括：
在所述AlGaN缓冲层生长至设定厚度时，向反应腔内通入H2和NH3的混合气体，对所述AlGaN缓冲层的表面进行处理。
可选地，向所述反应腔内通入的所述H2和所述NH3的流量比为1:1～10:1。
可选地，所述设定厚度为所述AlGaN缓冲层总厚度的1/3～1/2。
本公开实施例提供的技术方案带来的有益效果是：
通过生长AlGaN缓冲层，AlGaN缓冲层可以减少穿透位错缺陷并降低应力，从而可以缓解采用物理气相沉积技术制作AlN，引入的缺陷和应力积累。同时，若同时通入NH3和Al源生长AlGaN缓冲层，NH3和Al源会产生副反应，影响AlGaN缓冲层表面的键合状态，以及AlGaN缓冲层内的应力和缺陷，因此，采用间断生长方式依次通入NH3和Al源生长AlGaN缓冲层，有利于AlGaN表面悬挂键的调整，从而可以制备出外观和晶体质量较好的高迁移率晶体管。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种氮化镓基高电子迁移率晶体管外延片的制备方法流程图；
图2是本公开实施例提供的另一种氮化镓基高电子迁移率晶体管外延片的制备方法流程图；
图3是本公开实施例提供的一种氮化镓基高电子迁移率晶体管外延片的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种氮化镓基高电子迁移率晶体管外延片的制备方法流程图，如图1所示，该制备方法包括：
步骤101、提供一衬底。
其中，衬底可以为蓝宝石衬底。
步骤102、在衬底上沉积AlN成核层。
步骤103、在AlN成核层上生长AlGaN缓冲层，AlGaN缓冲层采用间断生长方式依次通入NH3和Al源。
步骤104、在AlGaN缓冲层上依次生长高阻缓冲层、沟道层、AlGaN势垒层和P型GaN帽层。
其中，AlN成核层的厚度为10～50nm，AlGaN缓冲层的厚度为1～2um。
可选地，沟道层为GaN层，厚度为15～100nm。
该沟道层为二维电子气的输运通道，要求表面平整并且掺杂浓度很小，以减小对二维电子气的散射。
可选地，AlGaN势垒层的厚度为5～20nm。
AlGaN势垒层通过本身较大的白发极化或者压电极化作用，会在势垒层5与沟道层4的界面处产生大量的正的极化电荷，该极化正电荷可以吸引电子，从而形成二维电子气。
可选地，P型GaN帽层的厚度为50～150nm。
本公开实施例通过生长AlGaN缓冲层，AlGaN缓冲层可以减少穿透位错缺陷并降低应力，从而可以缓解采用物理气相沉积技术制作AlN，引入的缺陷和应力积累。同时，若同时通入NH3和Al源生长AlGaN缓冲层，NH3和Al源会产生副反应，影响AlGaN缓冲层表面的键合状态，以及AlGaN缓冲层内的应力和缺陷，因此，采用间断生长方式依次通入NH3和Al源生长AlGaN缓冲层，有利于AlGaN表面悬挂键的调整，从而可以制备出外观和晶体质量较好的高迁移率晶体管。
图2是本公开实施例提供的另一种氮化镓基高电子迁移率晶体管外延片的制备方法流程图，如图2所示，该制备方法包括：
步骤201、提供一衬底。
示例性地，衬底可以是蓝宝石、Si或SiC衬底。
步骤202、在衬底上沉积AlN成核层。
在本公开实施例中，可以采用物理气相沉积技术在衬底上沉积AlN薄膜，形成厚度为10～50nm的AlN成核层。
需要说明的是，在本实施例中，可以采用MOCVD(Metal organic Chemic alVaporDeposition，金属有机化合物化学气相沉淀方法)在AlN成核层上依次生长AlGaN缓冲层、沟道层、AlGaN势垒层和P型GaN帽层。生长过程中控制的温度和压力实际上是指MOCVD设备的反应室内的温度和压力。
示例性地，采用高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铝(TMAl)作为铝源。
示例性地，步骤202还可以包括：
对衬底进行高温H2化退火处理。
退火处理方式包括：在MOCVD设备的反应室内为氢气(作为载气)气氛下，高温处理衬底5～10min。其中，反应室温度为1000～1200℃，反应室压力控制在200～500torr。
步骤203、在AlN成核层上生长AlGaN缓冲层。
其中，AlGaN缓冲层采用间断生长方式依次通入NH3和Al源。
示例性地，步骤203可以包括：
向反应腔内通入NH3和Ga源，通入时间为t1；
持续通入Ga源，间隔时间Δt后，向反应腔内通入Al源，通入时间为t2，在AlN成核层上生长AlGaN缓冲层。
通过间断生长方式依次通入NH3和Al源，可以减少副反应物的产生，有效改善AlGaN缓冲层表面的键合状态，达到改善缺陷和应力积累的目的。
可选地，3s≤Δt≤15s。
若间隔时间Δt设置的过短，会导致表面键合状态及界面处理不完善，间断达不到效果，若间隔时间Δt设置的过长，又会导致AlGaN缓冲层的生长周期较长。
可选地，NH3的通入时间t1与Al源的通入时间t2的比值为1:1～10:1。
若t1与t2的比值小于1：1，会导致金属源(即Al源)的通入量偏大，难以有效合成AlGaN。若t1与t2的比值大于10：1，又会导致NH3含量过高，而NH3裂解速率偏小，因此，NH3含量过高会稀释Mo源，难以保证Al的有效并入。
可选地，5s≤t1≤200s，5s≤t2≤20s。
若NH3的通入时间t1设置的过短，则对AlGaN缓冲层表面键合状态影响较小，从而无法起到改善缺陷和应力的作用。若NH3的通入时间t1设置的过长，又会稀释Mo源，难以保证Al的有效并入。
若Al源的通入时间t2设置的过短，则难以保证Al的有效并入，若Al源的通入时间t2设置的过长，又会导致金属源(即Al源)的通入量偏大，难以有效合成AlGaN。
可选地，每间隔通入一次NH3和Al源，生长的AlGaN缓冲层的厚度为2～50nm。此时可以防止间隔通入NH3和Al源的次数过多，导致AlGaN缓冲层的生长时间较长，影响外延片的生长周期，或者间隔通入NH3和Al源的次数过少，从而无法起到改善缺陷和应力积累的作用。
可选地，AlGaN缓冲层的总厚度为1～2um。
若AlGaN缓冲层的总厚度过薄，则起不到减少缺陷和应力的作用。若AlGaN缓冲层的总厚度过厚，则外延层内会积累较大的压应力，造成翘曲，从而影响后续的外延生长。
可选地，步骤203还可以包括：
在AlGaN缓冲层生长至设定厚度时，向反应腔内通入H2和NH3的混合气体，对AlGaN缓冲层的表面进行处理。
由于采用物理气相沉积技术制作AlN，引入的缺陷和应力积累，会影响AlGaN缓冲层的表面状态(键合状态，表面形貌等)，因此，通过在AlGaN缓冲层生长一段时间后再对AlGaN缓冲层进行表面处理，有利于AlGaN缓冲层的表面状态调整。其中，H2可以对AlGaN缓冲层的表面进行刻蚀，但是H2刻蚀能力过强，因此，需要与NH3混合以帮助调整AlGaN缓冲层的表面状态，防止过刻蚀。
可选地，对AlGaN缓冲层的表面进行处理的处理时间为t3，2min≤t3≤10min。
若t3设置的过短，则无法起到对AlGaN缓冲层的表面进行处理，以调整表面状态的作用，若t3设置的过长，又会导致刻蚀表面缺陷位置，造成材料性能退化。
可选地，向反应腔内通入的H2和NH3的流量比为1:1～10:1。
若通入的H2和NH3的流量比小于1:1，会导致通入的NH3过多，使得刻蚀效果弱，难以改变AlGaN缓冲层的表面状态，若通入的H2和NH3的流量比大于10:1，又会导致通入的H2过多，刻蚀效果较强，难以稳定控制对AlGaN缓冲层表面进行刻蚀的刻蚀状态。
可选地，设定厚度为AlGaN缓冲层总厚度的1/3～1/2。
若在AlGaN缓冲层生长总厚度的1/3之前，就对AlGaN缓冲层的表面进行处理，则此时AlGaN缓冲层的厚度较薄，缺陷密度高，难以起到有效改善应力和缺陷的作用。若在AlGaN缓冲层生长总厚度的1/2之后，再对AlGaN缓冲层的表面进行处理，则此时AlGaN缓冲层的厚度较厚，只能改善表面部分AlGaN缓冲层的应力和缺陷，难以起到有效改善后续整个外延层的晶体质量的作用。
在本公开实施例中，AlGaN缓冲层的生长温度为950～1250℃，生长压力75～200torr。
步骤204、在AlGaN缓冲层上生长沟道层。
示例性地，在N2、H2气氛、温度为900℃～1100℃、反应室压力为100torr～200torr的条件下，通入TMGa作为III族源，NH3作为V族源，取V/III比为5000～10000，生长厚度为15～100nm的GaN沟道层。
步骤205、在沟道层上生长AlGaN势垒层。
示例性地，在纯H2气氛、温度为950℃～1200℃、反应室压力为100torr～200torr的条件下，通入TMGa、TMAl作为III族源，NH3作为V族源，取V/III比为5000～10000，生长厚度为5～20nm的AlGaN势垒层。
其中，AlGaN势垒层中Al摩尔掺杂量可以为0.25～0.35。
步骤206、在AlGaN势垒层上生长P型GaN帽层。
示例性地，步骤206可以包括：
在N2和H2混合气氛、温度800～1050℃、反应室压力100～600torr的条件下，通入TMGa作为III族源，NH3作为V族源，取V/III比为100～5000，生长厚度为50～150nm的P型GaN帽层。
外延生长结束后，将MOCVD设备的反应室内温度降低，在氮气气氛中进行退火处理，退火温度可为600～900℃，退火时间为5～15分钟，然后降至室温，完成外延生长。通过对外延片进行退火处理可以加强帽层中络合物的分解，从而有利于将原来被H钝化了的Mg受主激活，为P型电导提供载流子。
本公开实施例通过生长AlGaN缓冲层，AlGaN缓冲层可以减少穿透位错缺陷并降低应力，从而可以缓解采用物理气相沉积技术制作AlN，引入的缺陷和应力积累。同时，若同时通入NH3和Al源生长AlGaN缓冲层，NH3和Al源会产生副反应，影响AlGaN缓冲层表面的键合状态，以及AlGaN缓冲层内的应力和缺陷，因此，采用间断生长方式依次通入NH3和Al源生长AlGaN缓冲层，有利于AlGaN表面悬挂键的调整，从而可以制备出外观和晶体质量较好的高迁移率晶体管。
本公开实施例还提供了一种氮化镓基高电子迁移率晶体管外延片，该氮化镓基高电子迁移率晶体管外延片是采用上述图2所示的制备方法制备而成的。图3是本公开实施例提供的一种氮化镓基高电子迁移率晶体管外延片的结构示意图，如图3所示，该氮化镓基高电子迁移率晶体管外延片包括衬底1以及层叠在衬底1上的AlN成核层2、AlGaN缓冲层3、沟道层4、AlGaN势垒层5和P型GaN帽层6。
其中，AlN成核层2的厚度为10～50nm，AlGaN缓冲层3的厚度为1～2um。
可选地，沟道层4为GaN层，厚度为15～100nm。
该沟道层4为二维电子气的输运通道，要求表面平整并且掺杂浓度很小，以减小对二维电子气的散射。
可选地，AlGaN势垒层5的厚度为5～20nm。
AlGaN势垒层5通过本身较大的白发极化或者压电极化作用，会在势垒层5与沟道层4的界面处产生大量的正的极化电荷，该极化正电荷可以吸引电子，从而形成二维电子气。
可选地，P型GaN帽层6的厚度为50～150nm。
图2所示的发光二极管外延片的制造方法的一种具体实现包括：在AlN成核层上生长AlGaN缓冲层时：向反应腔内通入NH3和Ga源，通入时间为5s；持续通入Ga源，间隔时间3s后，向反应腔内通入Al源，通入时间为5s，在AlN成核层上生长AlGaN缓冲层。
此时，NH3的通入时间t1与Al源的通入时间t2的比值为1:1。
示例性地，AlGaN缓冲层的总厚度为1um，每间隔通入一次NH3和Al源，生长的AlGaN缓冲层的厚度为2nm。
在AlGaN缓冲层生长至总厚度的1/2，即0.5um时，向反应腔内通入H2和NH3的混合气体，通入的H2和NH3的流量比为1：1，对AlGaN缓冲层的表面进行处理，处理时间为5min。
将上述外延片制成LED芯片，与现有技术中制成的芯片相比，LED芯片的出光效率增加了2％～5％。
图2所示的发光二极管外延片的制造方法的一种具体实现包括：在AlN成核层上生长AlGaN缓冲层时：向反应腔内通入NH3和Ga源，通入时间为20s；持续通入Ga源，间隔时间10s后，向反应腔内通入Al源，通入时间为5s，在AlN成核层上生长AlGaN缓冲层。
此时，NH3的通入时间t1与Al源的通入时间t2的比值为4:1。
示例性地，AlGaN缓冲层的总厚度为1um，每间隔通入一次NH3和Al源，生长的AlGaN缓冲层的厚度为2nm。
在AlGaN缓冲层生长至总厚度的1/2，即0.5um时，向反应腔内通入H2和NH3的混合气体，通入的H2和NH3的流量比为1：1，对AlGaN缓冲层的表面进行处理，处理时间为5min。
将上述外延片制成LED芯片，与现有技术中制成的芯片相比，LED芯片的出光效率增加了1％～3％。
图2所示的发光二极管外延片的制造方法的一种具体实现包括：在AlN成核层上生长AlGaN缓冲层时：向反应腔内通入NH3和Ga源，通入时间为5s；持续通入Ga源，间隔时间3s后，向反应腔内通入Al源，通入时间为5s，在AlN成核层上生长AlGaN缓冲层。
此时，NH3的通入时间t1与Al源的通入时间t2的比值为1:1。
示例性地，AlGaN缓冲层的总厚度为2um，每间隔通入一次NH3和Al源，生长的AlGaN缓冲层的厚度为50nm。
在AlGaN缓冲层生长至总厚度的1/2，即0.5um时，向反应腔内通入H2和NH3的混合气体，通入的H2和NH3的流量比为1：1，对AlGaN缓冲层的表面进行处理，处理时间为5min。
将上述外延片制成LED芯片，与现有技术中制成的芯片相比，LED芯片的出光效率增加了2％～4％。
图2所示的发光二极管外延片的制造方法的一种具体实现包括：在AlN成核层上生长AlGaN缓冲层时：向反应腔内通入NH3和Ga源，通入时间为5s；持续通入Ga源，间隔时间3s后，向反应腔内通入Al源，通入时间为5s，在AlN成核层上生长AlGaN缓冲层。
此时，NH3的通入时间t1与Al源的通入时间t2的比值为1:1。
示例性地，AlGaN缓冲层的总厚度为2um，每间隔通入一次NH3和Al源，生长的AlGaN缓冲层的厚度为50nm。
在AlGaN缓冲层生长至总厚度的1/2，即0.5um时，向反应腔内通入H2和NH3的混合气体，通入的H2和NH3的流量比为10：1，对AlGaN缓冲层的表面进行处理，处理时间为5min。
将上述外延片制成LED芯片，与现有技术中制成的芯片相比，LED芯片的出光效率增加了4％～7％。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (8)
1.一种氮化镓基高电子迁移率晶体管外延片的制备方法，所述制备方法包括：
提供一衬底；
在所述衬底上依次沉积AlN成核层；
在所述AlN成核层上生长AlGaN缓冲层，所述AlGaN缓冲层采用间断生长方式依次通入NH3和Al源，NH3和Al源不是同时向反应腔通入，生长所述AlGaN缓冲层包括：向反应腔内通入NH3和Ga源，通入时间为t1；持续通入Ga源，间隔时间Δt后，向反应腔内通入Al源，通入时间为t2，所述NH3的通入时间t1与所述Al源的通入时间t2的比值为1:1~10:1；
在所述AlGaN缓冲层上依次生长高阻缓冲层、沟道层、AlGaN势垒层和P型GaN帽层。
2.根据权利要求1所述的制备方法，其特征在于，3s≤Δt≤15s。
3. 根据权利要求1所述的制备方法，其特征在于， 5s≤t1≤200s，5s≤t2≤20s。
4.根据权利要求1所述的制备方法，其特征在于，每间隔通入一次NH3和Al源，生长的所述AlGaN缓冲层的厚度为2~50nm。
5.根据权利要求4所述的制备方法，其特征在于，所述AlGaN缓冲层的总厚度为1~2um。
6.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：
在所述AlGaN缓冲层生长至设定厚度时，向反应腔内通入H2和NH3的混合气体，对所述AlGaN缓冲层的表面进行处理。
7.根据权利要求6所述的制备方法，其特征在于，向所述反应腔内通入的所述H2和所述NH3的流量比为1:1~10:1。
8.根据权利要求6所述的制备方法，其特征在于，所述设定厚度为所述AlGaN缓冲层总厚度的1/3~1/2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011195139.8A CN112331563B (zh) | 2020-10-31 | 2020-10-31 | 氮化镓基高电子迁移率晶体管外延片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011195139.8A CN112331563B (zh) | 2020-10-31 | 2020-10-31 | 氮化镓基高电子迁移率晶体管外延片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112331563A CN112331563A (zh) | 2021-02-05 |
| CN112331563B true CN112331563B (zh) | 2022-05-20 |
Family
ID=74322827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011195139.8A Active CN112331563B (zh) | 2020-10-31 | 2020-10-31 | 氮化镓基高电子迁移率晶体管外延片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112331563B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768079A (zh) * | 2018-12-13 | 2019-05-17 | 华灿光电（浙江）有限公司 | 一种hemt外延结构及其制备方法 |
| CN110444598A (zh) * | 2019-06-20 | 2019-11-12 | 华灿光电（浙江）有限公司 | 高电子迁移率晶体管及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8889530B2 (en) * | 2003-06-03 | 2014-11-18 | The Research Foundation Of State University Of New York | Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate |
| CN110224020A (zh) * | 2019-05-28 | 2019-09-10 | 苏州汉骅半导体有限公司 | 制造高质量和高均匀性iii族氮化物外延结构的方法 |
-
2020
- 2020-10-31 CN CN202011195139.8A patent/CN112331563B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768079A (zh) * | 2018-12-13 | 2019-05-17 | 华灿光电（浙江）有限公司 | 一种hemt外延结构及其制备方法 |
| CN110444598A (zh) * | 2019-06-20 | 2019-11-12 | 华灿光电（浙江）有限公司 | 高电子迁移率晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112331563A (zh) | 2021-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112701160B (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| CN112216742B (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| CN110718612A (zh) | 发光二极管外延片及其制造方法 | |
| CN113410353B (zh) | 发光二极管外延片及其制备方法 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN109065682B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN114927601A (zh) | 一种发光二极管及其制备方法 | |
| CN110034174A (zh) | 高电子迁移率晶体管外延片及其制备方法 | |
| CN107658374B (zh) | 一种发光二极管的外延片及其制备方法 | |
| CN103872204B (zh) | 一种具有循环结构的p型插入层及生长方法 | |
| CN114420754A (zh) | 改善高阻层的高电子迁移率晶体管外延片及其制备方法 | |
| CN114420756A (zh) | 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法 | |
| CN105679650B (zh) | 一种在Si衬底上制备高迁移率AlGaN/GaN电子功率器件的方法 | |
| CN109346561B (zh) | 一种GaN基发光二极管外延片的制备方法 | |
| CN116646248B (zh) | 一种外延片制备方法及其外延片、高电子迁移率晶体管 | |
| CN112331563B (zh) | 氮化镓基高电子迁移率晶体管外延片的制备方法 | |
| CN115084329B (zh) | 一种应用于Si衬底上的LED外延片及其生长方法 | |
| CN116454184A (zh) | 一种高光效led外延片及其制备方法、led | |
| CN112864286B (zh) | 发光二极管外延片制备方法 | |
| CN114649194A (zh) | 提高晶体质量的掺硼硅衬底hemt外延片制备方法 | |
| CN108155224A (zh) | 氮化镓外延片、外延方法及氮化镓基晶体管 | |
| CN114373840A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN110444598B (zh) | 高电子迁移率晶体管及其制备方法 | |
| CN114574960A (zh) | 氮化物外延层结构、氮化物外延片及制备方法 | |
| CN113161457B (zh) | 紫外发光二极管外延片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd. Country or region before: China |