CN111489961A - 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 - Google Patents
沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 Download PDFInfo
- Publication number
- CN111489961A CN111489961A CN202010306361.4A CN202010306361A CN111489961A CN 111489961 A CN111489961 A CN 111489961A CN 202010306361 A CN202010306361 A CN 202010306361A CN 111489961 A CN111489961 A CN 111489961A
- Authority
- CN
- China
- Prior art keywords
- trench
- sic
- polysilicon
- layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 24
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 26
- 229910052681 coesite Inorganic materials 0.000 claims description 23
- 229910052906 cristobalite Inorganic materials 0.000 claims description 23
- 229910052682 stishovite Inorganic materials 0.000 claims description 23
- 229910052905 tridymite Inorganic materials 0.000 claims description 23
- 230000001590 oxidative effect Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 230000000717 retained effect Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 49
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 48
- 230000005684 electric field Effects 0.000 abstract description 12
- 230000008719 thickening Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽转角处栅氧具有高场强承受力的沟槽型碳化硅MOSFET栅的制备方法，步骤为：1在外延层上表面形成沟槽；2沉积覆盖多晶硅或非晶硅SiC外延层并填充满沟槽；3对外延层上表面进行平坦化处理；4保留沟槽底部的多晶硅或非晶硅；5在沟槽底部的多晶硅或非晶硅、裸露的沟槽侧壁和外延层上表面沉积SiN硬质掩蔽层；6保留沟槽侧壁的SiN硬质掩蔽层；7高温氧化沟槽底部的多晶硅或非晶硅；8刻蚀沟槽侧壁的SiN硬质掩蔽层；9高温氧化沟槽侧壁裸露的SiC。采用本发明的制备方法，利用在沟槽转角处沉积多晶硅后再氧化，形成局部二氧化硅的加厚，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC‑MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法。
背景技术
现代电子技术对半导体材料提出了高压、高频、高功率、高温以及抗辐射等新要求，而宽带隙第三代半导体材料SiC拥有宽禁带、高临界击穿电场、高饱和电子迁移率、高熔点和高热导率等优点，是制备功率电子器件的理想材料。在SiC开关器件中，SiC-MOSFET具有开关速度快、耐高压和功耗低等优点，SiC-MOSFET主要分为平面型和沟槽型，由于沟槽型器件采用的竖直沟道，电子迁移率更高且没有JFET效应，与平面型SiC-MOSFET相比，沟槽型SiC-MOSFET可以实现更低的导通电阻，因此沟槽型SiC-MOSFET具有更加广阔的发展前景。
沟槽型SiC-MOSFET采用源极与漏极分别在晶片上方与下方的垂直结构．但是，由于碳化硅的临界击穿电场强度较高，沟槽型SiC-MOSFET沟槽转角处的栅氧化层电场强度往往很高，当超过氧化层所能承受的范围时，容易导致器件破坏性失效。
在沟槽型SiC-MOSFET中，由于使用的半导体碳化硅晶圆通常为（0001）晶向，使得器件沟槽底部（0001）晶面的氧化速率显著低于沟槽侧壁的氧化速率，而沟槽侧壁的氧化层厚度受阈值电压的影响，不能加厚，这就造成沟槽侧壁和底部在同时氧化时，沟槽底部包括其转角处的氧化层厚度偏薄，进一步暴露了沟槽型SiC-MOSFET沟槽转角处的栅氧化层电场强度高的缺陷，使上述状况更加恶化。
面对上述缺陷，现有技术的解决方案主要如下：1.产品的设计者在器件性能上做出某种妥协和牺牲；2.采用特殊的晶体结构；3.通过改变沟槽底部掺杂浓度的方式减弱局部电场；4.通过离子注入的方式，增加沟槽底部碳化硅材料的氧化速率。这些改进方法都会显著提高工艺的复杂性和工艺成本，对设计带来很大的限制。
发明内容
本发明的目的是提出一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法。
为实现上述目的，本发明采取的技术方案为：
一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，包括如下步骤：
步骤S1：对SiC外延层进行图形化处理，使得在SiC外延层上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um；
步骤S2：沉积多晶硅或非晶硅，使其完全覆盖SiC外延层上表面，并填充满经过图形化处理形成的沟槽；
步骤S3：对SiC外延层上表面通过CMP或者干法刻蚀等半导体加工工艺进行平坦化处理，保留沟槽内的多晶硅或非晶硅，使得保留的多晶硅或非晶硅与SiC外延层上表面齐平；
步骤S4：刻蚀步骤S3中沟槽内的部分多晶硅或非晶硅，保留沟槽底部的多晶硅或非晶硅；
步骤S5：同时高温氧化沟槽侧壁裸露的SiC和沟槽底部的多晶硅或非晶硅，使其形成SiO2层，使得沟槽底部的多晶硅或非晶硅氧化形成的SiO2层厚度大于沟槽侧壁的SiC形成的SiO2层厚度，并且沟槽侧壁的SiC氧化形成的SiO2层厚度为30-100nm。
进一步地，步骤S5还可以采用以下步骤：
步骤A1：在步骤S4中沟槽底部保留的多晶硅或非晶硅、裸露的沟槽侧壁以及外延层上表面均沉积SiN硬质掩蔽层；
步骤A2：刻蚀去除SiC外延层上表面和沟槽底部的多晶硅或非晶硅上表面的SiN硬质掩蔽层，保留沟槽侧壁的SiN硬质掩蔽层；
步骤A3：高温氧化沟槽底部的多晶硅或非晶硅，使其形成SiO2层；
步骤A4：刻蚀去除步骤A2中沟槽侧壁保留的SiN硬质掩蔽层；
步骤A5：高温氧化沟槽侧壁裸露的SiC，使其形成SiO2层，使得沟槽侧壁SiC氧化形成的SiO2层厚度小于沟槽底部的SiO2层厚度，并且沟槽侧壁的SiC氧化形成的SiO2层厚度为30-100nm。
采用本发明的制备方法，利用多晶硅或非晶硅做掩膜，在沟槽内形成一层掩膜结构，然后依照掩膜结构中的图形刻蚀多晶硅或非晶硅，避免了外延层在后续刻蚀过程中受到损伤，然后再去掉不需要的多晶硅和非晶硅部分，最后把剩下的多晶硅或非晶硅和碳化硅一起氧化，剩下的多晶硅和非晶硅的氧化产物，起到了加厚沟槽转角处氧化产物的作用，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题。
附图说明
图1为步骤S2完成后的一种结构示意图。
图2为步骤S3完成后的一种结构示意图。
图3为步骤S4完成后的一种结构示意图。
图4为步骤S5完成后的一种结构示意图。
图5为步骤A1完成后的一种结构示意图。
图6为步骤A2完成后的一种结构示意图。
图7为步骤A3完成后的一种结构示意图。
图8为步骤A4完成后的一种结构示意图。
图9为步骤A5完成后的一种结构示意图。
1.SiC外延层；2.多晶硅或非晶硅；3.SiO2层；4.SiN掩蔽层。
具体实施方式
以下结合附图及具体实施方式，对依据本发明提出的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法进行详细说明。
实施例1
一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，包括如下步骤：
步骤S1：对SiC外延层1进行图形化处理，使得在SiC外延层1上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um，具体如图1所示；
其中，沟槽深度的优选范围为0.5-90um；更好范围为5-70um；最好范围为10-40um；
其中，开口宽度的优选范围为0.5-4um；更好范围为1-3um；最好范围为1.5-2um；
沟槽深度和开口宽度都会对器件的导通电阻、漏电流、阈值电压和击穿电压等电学性能都有影响，且最终影响器件的质量，为获得更高性能的器件，本发明对沟槽深度和开口宽度分别提供三种范围，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
步骤S2:沉积多晶硅或非晶硅2，使其完全覆盖SiC外延层1上表面，并填充满经过图形化处理形成的沟槽，具体如图2所示；
步骤S3：对SiC外延层1上表面进行平坦化处理，保留沟槽内的多晶硅或非晶硅2，使得保留的多晶硅或非晶硅2与SiC外延层1上表面齐平，具体如图3所示；
步骤S4：刻蚀步骤S3中沟槽内的部分多晶硅或非晶硅2，保留沟槽底部的多晶硅或非晶硅2，具体如图4所示；
步骤S5：同时高温氧化沟槽侧壁裸露的SiC和沟槽底部的多晶硅或非晶硅2，使其形成SiO2层3，使得沟槽底部的多晶硅或非晶硅2氧化形成的SiO2层3厚度大于沟槽侧壁的SiC氧化形成的SiO2层3厚度，并且沟槽侧壁的SiC氧化形成的SiO2层3厚度为30-100nm，优选范围为35-90nm；更好范围为40-75nm；最好范围为45-60nm，具体如图5所示。
进一步地，在步骤S1中，刻蚀形成沟槽的方式采用光刻工艺，其刻蚀形成沟槽时采用等离子体干法刻蚀，沟槽角度为70-90o。
进一步地，在步骤S3中，对SiC外延层1上表面进行平坦化处理采用的方法为CMP工艺或者各向异性的干法刻蚀的回刻；在平坦化处理中或/和处理后还可以使用终点检测。
进一步地，在步骤S5中，沟槽底部的多晶硅或非晶硅2氧化形成的SiO2层3厚度为30-1500nm，优选范围为60-1100nm；更好范围为130-900nm；最好范围为180-600nm，在本发明的制备方法中，最后的步骤是把剩下的多晶硅或非晶硅和碳化硅一起氧化，剩下的多晶硅和非晶硅的氧化产物起到了加厚沟槽转角处氧化层的作用，增加了沟槽转角处反向电场强度承受力，为获得更高性能的器件，本发明提供以上三种范围的底部SiO2层3厚度，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
进一步地，在步骤S5中，进行高温氧化的温度为600-2000℃，将多晶硅或非晶硅全部氧化为SiO2层3的氧化气体为干氧、湿氧、NO、N2O或NO2中的一种或一种以上。
在本发明实施例1的制备方法中，利用多晶硅或非晶硅做掩膜，在沟槽内形成一层掩膜结构，然后依照掩膜结构中的图形刻蚀多晶硅或非晶硅，避免了外延层在后续刻蚀过程中受到损伤，然后再去掉不需要的多晶硅或非晶硅部分，最后把剩下的多晶硅或非晶硅和碳化硅一起氧化，剩下的多晶硅和非晶硅的氧化产物，起到了加厚沟槽转角处氧化产物的作用，增加了沟槽转角处承受电场的能力。
实施例2
一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，包括如下步骤：
步骤S1：对SiC外延层1进行图形化处理，使得在SiC外延层1上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um，具体如图1所示；
其中，沟槽深度的优选范围为1-90um；更好范围为10-60um；最好范围为15-35um；
其中，开口宽度的优选范围为0.6-4.5um；更好范围为1.2-4um；最好范围为1.8-3um；
沟槽深度和开口宽度都会对器件的导通电阻、漏电流、阈值电压和击穿电压等电学性能都有影响，且最终影响器件的质量，为获得更高性能的器件，本发明对沟槽深度和开口宽度分别提供三种范围，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
步骤S2：沉积多晶硅或非晶硅2，使其完全覆盖SiC外延层1上表面，并填充满经过图形化处理形成的沟槽，具体如图2所示；
步骤S3：对SiC外延层1上表面进行平坦化处理，保留沟槽内的多晶硅或非晶硅2，使得保留的多晶硅或非晶硅2与SiC外延层1上表面齐平，具体如图3所示；
步骤S4：刻蚀步骤S3中沟槽内的部分多晶硅或非晶硅2，保留沟槽底部的多晶硅或非晶硅2，具体如图4所示；
步骤S5：在步骤S4中沟槽底部保留的多晶硅或非晶硅2、裸露的沟槽侧壁以及外延层1上表面沉积SiN硬质掩蔽层4，具体如图5所示；
步骤S6：刻蚀去除SiC外延层1上表面和沟槽底部的多晶硅或非晶硅2上表面的SiN硬质掩蔽层4，保留沟槽侧壁的SiN硬质掩蔽层4，具体如图6所示；
步骤S7：高温氧化沟槽底部的多晶硅或非晶硅2，使其形成SiO2氧化层3，具体如图7所示；
步骤S8：刻蚀去除步骤S6中沟槽侧壁保留的SiN硬质掩蔽层4，具体如图8所示；
步骤S9：高温氧化沟槽侧壁裸露的SiC，使其形成SiO2层，使得沟槽侧壁SiC氧化形成的SiO2层3厚度小于沟槽底部的SiO2层3厚度，并且沟槽侧壁的SiC氧化形成的SiO2层3厚度为30-100nm，优选范围为35-90nm；更好范围为40-75nm；最好范围为45-55nm，具体如图9所示；
进一步地，在步骤S1中，刻蚀形成沟槽的方式采用光刻工艺，其刻蚀形成沟槽时采用等离子体干法刻蚀，沟槽角度为70-90o。
进一步地，在步骤S3中，对SiC外延层1上表面进行平坦化处理采用的方法为CMP工艺或者各向异性的干法刻蚀的回刻；在平坦化处理中或/和处理后还可以使用终点检测。
进一步地，在步骤S7中，沟槽底部的多晶硅或非晶硅2氧化形成的SiO2层3厚度为30-1500nm，优选范围为80-900nm；更好范围为180-700nm；最好范围为180-700nm，在本发明的制备方法中，最后的步骤是把剩下的多晶硅或非晶硅和碳化硅一起氧化，剩下的多晶硅和非晶硅的氧化产物起到了加厚沟槽转角处氧化层的作用，增加了沟槽转角处反向电场强度承受力，为获得更高性能的器件，本发明提供以上三种范围的底部SiO2层3厚度，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
进一步地，在步骤S5中，沉积SiN硬质掩蔽层4采用的是化学气相沉积法，且SiN硬质掩蔽层4厚度为300-2000埃。
进一步地，在步骤S6中，刻蚀去除SiC外延层1上表面和沟槽底部保留的多晶硅或非晶硅2上表面的SiN硬质掩蔽层4的方法为干法刻蚀。
进一步地，在步骤S7中，进行高温氧化的温度为600-2000℃，氧化气体为干氧。
进一步地，在步骤S8中，刻蚀去除沟槽侧壁保留的SiN硬质掩蔽层4的方法为湿法刻蚀。
进一步地，在步骤S9中，进行高温氧化的温度为600-2000℃，将多晶硅或非晶硅全部氧化为SiO2层3的氧化气体为干氧、湿氧、NO、N2O或NO2中的一种或一种以上。
在本发明实施例2的制备方法中，利用多晶硅或非晶硅做掩膜，在沟槽内形成一层掩膜结构，然后依照掩膜结构中的图形刻蚀多晶硅或非晶硅，避免了外延层在刻蚀过程中受到损伤，此外，SiN具有良好的绝缘性、致密性、稳定性及对杂质离子的掩蔽能力，在本发明中采用SiN薄膜作为掩蔽层，对器件表面起到了的保护和钝化作用，也避免了外延层在后续刻蚀过程中受到损伤，然后把剩下的多晶硅或非晶硅和碳化硅一起氧化，剩下的多晶硅和非晶硅的氧化产物，起到了加厚沟槽转角处氧化产物的作用，增加了沟槽转角处承受电场的能力，使得器件的反向击穿电压远远大于普通沟槽型SiC-MOSFET，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受反向电场强度过大的问题。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地的详细说明，所应理解的是，以上所述仅为本发明的具体实施方法而已，并不用于限制本发明，凡是在本发明的主旨之内，所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于，包括如下步骤：
步骤S1：对SiC外延层（1）进行图形化处理，使得在SiC外延层（1）上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um；
步骤S2：沉积多晶硅或非晶硅（2），使其完全覆盖SiC外延层（1）上表面，并填充满经过图形化处理形成的沟槽；
步骤S3：对SiC外延层（1）上表面进行平坦化处理，保留沟槽内的多晶硅或非晶硅（2），使得保留的多晶硅或非晶硅（2）与SiC外延层（1）上表面齐平；
步骤S4：刻蚀步骤S3中沟槽内部分的多晶硅或非晶硅（2），保留沟槽底部的多晶硅或非晶硅（2）；
步骤S5：同时高温氧化沟槽侧壁裸露的SiC和沟槽底部的多晶硅或非晶硅（2），使其形成SiO2层（3），使得沟槽底部的多晶硅或非晶硅（2）氧化形成的SiO2层（3）厚度大于沟槽侧壁的SiC氧化形成的SiO2层（3）厚度，并且沟槽侧壁的SiC氧化形成的SiO2层（3）厚度为30-100nm。
2.根据权利要求1所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤S1中，刻蚀形成沟槽的方式采用光刻工艺，其刻蚀形成沟槽时采用等离子体干法刻蚀，沟槽角度为70-90o。
3.根据权利要求1或2所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤S3中，对SiC外延层（1）上表面进行平坦化处理采用的方法为CMP工艺或者各向异性的干法刻蚀回刻。
4.根据权利要求1或2所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤S5中，沟槽底部的多晶硅或非晶硅（2）氧化形成的SiO2层（3）厚度为30-1500nm。
5.基于权利要求1至4任一权利要求所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于，步骤S5还可以采用以下步骤：
步骤A1：在步骤S4中沟槽底部保留的多晶硅或非晶硅（2）、裸露的沟槽侧壁以及外延层（1）上表面均沉积SiN硬质掩蔽层（4）；
步骤A2：刻蚀去除SiC外延层（1）上表面和沟槽底部的多晶硅或非晶硅（2）上表面的SiN硬质掩蔽层（4），保留沟槽侧壁的SiN硬质掩蔽层（4）；
步骤A3：高温氧化沟槽底部的多晶硅或非晶硅（2），使其形成SiO2层（3）；
步骤A4：刻蚀去除步骤A2中沟槽侧壁保留的SiN硬质掩蔽层（4）；
步骤A5：高温氧化沟槽侧壁裸露的SiC，使其形成SiO2层（3），使得沟槽侧壁SiC氧化形成的SiO2层（3）厚度小于沟槽底部的SiO2层（3）厚度，并且沟槽侧壁的SiC氧化形成的SiO2层（3）厚度为30-100nm。
6.根据权利要求4所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤A1中，沉积SiN硬质掩蔽层（4）采用的是化学气相沉积法，且SiN硬质掩蔽层（4）厚度为300-2000埃。
7.根据权利要求4所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤A2中，刻蚀去除SiC外延层（1）上表面和沟槽底部保留的多晶硅或非晶硅（2）上表面的SiN硬质掩蔽层（4）的方法为各向异性的干法刻蚀。
8.根据权利要求4所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤A3中，进行高温氧化的温度为600-2000℃，氧化气体为干氧。
9.根据权利要求4所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤A4中，刻蚀去除沟槽侧壁保留的SiN硬质掩蔽层（4）的方法为湿法刻蚀。
10.根据权利要求4所述的沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，其特征在于：在步骤A5中，进行高温氧化的温度为600-2000℃，将多晶硅或非晶硅全部氧化为SiO2层（3）的氧化气体为干氧、湿氧、NO、N2O或NO2中的一种或一种以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010306361.4A CN111489961A (zh) | 2020-04-17 | 2020-04-17 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010306361.4A CN111489961A (zh) | 2020-04-17 | 2020-04-17 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111489961A true CN111489961A (zh) | 2020-08-04 |
Family
ID=71797943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010306361.4A Withdrawn CN111489961A (zh) | 2020-04-17 | 2020-04-17 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111489961A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (ja) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| CN1360735A (zh) * | 1999-05-25 | 2002-07-24 | 理查德·K·威廉斯 | 具有多厚度栅极氧化层的槽型半导体器件及其制造方法 |
| CN1447986A (zh) * | 2000-08-16 | 2003-10-08 | 费查尔德半导体有限公司 | 硅内沟道结构底部的厚氧化层 |
| US20030235958A1 (en) * | 2002-06-21 | 2003-12-25 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| JP2006228901A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| CN105514022A (zh) * | 2015-12-31 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 在沟槽内部表面形成场氧化硅的方法 |
| CN107785438A (zh) * | 2017-11-27 | 2018-03-09 | 北京品捷电子科技有限公司 | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET |
| CN108172517A (zh) * | 2017-12-29 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
| CN108847384A (zh) * | 2018-06-11 | 2018-11-20 | 重庆伟特森电子科技有限公司 | 一种在碳化硅基片上生长氧化层的方法 |
-
2020
- 2020-04-17 CN CN202010306361.4A patent/CN111489961A/zh not_active Withdrawn
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (ja) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| CN1360735A (zh) * | 1999-05-25 | 2002-07-24 | 理查德·K·威廉斯 | 具有多厚度栅极氧化层的槽型半导体器件及其制造方法 |
| CN1447986A (zh) * | 2000-08-16 | 2003-10-08 | 费查尔德半导体有限公司 | 硅内沟道结构底部的厚氧化层 |
| US20030235958A1 (en) * | 2002-06-21 | 2003-12-25 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| JP2006228901A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| CN105514022A (zh) * | 2015-12-31 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 在沟槽内部表面形成场氧化硅的方法 |
| CN107785438A (zh) * | 2017-11-27 | 2018-03-09 | 北京品捷电子科技有限公司 | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET |
| CN108172517A (zh) * | 2017-12-29 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
| CN108847384A (zh) * | 2018-06-11 | 2018-11-20 | 重庆伟特森电子科技有限公司 | 一种在碳化硅基片上生长氧化层的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923214B2 (ja) | 半導体装置のトレンチ素子分離方法 | |
| CN106449757B (zh) | 一种SiC基沟槽型场效应晶体管及其制备方法 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| TWI739653B (zh) | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 | |
| TWI480976B (zh) | 在多層晶圓中之溝渠結構 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN111477679B (zh) | 不对称沟槽型SiC-MOSFET栅的制备方法 | |
| CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
| JPH0870124A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN111785619A (zh) | 屏蔽栅沟槽型mosfet的沟槽的工艺方法 | |
| CN111697071B (zh) | Mos场效应晶体管及制备的方法、电子设备 | |
| CN111180316A (zh) | 一种碳化硅厚底氧化层沟槽mos制备方法 | |
| CN111489963B (zh) | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 | |
| CN101527277A (zh) | 双面介质槽部分soi材料的制备方法 | |
| CN116230753B (zh) | 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法 | |
| WO2016008194A1 (zh) | 半导体器件及其制造方法 | |
| CN111489961A (zh) | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 | |
| CN111435678B (zh) | 环栅晶体管的制备方法 | |
| CN111710713A (zh) | 一种鳍式场效应晶体管及其制作方法、电子设备 | |
| JP6103453B2 (ja) | 半導体装置およびその製造方法 | |
| CN112802754B (zh) | 一种隔离栅沟槽型mosfet器件及其制造方法 | |
| CN114613770A (zh) | 一种半导体器件及其制造方法 | |
| CN114678329A (zh) | 一种半导体器件的制造方法 | |
| CN109935631B (zh) | 无掺杂的l形隧穿场效应晶体管及其制备方法 | |
| KR20080084256A (ko) | 반도체 소자의 ｓｔｉ 형성공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200804 |