CN109935631B - 无掺杂的l形隧穿场效应晶体管及其制备方法 - Google Patents

Abstract

本发明公开了一种无掺杂的L形隧穿场效应晶体管及其制备方法，主要解决现有器件关态电流大，双极效应严重和制备成本高的问题，其包括：SOI衬底、异质栅介质层、金属层和导电层；SOI衬底的两侧设有隔离槽；SOI衬底的上表面设有源区、沟道区和漏区；异质栅介质层和金属层位于沟道区的上侧；源区、沟道区和漏区，均采用非掺杂的本征材料；栅介质层采用异质栅介质，且靠近源区一侧采用高K介质材料，靠近漏区一侧采用低K介质材料；金属层设为功函数不同的上下两层，这两层金属之间用二氧化硅隔离。本发明降低了关态电流，抑制了双极效应，节约了制作成本，可用于大规模集成电路的制作。

Description

无掺杂的L形隧穿场效应晶体管及其制备方法

技术领域

本发明属于半导体器件技术领域，尤其涉及一种L形隧穿场效应晶体管，适用于大规模集成电路的制作。

背景技术

在“Moore定律”的推动之下，半导体集成电路技术飞速发展，并进入纳米尺寸。然而，随着尺寸的缩小，短沟道效应，寄生效应以及陷阱问题的存在，使得传统的MOSFET在尺寸缩小时性能退化严重，无法满足集成电路发展的要求。

隧穿场效应晶体管TFET是基于带间隧穿量子隧穿效应机理工作的，理论上突破了传统MOSFET在室温下亚阈值摆幅的极限值60mV/decade。因而，TFET器件具有快速的开关特性和较低的泄漏电流，可以有效地降低器件功耗，被认为是延续“Moore定律”的重要途径。

然而，由于离子注入等因素所带来的陷阱问题，TFET的亚阈值摆幅仍较难达到理论值，而且隧穿机制无法提供较高的驱动电流，这严重限制了它在电路方面的应用。因此，科学工作者设计出一种L形的TFET器件结构，如图1所示。该器件包括：SOI衬底、隔离槽、源区、沟道区、栅区、漏区和导电层。其中沟道区呈L形，栅介质和栅金属层位于沟道的表面，栅区和漏区之间存在间距S，衬底的两侧有隔离槽。该器件的源区和L形的沟道区的接触界面可以为载流子提供线性隧穿，增大了载流子的隧穿面积，提高了器件的驱动电流。

然而，该器件的源区和漏区的制备需要利用离子注入完成掺杂，并退火以激活杂质。这样的工艺必然会引起器件的损伤，导致较高浓度的陷阱。陷阱的存在会退化器件的亚阈值摆幅和关态电流，进而降低器件的开关速度，增大器件的静态功耗，导致器件制备有着较高的成本，限制了器件的应用。

发明内容

本发明的目的在于针对上述传统硅基隧穿场效应晶体管的不足，提出一种无掺杂的L形隧穿场效应晶体管及制备方法，以在提高驱动电流的同时抑制双极效应，降低陷阱浓度，同时降低器件的制造成本。

为实现上述目的，本发明的无掺杂的L形隧穿场效应晶体管，包括：SOI衬底、异质栅介质层、金属层和导电层；SOI衬底的两侧设有隔离槽；SOI衬底的上表面设有源区、沟道区和漏区；异质栅介质层和金属层位于沟道区的上侧，其特征在于：

所述源区、沟道区和漏区，均采用非掺杂的本征材料；

所述栅介质层，采用异质栅介质结构，且靠近源区一侧采用高K介质材料，靠近漏区一侧采用低K介质材料；

所述金属层，设为上下两层，上层采用功函数为5.93eV的金属铂，下层采用功函数低于5.0eV的金属，这两层金属之间用二氧化硅隔离。

为实现上述目的，本发明制备无掺杂的L形隧穿场效应晶体管的方法，其特征在于，包括以下步骤：

1)准备本征或者轻掺杂的硅衬底，在其表面依次淀积厚度为10～15nm的氧化物埋层和厚度为13～15nm的外延硅；

2)在外延硅的两侧进行光刻和刻蚀，刻蚀到氧化物埋层停止，形成深度为13～15nm的浅沟槽隔离区，在浅沟槽隔离区内淀积二氧化硅，并将表面打磨平整；

3)在外延硅表面的左侧刻蚀，形成深度为1～2nm的源区金属接触凹槽，在凹槽内淀积金属铂作为源极；

4)在外延硅表面的中部进行光刻和刻蚀，形成深度为8～10nm的L形的凹槽结构；

5)在L形的凹槽上淀积厚度为2～3nm的异质栅介质；

6)350～850℃的温度条件下，在异质栅介质层表面的左侧先淀积厚度6～7nm的栅极金属，再在栅极金属的凹槽中淀积一层厚度为1～2nm的二氧化硅作隔离，再在400～600℃的温度条件下，隔离层表面上淀积厚度为4～5nm的铂金属作源极；

7)利用光刻和刻蚀工艺将异质栅介质的右侧去掉，暴露出漏区，然后在800℃的温度条件下，在暴露的漏区表面淀积厚度为3～4nm的金属铪作为漏极；

8)在源极、漏极和栅极上光刻引线窗口，刻蚀形成引线孔，并溅射金属，完成源极、漏极和栅极的引线，最终完成无掺杂的L形隧穿场效应晶体管的制备。

本发明与现有技术相比，具有如下优点：

第一，本发明的源区，沟道区以及漏区均为本征材料，不涉及离子注入的复杂工艺过程，降低了陷阱浓度，节省了制造成本；

第二，本发明由于采用了异质栅介质层结构，抑制了双极效应，提高了器件的模拟、射频性能；

第三，本发明由于采用了双金属层以诱导产生掺杂，通过金属的功函数不同，可成功诱导出半导体掺杂；

第四，本发明的制作工艺简单易行，与现有半导体制造工艺兼容，降低了实现成本。

附图说明

图1为常规的L形TFET的结构示意图；

图2为本发明器件的结构示意图；

图3为本发明制作图1器件的流程示意图；

图4是用计算机辅助设计软件仿真本发明实施例1的特性曲线图；

图5是用计算机辅助设计软件仿真本发明实施例2的特性曲线图；

图6是用计算机辅助设计软件仿真本发明实施例3的特性曲线图。

具体实施方式

下面将结合附图，对本发明的实施例及效果进行详细描述：

参照图2，本发明无掺杂的L形隧穿场效应晶体管，包括，SOI衬底、隔离槽、源区、沟道区4、异质栅介质层、多金属层、漏区和导电层，其中，SOI结构的衬底由初始硅片11、中间氧化物埋层12和Si外延层13构成；隔离槽位于Si外延层13的两侧；异质栅介质层由高K介质层51和低K介质层52构成；多金属层由栅极金属61、隔离层62、源极金属63构成；导电层由源极引线81、栅极引线82和漏极引线83构成；源区、沟道区4和漏区自左向右依次位于Si外延层13的上表面；异质栅介质层覆盖在沟道区4之上以及源区的右侧。具体地，源区、沟道区和漏区均为非掺杂的本征材料；异质栅介质层中靠近源区的介质为HfO₂，靠近漏区的介质为SiO₂；金属层分为上下两层，上层金属采用铂，下层金属采用镓或钨或铜，这两层金属之间用二氧化硅隔离。

参照图3，本发明制备无掺杂的L形隧穿场效应晶体管，给出如下三种实施例：

实施例1，制作栅极是功函数为4.2eV的镓金属的无掺杂L形隧穿场效应晶体管。

步骤1，制作SOI衬底，如图3(a)。

1a)在准备好的底层初始硅片上干氧氧化，生成厚度为10nm的SiO₂氧化物埋层；

1b)通过外延生长工艺在氧化物埋层上生长厚度为15nm硅作为外延层，形成SOI衬底。

步骤2，在外延硅两侧刻蚀形成隔离槽，如图3(b)。

2a)在外延硅的表面先淀积厚度为2nm的SiO₂作为垫底氧化层，然后在该层表面淀积厚度为15nm的Si₃N₄作为保护层；

2b)使用光刻机，利用光刻工艺在Si₃N₄保护层上形成浅沟槽隔离图形；

2c)利用干法刻蚀工艺在浅沟槽隔离图形处进行刻蚀，刻蚀到氧化物埋层停止，形成浅沟槽隔离区；

2d)使用化学气相淀积设备，在600℃的温度条件下，通过化学气相淀积工艺淀积二氧化硅材料填充浅沟槽隔离区，且填充二氧化硅的厚度与外延硅厚度相同；

2e)使用抛光机，对外延硅表面进行机械抛光，去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整，形成隔离槽。

步骤3，在外延硅表面的左侧形成源区及其接触金属，如图3(c)。

3a)先在外延硅表面淀积厚度为2nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为15nm的Si₃N₄作为保护层；

3b)使用光刻机，利用光刻工艺在Si₃N₄保护层处进行光刻，形成源区图形；

3c)利用干法刻蚀工艺在源区图形处进行刻蚀，形成深度为2nm的源区凹槽；

3d)利用化学气相淀积在源区凹槽内淀积金属铂，形成源区的金属接触；

3e)使用抛光机，对外延硅表面进行机械抛光，去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整。

步骤4，在外延硅表面的中部刻蚀，形成L形的凹槽结构，如图3(d)。

4a)在外延硅表面先淀积厚度为2nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为15nm的Si₃N₄作为保护层；

4b)对Si₃N₄保护层进行光刻，形成L形凹槽区域图形；

4c)利用干法刻蚀工艺在凹槽区域图形处刻蚀，刻蚀深度10nm，形成L形的凹槽结构；

4d)利用化学机械抛光去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整。

步骤5，在L形的凹槽上淀积异质栅介质层，如图3(e)。

5a)利用化学气相淀积工艺在L形凹槽的硅沟道层表面淀积厚度为3nm的高K介质；

5b)利用选择性刻蚀工艺刻蚀掉沟道层表面的横向高K介质；

5c)通过化学气相淀积工艺在横向沟道层的表面淀积厚度为3nm得低K介质。

步骤6，在栅介质层的左侧表面淀积形成多金属层，如图3(f)。

6a)在850℃的温度条件下，利用化学气相淀积工艺在栅介质层的左侧表面淀积厚度为7nm的金属镓；

6b)在金属镓的表面淀积厚度为2nm的SiO₂作为垫底氧化层，然后在该层表面淀积厚度为15nm的Si₃N₄作为保护层；

6c)利用光刻工艺在Si₃N₄保护层上形成沟槽的图形；

6d)在镓的左侧表面进行刻蚀，留出深度为6nm的凹槽；

6e)利用化学气相淀积工艺在镓的凹槽内淀积二氧化硅形成隔离层，厚度为2nm；

6f)在400℃的温度条件下，利用化学气相淀积工艺在二氧化硅隔离层上淀积金属铂，厚度为4nm；

6g)利用化学机械抛光去除Si₃N₄保护层和SiO₂层，并将表面打磨平整。

步骤7，制作漏区及其金属接触，如图3(g)。

7a)在异质栅介质的右侧表面淀积Si₃N₄作为保护层；

7b)对Si₃N₄保护层进行光刻，暴露出栅介质的右侧；

7c)利用选择性刻蚀工艺刻蚀掉暴露的栅介质，形成漏区；

7d)利用选择性刻蚀工艺，移除剩余的Si₃N₄保护层；

7e)在800℃的温度条件下，利用化学气相淀积工艺在暴露出的漏区表面淀积厚度为3nm金属铪。

步骤8，制作导电层，如图3(h)。

8a)使用化学气相淀积设备，利用化学气相淀积工艺在L形的右侧凹槽内淀积Si₃N₄绝缘层；

8b)使用抛光机，机械抛光Si₃N₄绝缘层表面，使其光滑平整；

8c)使用光刻工艺暴露出源极、漏极和栅极接触孔的凹槽，形成引线孔；

8d)在源极、漏极和栅极接触孔的凹槽内溅射金属，直至填充引线孔，并机械抛光金属表面使其平整，形成源电极，栅电极和漏电极引线，完成无掺杂的L形隧穿场效应晶体管的制作。

实施例2，制作栅极是功函数为4.5eV的钨金属的无掺杂L形隧穿场效应晶体管。

步骤一，制作SOI衬底，如图3(a)。

1.1)在准备好的底层初始硅片上干氧氧化，生成厚度为13nm的SiO₂氧化物埋层；

1.2)通过外延生长工艺在氧化物埋层上生长厚度为14nm硅作为外延层，形成SOI衬底。

步骤二，在外延硅两侧刻蚀形成隔离槽，如图3(b)。

2.1)在外延硅的表面先淀积厚度为4nm的SiO₂作为垫底氧化层，然后在该层表面淀积厚度为12nm的Si₃N₄作为保护层；

2.2)使用光刻机，利用光刻工艺在Si₃N₄保护层上形成浅沟槽隔离图形；

2.3)利用干法刻蚀工艺在浅沟槽隔离图形处进行刻蚀，刻蚀到氧化物埋层停止，形成浅沟槽隔离区；

2.4)使用化学气相淀积设备，在600℃的温度条件下，通过化学气相淀积工艺淀积二氧化硅材料填充浅沟槽隔离区，且填充二氧化硅的厚度与外延硅厚度相同；

2.5)使用抛光机，对外延硅表面进行机械抛光，去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整，形成隔离槽。

步骤三，在外延硅表面形成源区及其接触金属，如图3(c)。

3.1)先在外延硅表面淀积厚度为4nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为12nm的Si₃N₄作为保护层；

3.2)使用光刻机，利用光刻工艺在Si₃N₄保护层处进行光刻，形成源区图形；

3.3)利用干法刻蚀工艺在源区图形处进行刻蚀，形成深度为1nm的源区凹槽；

3.4)利用化学气相淀积在源区凹槽内淀积金属铂，形成源区的金属接触；

3.5)使用抛光机，对外延硅表面进行机械抛光，去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整。

步骤四，在外延硅表面形成本征硅沟道区和漏区，如图3(d)。

4.1)在外延硅表面先淀积厚度为4nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为12nm的Si₃N₄作为保护层；

4.2)对Si₃N₄保护层进行光刻，形成L形凹槽区域图形；

4.3)利用干法刻蚀工艺在凹槽区域图形处刻蚀，刻蚀深度9nm，形成L形的凹槽结构；

4.4)利用化学机械抛光去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整。

步骤五，制备L形的异质栅介质层，如图3(e)。

5.1)利用化学气相淀积工艺在L形凹槽的硅沟道层表面淀积厚度为2nm的高K介质；

5.2)利用选择性刻蚀工艺刻蚀掉沟道层表面的横向高K介质；

5.3)通过化学气相淀积工艺在横向沟道层的表面淀积厚度为2nm得低K介质。

步骤六，在栅介质层上做多金属层，如图3(f)。

6.1)在400℃的温度条件下，利用化学气相淀积工艺在栅介质层的左侧表面淀积厚度为7nm的金属钨；

6.2)在金属钨的表面淀积厚度为2nm的SiO₂作为垫底氧化层，然后在该层表面淀积厚度为10nm的Si₃N₄作为保护层；

6.3)利用光刻工艺在Si₃N₄保护层上形成沟槽的图形；

6.4)在钨的左侧表面进行刻蚀，留出深度为6nm的凹槽；

6.5)利用化学气相淀积工艺在钨的凹槽内淀积二氧化硅形成隔离层，厚度为1nm；

6.6)在500℃的温度条件下，利用化学气相淀积工艺在二氧化硅隔离层上淀积金属铂，厚度为5nm；

6.7)利用化学机械抛光去除Si₃N₄保护层和SiO₂层，并将表面打磨平整。

步骤七，制作漏区及其金属接触，如图3(g)。

7.1)在异质栅介质的右侧表面淀积Si₃N₄作为保护层；

7.2)对Si₃N₄保护层进行光刻，暴露出栅介质的右侧；

7.3)利用选择性刻蚀工艺刻蚀掉暴露的栅介质，形成漏区；

7.4)利用选择性刻蚀工艺，移除剩余的Si₃N₄保护层；

7.5)在800℃的温度条件下，利用化学气相淀积工艺在暴露出的漏区表面淀积厚度为3.5nm金属铪。

步骤八，制作导电层，如图3(h)。

8.1)使用化学气相淀积设备，利用化学气相淀积工艺在L形的右侧凹槽内淀积Si₃N₄绝缘层；

8.2)使用抛光机，机械抛光Si₃N₄绝缘层表面，使其光滑平整；

8.3)使用光刻工艺暴露出源极、漏极和栅极接触孔的凹槽，形成引线孔；

8.4)在源极、漏极和栅极接触孔的凹槽内溅射金属，直至填充引线孔，并机械抛光金属表面使其平整，形成源电极，栅电极和漏电极引线，完成无掺杂的L形隧穿场效应晶体管的制作。

实施例3，制作栅极是功函数为4.7eV的铜金属的无掺杂L形隧穿场效应晶体管。

第一步，制作SOI衬底，如图3(a)。

首先，在准备好的底层初始硅片上干氧氧化，生成厚度为15nm的SiO₂氧化物埋层；再通过外延生长工艺在氧化物埋层上生长厚度为13nm硅作为外延层，形成SOI衬底。

第二步，在外延硅两侧刻蚀形成隔离槽，如图3(b)。

首先，在外延硅的表面先淀积厚度为5nm的SiO₂作为垫底氧化层，然后在该层表面淀积厚度为10nm的Si₃N₄作为保护层；再使用光刻机，利用光刻工艺在Si₃N₄保护层上形成浅沟槽隔离图形；再利用干法刻蚀工艺在浅沟槽隔离图形处进行刻蚀，刻蚀到氧化物埋层停止，形成浅沟槽隔离区；再使用化学气相淀积设备，在600℃的温度条件下，通过化学气相淀积工艺淀积二氧化硅材料填充浅沟槽隔离区，且填充二氧化硅的厚度与外延硅厚度相同；最后，使用抛光机，对外延硅表面进行机械抛光，去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整，形成隔离槽。

第三步，在外延硅表面形成源区及其接触金属，如图3(c)。

首先，在外延硅表面淀积厚度为5nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为10nm的Si₃N₄作为保护层；再使用光刻机，利用光刻工艺在Si₃N₄保护层处进行光刻，形成源区图形；接着，利用干法刻蚀工艺在源区图形处进行刻蚀，形成深度为1nm的源区凹槽；然后，利用化学气相淀积在源区凹槽内淀积金属铂，形成源区的金属接触；最后，使用抛光机，对外延硅表面进行机械抛光，去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整。

第四步，在外延硅表面形成本征硅沟道区和漏区，如图3(d)。

首先，在外延硅表面先淀积厚度为5nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为10nm的Si₃N₄作为保护层；再对Si₃N₄保护层进行光刻，形成L形凹槽区域图形；再利用干法刻蚀工艺在凹槽区域图形处刻蚀深度8nm的L形凹槽结构；最后，利用化学机械抛光去掉外延硅表面多余的SiO₂和Si₃N₄，使外延硅表面平整。

第五步，制备L形的异质栅介质层，如图3(e)。

首先，利用化学气相淀积工艺在L形凹槽的硅沟道层表面淀积厚度为2nm的高K介质；再利用选择性刻蚀工艺刻蚀掉沟道层表面的横向高K介质；最后通过化学气相淀积工艺在横向沟道层的表面淀积厚度为2nm得低K介质。

第六步，在栅介质层上做多金属层，如图3(f)。

首先，在350℃的温度条件下，利用化学气相淀积工艺在栅介质层的左侧表面淀积厚度为6nm的金属铜；再在金属铜的表面淀积厚度为5nm的SiO₂作为垫底氧化层，接着在该层表面淀积厚度为10nm的Si₃N₄作为保护层；再利用光刻工艺在Si₃N₄保护层上形成沟槽的图形，并在铜的左侧表面进行刻蚀，留出深度为5nm的凹槽；再利用化学气相淀积工艺在铜的凹槽内淀积二氧化硅形成厚度为1nm的隔离层；然后在600℃的温度条件下，利用化学气相淀积工艺在二氧化硅隔离层上淀积厚度为4nm金属铂；最后，利用化学机械抛光去除Si₃N₄保护层和SiO₂层，并将表面打磨平整。

第七步，制作漏区及其金属接触，如图3(g)。

首先，在异质栅介质的右侧表面淀积Si₃N₄作为保护层；再对Si₃N₄保护层进行光刻，暴露出栅介质的右侧；然后利用选择性刻蚀工艺刻蚀掉暴露出的栅介质，形成漏区；再利用选择性刻蚀工艺，移除剩余的Si₃N₄保护层；最后在800℃的温度条件下，利用化学气相淀积工艺在漏区表面淀积厚度为4nm金属铪。

第八步，制作导电层，如图3(h)。

首先，使用化学气相淀积设备，利用化学气相淀积工艺在L形的右侧凹槽内淀积Si₃N₄绝缘层；再使用抛光机，机械抛光Si₃N₄绝缘层表面，使其光滑平整；然后使用光刻工艺暴露出源极、漏极和栅极接触孔的凹槽，形成引线孔；最后，在源极、漏极和栅极接触孔的凹槽内溅射金属，直至填充引线孔，并机械抛光金属表面使其平整，形成源电极，栅电极和漏电极引线，完成无掺杂的L形隧穿场效应晶体管的制作。

本发明的特征和效果可以通过以下仿真实验进一步说明，

实验内容

实验1，通过计算机辅助设计软件对本发明实施例1的隧穿晶体管和常规的L形隧穿晶体管进行I-V特性仿真，结果如图4所示。

实验2，通过计算机辅助设计软件对本发明实施例2的隧穿晶体管和常规的L形隧穿晶体管进行I-V特性仿真，结果如图5所示。

实验3，通过计算机辅助设计软件对本发明实施例3的隧穿晶体管和常规的L形隧穿晶体管进行I-V特性仿真，结果如图6所示。

从图4～图6的对比结果可见，与常规的L形隧穿晶体管器件相比，本发明通过采用功函数不同的金属作源极、栅极和漏极接触，实现了更低的关态电流，进而大幅降低器件的静态功耗；同时，由于本发明采用了异质栅介质结构，抑制了双极效应，提高了模拟、射频性能；另外，本发明所制备的隧穿晶体管不包含离子注入过程，极大地节约了成本，并且降低了器件的损伤，大幅提高了器件的亚阈值摆幅；此外，当栅极金属功函数的数值变小时，器件表现出更好的亚阈值摆幅和开态电流。

以上描述仅是本发明的三个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种无掺杂的L形隧穿场效应晶体管，包括：SOI衬底、异质栅介质层、金属层和导电层；SOI衬底的两侧设有隔离槽；SOI衬底的上表面设有源区、沟道区和漏区；异质栅介质层和金属层位于沟道区的上侧，其特征在于：

所述源区、沟道区和漏区，均采用非掺杂的本征材料；

所述栅介质层，采用异质栅介质结构，且靠近源区一侧采用高K介质材料，靠近漏区一侧采用低K介质材料；

所述金属层，设为上下两层，上层采用功函数为5.93eV的金属铂，下层采用功函数低于5.0eV的金属，这两层金属之间用二氧化硅隔离。

2.根据权利要求1所述的场效应晶体管，其特征在于：SOI结构的衬底由初始硅片、中间氧化物埋层和硅外延层构成。

3.根据权利要求1所述的场效应晶体管，其特征在于：

高K介质材料采用HfO₂或Al₂O₃或Ta₂O₅；

低K介质材料采用SiO₂。

4.根据权利要求1所述的场效应晶体管，其特征在于，下层金属材料采用功函数为4.2eV的镓金属或功函数为4.5eV的钨金属或功函数为4.7eV的铜金属。

5.一种无掺杂的L形隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：

1)准备本征或者轻掺杂的硅衬底，在其表面依次淀积厚度为10～15nm的氧化物埋层和厚度为13～15nm的外延硅；

2)在外延硅的两侧进行光刻和刻蚀，刻蚀到氧化物埋层停止，形成深度为13～15nm的浅沟槽隔离区，在浅沟槽隔离区内淀积二氧化硅，并将表面打磨平整；

3)在外延硅表面的左侧刻蚀，形成深度为1～2nm的源区金属接触凹槽，在凹槽内淀积金属铂作为源极；

4)在外延硅表面的中部进行光刻和刻蚀，形成深度为8～10nm的L形的凹槽结构；

5)在L形的凹槽上淀积厚度为2～3nm的异质栅介质；

6)350～850℃的温度条件下，在异质栅介质层表面的左侧先淀积厚度6～7nm的栅极金属，其采用功函数低于5.0eV的金属，再在栅极金属的凹槽中淀积一层厚度为1～2nm的二氧化硅作隔离，再在400～600℃的温度条件下，隔离层表面上淀积厚度为4～5nm的铂金属作源极；

7)利用光刻和刻蚀工艺将异质栅介质的右侧去掉，暴露出漏区，然后在800℃的温度条件下，在暴露的漏区表面淀积厚度为3～4nm的金属铪作为漏极；

8)在源极、漏极和栅极上光刻引线窗口，刻蚀形成引线孔，并溅射金属，完成源极、漏极和栅极的引线，最终完成无掺杂的L形隧穿场效应晶体管的制备。

6.如权利要求5所述的方法，其特征在于，步骤2)中在外延硅的两侧进行光刻和刻蚀，形成浅沟槽隔离区，其实现如下：

2a)在外延硅表面淀积厚度为2～5nm的SiO₂作为垫底氧化层，然后在该层表面淀积厚度为10～15nm的Si₃N₄作为保护层；

2b)利用光刻工艺在Si₃N₄保护层上形成浅沟槽隔离区图形；

2c)利用干法刻蚀工艺在浅沟槽隔离区图形处刻蚀，刻蚀到氧化物埋层停止，形成深度为13～15nm的浅沟槽隔离区。

7.如权利要求5所述的制备方法，其特征在于，步骤4)中在外延硅表面的中部进行光刻和刻蚀，形成L形的凹槽结构，其实现如下：

4a)在外延硅表面先淀积厚度为2～5nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为10～15nm的Si₃N₄作为保护层；

4b)利用光刻工艺在Si₃N₄保护层上，形成L形的凹槽区域图形；

4c)利用干法刻蚀工艺在凹槽区域图形处刻蚀8～10nm，形成L形的凹槽结构。

8.如权利要求5所述的制备方法，其特征在于，步骤5)中在L形的凹槽上淀积异质栅介质层，其实现如下：

5a)利用化学气相淀积工艺在L形凹槽上淀积厚度为2～3nm的高K介质；

5b)利用选择性刻蚀工艺刻蚀掉L形凹槽上横向的高K介质；

5c)利用化学气相淀积工艺在L形凹槽上淀积厚度为2～3nm的低K介质。

9.如权利要求5所述的制备方法，其特征在于，步骤6)中在栅极金属的凹槽中淀积二氧化硅作隔离层，其实现如下：

6a)在栅极金属的表面先淀积厚度为2～5nm的SiO₂作为垫底氧化层，再在该层表面淀积厚度为10～15nm的Si₃N₄作为保护层；

6b)利用光刻工艺在Si₃N₄保护层上形成沟槽的图形；

6c)利用刻蚀工艺刻蚀栅极金属的左侧，留出深度为5～6nm的凹槽；

6d)400～600℃的温度条件下，利用化学气相淀积工艺在栅极金属的凹槽内淀积厚度为1～2nm的二氧化硅，形成隔离层。

Images