[go: up one dir, main page]

CN116230753B - 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法 - Google Patents

用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法 Download PDF

Info

Publication number
CN116230753B
CN116230753B CN202310435388.7A CN202310435388A CN116230753B CN 116230753 B CN116230753 B CN 116230753B CN 202310435388 A CN202310435388 A CN 202310435388A CN 116230753 B CN116230753 B CN 116230753B
Authority
CN
China
Prior art keywords
dielectric layer
thickened
layer
field effect
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310435388.7A
Other languages
English (en)
Other versions
CN116230753A (zh
Inventor
张腾
孙浩
张跃
曹龙飞
陈谷然
应贤炜
黄润华
宋晓峰
柏松
杨勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Original Assignee
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Third Generation Semiconductor Technology Innovation Center, Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd filed Critical Nanjing Third Generation Semiconductor Technology Innovation Center
Priority to CN202310435388.7A priority Critical patent/CN116230753B/zh
Publication of CN116230753A publication Critical patent/CN116230753A/zh
Application granted granted Critical
Publication of CN116230753B publication Critical patent/CN116230753B/zh
Priority to PCT/CN2024/086507 priority patent/WO2024217286A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法，加厚介质层位于碳化硅场效应晶体管中JFET区之上、栅介质层之下；所述加厚介质层为至少两层的多层梯形结构，加厚介质层底部的底角小、底边缓；顶部的底角大、底边陡直。本发明通过设置多层梯形结构的加厚介质层，采用一次成型的介质腐蚀方式，通过不同层介质的腐蚀速率不同实现多层梯形结构，进而减小反向阻断状态下的电场集中效应，进一步降低栅介质电场，提升可靠性。

Description

用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法。
背景技术
电力电子系统的发展对半导体器件性能提出了更高的要求，特别是在高温、高频、抗辐照、高压等方面。传统的硅（Si）材料器件制作工艺成熟，但材料本身性能限制了硅器件在极端工作环境下的应用。与硅材料相比，碳化硅（SiC）材料具有更大的禁带宽度、较高的电子饱和漂移速度、较强的抗辐照能力、更高的击穿电场和热导率，成为制作能够适应极端环境的大功率器件的最重要半导体材料之一。
然而，由于SiC远高于Si的材料缺陷密度以及栅氧制作工艺过程中会析出碳元素的非完美氧化过程，造成SiC功率MOSFET的栅氧界面存在较多的缺陷和局部损伤，加之SiC栅氧通常比Si功率器件薄，SiC功率MOSFET的栅氧可靠性问题较为突出，尤其是在高能重离子辐照这类特殊场合尤为突出。
目前一种提高SiC MOSFET栅氧可靠性、降低米勒电容的方式是在器件的JFET区上方设置矩形或梯形结构的栅氧加厚层，一方面可以降低反向阻断状态下JFET顶部电场，另一方面可以降低米勒电容Cgd，改善器件的动态特性。
然而，在JFET顶部设置梯形的栅加厚介质层的方式主要有以下几个问题：
1、梯形底角较大（较陡直）时，由于电场集中，会导致梯形下底角处的电场明显增大，甚至可能超过无梯形加厚介质层的结构，不利于栅介质可靠性。
2、梯形底角较小（较平缓）时，底边宽度限定的情况下梯形上底则易过窄，设计与工艺加工难度增大。为防止栅极加厚层刻蚀后光阻材料被掏空或由于支持点过窄发生倒塌，需要把梯形加厚层的上底边加长，不利于原胞的缩窄。
3、梯形加厚介质层如采用干法刻蚀，由于涉及过刻蚀会损伤沟道处的SiC材料；如采用湿法刻蚀则工艺控制难度大，要求较大的工艺窗口和较高的工艺容错。
发明内容
技术目的：针对现有技术中的问题，本发明公开了一种用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法，通过设置多层梯形结构的加厚介质层，减小反向阻断状态下的电场集中效应，进一步降低栅介质电场，提升可靠性。同时采用一次成型的腐蚀工艺，提升工艺窗口，有利于原胞进一步缩窄的发展需求。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
一种用于碳化硅场效应晶体管的栅极加厚介质层，加厚介质层位于碳化硅场效应晶体管中JFET区之上、栅介质层之下；所述加厚介质层为至少两层的多层梯形结构，加厚介质层底部的底角小、底边缓；顶部的底角大、底边陡直。
优选地，所述加厚介质层底部的底角范围是5°~40°，厚度范围是2nm~100nm；顶部的底角范围是45°~90°，厚度范围是20nm~500nm，顶部长度不小于100nm。
优选地，所述加厚介质层不覆盖碳化硅场效应晶体管的源区，底部覆盖部分沟道区，对于沟道区的覆盖范围是30%~70%。
优选地，所述加厚介质层不覆盖碳化硅场效应晶体管的源区和沟道区，且与沟道区间距大于100nm。
优选地，所述加厚介质层采用相同介质或不同介质。
一种用于碳化硅场效应晶体管的栅极加厚介质层的制造方法，包括以下步骤：
在碳化硅场效应晶体管中JFET区之上、栅介质层之下生成至少两层的介质层，光刻后采用一次湿法刻蚀完成加厚介质层；所述加厚介质层为以上任一所述的一种或多种用于碳化硅场效应晶体管的栅极加厚介质层及其组合。
优选地，当所述加厚介质层中的若干层采用同种介质时，在一次湿法刻蚀前的生成过程中，加厚介质层靠近JFET区上表面称为较下层，远离JFET区上表面称为较上层，较下层的介质形成完后需要进行额外的高温处理工艺，较下层介质的处理温度大于较上层介质的处理温度。
优选地，一次湿法刻蚀过程中，通过材料特性选择合适的腐蚀溶液使得每层的湿法腐蚀速率不同，下层介质的腐蚀速率低，上层介质的腐蚀速率高，各层的腐蚀速率差别大于20%。
有益效果：本发明可以减小反向阻断状态下的电场集中效应，进一步降低栅介质电场，提升可靠性；同时在加厚介质层下底边宽度限定的前提下，增大上底边宽度，增大该加厚介质层的刻蚀工艺窗口，降低工艺难度，提升工艺容错。
附图说明
图1为本发明实施例1的场效应晶体管结构示意图；
图2为本发明实施例1的场效应晶体管工艺流程示意图；
图3为本发明实施例1中加厚介质层的放大示意图；
图4为本发明实施例2的场效应晶体管结构示意图；
图5为本发明实施例3的场效应晶体管结构示意图；
图6为本发明一种加厚介质层刻蚀后剖面形貌，介质为上下2层的SiO2；
图7为不同结构在600V反向阻断状态下的栅介质最强电场示意图，其中：（A）传统结构；（B）常规梯形结构；（C）基于实施例1的2层加厚介质层结构；（D）基于实施例3的2层加厚介质层结构。
其中，1、第一导电类型SiC衬底；2、第一导电类型SiC外延层；3、第二导电类型阱区；4、第一导电类型源区；5、第二导电类型重掺杂区；6、第一加厚介质层；7、第二加厚介质层；8、第三加厚介质层；9、光刻胶；10、加厚介质层；11、栅介质层；12、栅电极；13、隔离介质层；14、源级欧姆金属；15、源级加厚金属；16、漏极加厚金属；为第一加厚介质层刻蚀后底角；/>为第二加厚介质层刻蚀后底角；/>为第三加厚介质层刻蚀后底角。
实施方式
以下结合附图和实施例对本发明的一种用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法做进一步的解释和说明。
实施例
本实施例中的一种用于碳化硅场效应晶体管的栅极加厚介质层，加厚介质层位于碳化硅场效应晶体管中JFET区之上、栅介质层之下；所述加厚介质层为至少两层的多层梯形结构，加厚介质层底部的底角小、底边缓；顶部的底角大、底边陡直。所述加厚介质层不覆盖碳化硅场效应晶体管的源区和沟道区，且与沟道区间距大于100nm。加厚介质层采用相同介质或不同介质，采用包括SiO2、Si3N4、Al2O3、HfO2、Al(ON)、CeO2、SiNxOy等中的一种或多种组合。
在本发明的其他实施例中，加厚介质层不覆盖碳化硅场效应晶体管的源区，底部覆盖部分沟道区，底部对沟道区的覆盖范围是30%~70%。
本实施例中的一种用于碳化硅场效应晶体管的栅极加厚介质层的制造方法包括：在碳化硅场效应晶体管中JFET区之上、栅介质层之下生成至少两层的介质层，光刻后采用一次湿法刻蚀完成加厚介质层。
所述加厚介质层通过一次湿法刻蚀完成，在其多层梯形结构中，通过多层梯形结构的材料特性选择合适的腐蚀溶液使得每层的湿法腐蚀速率不同，下层介质的腐蚀速率低，上层介质的腐蚀速率高，各层的腐蚀速率差别应大于20%，优选地，腐蚀速率差别大于50%，最优腐蚀速率差别为200%~1000%。
当所述加厚介质层中的若干层采用同种介质时，在一次湿法刻蚀前的生成过程中，加厚介质层靠近JFET区上表面称为较下层，远离JFET区上表面称为较上层，较下层的介质形成完后需要进行额外的高温处理工艺，较下层介质的处理温度大于较上层介质的处理温度。
本发明中，由于加厚介质层底部的底角小、底边缓，可以减小反向阻断状态下的电场集中效应，进一步降低栅介质电场，提升可靠性；加厚介质层顶部的底角大、底边陡直，实现在加厚介质层下底边宽度限定的前提下，增大上底边宽度，增大该加厚介质层的刻蚀工艺窗口，获得较优的横向尺寸设计，降低工艺难度，提升工艺容错。
加厚介质层底部的底角范围是5°~40°，厚度范围是2nm~100nm；顶部的底角范围是45°~90°，厚度范围是20nm~500nm，顶部长度不小于100nm。
一种用于碳化硅场效应晶体管的栅极加厚介质层在本实施例的应用中，如附图1所示，应用加厚介质层的碳化硅场效应晶体管包括：
第一导电类型SiC衬底1；
第一导电类型SiC衬底1上的第一导电类型SiC外延层2；
第一导电类型SiC外延层2之中的第二导电类型阱区3；相邻第二导电类型阱区3之间的第一导电类型SiC外延层2区域定义为JFET区；
第二导电类型阱区3之中的第一导电类型源区4；第一导电类型源区4与第二导电类型阱区3在靠近JFET区一侧的边界差定义为沟道区；
JFET区上的栅极加厚介质层10；
覆盖在栅极加厚介质层10、沟道区和部分第一导电类型源区4上的栅介质层11；
覆盖在栅介质层11上的栅电极12；
覆盖在栅电极12和部分第一导电类型源区4上的隔离介质层13；
覆盖在部分第一导电类型源区4上的源级欧姆金属14；
覆盖在源级欧姆金属14和隔离介质层13之上的源级加厚金属15；
位于第一导电类型SiC衬底1下表面的漏极加厚金属16。
本实施例中，所述加厚介质层采用相同介质，且设为三层梯形结构，介质均采用SiO2。如附图3所示，本实施例中加厚介质层10即为三层介质层，分别为第一加厚介质层6、第二加厚介质层7、第三加厚介质层8，底层厚度80nm，底角范围是10°-20°，中层厚度200nm，中层底角/>范围是25°-45°，上层厚度200nm，底角/>范围60°-90°，顶边宽度0.6um~1.0um。底边未覆盖到第二导电类型阱区3，也就是说加厚介质层不覆盖碳化硅场效应晶体管的源区和沟道区，且与沟道区间距大于100nm。
本发明的加厚介质层结构可广泛应用于商用SiC功率MOSFET器件和抗辐照SiC功率MOSFET器件，具有较高的实用价值。
如附图2所示，本实施例中应用加厚介质层的碳化硅场效应晶体管制造方法包括：
S1、第一导电类型SiC衬底1准备；
S2、在第一导电类型SiC衬底1上生长第一导电类型SiC外延层2；
S3、选择性注入掺杂，分别形成第二导电类型阱区3、第一导电类型源区4；其中第二导电类型阱区3位于第一导电类型SiC外延层2之中；第一导电类型源区4位于第二导电类型阱区3之中；相邻第二导电类型阱区3之间的第一导电类型SiC外延层2区域定义为JFET区；第二导电类型阱区3中远离JFET区通过选择性注入掺杂形成第二导电类型重掺杂区5，本实施例中通过额外设置第二导电类型重掺杂区5来改善器件整体在第三象限工作时的体二极管特性；
第一导电类型源区4与第二导电类型阱区3在靠近JFET区一侧的边界定义为沟道区；
S4、生长加厚介质层10，本实施例中栅极加厚介质层10包括第一加厚介质层6、第二加厚介质层7、第三加厚介质层8；
S5、通过光刻胶涂覆、曝光与显影后形成光刻图形，进一步、刻蚀后形成加厚介质层10，使得加厚介质层位于碳化硅场效应晶体管中JFET区之上，不覆盖碳化硅场效应晶体管的第一导电类型源区4和沟道区，且与沟道区间距大于100nm；
S6、去除光刻胶9、清洗后生长栅介质层11；
S7、依次形成栅电极12和隔离介质层13；栅电极12覆盖在栅介质层11上；隔离介质层13覆盖在栅电极12和部分第一导电类型源区4上；
S8、分别形成源极欧姆14、源极加厚金属电极15、漏极欧姆和漏极加厚金属电极16。其中，源级欧姆金属14覆盖在部分第一导电类型源区4上，源级加厚金属15覆盖在源级欧姆金属14和隔离介质层13之上，漏极加厚金属16位于第一导电类型SiC衬底1下表面。
本实施例中加厚介质层采用相同介质，且设为三层梯形结构，介质均采用SiO2；步骤S4包括：采用LPCVD淀积第一加厚介质层6，采用例如Ar的惰性气体退火，退火温度1300度，然后淀积第二加厚介质层7，退火温度1100度，最后淀积第三加厚介质层8，退火温度900度，然后进行光刻，并用5% HF溶液或BOE溶液一次性腐蚀，形成加厚介质层。
其中，第一加厚介质层6也可以直接采用O2氧化SiC形成，氧化温度1100度以上。
本实施例的仿真验证过程如下：
加厚介质层10自下而上厚度依次为80nm、200nm、200nm；腐蚀速率依次为100nm/min、200nm/min、400nm/min；腐蚀时间为3min，腐蚀后3层的底角、/>、/>分别约为13°、29°、85°，腐蚀时用的掩膜宽度为3.2um，腐蚀后加厚介质层10最下层下底边长为2.24um，最上层上底边长为0.86um。
实施例
如附图4所示，与实施例1中加厚介质层结构基本相同，本实施例中加厚介质层的下底边覆盖到了第二导电类型阱区3。虽然会影响正向导通特性，造成导通电阻增大，但可进一步降低栅介质电场，提升可靠性，尤其适用于抗单粒子辐照加固。
实施例
本实施例中给出加厚介质层的两层梯形结构，如附图5所示，所述加厚介质层采用不同介质，且设为两层梯形结构，上层采用Si3N4，下层采用SiO2。下层厚度范围是10~80nm，底角范围是10°~30°。上层厚度范围是50nm~200nm，底角范围是70°~90°。
本实施例中加厚介质层的制作方法为SiO2采用热氧化方式形成，Si3N4采用PECVD淀积方式形成。腐蚀采用热H3PO4，温度范围是150°~200°。
附图6中给出了另一种加厚介质层，采用相同介质SiO2，且设为两层梯形结构；Semiconductor为半导体材料，SiO2为二氧化硅介质，Air为无介质存在区域。
本实施例的仿真验证过程如下：
下层为SiO2，上层为Si3N4，下层SiO2厚度40nm，上层Si3N4厚度100nm，下层SiO2腐蚀速率50nm/min，上层Si3N4腐蚀速率150nm/min，腐蚀时间3min，腐蚀后下层SiO2底角为18°，上层Si3N4底角为84°，腐蚀时用的掩膜宽度为1.6um，腐蚀后加厚介质层最下层下底边长为1.0um，最上层上底边长为0.7um。
附图7中给出了不同结构在600V反向阻断状态下的栅介质最强电场，（A）传统结构；（B）常规梯形结构；（C）基于实施例1的3层加厚介质层结构；（D）基于实施例3的3层加厚介质层结构。附图7中第一导电类型为N型，第二导电类型为P型， SiC-Epitaxy为N型掺杂的SiC外延层；Pwell为P型掺杂的阱区；N+为N型掺杂的高浓度源区；Poly为掺杂多晶硅栅电极；Oxide为隔离氧化层；从附图7中可以看出，与传统结构A相比，常规梯形栅结构B在高压阻断状态下的栅氧峰值电场有可能超过传统结构A；通过采用本发明的结构C可以实现栅介质电场抑制；进一步通过采用本发明的一种优化结构、即加厚介质层底部覆盖部分沟道区的结构D，可以实现栅介质电场的显著降低，有利于高可靠性应用场合或宇航抗辐照等特殊需求。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种用于碳化硅场效应晶体管的栅极加厚介质层，其特征在于：加厚介质层位于碳化硅场效应晶体管中JFET区之上、栅介质层之下；所述加厚介质层为至少两层的多层梯形结构，加厚介质层底部的底角小、底边缓；顶部的底角大、底边陡直；所述加厚介质层光刻后采用一次湿法刻蚀完成，一次湿法刻蚀过程中，通过材料特性选择合适的腐蚀溶液使得每层的湿法腐蚀速率不同，下层介质的腐蚀速率低，上层介质的腐蚀速率高，各层的腐蚀速率差别大于20%。
2.根据权利要求1所述的一种用于碳化硅场效应晶体管的栅极加厚介质层，其特征在于：所述加厚介质层底部的底角范围是5°~40°，厚度范围是2nm~100nm；顶部的底角范围是45°~90°，厚度范围是20nm~500nm，顶部长度不小于100nm。
3.根据权利要求1所述的一种用于碳化硅场效应晶体管的栅极加厚介质层，其特征在于：所述加厚介质层不覆盖碳化硅场效应晶体管的源区，底部覆盖部分沟道区，对于沟道区的覆盖范围是30%~70%。
4.根据权利要求1所述的一种用于碳化硅场效应晶体管的栅极加厚介质层，其特征在于：所述加厚介质层不覆盖碳化硅场效应晶体管的源区和沟道区，且与沟道区间距大于100nm。
5.根据权利要求1所述的一种用于碳化硅场效应晶体管的栅极加厚介质层，其特征在于：所述加厚介质层采用相同介质或不同介质。
6.一种用于碳化硅场效应晶体管的栅极加厚介质层的制造方法，其特征在于，包括以下步骤：
在碳化硅场效应晶体管中JFET区之上、栅介质层之下生成至少两层的介质层，光刻后采用一次湿法刻蚀完成加厚介质层；所述加厚介质层为权利要求1-5任一所述的一种用于碳化硅场效应晶体管的栅极加厚介质层；一次湿法刻蚀过程中，通过材料特性选择合适的腐蚀溶液使得每层的湿法腐蚀速率不同，下层介质的腐蚀速率低，上层介质的腐蚀速率高，各层的腐蚀速率差别大于20%。
7.根据权利要求6所述一种用于碳化硅场效应晶体管的栅极加厚介质层的制造方法，其特征在于，当所述加厚介质层中的若干层采用同种介质时，在一次湿法刻蚀前的生成过程中，加厚介质层靠近JFET区上表面称为较下层，远离JFET区上表面称为较上层，较下层的介质形成完后需要进行额外的高温处理工艺，较下层介质的处理温度大于较上层介质的处理温度。
CN202310435388.7A 2023-04-21 2023-04-21 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法 Active CN116230753B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310435388.7A CN116230753B (zh) 2023-04-21 2023-04-21 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法
PCT/CN2024/086507 WO2024217286A1 (zh) 2023-04-21 2024-04-08 碳化硅场效应晶体管的栅极加厚介质层及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310435388.7A CN116230753B (zh) 2023-04-21 2023-04-21 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法

Publications (2)

Publication Number Publication Date
CN116230753A CN116230753A (zh) 2023-06-06
CN116230753B true CN116230753B (zh) 2024-02-02

Family

ID=86582842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310435388.7A Active CN116230753B (zh) 2023-04-21 2023-04-21 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法

Country Status (2)

Country Link
CN (1) CN116230753B (zh)
WO (1) WO2024217286A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230753B (zh) * 2023-04-21 2024-02-02 南京第三代半导体技术创新中心有限公司 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068567A (zh) * 2016-11-22 2017-08-18 中国电子科技集团公司第五十五研究所 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
CN107564815A (zh) * 2016-06-30 2018-01-09 株洲中车时代电气股份有限公司 一种制作功率半导体的方法
CN109244126A (zh) * 2018-08-30 2019-01-18 中国科学院微电子研究所 一种绝缘栅双极晶体管及其制作方法
CN111129155A (zh) * 2019-12-25 2020-05-08 重庆伟特森电子科技有限公司 一种低栅漏电容碳化硅di-mosfet制备方法
CN115148819A (zh) * 2022-06-22 2022-10-04 中国电子科技集团公司第五十五研究所 抗单粒子栅极损伤的功率mosfet栅极结构及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230753B (zh) * 2023-04-21 2024-02-02 南京第三代半导体技术创新中心有限公司 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564815A (zh) * 2016-06-30 2018-01-09 株洲中车时代电气股份有限公司 一种制作功率半导体的方法
CN107068567A (zh) * 2016-11-22 2017-08-18 中国电子科技集团公司第五十五研究所 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
CN109244126A (zh) * 2018-08-30 2019-01-18 中国科学院微电子研究所 一种绝缘栅双极晶体管及其制作方法
CN111129155A (zh) * 2019-12-25 2020-05-08 重庆伟特森电子科技有限公司 一种低栅漏电容碳化硅di-mosfet制备方法
CN115148819A (zh) * 2022-06-22 2022-10-04 中国电子科技集团公司第五十五研究所 抗单粒子栅极损伤的功率mosfet栅极结构及制备方法

Also Published As

Publication number Publication date
WO2024217286A1 (zh) 2024-10-24
CN116230753A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
CN113571584B (zh) 一种SiC MOSFET器件及其制备方法
CN116666425B (zh) 一种SiC沟槽型MOSFET器件
JP2024526524A (ja) 高速フリーホイールダイオードを集積したトレンチ型ＳｉＣ－ＭＯＳＦＥＴ及びその製造方法
CN116230753B (zh) 用于碳化硅场效应晶体管的栅极加厚介质层及其制造方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN110473914A (zh) 一种SiC-MOS器件的制备方法
CN112563140A (zh) 一种碳化硅mosfet器件jfet区自对准掺杂工艺
CN114420758B (zh) 具有高阈值电压的SiC MOSFET及制造方法
CN113782614B (zh) 一种凸台栅SiC MOSFET器件及其制造方法
JPS6237965A (ja) 縦形半導体装置およびその製造方法
CN109690786B (zh) 异质结遂穿场效应晶体管及其制备方法
CN110718452A (zh) 碳化硅器件及其制造方法
CN114496789A (zh) 一种增强型晶体管的制备方法及增强型晶体管
CN113838930A (zh) 具有混合栅电极结构的氮化镓常关型器件及其制备方法
CN102412302B (zh) 一种抑制双极效应的隧穿场效应晶体管及其制备方法
JP3923400B2 (ja) 電界効果トランジスタおよびその製造方法
CN101527277A (zh) 双面介质槽部分soi材料的制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN117832276A (zh) 内嵌异质结二极管的mosfet及其制造方法
CN116936638A (zh) 具有内嵌沟道二极管的平面分离栅SiC MOSFET
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
CN114220860A (zh) 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法
CN113964190B (zh) 高迁移率的p型多晶硅栅LDMOS器件及其制作方法
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺
CN114005869B (zh) 碳化硅沟槽mosfet器件结构及加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant