[go: up one dir, main page]

CN106449757B - 一种SiC基沟槽型场效应晶体管及其制备方法 - Google Patents

一种SiC基沟槽型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106449757B
CN106449757B CN201610859254.8A CN201610859254A CN106449757B CN 106449757 B CN106449757 B CN 106449757B CN 201610859254 A CN201610859254 A CN 201610859254A CN 106449757 B CN106449757 B CN 106449757B
Authority
CN
China
Prior art keywords
layer
type
sic
trench
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610859254.8A
Other languages
English (en)
Other versions
CN106449757A (zh
Inventor
申占伟
张峰
赵万顺
王雷
闫果果
温正欣
刘兴昉
孙国胜
曾一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201610859254.8A priority Critical patent/CN106449757B/zh
Publication of CN106449757A publication Critical patent/CN106449757A/zh
Application granted granted Critical
Publication of CN106449757B publication Critical patent/CN106449757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种具有p型埋层和沟槽底部n型掺杂的SiC基UMOSFET的制备方法，其特征在于，在n‑漂移层(3)上外延生长形成p型埋层(4)，在p型埋层(4)上外延生长形成n‑漂移层(30)，在n‑漂移层(30)上外延生长形成p型基区层(5)；在主沟槽(7)底部形成n型掺杂层(900)。在反向阻断状态下，有效降低栅氧化层(10)的电场；且由于p型埋层(4)和n型掺杂层(900)的屏蔽作用，p型基区层(5)的厚度大大降低，沟道降低至0.5um以下，提升通态性能。该种SiC基UMOSFET具有较高的巴俐加优值和较低的开关损耗。本发明还提供了一种SiC基UMOSFET的结构。

Description

一种SiC基沟槽型场效应晶体管及其制备方法
技术领域
本发明涉及一种SiC基沟槽型场效应晶体管(MOSFET)的制备方法，具体涉及一种具有p型埋层和沟槽底部n型掺杂的SiC基UMOSFET的制作方法。
背景技术
SiC具有优越的物理和电学特性，如高临界击穿电场、宽禁带、高电子饱和漂移速度，因而非常适合应用于高压、高温电力电子领域。垂直型MOS场效应晶体管包括双注入型(DMOSFET)和沟槽型(UMOSFET)，而4H-SiC基的沟槽型MOSFET由于缺乏JFET电阻，理论上可以具有更低的导通电阻和更大的沟道密度，所以具有更广泛的应用前景。
然而，一方面SiC基MOS器件的栅氧界面态密度高而导致沟道迁移率低的问题，一直制约着MOSFET器件的通态性能的提升；另一方面在反向高电压下，沟槽氧化物中电场过大，特别是底部槽角处二维电场聚集，提前引发器件击穿，不利于击穿电压的提高；尽管采取一系列措施，如沟槽底部注入p型屏蔽层保护氧化层电场，但其带来JFET电阻不利于4H-SiC基沟槽型MOSFET(UMOSFET)通态特性的提升。
发明内容
(一)要解决的技术问题
本发明的目的在于，提供一种具有p型埋层和沟槽底部n型注入的SiC基UMOSFET的制作方法。p型埋层结合该n型掺杂层在反向工作模式下，有效保护沟槽底部氧化物电场，使得所制备的SiC基穿通型沟槽MOSFET具有较高的阻断能力。
(二)技术方案
本发明的一个方面提供了一种SiC基沟槽型场效应晶体管，包括n-漂移层3、p型埋层4、n-漂移层30、p型基区层5，其特征在于：
所述n-漂移层3、p型埋层4、n-漂移层30、p型基区层5自下而上依次生长而成；
上述结构中，还包括在p型基区层5上形成的n+源区层6，穿过n+源区层6、p型基区层5并进入n-漂移层30内的主沟槽7，以及在所述主沟槽7底部形成的n型掺杂层900，其中n型掺杂层(900)的掺杂需根据p型埋层(4)的掺杂而定。
上述结构中，所述主沟槽7的侧壁为{11-20}面系，两个槽角具有圆弧化的结构，沟槽底部为平面。
上述结构中，所述主沟槽7底部距离p型埋层4顶部0.2-0.6um。
上述结构中，所述的p型基区层5厚度为0.25-0.5um。
本发明的另一个方面提供了一种SiC基沟槽型场效应晶体管的制备方法，所述SiC基沟槽型场效应晶体管包括SiC衬底和在SiC衬底上外延生长的多个外延层，所述外延层中包括n-漂移层3，其特征在于：
在所述n-漂移层3上外延生长形成p型埋层4，在p型埋层4上外延生长形成n-漂移层30，在n-漂移层30上外延生长形成p型基区层5，其中p型埋层4能在阻断模式下有效保护沟槽氧化电场且在反向高电压下有阻挡作用。
上述方案中，还包括在p型基区层5上形成n+源区层6，在n+源区层6、p型基区层5和n-漂移层30内形成主沟槽7，以及在所述主沟槽7底部形成n型掺杂层900，其中n型掺杂层(900)的掺杂需根据p型埋层(4)的掺杂而定。
上述方案中，所述主沟槽7的侧壁为{11-20}面系，两个槽角具有圆弧化的结构，沟槽底部为平面。
上述方案中，所述主沟槽7底部距离p型埋层4顶部0.2-0.6um。
上述方案中，所述的p型基区层5厚度为0.25-0.5um。
(三)有益效果
本发具有以下主要优点：
1、相比于传统的沟槽底部注入p型屏蔽层的MOSFET器件，其底部为n型高掺杂层，避免了寄生的JFET电阻，提高了通态导电能力。
2、在不提高通态电阻的前提下，p型埋层能在阻断模式下有效保护沟槽氧化电场，特别是氧化物电场峰值从槽角处转移到了底部平面处，提高了器件可靠性。
3、由于p型埋层在反向高电压下的阻挡作用，因而不必考虑p型基区的穿通影响，可以进一步降低沟道长度至0.5um以下。在短沟道条件下工作，器件沟道电阻降低，通态特性提升。
4、所述的SiC基UMOSFET，相比于传统的SiC基沟槽MOSFET，具有更高的巴俐加优值，动态开关损耗都大大降低。
附图说明
图1是本发明的制备工艺流程图。
图2是外延材料的三明治结构的示意图。
图3和图4是制作沟槽底部掺杂层方法一示意图
图5是制作沟槽底部掺杂层方法二的示意图
图6是可选的沟槽底部掺杂层的示意图
图7是制作栅电极接触的示意图
图8是制作源、漏电极接触的示意图
图9是钝化及互连形成金属pad区域的示意图
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1示出了根据本发明实施例的SiC基UMOSFET的制备工艺流程，包括以下步骤：
在步骤S1，外延生长材料形成不同层掺杂的三明治结构。根据本发明实施例，如图2所示，利用化学气相沉积或其他外延生长材料的方法在SiC n++型衬底基片1上外延生长多层不同种掺杂类型的SiC外延层，形成一种三明治结构，自下而上依次为：n+型缓冲层2，n-漂移层3，p型埋层4，n-漂移层30，p型基区层5，n+源区层6。其中n++型衬底基片1，厚度为标准的350-1000um或者是经过机械加工和化学反应的方法对n++型衬底基片1进行一系列的减薄、研磨、抛光、清洗等工艺，使样品表面达到所需要的厚度、平整度。在n++型衬底基片1上外延形成n+型缓冲层2，外延生长的源为硅烷或三氯氢硅、乙烯或丙烷等，n+型缓冲层2的厚度为0.5-2um，n+型缓冲层2的掺杂为1.0×1018cm-3-3.0×1018cm-3，所用掺杂源为氨气等气源，其中外延生长温度为1500-1700℃。在n+型缓冲层2上外延形成n-漂移层3，外延生长的源为硅烷或三氯氢硅、乙烯或丙烷等，所用掺杂源为氨气等气源，其中外延生长温度为1500-1700℃，n-漂移层3的厚度和掺杂需按照一定的设计，以满足不同的阻断电压，作为实施例n-漂移层3的掺杂为9.0×1015cm-3-1.1×1016cm-3，n-漂移层3的厚度为10-20um。在n-漂移层3上外延形成p型埋层4，所用掺杂源为三甲基铝等气源，其中外延生长温度为1500-1700℃，p型埋层4掺杂浓度，需根据n-漂移层3的掺杂而定，作为实施例p型埋层4的掺杂为3.0×1017cm-3至6×1017cm-3，p型埋层4的厚度需保证在反向阻断状态下不被穿通，厚度由n-漂移层3和p型埋层4的掺杂而定，作为实施例p型埋层4的厚度为0.5-1.0um。在p型埋层4上外延形成n-漂移层30，外延生长的源为硅烷或三氯氢硅、乙烯或丙烷等，作为实施例n-漂移层30厚度为0.4-1.0um，作为实施例n-漂移层30的掺杂为9.0×1015cm-3至1.1×1016cm-3，所用掺杂源为氨气等气源，其中外延生长温度为1500-1700℃。在n-漂移层30上外延形成p型基区层5，外延生长的掺杂源为三甲基铝等气源，作为实施例p型基区层5厚度为0.25-0.5um，作为实施例的p型基区层5掺杂为1.5×1017cm-3至3.5×1017cm-3，其中外延生长温度为1500-1700℃。在p型基区层5上外延形成n+源区层6，外延生长的源为硅烷或三氯氢硅、乙烯或丙烷等，所用掺杂源为氨气等气源，作为实施例n+源区层6厚度为0.25-0.5um，作为实施例的n+源区层6掺杂为1.0×1019cm-3-1.0×1020cm-3，其中外延生长温度为1500-1700℃。
在步骤S2，制作主沟槽。根据本发明实施例，利用薄膜沉积、光刻、干法和湿法刻蚀、离子注入等工艺，依次形成主沟槽7，其中主沟槽7的侧壁需为{11-20}面系，沟槽7的两个槽角具有圆弧化的结构，而沟槽底部平面化，并在主沟槽7的底部形成n型掺杂层900。
根据本发明实施例步骤S2提供了两种方案，包括步骤S21和步骤S22.
在步骤S21，沟槽刻蚀终止于p基区底部，离子注入形成n+掺杂层。根据本发明实施例，如图3所示，利用物理和化学气相沉积或其他薄膜沉积方法淀积积一定厚度的二氧化硅或多晶硅或金属介质形成阻挡层，光刻图形化，干法刻蚀所述的阻挡层形成刻蚀掩膜层801，刻蚀掩膜层801作为二氧化硅可以为2um-5um，所述的二氧化硅掩膜层需在1000℃以上，O2的条件下退火增密，刻蚀掩膜层801作为金属可以是Al、Ni等，厚度在1um左右。所述的干法刻蚀气体可以是C4F8，CHF3，Cl2等的气体。利用刻蚀掩膜层801，由物理、化学等蚀刻手段，如反应离子刻蚀(RIE)或者是电感耦合等离子(ICP)等，干法刻蚀SiC基片，刻蚀出主沟槽7，刻蚀气体可以是SF6/O2、NF3/Ar、CF4、CHF3/O2、C4F8/O2等的气体组合，作为举例说明，采用SF6/O2/HBr的刻蚀气体，ICP功率为600-1000W，偏压功率为100-300W，温度为20℃，主沟槽7需穿过p型基区层5底部并进入n-漂移层30内，主沟槽7底部距离p型埋层4顶部约为0.2-0.6um。如图4所示，去掉刻蚀掩膜层801，利用物理和化学气相沉积或其他薄膜沉积方法淀积一定厚度的二氧化硅或多晶硅或金属介质形成阻挡层，光刻图形化，干法刻蚀所述的阻挡层形成注入掩膜层802，离子注入形成n型掺杂层900，注入杂质可以是N或者P，注入剂量可以是2.0×1011cm-2至1.0×1013cm-2，注入能量可以是20keV至700keV。最终形成的n型掺杂层900的掺杂需根据p型埋层4的掺杂而定，作为实施例，给出n型掺杂层900的掺杂浓度为2.0×1016cm-3至1.1×1017cm-3。
在步骤S22，沟槽刻蚀终止于p型埋层底部，外延形成n+掺杂层并刻回。根据本发明实施例，如图5所示，利用物理和化学气相沉积或其他薄膜沉积方法淀积积一定厚度的二氧化硅或多晶硅或金属介质形成阻挡层，光刻图形化，干法刻蚀该阻挡层形成刻蚀掩膜层801，刻蚀掩膜层801作为二氧化硅可以为2um-5um，该二氧化硅掩膜层需在1000℃以上，O2的条件下退火增密，刻蚀掩膜层801作为金属可以是Al、Ni等，厚度在1um左右。该干法刻蚀气体可以是C4F8，CHF3，Cl2等的气体。利用刻蚀掩膜层801，由物理、化学等蚀刻手段，如反应离子刻蚀(RIE)或者是电感耦合等离子(ICP)等，干法刻蚀SiC基片，刻蚀出主沟槽70，刻蚀气体可以是SF6/O2、NF3/Ar、CF4、CHF3/O2、C4F8/O2等的气体组合，作为举例说明，采用SF6/O2/HBr的刻蚀气体，ICP功率为600-1000W，偏压功率为100-300W，温度为20℃，主沟槽70需穿过p型埋层4底部并进入n-漂移层3内。利用物理或化学气相沉积方法，在主沟槽70中外延形成形成n型掺杂层901，外延生长的源为硅烷或三氯氢硅、乙烯或丙烷等，所用掺杂源为氨气等气源，其中外延生长温度为1500-1700℃，n型掺杂层901需填充整个主沟槽70，作为实施例形成n型掺杂层901的掺杂为2.0×1016cm-3至1.1×1017cm-3。由物理、化学等蚀刻手段，如反应离子刻蚀(RIE)或者是电感耦合等离子(ICP)等，干法刻蚀SiC基片，利用光刻图形化刻蚀主沟槽70中的n型掺杂层901，形成主沟槽7，主沟槽7底部距离p型埋层4顶部约为0.2-0.6um，刻蚀气体可以是SF6/O2、NF3/Ar、CF4、CHF3/O2、C4F8/O2等的气体组合，作为举例说明，采用SF6/O2/HBr的刻蚀气体，ICP功率为600-1000W，偏压功率为100-300W，温度为20℃，主沟槽7需穿过p型埋层4底部并进入n-漂移层3内，终形成主沟槽7和n型掺杂层900。
上述两种实施例方案所形成的n型掺杂层900的宽度和厚度，可根据光刻掩膜图形来改变，即n型掺杂层900可沿图6所示的±x、±y方向延伸或收缩，但必须能够正向导通，同时有效保护阻断状态下的栅氧化层的可靠性，提升沟槽MOSFET的阻断能力，具体实施办法不再陈述。
在步骤S3，制作p+掺杂层。根据本发明实施例，如图6所示，利用光刻图形转移形成注入掩膜层，分别通过注入能量为28keV，注入剂量为2.36×1013cm-2，和注入能量为60keV，注入剂量为4.6×1013cm-2，以及注入能量为100keV，注入剂量为6.3×1013cm-2的三次Al原子注入，形成掺杂约为1.0×1019cm-3的p+掺杂层601，p+掺杂层601的深度为0.2-0.5um，注入原子也可以选择为B原子。
在步骤S4，离子注入后退火。根据本发明实施例，去除注入掩膜，清洗表面，采用碳膜、AlN膜覆盖，硅烷抑制等方法在1600℃的高温，压力为600-700Torr下，退火半小时左右，激活前述步骤中的离子注入掺杂，并去除退火完成后所覆盖于表面碳膜、AlN膜等，清洗表面。
在步骤S5，制作终端。根据本发明实施例，利用物理和化学气相沉积或其他薄膜沉积方法淀积一定厚度的二氧化硅或多晶硅或金属介质形成阻挡层，光刻图形化，干法刻蚀该阻挡层，利用该阻挡层，由物理、化学等蚀刻手段，如反应离子刻蚀(RIE)或者是电感耦合等离子(ICP)等，干法刻蚀SiC基片，形成终端结构，其中的刻蚀气体可以是SF6/O2、NF3/Ar、CF4、CHF3/O2、C4F8/O2等的气体组合，终端结构刻蚀完成后，去除对应的阻挡层。由于终端结构不是本发明的重点陈述对象，具体的终端制作方法请参考其他类似的适用于本发明UMOSFET的结构。
在步骤S6，制作栅氧化层。根据本发明实施例，如图7所示，标准清洗(RCA)SiC基片，利用物理或化学气相沉积，高温热氧化并氧化后退火，原子层沉积(ALD)等方法，最终获得的栅氧化层10。依次用丙酮和乙醇超声清洗，再用去离子水冲洗；将有机超声后的SiC基片放在浓硫酸和双氧水溶液中至少煮10min；将煮过浓硫酸的SiC基片依次用一号液和二号液分别煮10min以上，再用去离子水冲洗干净后用氮气吹干待用，一号液为氨水、过氧化氢和去离子水的混合液，二号液为盐酸、过氧化氢和去离子水的混合液，将冲洗后的SiC基片放入氢氟酸内浸泡至少1min，去除表面氧化层。经过标准清洗(RCA)的SiC基片需在1100℃左右的湿氧环境下氧化半个小时左右形成牺牲氧化层，并由稀释的HF超声漂洗去除所述牺牲氧化层。在1100-1300℃的条件下干氧氧化半小时左右，并在1200-1300℃的温度和NO气氛条件下退火1-3小时，所述的退火气氛不仅仅是NO，也可以是POCl3，H2，N2O，P2O5，Sb+NO等，最终获得的栅氧化层10，作为选择栅氧化层10的形成方法也可以是通过原子层沉积(ALD)等方法。
在步骤S7，于沟槽填充掺杂多晶硅，并平坦化形成栅电极。根据本发明实施例，如图7所示，利用各向同性沉积技术填充已形成栅氧化层10的主沟槽7，填充物可以是具有高电导的掺杂多晶硅或硅化物，形成栅电极10，利用干法刻蚀、湿法刻蚀等手段回刻所沉积的栅电极接触11，再次沉积并回刻，直至平坦化并仅仅保留主沟槽7中的栅电极接触11。
在步骤S8，光刻制作源极金属接触。根据本发明实施例，如图8所示，光刻图形化，并用稀释的HF去除p+掺杂层601和n+源区层6上的氧化层，利用电子束蒸发或溅射等薄膜沉积方法，依次淀积60-100nm Ni、20-40nm Ti、60-100nm Al的多层金属，剥离形成源极金属接触12，源极金属接触12需同时覆盖基区p+掺杂层601和n+源区层6的表，源极金属接触12可以是AlTi、Ni、TiW等其他金属组合。
在步骤S9，制作漏极金属接触。根据本发明实施例，如图8所示，涂胶保护正面源极金属接触12，并用稀释的HF去除n++型衬底基片1背面的氧化层，利用电子束蒸发或溅射等薄膜沉积方法在背面淀积20nm厚AlTi、300-400nm的Ni金属层作为漏极金属接触13，作为选择，漏极金属接触13可以是AlTi、Ni、TiW、AlTi等其他金属组合。
在步骤S10，快速热退火制作欧姆接触。根据本发明实施例，如图8所示，在N2环境下，900-1100℃退火源极金属接触12、漏极金属接触13，时间为1分钟-3分钟，所述的退火气氛也可以是Ar或者H2+N2。
在步骤S11，钝化并金属互连。根据本发明实施例，如图9所示，利用物理气相沉积或化学气相沉积等其他沉积方法，于栅电极接触11、源电极接触12之上淀积1um左右的SiO2/Si3N4钝化介质层，光刻图形化，选择刻蚀气体干法刻蚀钝化介质层，形成钝化层14；利用电子束蒸发或溅射等薄膜沉积方法钝化层之上淀积1.5um的厚金属层，并光刻图形化，互连形成金属pad区域15，完成器件制备。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种SiC基沟槽型场效应晶体管，包括n-漂移层(3)、p型埋层(4)、n-漂移层(30)、p型基区层(5)，其特征在于：
所述n-漂移层(3)、p型埋层(4)、n-漂移层(30)、p型基区层(5)自下而上依次生长而成；
所述晶体管还包括在所述p型基区层(5)上形成的n+源区层(6)，穿过所述n+源区层(6)、p型基区层(5)并进入n-漂移层(30)内的主沟槽(7)，以及在所述主沟槽(7)底部形成的n型掺杂层(900)。
2.根据权利要求1所述的SiC基沟槽型场效应晶体管，其特征在于，所述n型掺杂层(900)的掺杂需根据p型埋层(4)的掺杂而定。
3.根据权利要求1所述的SiC基沟槽型场效应晶体管，其特征在于，所述主沟槽(7)的侧壁为{11-20}面系，两个槽角具有圆弧化的结构，沟槽底部为平面。
4.根据权利要求1所述的SiC基沟槽型场效应晶体管，其特征在于，所述主沟槽(7)底部距离p型埋层(4)顶部0.2-0.6μ m 。
5.根据权利要求1所述的SiC基沟槽型场效应晶体管，其特征在于，所述的p型基区层(5)厚度为0.25-0.5μ m 。
6.一种SiC基沟槽型场效应晶体管的制备方法，所述SiC基UMOSFET包括SiC衬底和在SiC衬底上外延生长的多个外延层，所述外延层中包括n-漂移层(3)，其特征在于：
在所述n-漂移层(3)上外延生长形成p型埋层(4)，在p型埋层(4)上外延生长形成n-漂移层(30)，在n-漂移层(30)上外延生长形成p型基区层(5)，其中p型埋层(4)能在阻断模式下有效保护沟槽氧化物中的电场且在反向高电压下有阻挡作用；
在所述p型基区层(5)上形成n+源区层(6)，在所述n+源区层(6)、p型基区层(5)和n-漂移层(30)内形成主沟槽(7)，以及在所述主沟槽(7)底部形成n型掺杂层(900)。
7.根据权利要求6所述的SiC基沟槽型场效应晶体管的制备方法，其特征在于，所述n型掺杂层(900)的掺杂需根据p型埋层(4)的掺杂而定。
8.根据权利要求6所述的SiC基沟槽型场效应晶体管的制备方法，其特征在于，所述主沟槽(7)的侧壁为{11-20}面系，两个槽角具有圆弧化的结构，沟槽底部为平面。
9.根据权利要求6所述的SiC基沟槽型场效应晶体管的制备方法，其特征在于，所述主沟槽(7)底部距离p型埋层(4)顶部0.2-0.6μ m 。
10.根据权利要求6所述的SiC基沟槽型场效应晶体管的制备方法，其特征在于，所述的p型基区层(5)厚度为0.25-0.5μ m 。
CN201610859254.8A 2016-09-28 2016-09-28 一种SiC基沟槽型场效应晶体管及其制备方法 Active CN106449757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610859254.8A CN106449757B (zh) 2016-09-28 2016-09-28 一种SiC基沟槽型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610859254.8A CN106449757B (zh) 2016-09-28 2016-09-28 一种SiC基沟槽型场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106449757A CN106449757A (zh) 2017-02-22
CN106449757B true CN106449757B (zh) 2019-07-05

Family

ID=58171139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610859254.8A Active CN106449757B (zh) 2016-09-28 2016-09-28 一种SiC基沟槽型场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106449757B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698237A (zh) * 2017-10-23 2019-04-30 株洲中车时代电气股份有限公司 一种沟槽栅碳化硅mosfet器件及其制造方法
CN108417617B (zh) * 2018-02-27 2020-12-15 中国科学院半导体研究所 碳化硅沟槽型MOSFETs及其制备方法
CN109119462B (zh) * 2018-08-29 2021-10-08 电子科技大学 一种碳化硅沟槽mos器件
CN110047931B (zh) * 2019-04-16 2021-04-13 西安电子科技大学 碳化硅平面垂直型场效应晶体管及其制作方法
CN110047932B (zh) * 2019-04-16 2021-04-13 西安电子科技大学 具有电荷补偿层和低阻通道的vdmos及其制作方法
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN114188213B (zh) * 2021-12-06 2023-04-07 上海稷以科技有限公司 一种解决碳化硅晶圆传送失效的方法
WO2023130798A1 (zh) * 2022-01-04 2023-07-13 湖北九峰山实验室 碳化硅mosfet器件及其制作方法
CN116110957A (zh) * 2023-04-17 2023-05-12 深圳平创半导体有限公司 一种SiC多级阶梯分裂栅沟槽MOSFET器件及其制作方法
CN116387348B (zh) * 2023-04-27 2023-10-27 南京第三代半导体技术创新中心有限公司 一种精确控制短沟道的平面型SiC MOSFET及其制造方法
CN118553763B (zh) * 2024-07-24 2024-10-18 江西萨瑞微电子技术有限公司 一种sgt器件制备方法及外延片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363498A (ja) * 2003-06-06 2004-12-24 Toyota Motor Corp 電力用半導体装置およびその製造方法
CN101093856A (zh) * 2003-08-05 2007-12-26 株式会社东芝 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363498A (ja) * 2003-06-06 2004-12-24 Toyota Motor Corp 電力用半導体装置およびその製造方法
CN101093856A (zh) * 2003-08-05 2007-12-26 株式会社东芝 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106449757A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN106449757B (zh) 一种SiC基沟槽型场效应晶体管及其制备方法
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
CN110518070B (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
JP4872217B2 (ja) 炭化珪素半導体素子の製造方法
CN112382655B (zh) 一种宽禁带功率半导体器件及制备方法
CN109065540A (zh) 一种集成SBD的SiC UMOSFET的结构及制备方法
CN114927559B (zh) 一种碳化硅基超结沟槽型mosfet及制备方法
JP7476947B2 (ja) 炭化珪素半導体装置の製造方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
CN106024902A (zh) 具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法
CN111081778A (zh) 一种碳化硅沟槽型mosfet器件及其制造方法
CN104241348A (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN117525154B (zh) 双沟槽碳化硅mosfet器件及其制造方法
CN115377200A (zh) 一种半导体器件及其制备方法
JP2018206872A (ja) 半導体装置
CN109801959B (zh) 一种SiC基DMOSFET器件及其制备方法
CN209963064U (zh) 一种SiC基DMOSFET器件
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
Li et al. Morphology improvement of SiC trench by inductively coupled plasma etching using Ni/Al2O3 bilayer mask
CN209418507U (zh) 一种常关型SiC基DMOSFET器件
CN106024627A (zh) 具有低关态损耗的SiC基超结IGBT的制作方法
CN104347403A (zh) 一种绝缘栅双极性晶体管的制造方法
JP5460768B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220114

Address after: 311421 building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Institute of Optics and precision machinery

Address before: 100083 No. 35, Qinghua East Road, Beijing, Haidian District

Patentee before: INSTITUTE OF SEMICONDUCTORS, CHINESE ACADEMY OF SCIENCES

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220810

Address after: 311421 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang Xinke Semiconductor Co.,Ltd.

Address before: 311421 building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou Institute of Optics and precision machinery

TR01 Transfer of patent right