[go: up one dir, main page]

CN107403840B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107403840B
CN107403840B CN201710606836.XA CN201710606836A CN107403840B CN 107403840 B CN107403840 B CN 107403840B CN 201710606836 A CN201710606836 A CN 201710606836A CN 107403840 B CN107403840 B CN 107403840B
Authority
CN
China
Prior art keywords
insulating layer
gate insulating
layer
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710606836.XA
Other languages
English (en)
Other versions
CN107403840A (zh
Inventor
宫本敏行
野村昌史
羽持贵士
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107403840A publication Critical patent/CN107403840A/zh
Application granted granted Critical
Publication of CN107403840B publication Critical patent/CN107403840B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体装置、以及该半导体装置的制造方法。具体地，提供一种可防止由静电放电损伤引起的产率下降的高可靠性的半导体装置。该半导体装置包括栅电极层、栅电极层上的第一栅极绝缘层、位于第一栅极绝缘层上且具有比第一栅极绝缘层小的厚度的第二栅极绝缘层、第二栅极绝缘层上的氧化物半导体层、以及与氧化物半导体层电连接的源电极层及漏电极层。第一栅极绝缘层含有氮且其对应于在电子自旋共振波谱法中在g因子为2.003时出现的信号的自旋密度为1×1017spins/cm3或更低。第二栅极绝缘层含有氮且具有比第一栅极绝缘层低的氢浓度。

Description

半导体装置
本申请是同名发明名称的中国专利申请第201380024388.2号的分案申请，原案国际申请号为PCT/JP2013/062793，国际申请日为2013年4月24日。
技术领域
本说明书等所公开的发明的实施方式涉及一种半导体装置及该半导体装置的制造方法。
在本说明书等中，半导体装置一般是指通过利用半导体特性而能够发挥作用的装置，并且电光装置、发光显示装置、半导体电路以及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜形成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)或图像显示装置(简称为显示装置)等的电子设备。作为用于可应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
例如，已公开了作为氧化物半导体使用氧化锌或In-Ga-Zn类氧化物半导体来制造晶体管的技术(参照专利文献1及2)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
发明内容
在考虑到使用氧化物半导体的半导体装置的批量生产时的开发成本及速度时，优选的是利用现在实用的量产技术，亦即，用于如非晶硅或多晶硅等硅类半导体材料的晶体管结构、工艺条件或生产装置等。
然而，氧化物半导体的载流子产生机理与硅类半导体材料的载流子产生机理大不相同。该氧化物半导体的物性极大地影响到晶体管的特性或可靠性。
尤其是，当将用于硅类半导体材料的栅极绝缘层用于氧化物半导体时，该栅极绝缘层与该氧化物半导体之间的界面特性不够好。因此，需要开发适于用在包括氧化物半导体的半导体装置中的栅极绝缘层。
对于包括使用如非晶硅或多晶硅等硅类半导体材料形成的晶体管的半导体装置，可以使用第八代(2160mm宽×2460mm长)或更高代的玻璃衬底。因此，该半导体装置具有生产性高及成本低的优点。然而，在使用玻璃衬底的情况下，由于玻璃衬底的高绝缘性及大面积，发生静电放电(ESD：Electrostatic Discharge)损伤的问题。该问题是在使用氧化物半导体材料的情况下也不可避免地要考虑的问题。
鉴于上述问题，本发明的一个方式的目的是提供一种电特性稳定且可靠性高的半导体装置，而不大改变现在实用的量产技术中的晶体管结构、工艺条件和生产装置等。
本发明的一个方式的其他目的是提供一种能够防止由静电放电损伤引起的产率下降的半导体装置。
所公开的本发明的一个方式是一种半导体装置，该半导体装置作为栅电极层与氧化物半导体层之间的栅极绝缘层包括从栅电极层一侧依次层叠有缺陷少且含有氮的硅膜与氢浓度低且含有氮的硅膜的结构。更具体地说，例如可以采用以下结构。
本发明的一个方式是一种半导体装置，该半导体装置包括栅电极层、栅电极层上的第一栅极绝缘层、位于第一栅极绝缘层上且具有比第一栅极绝缘层小的厚度的第二栅极绝缘层、第二栅极绝缘层上的氧化物半导体层、以及与氧化物半导体层电连接的源电极层和漏电极层。该第一栅极绝缘层包括对应于在电子自旋共振波谱法中在g因子为2.003时出现的信号的自旋密度为1×1017spins/cm3或更低的含有氮的硅膜。该第二栅极绝缘层包括具有比第一栅极绝缘层低的氢浓度的含有氮的硅膜。
本发明的另一个方式是一种半导体装置，该半导体装置包括栅电极层、栅电极层上的第一栅极绝缘层、位于第一栅极绝缘层上且具有比第一栅极绝缘层大的厚度的第二栅极绝缘层、位于第二栅极绝缘层上且具有比第二栅极绝缘层小的厚度的第三栅极绝缘层、第三栅极绝缘层上的氧化物半导体层、以及与氧化物半导体层电连接的源电极层和漏电极层。该第二栅极绝缘层包括对应于在电子自旋共振波谱法中在g因子为2.003时出现的信号的自旋密度为1×1017spins/cm3或更低的含有氮的硅膜。该第一栅极绝缘层及第三栅极绝缘层都包括具有比第二栅极绝缘层低的氢浓度的含有氮的硅膜。另外，栅电极层优选含有铜。
在上述各半导体装置中，氧化物半导体层也可以具有构成元素相同但组成不同的第一氧化物半导体层和第二氧化物半导体层的叠层结构。
优选的是，上述各半导体装置还包括覆盖源电极层及漏电极层且与氧化物半导体层部分接触的第一绝缘层以及第一绝缘层上的第二绝缘层，并且，该第一绝缘层包括具有比第二绝缘层低的氢浓度的含有氮的硅膜，并且，该第二绝缘层包括对应于在电子自旋共振波谱法中在g因子为2.003时出现的信号的自旋密度为1×1017spins/cm3或更低的含有氮的硅膜。
根据本发明的一个方式提供的半导体装置是通过与现在实用的量产技术相差不多的制造方法而制造的，且具有稳定的电特性和高可靠性。
另外，根据本发明的一个方式，可以提供能够防止由静电放电损伤引起的产率下降的半导体装置。
附图说明
图1A至1C是示出半导体装置的一个方式的平面图及截面图。
图2A至2D示出半导体装置的制造工序的例子。
图3A至3D都是示出半导体装置的一个方式的截面图。
图4A至4C都说明半导体装置的一个方式。
图5A和5B说明半导体装置的一个方式。
图6A和6B都说明半导体装置的一个方式。
图7A和7B说明半导体装置的一个方式。
图8A至8C示出电子设备。
图9A至9C示出电子设备：
图10A和10B示出ESR测试的结果。
图11A和11B示出TDS测试的结果。
图12示出氮化硅膜的膜质的评估结果。
图13A和13B是氮化硅膜的截面照片。
图14A至14D示出SIMS测试的评估结果。
图15示出栅极绝缘层的耐受电压的评估结果。
具体实施方式
以下参照附图详细地说明本发明的实施方式。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式及详细内容可以被变换为各种各样的形式。因此，本发明不应被看作仅限定于以下实施方式的描述内容。
另外，在以下说明的本发明的结构中，在不同附图中使用同一符号表示同一部分或具有同样功能的部分，并不重复说明这些部分。有时相同的阴影线表示具有相同功能的部分并不特别附加附图标记。
另外，在本说明书所说明的每个附图中，每个要素的大小、膜的厚度或区域为了清晰可以被夸大。因此，本发明的实施方式不一定局限于这种尺度。
另外，在本说明书等中如“第一”和“第二”等序数词为方便而使用，并不表示工序顺序或叠层顺序。另外，在本说明书等中的序数词不表示限定本发明的特定名称。
实施方式1
在本实施方式中，参照图1A至1C、图2A至2D以及图3A至3D说明半导体装置及该半导体装置的制造方法的一个方式。在本实施方式中，作为半导体装置的一个例子，说明包含氧化物半导体层的底栅型晶体管。
图1A至1C示出晶体管300的结构例子。图1A是晶体管300的平面图，图1B是沿着图1A中的虚线X1-Y1的截面图，图1C是沿着图1A中的虚线V1-W1的截面图。
晶体管300包括具有绝缘表面的衬底400上的栅电极层402、栅电极层402上的栅极绝缘层404、处于栅极绝缘层404上且与栅极绝缘层404接触且与栅电极层402重叠的氧化物半导体层408、以及与氧化物半导体层408电连接的源电极层410a及漏电极层410b。
在晶体管300中，栅极绝缘层404包括与栅电极层402接触的栅极绝缘层404a以及栅极绝缘层404a上的栅极绝缘层404b。
作为栅极绝缘层404a及栅极绝缘层404b，使用含有氮的硅膜。含有氮的硅膜具有高于氧化硅膜的相对介电常数，为了得到相同的电容量需要更大的厚度。由此，可以增大栅极绝缘层的物理厚度。这可以减小晶体管300的耐受电压的下降并可以提高耐受电压，由此，减少对半导体装置的静电放电损伤。
含有氮的硅膜的例子包括氮化硅膜、氮氧化硅膜、氧氮化硅膜等。由于氮含量较多的材料具有越高的相对介电常数，所以优选使用氮化硅膜。氧化硅的能隙是8eV，另一方面，氮化硅的能隙低，为5.5eV，相应地具有低电阻性。因此，通过使用氮化硅膜可以提高耐ESD性能。另外，在通过CVD法形成氮化硅膜的情况下，不需要使用在通过CVD法形成氮氧化硅膜等含有氧及氮的硅膜时使用的作为温室效应气体的N2O气体。注意，在本说明书中，“氧氮化硅膜”是指含有比氮多的氧的膜，“氮氧化硅膜”是指含有比氧多的氮的膜。
在本实施方式中，作为栅极绝缘层404a及栅极绝缘层404b，使用含有氮的硅膜。
栅极绝缘层404a具有比栅极绝缘层404b大的厚度，使用缺陷少的氮化硅膜。例如，栅极绝缘层404a的厚度大于或等于300nm且小于或等于400nm。另外，应用与在电子自旋共振(ESR：electron spin resonance)波谱法中在Nc中心(g因子为2.003)处出现的信号相对应的自旋密度为1×1017spins/cm3或更低，优选为5×1016spins/cm3或更低的氮化硅膜。当设置上述那样的厚度大(例如，300nm或更大)且缺陷少的氮化硅膜时，例如，栅极绝缘层404a的耐受电压可以为300V或更大。
由于栅极绝缘层404b与氧化物半导体层408接触，所以栅极绝缘层404b应包括包含在其中的氢浓度低的氮化硅膜。栅极绝缘层404b的氢浓度应至少低于栅极绝缘层404a的氢浓度。例如，在通过等离子体CVD法形成栅极绝缘层404a及栅极绝缘层404b的情况下，通过降低包含在供应气体中的氢浓度，可以使栅极绝缘层404b的氢浓度低于栅极绝缘层404a。具体而言，在形成氮化硅膜来作为栅极绝缘层404a及栅极绝缘层404b的情况下，以低于用来形成栅极绝缘层404a的供应气体中的氨流量，或者不使用氨，可以形成栅极绝缘层404b。
栅极绝缘层404b的厚度大于或等于25nm且小于或等于150nm。由于设置有氢浓度低的氮化硅膜作为栅极绝缘层404b，可以抑制氢或氢化合物(例如，水)混入氧化物半导体层408。在氧化物半导体中的氢引起载流子的生成，并且使晶体管的阈值电压向负方向转移(shift)。因此，当设置氢浓度低的氮化硅膜作为栅极绝缘层404b时，可以使晶体管的电特性稳定。另外，当设置氢浓度低的氮化硅膜作为栅极绝缘层404b时，栅极绝缘层404b还被用作防止栅极绝缘层404a所含有的如氢或氢化合物等杂质扩散到氧化物半导体层408中的阻挡膜。
另外，在本实施方式中的栅极绝缘层404a及栅极绝缘层404b都是氮化硅膜，根据材料或成膜条件这些栅极绝缘层之间的界面有可能不明确。因此，在图1B和1C中，示意性地用虚线示出栅极绝缘层404a与栅极绝缘层404b之间的界面。这在其他的附图中也是同样的。
以下说明氧化物半导体层的结构。
氧化物半导体层大致分为单晶氧化物半导体层和非单晶氧化物半导体层。非单晶氧化物半导体层包括非晶氧化物半导体层、微晶氧化物半导体层、多晶氧化物半导体层及c轴取向的结晶氧化物半导体(C-Axis Aligned Crystalline Oxide Semiconductor：CAAC-OS)膜等。
非晶氧化物半导体层具有无序的原子排列并且没有结晶成分。其典型例子是即便在微观区域也不存在结晶部且层的整体为非晶的氧化物半导体层。
微晶氧化物半导体层例如包括大于或等于1nm且小于10nm的尺寸的微晶(也称为纳米晶体)。因此，微晶氧化物半导体层具有比非晶氧化物半导体层高的原子排列序度。因此，微晶氧化物半导体层的缺陷态密度低于非晶氧化物半导体层的缺陷态密度。
CAAC-OS膜是包含多个结晶部的氧化物半导体层之一，大部分的结晶部能够容纳在单边小于100nm的立方体内。因此，有时包括在CAAC-OS膜中的结晶部能够容纳在单边小于10nm、小于5nm或小于3nm的立方体内。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体层的缺陷态密度。以下详细说明CAAC-OS膜。
在CAAC-OS膜的透射电子显微镜(TEM：Transmission Electron Microscope)图像中，不能明确地观察到晶界(grain boundary)。因此，在CAAC-OS膜中，不容易产生起因于晶界的电子迁移率的降低。
根据在大致平行于样品面的方向上观察到的CAAC-OS膜的TEM图像(截面TEM图像)，在结晶部中金属原子排列为层状。各金属原子层具有反映形成CAAC-OS膜的表面(以下，将该形成CAAC-OS膜的表面称为形成表面)或CAAC-OS膜的顶面的形态，并被排列为平行于CAAC-OS膜的形成表面或顶面。
在本说明书中，“平行”是指两条直线形成的角度在大于或等于-10°且小于或等于10°以下的范围内，因此也包括大于或等于-5°且小于或等于5°的情况。另外，“垂直”是指两条直线形成的角度在大于或等于80°且小于或等于100°的范围内，因此也包括大于或等于85°且小于或等于95°的情况。
另一方面，根据在大致垂直于样品面的方向上观察到的CAAC-OS膜的TEM图像(平面TEM图像)，在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间没有金属原子的排列的有序性。
从截面TEM图像及平面TEM图像的结果，在CAAC-OS膜的结晶部中观察到取向性。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，当通过out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，在衍射角度(2θ)为31°附近时频繁出现峰值。由于该峰值归属于InGaZnO4结晶的(009)面，这显示CAAC-OS膜的结晶具有c轴取向性，并且该c轴在大致垂直于CAAC-OS膜的形成表面或顶面的方向上取向。
另一方面，当通过在大致垂直于c轴的方向上X线入射到样品的in-plane法分析CAAC-OS膜时，在2θ为56°附近时频繁出现峰值。该峰值归属于InGaZnO4结晶的(110)面。在此，在2θ固定为56°附近以样品表面的法线向量为轴(
Figure BDA0001358587420000101
轴)旋转样品的状态下进行分析(
Figure BDA0001358587420000102
扫描)。在样品是InGaZnO4的单晶氧化物半导体层的情况下，呈现六个峰值。该六个峰值归属于等价于(110)面的结晶面。另一方面，在CAAC-OS膜的情况下，即使2θ固定为56°附近而进行
Figure BDA0001358587420000103
扫描也不能观察到明确的峰值。
根据上述结果，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是c轴在平行于形成表面的法线向量或顶面的法线向量的方向上取向。因此，在截面TEM图像中观察到的排列为层状的各金属原子层相当于平行于结晶的a-b面的平面。
注意，上述结晶部在沉积CAAC-OS膜的同时形成或者通过进行如加热处理等晶化处理而形成。如上所述，结晶的c轴在平行于形成表面的法线向量或顶面的法线向量的方向上取向。由此，例如，在通过蚀刻等改变CAAC-OS膜的形状的情况下，有时结晶的c轴未必平行于CAAC-OS膜的形成表面的法线向量或顶面的法线向量。
此外，CAAC-OS膜中的结晶度未必均匀。例如，在有助于CAAC-OS膜的形成的结晶生长从膜的顶面近旁产生的情况下，有时顶面附近的区域的结晶度高于形成表面附近的结晶度。另外，当对CAAC-OS膜添加杂质时，被添加有杂质的区域的结晶度变化，CAAC-OS膜的结晶度根据区域的不同而变化。
注意，当通过out-of-plane法分析具有InGaZnO4结晶的CAAC-OS膜时，除了在31°附近观察到2θ峰值之外，还可能在36°附近观察到2θ峰值。36°附近的2θ峰值表示不具有c轴取向性的结晶包括在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中，在31°附近出现2θ峰值且在36°附近不出现2θ峰值。
在本说明书中，三方和菱方晶系包括在六方晶系中。
在使用CAAC-OS膜的晶体管中，由照射可见光或紫外光引起的电特性的变动小。因此，该晶体管具有高可靠性。
注意，氧化物半导体层408例如可以为非晶氧化物半导体层、微晶氧化物半导体层和CAAC-OS膜中的任何一个结构，也可以包括这些结构中的两种或更多种，或者，也可以为包含这些结构中的两种或更多种的叠层膜。
例如，CAAC-OS膜通过溅射法使用多晶氧化物半导体溅射靶材而形成。当离子碰撞到该溅射靶材时，包含在溅射靶材中的结晶区域可沿着a-b面从靶材劈开；换言之，具有平行于a-b面的面的溅射粒子(平板状的溅射粒子或颗粒状的溅射粒子)可以从溅射靶材剥离。此时，该平板状的溅射粒子在保持结晶状态的同时到达衬底，因此可以形成CAAC-OS膜。
为了形成CAAC-OS膜，优选使用如下条件。
通过减少在沉积时混入到CAAC-OS膜中的杂质量，可以防止结晶状态被杂质损坏。例如，可以降低存在于成膜室内的杂质(例如，氢、水、二氧化碳或氮)的浓度。另外，也可以降低沉积气体中的杂质浓度。具体而言，使用露点为-80℃或更低、优选-100℃或更低的沉积气体。
通过增高沉积期间的衬底加热温度，在溅射粒子附着于衬底表面之后容易发生溅射粒子的迁移(migration)。具体而言，沉积期间的衬底加热温度高于或等于100℃且低于或等于740℃，优选为高于或等于200℃且低于或等于500℃。通过增高沉积期间的衬底加热温度，当平板状的溅射粒子到达衬底时，在衬底表面发生迁移，因此该平板状的溅射粒子的平坦面附着于衬底。
另外，优选的是，提高沉积气体中的氧比例并对电力进行最优化，以减轻沉积时的等离子体损伤。沉积气体中的氧比例为30vol.％或更高，优选为100vol.％。
作为溅射靶材的例子，以下说明In-Ga-Zn-O化合物靶材。
多晶的In-Ga-Zn-O化合物靶材通过以规定的比例混合InOX粉末、GaOY粉末及ZnOZ粉末，施加压力，并在高于或等于1000℃且低于或等于1500℃的温度下进行加热处理来形成。注意，X、Y及Z是任意正数。在此，InOX粉末和GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。粉末的种类及混合粉末时的摩尔数比可以根据所希望的溅射靶材适当地决定。
作为其他的构成要素，晶体管300也可以包括覆盖源电极层410a及漏电极层410b且与氧化物半导体层408接触的绝缘层414。
作为绝缘层414，可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜等。注意，绝缘层414优选包括含有氮的硅膜，更优选为氮化硅膜，因为能够进一步减少制造工序中或制造工序之后的对半导体装置的静电放电损伤。
以下，参照图2A至2D说明晶体管300的制造方法的例子。
首先，在具有绝缘表面的衬底400上形成栅电极层402。
虽然对可用作具有绝缘表面的衬底400的衬底没有特别的限制，但是衬底400需要至少具有足够承受在后面进行的加热处理的耐热性。例如，可以使用硼硅酸钡玻璃和硼硅酸铝玻璃等玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，也可以使用由硅或碳化硅等形成的单晶半导体衬底或多晶半导体衬底、由硅锗等形成的化合物半导体衬底、SOI衬底等作为衬底400。另外，也可以使用在这些衬底上设置有半导体元件的衬底作为衬底400。
栅电极层402可以使用如钼、钛、钽、钨、铝、铜、铬、钕、或钪等金属材料或包含任意这些金属材料作为主要成分的合金材料形成。此外，可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、或镍硅化物膜等硅化物膜作为栅电极层402。栅电极层402可以具有单层结构或叠层结构。栅电极层402也可以具有例如锥角为大于或等于30°且小于或等于70°的锥形形状。在此，锥角是指具有锥形形状的层的侧面与该层的底面之间形成的角度。
栅电极层402的材料也可以是导电材料诸如氧化铟-氧化锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟-氧化锌、添加有氧化硅的氧化铟锡。
或者，栅电极层402的材料也可以是含有氮的In-Ga-Zn类氧化物、含有氮的In-Sn类氧化物、含有氮的In-Ga类氧化物、含有氮的In-Zn类氧化物、含有氮的Sn类氧化物、含有氮的In类氧化物、或金属氮化物(例如，氮化铟、氮化锌、氮化钽、或氮化钨)。上述材料都具有5eV或更高的功函数，由此当使用上述材料作为栅电极层402时可以使晶体管的阈值电压为正值。由此，可以提供常闭状态(normally off)开关晶体管。
接着，形成包含栅极绝缘层404a及栅极绝缘层404b的栅极绝缘层404以覆盖栅电极层402(参照图2A)。可以使用含有氮的硅膜作为栅极绝缘层404。在本实施方式中，栅极绝缘层404通过层叠包括氮化硅膜的栅极绝缘层404a与包括氮化硅膜的栅极绝缘层404b而形成。从减少面内改变、微粒的混入以及成膜时间(周期)的观点来看，有效的是，使用CVD法形成栅极绝缘层404。在大尺寸衬底上形成膜时CVD法也是有效的。
在本实施方式中，通过等离子体CVD法连续地形成栅极绝缘层404a及栅极绝缘层404b。首先，使用硅烷(SiH4)、氮(N2)及氨(NH3)的混合气体作为供应气体，形成氮化硅膜作为栅极绝缘层404a，然后，将供应气体转换为硅烷(SiH4)与氮(N2)的混合气体，形成氮化硅膜作为栅极绝缘层404b。
通过等离子体CVD法使用硅烷(SiH4)、氮(N2)及氨(NH3)的混合气体作为供应气体而形成的氮化硅膜中的缺陷少于使用硅烷(SiH4)与氮(N2)的混合气体作为供应气体而形成的氮化硅膜。因此，栅极绝缘层404a的缺陷至少少于栅极绝缘层404b，且可以具有1×1017spins/cm3或更低，优选为5×1016spins/cm3或更低的自旋密度，该自旋密度对应于在电子自旋共振(ESR)波谱中在Nc中心(g因子为2.003)时出现的信号。使用含有氨的混合气体而形成的氮化硅膜可实现高于使用硅烷与氮的混合气体作为供应气体而形成的膜的覆盖性。因此，有效的是，设置使用上述混合气体而形成的氮化硅膜作为与栅电极层402接触的栅极绝缘层。当缺陷少的栅极绝缘层404a被形成为具有大于或等于300nm且小于或等于400nm的厚度时，栅极绝缘层404的耐受电压可以为300V或更高。
另外，使用不含有氨的原料气体形成的栅极绝缘层404b具有比栅极绝缘层404a低的氢浓度。当这种膜被设置为与氧化物半导体层408接触时，可以减少氢从栅极绝缘层404b混入氧化物半导体层408。栅极绝缘层404b还用作减少栅极绝缘层404a所含有的氢或氢化合物混入氧化物半导体层408的阻挡膜。
当将厚度大且缺陷少的栅极绝缘层404a与氢浓度低的栅极绝缘层404b层叠而作为栅极绝缘层404时，可以在得到良好的耐受电压的同时减少如氢等杂质扩散到氧化物半导体层408中。由此，可以减少包含该栅极绝缘层404的晶体管的静电放电损伤，并且可以使该晶体管的电特性稳定。
接着，氧化物半导体层形成在栅极绝缘层404b上并通过蚀刻处理加工为岛状，来形成氧化物半导体层408(参照图2B)。
氧化物半导体层408可以具有非晶结构或结晶结构。在所形成的氧化物半导体层具有非晶结构的情况下，可以在后面的制造工序中对该氧化物半导体层进行加热处理，使得氧化物半导体层408具有结晶结构。用来使该非晶氧化物半导体层结晶化的加热处理在高于或等于250℃且低于或等于700℃，优选为高于或等于400℃，更优选为高于或等于500℃，进一步优选为高于或等于550℃的温度下进行。另外，该加热处理也可以用作制造工序中的其他加热处理。
氧化物半导体层408可以适当地通过溅射法、分子束外延(Molecular BeamEpitaxy：MBE)法、CVD法、脉冲激光沉积法、原子层沉积(Atomic Layer Deposition：ALD)法等。
在氧化物半导体层408的形成中，优选尽可能地降低所包含的氢浓度。为了降低氢浓度，例如，在通过溅射法形成氧化物半导体层的情况下，适当地使用：如氢、水、羟基以及氢化物等杂质被去除的高纯度稀有气体(典型地为氩)、高纯度氧、或稀有气体和氧的高纯度混合气体，作为供应给溅射装置的成膜室内的气氛气体。
通过在去除残留在成膜室内的水分的同时将去除了氢及水分的溅射气体引入成膜室内的方式来形成氧化物半导体层，由此，可以降低该氧化物半导体层中的氢浓度。为了去除残留在成膜室内的水分，优选使用吸附型真空泵，例如低温泵、离子泵或钛升华泵。此外也可以使用设置有冷阱的涡轮分子泵。当使用对氢分子、如水(H2O)等包含氢原子的化合物(优选的是，还对包含碳原子的化合物)等的排出能力很高的低温泵来对成膜室进行排气时，可以降低在该成膜室中形成的膜所包含的杂质浓度。
另外，优选的是，以不暴露于大气的方式连续地形成栅极绝缘层404和氧化物半导体层。通过以不暴露于大气的方式连续地形成栅极绝缘层404和氧化物半导体层，可以防止氢或氢化合物(例如，水)附着于氧化物半导体层的表面。因此，可以减少杂质的混入。
当通过溅射法形成氧化物半导体层时，用于成膜的金属氧化物靶材的相对密度(填充因子)高于或等于90％且低于或等于100％，优选为高于或等于95％且低于或等于99.9％。通过使用相对密度高的金属氧化物靶材，可以形成致密的氧化物膜。
另外，为了降低氧化物半导体层的杂质浓度，也有效的是，在衬底400保持为高温的同时形成该氧化物半导体层。加热衬底400的温度也可以高于或等于150℃且低于或等于450℃；该衬底温度优选高于或等于200℃且低于或等于350℃。通过在形成过程中以高温加热衬底可以形成结晶氧化物半导体层。
在采用CAAC-OS膜作为氧化物半导体层408的情况下，该CAAC-OS膜通过如下方法而得到。一个方法是在高于或等于200℃且低于或等于450℃的成膜温度下形成氧化物半导体层，由此实现大致垂直于表面的c轴取向。另一方法是形成薄氧化物半导体层，然后对该层进行高于或等于200℃且低于或等于700℃的加热处理，由此实现大致垂直于表面的c轴取向。其他方法是形成第一薄氧化物半导体膜，对该膜进行高于或等于200℃且低于或等于700℃的加热处理，然后形成第二氧化物半导体膜，由此实现大致垂直于表面的c轴取向。
用于氧化物半导体层408的氧化物半导体至少含有铟(In)。尤其优选含有铟及锌(Zn)。此外，作为用来减小使用该氧化物半导体的晶体管的电特性的改变的稳定剂(stabilizer)，优选的是，还含有镓(Ga)。优选的是，含有选自锡(Sn)、铪(Hf)、铝(Al)和锆(Zr)中的一种或多种材料作为稳定剂。
作为其它稳定剂，也可以含有选自镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)中的一种或多种镧系元素。
例如，作为氧化物半导体，可以使用氧化铟、氧化锡、氧化锌、二元金属氧化物诸如In-Zn类氧化物、In-Mg类氧化物或In-Ga类氧化物、三元金属氧化物诸如In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物或In-Lu-Zn类氧化物、或者四元金属氧化物诸如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物或In-Hf-Al-Zn类氧化物。
例如，“In-Ga-Zn类氧化物”是指含有In、Ga及Zn作为主要成分的氧化物，对In：Ga：Zn的比率没有限制。此外，也可以含有In、Ga及Zn以外的金属元素。
另外，也可以使用以InMO3(ZnO)m(m>0，m不是整数)表示的材料作为氧化物半导体。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，n是整数)表示的材料作为氧化物半导体。
例如，可以使用其原子数比为In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)、In:Ga:Zn＝2:2:1(＝2/5:2/5:1/5)或In:Ga:Zn＝3:1:2(＝1/2:1/6:1/3)的In-Ga-Zn类氧化物或与上述原子数比相似的原子数比的氧化物。或者，也可以使用其原子数比为In:Sn:Zn＝1:1:1(＝1/3:1/3:1/3)、In:Sn:Zn＝2:1:3(＝1/3:1/6:1/2)或In:Sn:Zn＝2:1:5(＝1/4:1/8:5/8)的In-Sn-Zn类氧化物或与上述原子数比相似的原子数比的氧化物。
但是，包括在晶体管中的含有铟的氧化物半导体不局限于上述材料；，也可以根据所需要的电特性(例如，场效应迁移率、阈值电压、改变性)而使用具有适当组成的氧化物半导体作为含有铟的氧化物半导体。为了得到所需要的电特性，优选的是，适当地设定载流子浓度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等。
例如，在包含In-Sn-Zn类氧化物的晶体管中可以较容易获得高场效应迁移率。在包含In-Ga-Zn类氧化物的晶体管中也可以通过降低体积(bulk)内的缺陷密度来提高场效应迁移率。
另外，例如，“以In:Ga:Zn＝a:b:c(a+b+c＝1)的原子数比包含In、Ga及Zn的氧化物的组成与以In:Ga:Zn＝A:B:C(A+B+C＝1)的原子数比包含In、Ga及Zn的氧化物的组成相似”的表述是指a、b、c满足如下关系：(a-A)2+(b-B)2+(c-C)2≤r2，并且r例如可以为0.05。其他氧化物也是同样的。
另外，加热处理优选对氧化物半导体层408进行以去除过剩的氢(包括水及羟基)(为进行脱水化或脱氢化)。加热处理的温度高于或等于300℃且低于或等于700℃或低于衬底的应变点。加热处理可以在减压下或氮气氛下等进行。通过该加热处理可以去除赋予n型导电性的杂质的氢。
另外，用于脱水化或脱氢化的加热处理只要是在形成氧化物半导体层之后进行的加热处理就可以在晶体管的制造工序中的任何时间进行。用于脱水化或脱氢化的加热处理也可以多次进行，还可以被用作其他加热处理。
在加热处理中，优选的是，水、氢等不包含在氮或如氦、氖、氩等稀有气体中。另外，引入到加热处理装置中的氮或如氦、氖、氩等稀有气体的纯度优选设定为6N(99.9999％)或更高，更优选为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
另外，在通过加热处理对氧化物半导体层408进行加热之后，在该加热温度被维持或逐渐下降的同时，可以对相同炉内引入高纯度的氧气、高纯度的一氧化二氮气体或超干燥空气(当使用光腔衰荡光谱法(Cavity Ring Down laser Spectroscopy：CRDS)用露点计进行测定时，其水分含量为20ppm(相当于露点-55℃)或更低，优选为1ppm或更低，更优选为10ppb或更低)。优选的是，水和氢等不包含在氧气或一氧化二氮气体中。引入到加热处理装置中的氧气或一氧化二氮气体的纯度优选高于或等于6N，更优选高于或等于7N(即，氧气或一氧化二氮气体中的杂质浓度优选低于或等于1ppm，更优选低于或等于0.1ppm)。氧气或一氧化二氮气体被用来提供在脱水化或脱氢化处理的杂质去除工序中减少的氧化物半导体的主要构成要素的氧，由此氧化物半导体层可以成为被高度纯化的i-型(本征)氧化物半导体层。
由于通过脱水化或脱氢化处理氧化物半导体的主要构成要素的氧有可能脱离而减少，所以氧(包括氧自由基、氧原子和氧离子中的至少一种)也可以引入到经过脱水化或脱氢化处理的氧化物半导体层中来对该层供应氧。
氧引入到经过脱水化或脱氢化处理的氧化物半导体层中而供应氧，因此，氧化物半导体层可以被高纯度化且被i型(本征)化。包含具有高纯度且i型(本征)的氧化物半导体的晶体管的电特性变动被抑制，该晶体管在电性上稳定。
在对氧化物半导体层408引入氧的步骤中，氧可以直接引入到氧化物半导体层408中，或者也可以透过在后面形成的绝缘层而引入到氧化物半导体层408中。作为氧(包括氧自由基、氧原子和氧离子中的至少一种)的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。可以将含有氧的气体用于氧的引入处理。作为含有氧的气体，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。此外，稀有气体也可以包含在用于氧引入处理的含有氧的气体中。
例如，在通过离子注入法对氧化物半导体层408中注入氧离子的情况下，剂量可以多于或等于1×1013ions/cm2且小于或等于5×1016ions/cm2。
对氧化物半导体层408供应氧的时间只要在氧化物半导体层的形成之后就不局限于上述时间。氧的引入步骤也可以多次进行。
接着，导电膜形成在氧化物半导体层408上并被加工，来形成源电极层410a及漏电极层410b(参照图2C)。
源电极层410a及漏电极层410b例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo和W中的元素的金属膜或包含上述元素作为成分的金属氮化物膜(氮化钛膜、氮化钼膜或氮化钨膜)等。另外，也可以在Al膜、Cu膜等金属膜的下侧和/或上侧形成如Ti、Mo或W等高熔点金属的膜或它们的金属氮化物膜(例如，氮化钛膜、氮化钼膜、或氮化钨膜)。另外，源电极层410a及漏电极层410b也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡(In2O3-SnO2)、氧化铟-氧化锌(In2O3-ZnO)或者含有氧化硅的这些金属氧化物材料。
作为源电极层410a及漏电极层410b，可以使用金属氮化物膜诸如含有氮的In-Ga-Zn-O膜、含有氮的In-Sn-O膜、含有氮的In-Ga-O膜、含有氮的In-Zn-O膜、含有氮的Sn-O膜、含有氮的In-O膜。这些膜含有与氧化物半导体层408相同的构成元素，由此可以在与氧化物半导体层408之间形成稳定的界面。例如，源电极层410a及漏电极层410b可以具有从与氧化物半导体层408接触的一侧依次层叠有含有氮的In-Ga-Zn-O膜与钨膜的叠层结构。
然后，形成绝缘层414以覆盖源电极层410a、漏电极层410b以及露出的氧化物半导体层408(参照图2D)。
绝缘层414可以通过等离子体CVD法或溅射法使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或者氮氧化硅膜等形成。注意，绝缘层414优选为包含含有氮的硅膜的层，更优选为氮化硅膜，因为可以进一步降低制造工序中或者制造工序之后的对半导体装置的静电放电损伤。
也可以在形成绝缘层414之后进行加热处理。该加热处理的温度优选高于或等于200℃，例如，可以为220℃。
通过上述方式，可以形成本实施方式的晶体管300。
图3A示出晶体管310的结构例子。与图1A至1C的晶体管300同样，图3A所示的晶体管310包含在具有绝缘表面的衬底400上的栅电极层402、在栅电极层402上的包含栅极绝缘层404a及栅极绝缘层404b的栅极绝缘层404、在栅极绝缘层404b上且与栅电极层402重叠的氧化物半导体层408、与氧化物半导体层408电连接的源电极层410a及漏电极层410b。作为其他构成要素，晶体管310还可以包括覆盖源电极层410a及漏电极层410b且与氧化物半导体层408接触的绝缘层414。
晶体管310的与晶体管300的不同点在于氧化物半导体层408具有叠层结构。换言之，在晶体管310中氧化物半导体层408包含与栅极绝缘层404接触的氧化物半导体层408a以及与绝缘层414接触的氧化物半导体层408b。
另外，晶体管310中的氧化物半导体层408以外的构成要素与晶体管300相同，可以参照晶体管300的说明。
优选的是，包含在氧化物半导体层408中的氧化物半导体层408a和氧化物半导体层408b具有相同构成元素的不同组成。在形成含有铟及镓的氧化物半导体层作为氧化物半导体层408a和氧化物半导体层408b的情况下，优选的是，在靠近栅电极层402的一侧(沟道一侧)的氧化物半导体层408a中铟的含量多于镓的含量(In>Ga)。另外优选的是，在离栅电极层402远的一侧(背沟道一侧)的氧化物半导体层408b中铟的含量少于或等于镓的含量(In≤Ga)。
在氧化物半导体中，重金属的s轨道主要有助于载流子传导，并且当包含在氧化物半导体中的铟含量增加时，s轨道的重叠率容易增加。由此，具有In>Ga的组成的氧化物的迁移率比具有In≤Ga的组成的氧化物的迁移率高。另外，在Ga中，氧空位的形成能量比In大而不容易产生氧空位；由此，与具有In>Ga的组成的氧化物相比，具有In≤Ga的组成的氧化物具有更稳定的特性。
在沟道一侧使用具有In>Ga的组成的氧化物半导体并在背沟道一侧使用具有In≤Ga的组成的氧化物半导体，可以进一步提高晶体管的迁移率及可靠性。例如，氧化物半导体层408a可以具有In：Ga：Zn＝3：1：2的原子数比，氧化物半导体层408b可以具有In：Ga：Zn＝1：1：1的原子数比。
也可以使用结晶性不同的氧化物半导体作为氧化物半导体层408a和氧化物半导体层408b。就是说，氧化物半导体层408a和408b也可以适当地使用单晶氧化物半导体、多晶氧化物半导体、纳米晶体氧化物半导体、非晶氧化物半导体和CAAC-OS的任意组合而形成。注意，非晶氧化物半导体容易吸收氢等杂质并且容易具有氧空位，由此容易成为n型。因此，沟道一侧的氧化物半导体层408a优选使用如CAAC-OS等结晶性氧化物半导体形成。
当背沟道一侧的氧化物半导体层408b使用非晶氧化物半导体形成时，该氧化物半导体层408b由于形成源电极层410a及漏电极层410b时的蚀刻处理容易具有氧空位而容易成为n型。优选的是，氧化物半导体层408b使用结晶性氧化物半导体形成。
另外,氧化物半导体层408可以通过溅射法形成，并且通过使用含有铟的溅射靶材，可以降低成膜时产生的微粒。因此，含有铟的氧化物半导体层408a及含有铟的氧化物半导体层408b是更优选的。
另外，氧化物半导体层408b的与绝缘层414接触的区域的厚度可以薄于与源电极层410a及漏电极层410b接触的区域的厚度。例如，通过在对成为源电极层410a及漏电极层410b的导电膜进行加工时部分地进行蚀刻，或者通过在形成源电极层410a及漏电极层410b之后对氧化物半导体层408b的露出的区域进行蚀刻处理，可以形成厚度薄的区域。通过减少用作晶体管310的沟道形成区的区域的厚度，可以使与源电极层410a及漏电极层410b接触的区域的电阻小于沟道形成区的电阻。因此，可以降低与源电极层410a及漏电极层410b之间的接触电阻。
图3B示出晶体管320的结构例子。与图1A至图1C中的晶体管300同样，图3B所示的晶体管320包括在具有绝缘表面的衬底400上的栅电极层402、在栅电极层402上的包含栅极绝缘层404a及栅极绝缘层404b的栅极绝缘层404、在栅极绝缘层404b上且与栅电极层402重叠的氧化物半导体层408、与氧化物半导体层408电连接的源电极层410a及漏电极层410b、以及覆盖源电极层410a及漏电极层410b且与氧化物半导体层408接触的绝缘层414。
晶体管320的与晶体管300的不同之处在于绝缘层414包含与氧化物半导体层408的一部分接触的绝缘层414a以及在绝缘层414a上且与该绝缘层414a接触的绝缘层414b。
绝缘层414a可以与栅极绝缘层404b相似。绝缘层414a可以减少氢或氢化合物混入氧化物半导体层408；因此，可以进一步使晶体管的电特性稳定。
绝缘层414b可以与栅极绝缘层404a相似。绝缘层414b可以减小制造工序中或者制造之后的对半导体装置的静电放电损伤。
另外，晶体管320的其他构成要素可以与晶体管300相似，可以参照晶体管300的说明。
图3C示出晶体管330的结构例子。与图1A至1C中的晶体管300同样，图3C所示的晶体管330包括在具有绝缘表面的衬底400上的栅电极层402、栅电极层402上的栅极绝缘层404、与栅极绝缘层404接触且与栅电极层402重叠的氧化物半导体层408、以及与氧化物半导体层408电连接的源电极层410a及漏电极层410b。作为其他构成要素，晶体管330也可以包括覆盖源电极层410a及漏电极层410b且与氧化物半导体层408接触的绝缘层414。
晶体管330的与晶体管300的不同之处在于栅极绝缘层404包含与栅电极层402接触的栅极绝缘层404c、与栅极绝缘层404c接触的栅极绝缘层404a、以及栅极绝缘层404a上的栅极绝缘层404b。晶体管330中的栅极绝缘层404以外的构成要素与晶体管300相似，可以参照晶体管300的说明。
在本实施方式中，氮化硅膜被用作栅极绝缘层404c、栅极绝缘层404a及栅极绝缘层404b，各栅极绝缘层通过等离子体CVD法连续地形成。具体而言，通过供应硅烷(SiH4)与氮(N2)的混合气体作为供应气体，形成氮化硅膜作为栅极绝缘层404c。然后，将供应气体转换为硅烷(SiH4)、氮(N2)及氨(NH3)的混合气体来形成氮化硅膜作为栅极绝缘层404a。然后，将供应气体转换为硅烷(SiH4)与氮(N2)的混合气体来形成氮化硅膜作为栅极绝缘层404b。
至少与通过供应硅烷(SiH4)、氮(N2)及氨(NH3)的混合气体来形成的栅极绝缘层404a相比，通过供应硅烷(SiH4)与氮(N2)的混合气体来形成的栅极绝缘层404c在包含较少的氨的成膜气氛中形成并且所具有的氨含量较少。由于氮原子上的孤对电子的作用，氨成为金属配合物的配体。因此，例如在铜用于栅电极层402，并且氨含量多的栅极绝缘层被设置为与该栅电极层接触的情况下，通过如下算式(1)所示的反应，铜可以扩散到栅极绝缘层中。
Figure BDA0001358587420000261
在图3C所示的晶体管330中，由于氨含量至少比栅极绝缘层404a低的栅极绝缘层404c被设置为与栅电极层402接触，所以可以减少栅电极层402的材料(例如，铜)扩散到栅极绝缘层404中。换句话说，栅极绝缘层404c可以用作对包含在栅电极层402中的金属材料的阻挡膜。栅极绝缘层404c可以进一步提高晶体管的可靠性。
另外，包含在晶体管330中的栅极绝缘层404a及栅极绝缘层404b可以与晶体管310中的构成相似。由于包括具有上述结构的栅极绝缘层，该晶体管可以防止静电放电损伤并可以具有稳定的电特性。由此，可以获得高可靠性的半导体装置。
栅极绝缘层404c的厚度大于或等于30nm且小于或等于100nm，优选为大于或等于30nm且小于或等于50nm。为了防止对晶体管的静电放电损伤而设置的栅极绝缘层404a的厚度如上所述优选为大于或等于300nm且小于或等于400nm。防止氢扩散到氧化物半导体层408中的用作阻挡膜的栅极绝缘层404b的厚度优选为大于或等于25nm且小于或等于150nm。注意，优选适当地调节各栅极绝缘层的厚度，来使栅极绝缘层404的厚度(栅极绝缘层404c、栅极绝缘层404a及栅极绝缘层404b的总厚度)在355nm至550nm的范围内。
图3D示出晶体管340的结构例子。图3D所示的晶体管340的与图3C中的晶体管330的不同之处在于栅极绝缘层404(更具体地说，栅极绝缘层404b)与氧化物半导体层408之间包含栅极绝缘层407。晶体管340中的栅极绝缘层407以外的构成要素与晶体管330相同，可以参照晶体管330的说明。
作为与氧化物半导体层408接触的栅极绝缘层407，优选的是，使用含有氧的绝缘层诸如氧化硅膜、氧化镓膜或氧化铝膜。优选的是，栅极绝缘层407包含含有化学计量组成过多的氧的区域(氧过剩区域)。这是因为，当与氧化物半导体层408接触的绝缘层包含氧过剩区域时，氧能够供应给氧化物半导体层408，可以防止氧从氧化物半导体层408脱离，且可以填补氧空位。为了在栅极绝缘层407中设置氧过剩区域，例如，可以在氧气氛下形成栅极绝缘层407。或者，也可以对形成的栅极绝缘层407引入氧来设置氧过剩区域。
栅极绝缘层407的厚度大于或等于25nm且小于或等于100nm。注意，优选适当地调节各栅极绝缘层的厚度，来使栅极绝缘层404的厚度(栅极绝缘层404c、栅极绝缘层404a及栅极绝缘层404b的总厚度)与栅极绝缘层407的厚度的总和在355nm至550nm的范围内。
另外，图1A至1C和图3A至3D所示的晶体管的结构彼此有所不同；但是，本发明的实施方式不局限于这些结构，可以进行各种各样的组合。
本实施方式所示的晶体管都具有作为栅极绝缘层的从栅电极层一侧依次层叠有厚度大(例如，300nm)且缺陷少的含有氮的硅膜与氢浓度低的含有氮的硅膜的结构。因此，在该晶体管中，电特性的变动减小并且静电放电损伤减少。通过包含这种晶体管，可以以高产率提供高可靠性的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的任何结构、方法等适当地组合。
实施方式2
通过使用实施方式1所示的任何晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，包括晶体管的驱动电路的一部分或全部可以形成在形成有像素部的衬底上，由此，可以实现面板系统(system-on-panel)。
在图4A中，密封剂4005被设置为围绕设置在衬底4001上的像素部4002，并且像素部4002用衬底4006密封。在图4A中，使用单晶半导体膜或多晶半导体膜形成在IC上或另行准备的衬底上的信号线驱动电路4003及扫描线驱动电路4004安装在衬底4001上的与由密封剂4005围绕的区域不同的区域中。各种信号及电位通过信号线驱动电路4003和扫描线驱动电路4004从柔性印刷电路(Flexible printed circuit：FPC)4018a及4018b供应给像素部4002。
在图4B和4C中，密封剂4005被设置为围绕设置在衬底4001上的像素部4002和扫描线驱动电路4004。衬底4006设置在像素部4002和扫描线驱动电路4004上。因此，像素部4002及扫描线驱动电路4004与显示元件一起由衬底4001、密封剂4005以及衬底4006密封。在图4B和4C中，使用单晶半导体膜或多晶半导体膜形成在IC芯片上或另行准备的衬底上的信号线驱动电路4003安装在衬底4001上的与由密封剂4005围绕的区域不同的区域中。在图4B和4C中，各种信号及电位通过信号线驱动电路4003和扫描线驱动电路4004从FPC4018供应给像素部4002。
虽然图4B和4C都示出另行形成信号线驱动电路4003并将其安装于衬底4001上的例子，但是本发明的一个方式不局限于该结构。可以另行形成扫描线驱动电路，然后进行安装，或者可以仅分别地形成信号线驱动电路的一部分或者扫描线驱动电路的一部分，然后进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以使用玻璃上芯片(Chip On Glass：COG)方法、引线接合方法、卷带自动接合(Tape Automated Bonding：TAB)方法等。图4A示出通过COG方法安装信号线驱动电路4003和扫描线驱动电路4004的例子。图4B示出通过COG方法安装信号线驱动电路4003的例子。图4C示出通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板上安装有包括控制器的IC等的模块。具体来说，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置在其范畴内还包括如下模块：连接有如FPC或TCP等连接器的模块；具有TCP的模块，在该TCP的端部设置有印刷线路板；以及通过COG方法将集成电路(IC)直接安装于显示元件上的模块。
设置在衬底上的像素部及扫描线驱动电路具有多个晶体管；实施方式1所示的任何晶体管可以应用于此。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其范畴内包括由电流或电压控制亮度的元件，具体而言，包括无机电致发光(Electro Luminescent：EL)元件、有机EL元件等。此外，可以使用如电子墨水显示装置(电子纸)等的对比度通过电效应会发生改变的显示媒介。
参照图4A至4C、图5A和5B以及图6A和6B说明半导体装置的方式。图6A和6B相当于沿着图4B的线M-N的截面图。
如图4A至4C以及图6A和6B所示，半导体装置包括连接端子电极4015及端子电极4016。连接端子电极4015及端子电极4016通过各向异性导电层4019与包含在FPC4018或FPC4018b中的端子电连接。
连接端子电极4015使用与第一电极层4034相同的导电层形成，并且端子电极4016使用与晶体管4010及4011的源电极层及漏电极层相同的导电层形成。
设置在衬底4001上的像素部4002及扫描线驱动电路4004具有多个晶体管。图6A和6B示出像素部4002所包括的晶体管4010以及扫描线驱动电路4004所包括的晶体管4011作为例子。在图6A中，绝缘层4032设置在晶体管4010及4011上。在图6B中，还设置有用作平坦化绝缘层的绝缘层4021。
实施方式1所示的任何晶体管可以应用于晶体管4010及晶体管4011。在本实施方式中示出的是使用具有与实施方式1所示的晶体管300相同的结构的晶体管的例子。晶体管4010及4011是底栅型晶体管。
晶体管4010及4011都包含用作栅极绝缘层4020a的厚度大(例如，300nm)且缺陷少的含有氮的硅膜以及用作栅极绝缘层4020b的氢浓度低的含有氮的硅膜。因此，在晶体管4010及4011中，电特性变动减小并且静电放电损伤减少。
此外，导电层也可以设置为与用于驱动电路的晶体管4011的氧化物半导体层中的沟道形成区域重叠。通过将导电层设置为与氧化物半导体层中的沟道形成区域重叠，可以进一步降低晶体管4011的阈值电压的变化量。导电层可以具有与晶体管4011的栅电极层的电位相同或不同的电位，且可以用作第二栅电极层。导电层的电位可以处于波动状态。
此外，该导电层具有遮蔽外部电场，即，防止外部电场影响内部(包括晶体管的电路部)的功能(尤其是，防止静电的功能)。导电层的遮蔽功能可以防止因如静电等外部电场的影响而导致的晶体管的电特性变动。
设置在像素部4002中的晶体管4010与显示元件电连接，而形成显示面板。只要能够进行显示可以使用各种各样的显示元件作为上述显示元件。
图6A示出包含液晶元件作为显示元件的液晶显示装置的例子。在图6A中，液晶元件4013包括第一电极层4034、第二电极层4031以及液晶层4008。用作取向膜的绝缘层4038及4033设置为夹持液晶层4008。第二电极层4031设置在衬底4006一侧，第一电极层4034和第二电极层4031隔着液晶层4008而层叠。
柱状间隔物4035是通过对绝缘层进行选择性地蚀刻而获得的，且是为了控制液晶层4008的厚度(单元间隙(cell gap))而设置的。另外，也可以使用球状间隔物。
在使用液晶元件作为显示元件的情况下，可以使用热致液晶、铁电液晶、反铁电液晶等。这些液晶材料可以是低分子化合物或高分子化合物。上述液晶材料(液晶组合物)根据条件而呈现胆甾相、近晶相、立方相、手征丝状相、各向同性相等。
另外，也可以使用不需要取向膜的呈现蓝相的液晶组合物作为液晶层4008。此时，液晶层4008与第一电极层4034和第二电极层4031接触。蓝相是液晶相的一种，且在胆甾相液晶的温度上升的同时即将从胆甾相转变为各向同性相之前出现。使用作为液晶和手性试剂的混合物的液晶组合物可以呈现蓝相。为了扩大呈现蓝相的温度范围，液晶层可以通过对呈现蓝相的液晶组合物添加聚合性单体及聚合引发剂等，并进行高分子稳定化处理而形成。呈现蓝相的液晶组合物具有短响应时间，且具有光学各向同性，这有助于取向处理的省略及视角依赖性的减小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由摩擦处理而引起的静电损坏，并可以降低制造工序中的液晶显示装置的不良及破损。因此，可以提高液晶显示装置的生产率。
液晶材料的电阻率为高于或等于1×109Ω·cm，优选为高于或等于1×1011Ω·cm，更优选为高于或等于1×1012Ω·cm。另外，本说明书中的电阻率在20℃下测量。
考虑到设置在像素部中的晶体管的泄漏电流等而设定形成在液晶显示装置中的存储电容器的大小以能够在规定的期间保持电荷。也可以考虑到晶体管的关态电流(off-state current)等而设定存储电容器的大小。通过使用本说明书所公开的具有氧化物半导体层的晶体管，设置具有各像素中的液晶电容的1/3或更小，优选为1/5或更小的电容的存储电容器就足够了。
在本说明书所公开的具有氧化物半导体层的晶体管中，关断状态下的电流(关态电流)控制为低。因此，可以更长期间保持图像信号等电信号，且可以延长写入间隔。因此，可以减少刷新工作的频度，所以得到抑制耗电量的效果。
本说明书所公开的包含氧化物半导体层的晶体管可以具有较高的场效应迁移率，由此能够高速驱动。例如，当这种晶体管用于液晶显示装置时，可以在一个衬底上形成像素部中的开关晶体管及驱动电路部中的驱动晶体管。另外，通过在像素部中使用这种晶体管，可以提供高质量的图像。
作为液晶显示装置，可以使用扭曲向列(Twisted Nematic：TN)模式、平面内转换(In-Plane-Switching：IPS)模式、边缘场开关(Fringe Field Switching：FFS)模式、轴对称取向微单元(Axially Symmetric aligned Micro-cell：ASM)模式、光学补偿弯曲(Optical Compensated Birefringence：OCB)模式、铁电液晶(Ferroelectric LiquidCrystal：FLC)模式、反铁电液晶(Anti Ferroelectric Liquid Crystal：AFLC)模式等。
也可以使用通常的黑色型液晶显示装置，例如采用垂直取向(VA)模式的透射型液晶显示装置。举出几个例子作为垂直取向模式。例如，可以使用多域垂直取向(Multi-Domain Vertical Alignment：MVA)模式、图案化垂直取向(Patterned VerticalAlignment：PVA)模式、超视觉(Advanced Super View：ASV)模式。另外，本实施方式可以应用于VA型液晶显示装置。VA型液晶显示装置有一种控制液晶显示面板的液晶分子取向的形式。在VA型液晶显示装置中，在不被施加电压时液晶分子取向垂直于面板表面的方向。此外，可以使用像素被分成几个区域(子像素)并且分子在各自的区域内沿不同方向取向的被称为多域化(domain multiplication)或多域(multi-domain)设计的方法。
在显示装置中，适当地设置黑矩阵(遮光层)、光学构件(光学衬底)诸如偏振构件、相位差构件、或抗反射构件等。例如，通过使用偏振衬底以及相位差衬底也可以得到圆偏振。此外，也可以使用背光灯、侧光灯等作为光源。
作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中被控制的颜色元素不局限于三种颜色：R、G及B(R、G及B分别相当于红色、绿色及蓝色)。例如，也可以使用R、G、B及W(W相当于白色)；R、G、B及黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种或多种颜色；等。另外，显示区域的大小在各个色素的点之间也可以不同。注意，在此所公开的本发明的一个方式不局限于应用于彩色显示的显示装置；在此所公开的本发明的一个方式也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以使用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来分类。一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光性有机化合物的层，并流过电流。这些载流子(电子及空穴)重新结合，由此，发光性有机化合物被激发。该发光性有机化合物从该激发态回到基态，由此发光。由于这种机理，上述发光元件被称为电流激发型发光元件。在本实施方式中，说明使用有机EL元件作为发光元件的例子。
无机EL元件根据其元件结构被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层，其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有发光层夹在介电层之间且该介电层还夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光(localized type light emission)。注意，在此说明有机EL元件作为发光元件的例子。
为了取出从发光元件发射的光，一对电极中的至少一个具有透光性。晶体管及发光元件形成在衬底上。该发光元件可以具有经过与该衬底相反一侧的表面取出发光的顶部发射结构；经过该衬底一侧的表面取出发光的底部发射结构；或者经过与该衬底相反一侧的表面及该衬底一侧的表面取出发光的双发射结构，可以使用具有上述任一种发射结构的发光元件。
图5A和图5B以及图6B示出包含发光元件作为显示元件的发光装置的例子。
图5A是发光装置的平面图，图5B是沿着图5A中的点划线S1-T1、S2-T2及S3-T3的截面图。另外，在图5A的平面图中没有示出电致发光层542及第二电极层543。
图5A和5B所示的发光装置在衬底500上包括晶体管510、电容元件520、布线层交叉部530。晶体管510与发光元件540电连接。另外，图5A和5B示出经过衬底500取出来自发光元件540的光的底部发射型发光装置。
实施方式1所示的任何晶体管可以应用于晶体管510。在本实施方式中示出使用具有与实施方式1所示的晶体管300相同结构的晶体管的例子。晶体管510是底栅型晶体管。
晶体管510包括栅电极层511a及511b、包含栅极绝缘层502a、502b及502c的栅极绝缘层502、氧化物半导体层512、用作源电极层和漏电极层的导电层513a及513b。另外，绝缘层525形成在晶体管510上。
电容元件520包括导电层521a及521b、栅极绝缘层502、氧化物半导体层522以及导电层523。栅极绝缘层502及氧化物半导体层522夹在导电层521a及521b与导电层523之间，由此形成电容器。
布线层交叉部530是栅电极层511a及511b与导电层533的交叉部。栅电极层511a及511b与导电层533隔着栅极绝缘层502彼此交叉。
在本实施方式中，使用30nm厚的钛膜作为栅电极层511a及导电层521a，使用200nm厚的铜薄膜作为栅电极层511b及导电层521b。因此，栅电极层具有钛膜和铜薄膜的叠层结构。
晶体管510包括氨的含量少的用作阻挡铜的阻挡膜的含有氮的硅膜作为栅极绝缘层502c、厚度大(例如，300nm)且缺陷少的含有氮的硅膜作为栅极绝缘层502a、以及氢浓度低的含有氮的硅膜作为栅极绝缘层502b。通过上述结构，晶体管510可以具有优异的电特性，且可以防止静电释放带来的损伤。由此，可以以高产率制造高可靠性的半导体装置。
使用25nm厚的In-Ga-Zn-O膜作为氧化物半导体层512及522。
在晶体管510、电容元件520、布线层交叉部530上形成有层间绝缘层504。在层间绝缘层504上，在与发光元件540重叠的区域中设置有彩色滤光层505。在层间绝缘层504及彩色滤光层505上设置有用作平坦化绝缘层的绝缘层506。
在绝缘层506上设置有具有依次层叠第一电极层541、电致发光层542、第二电极层543的叠层结构的发光元件540。在到达导电层513a且形成在绝缘层506及层间绝缘层504中的开口中第一电极层541与导电层513a彼此接触；由此，发光元件540与晶体管510电连接。此外，隔壁507被设置为覆盖第一电极层541的一部分及该开口。
此外，作为绝缘层506及隔壁507分别可以使用1500nm厚的感光性丙烯酸膜及1500nm厚的感光性聚酰亚胺膜。
作为彩色滤光层505，例如，可以使用彩色的透光树脂。作为该彩色透光树脂，可以使用感光性有机树脂或非感光性有机树脂。优选使用感光性有机树脂层，因为可以减少抗蚀剂掩模数量，而简化工序。
彩色是指除了如黑色、灰色和白色等非彩色以外的颜色。彩色滤光层使用只使彩色光透过的材料形成。作为彩色，可以使用红色、绿色、蓝色等。也可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。“只使彩色光透过”意味着透过彩色滤光层的光在彩色光的波长中具有峰值。彩色滤光层的厚度可以根据所包含的着色材料的浓度与光的透过率之间的关系适当地被控制为最合适的厚度。例如，彩色滤光层505的厚度也可以为大于或等于1500nm且小于或等于2000nm。
在图6B所示的发光装置中，发光元件4513与设置在像素部4002中的晶体管4010电连接。发光元件4513的结构不局限于在此所示的包含第一电极层4034、电致发光层4511、第二电极层4031的叠层结构。根据从发光元件4513取出的光的方向等可以适当地改变发光元件4513的结构。
隔壁4510及隔壁507可以使用有机绝缘材料或无机绝缘材料形成。尤其优选的是，隔壁4510及隔壁507使用感光树脂材料形成且在第一电极层4034及541上具有开口部，该开口部的侧壁形成为具有连续曲率的倾斜面。
电致发光层4511及542均可以使用单层或多层的叠层形成。
保护膜可以形成在第二电极层4031和543以及隔壁4510和507上，以防止氧、氢、水分、二氧化碳等侵入到发光元件4513和540中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，发光元件4513和540也可以被通过蒸镀法形成的包含有机化合物的各层覆盖，以使氧、氢、水分、二氧化碳等不侵入到发光元件4513和540中。
此外，在由衬底4001、衬底4006以及密封剂4005密封的空间中，设置有用来密封的填充材料4514。如此，发光元件4513等优选使用气密性高且脱气少的保护膜(例如，层压膜或紫外线固化树脂膜)或覆盖材料包装(密封)，使得发光元件4513等不暴露于外部空气。
作为填充材料4514，除了如氮或氩等惰性气体以外，可以使用紫外线固化树脂或热固化树脂。例如，可以使用聚氯乙烯(PVC)、丙烯酸树脂、聚酰亚胺、环氧树脂、有机硅树脂、聚乙烯醇缩丁醛(PVB)或乙烯-醋酸乙烯酯(EVA)共聚物。例如，使用氮作为填充材料。
另外，根据需要，也可以在发光元件的发光表面上适当地设置光学薄膜诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板或λ/2板)或彩色滤光片。此外，该偏振片或圆偏振片也可以设置有防反射膜。例如，可以进行抗眩光处理，该抗眩光处理利用表面的凹凸来扩散反射光而降低眩光。
此外，可以提供驱动电子墨水的电子纸作为显示装置。电子纸也称为电泳显示装置(电泳显示器)，其优点在于，具有与空白纸同样水平的易读性，其耗电量比其他显示装置的耗电量低，可以制成薄且轻。
虽然电泳显示装置可以具有各种各样的形式，但是该电泳显示装置包括分散在溶剂中的多个微囊，该多个微囊的每一个包括带正电的第一粒子和带负电的第二粒子。通过对微囊施加电场，微胶囊中的粒子向彼此相反的方向移动，且只显示集合在一侧的粒子的颜色。另外，第一粒子或第二粒子都含有颜料，且没有电场时不移动。此外，第一粒子和第二粒子具有不同的颜色(也可以为无色)。
在溶剂中分散有上述微囊的溶液被称为电子墨水。通过使用彩色滤光片或具有色素的粒子，也可以实现彩色显示。
另外，在图4A至4C、图5A和5B以及图6A和6B中，除了玻璃衬底以外，可以使用柔性衬底作为衬底4001、衬底500、衬底4006。例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用玻璃纤维强化塑料(Fiberglass-Reinforced Plastics：FRP)板、聚氟乙烯(PVF)膜、聚酯薄膜或丙烯酸树脂膜。在不需要透光性的情况下，也可以使用铝或不锈钢等的金属衬底(金属膜)。例如，可以使用具有在PVF膜或聚酯膜之间夹有铝箔的结构的薄片。
另外，用作平坦化绝缘层的绝缘层4021及506可以使用如丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺或环氧树脂等具有耐热性的有机材料而形成。除了上述有机材料以外，还可以使用低介电常数材料(low-k材料)诸如硅氧烷类树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)。另外，绝缘层4021及506均可以通过层叠多个使用上述任何材料形成的绝缘层而形成。
对绝缘层4021及506的形成方法没有特别的限制，根据材料可以使用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如，喷墨法)、丝网印刷、胶版印刷等等。
第一电极层4034及541、第二电极层4031及543可以使用如含有钨氧化物的铟氧化物、含有钨氧化物的铟锌氧化物、含有钛氧化物的铟氧化物、含有钛氧化物的铟锡氧化物、铟锡氧化物(以下称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物或石墨烯等透光性导电材料而形成。
第一电极层4034和541及第二电极层4031和543可以使用如钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、或银(Ag)等金属；其合金；或者其氮化物中的一种或多种来形成。
在本实施方式中，由于图5A和5B所示的发光装置具有底部发射型结构，所以第一电极层541具有透光性，而第二电极层543具有反光性。因此，在使用金属膜作为第一电极层541的情况下，该金属膜优选制成薄得足以获得透光性的程度；在使用透光性导电层作为第二电极层543的情况下，优选层叠反光性导电层。
包括导电性高分子(也称为导电聚合物)的导电性组合物可以用于第一电极层4034及541、第二电极层4031及543。作为导电性高分子，可以使用所谓的π电子共轭类导电性聚合物。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者苯胺、吡咯和噻吩中的两种或更多种的共聚物或其衍生物等。
也可以设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件形成。
如上所述，通过使用实施方式1所示的任何晶体管，半导体装置可以具有各种各样的功能。
本实施方式所示的结构、方法等可以与其他实施方式所示的任何结构、方法等适当地组合。
实施方式3
通过使用实施方式1所示的任何晶体管可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图7A示出具有图像传感器功能的半导体装置的例子。图7A是光传感器的等效电路图，图7B是示出光传感器的一部分的截面图。
光电二极管602的一个电极电连接于光电二极管复位信号线658，光电二极管602的另一个电极电连接于晶体管640的栅极。晶体管640的源极和漏极中的一个电连接于光传感器基准信号线672，晶体管640的源极和漏极中的另一个电连接于晶体管656的源极和漏极中的一个。晶体管656的栅极电连接于栅极信号线659，晶体管656的源极和漏极中的另一个电连接于光传感器输出信号线671。
注意，在本说明书的电路图中，以符号“OS”表示包含氧化物半导体层的晶体管，使得容易识别包含氧化物半导体层的晶体管。在图7A中，晶体管640及晶体管656都是包含氧化物半导体层的晶体管，对该晶体管可以应用实施方式1所示的任何晶体管。在本实施方式中示出使用具有与实施方式1所示的晶体管300相同结构的晶体管的例子。晶体管640是底栅型晶体管。
图7B是光传感器中的光电二极管602和晶体管640的截面图。用作传感器的光电二极管602和晶体管640设置在具有绝缘表面的衬底601(元件衬底)上。通过使用粘合剂层608，衬底613设置在光电二极管602和晶体管640上。
绝缘层632、层间绝缘层633以及层间绝缘层634设置在晶体管640上。光电二极管602包括形成在层间绝缘层633上的电极层641b、在电极层641b上依次层叠的第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c、设置在层间绝缘层634上且通过第一至第三半导体膜与电极层641b电连接的电极层642、以及使用与电极层641b相同的层形成的且与电极层642电连接的电极层641a。
电极层641b与形成在层间绝缘层634上的导电层643电连接，并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接，并且光电二极管602与晶体管640电连接。
在此，作为例子示出一种pin型光电二极管，其中层叠有用作第一半导体膜606a的具有p型导电性的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、用作第三半导体膜606c的具有n型导电性的半导体膜。
第一半导体膜606a是p型半导体膜，且可以使用包含赋予p型导电性的杂质元素的非晶硅膜形成。该第一半导体膜606a通过等离子体CVD法使用包含属于第13族的杂质元素(例如，硼(B))的半导体原料气体来形成。作为半导体原料气体，可以使用硅烷(SiH4)。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以形成不包含杂质元素的非晶硅膜，然后通过扩散法或离子注入法将杂质元素导入该非晶硅膜中。在通过离子注入法等导入杂质元素之后也可以进行加热等以扩散杂质元素。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相沉积法或溅射法等。第一半导体膜606a优选形成为具有大于或等于10nm且小于或等于50nm的厚度。
第二半导体膜606b是i型半导体膜(本征半导体膜)，且使用非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体原料气体形成非晶硅膜。作为半导体原料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。第二半导体膜606b也可以通过LPCVD法、气相沉积法、溅射法等形成。第二半导体膜606b优选形成为具有大于或等于200nm且小于或等于1000nm的厚度。
第三半导体膜606c是n型半导体膜，且使用包含赋予n型导电性的杂质元素的非晶硅膜形成。该第三半导体膜606c通过等离子体CVD法使用包含属于第15族的杂质元素(例如，磷(P))的半导体原料气体来形成。作为半导体原料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以形成不包含杂质元素的非晶硅膜，然后通过扩散法或离子注入法将杂质元素导入该非晶硅膜中。在通过离子注入法等导入杂质元素之后也可以进行加热等以扩散杂质元素。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相沉积法或溅射法等。第三半导体膜606c优选形成为具有大于或等于20nm且小于或等于200nm的厚度。
第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c不必须使用非晶半导体形成，也可以使用多晶半导体或微晶半导体(semi-amorphous semiconductor：SAS)形成。
通过光电效应生成的空穴的迁移率低于电子的迁移率。因此，当p型半导体膜一侧的表面用作光接收面时，pin型光电二极管具有较好的特性。在此说明将光电二极管602从形成有pin型光电二极管的衬底601的表面接收的光转换为电信号的例子。此外，来自具有与用作光接收面的半导体膜相反的导电型的半导体膜的光是干扰光；因此，电极层优选使用遮光性导电层。另外，n型半导体膜一侧的表面也可以用作光接收面。
晶体管640包含缺陷少且厚度大(例如，300nm)的含有氮的硅膜作为栅极绝缘层631a以及氢浓度低的含有氮的硅膜作为栅极绝缘层631b。因此，在晶体管640中，电特性的变动小及静电放电损伤减少。由于包含上述晶体管640，可以以高产率制造可靠性高的半导体装置。
通过使用绝缘材料，根据材料使用溅射法、等离子体CVD法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如喷墨法等)、丝网印刷或胶版印刷等，可以形成绝缘层632、层间绝缘层633以及层间绝缘层634。
为了减少表面粗糙度，优选使用用作平坦化绝缘层的绝缘层作为层间绝缘层633及634，例如，作为层间绝缘层633及634，可以使用具有耐热性的有机绝缘材料诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺、或环氧树脂。除了上述有机绝缘材料以外，可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等的单层或叠层。
通过检测入射到光电二极管602的光，可以读取检测对象的信息。另外，在读取检测对象的信息时可以使用背光灯等的光源。
本实施方式所示的结构、方法等可以与其他实施方式所示的任何结构、方法等适当地组合。
实施方式4
本说明书所公开的半导体装置可以应用于各种电子设备(包括游戏机)。电子设备的例子是电视装置(也称为电视或电视接收机)、用于计算机等的监视器、如数码相机和数码摄像机等影像拍摄装置、数码相框、移动电话、便携式游戏机、便携式信息终端、声音再现装置、游戏机(例如，弹珠机(pin-ball machine)或投币机(slot machine))、游戏操作台等。图8A至8C示出这些电子设备的具体例子。
图8A示出具有显示部的桌子9000。在桌子9000中，显示部9003组装在框体9001中，并且映像可以显示在该显示部9003上。另外，框体9001被四个桌腿部9002支撑。另外，框体9001设置有用于供应电力的电源线9005。
上述实施方式中的任一个所示的半导体装置可以用于显示部9003，由此电子设备可以具有高可靠性。
显示部9003具有触屏输入功能，当使用者用手指等按触显示于桌子9000的显示部9003上的显示按钮9004时，使用者可以进行屏面操作及信息输入。并且，当该桌子能够与其他家电产品进行通信或者能够控制该家电产品时，桌子9000也可以用作控制装置，通过屏面操作控制家电产品。例如，通过使用实施方式3所示的具有图像传感器功能的半导体装置，显示部9003可以具有触屏输入功能。
另外，显示部9003的屏面可以通过设置于框体9001的铰链以垂直于地板的方式立起来；由此，该桌子9000也可以用作电视装置。当在小房间里设置具有大屏幕的电视装置时，空地减小；但是，当显示部安装在桌子中时，可以有效地利用房间内的空间。
图8B示出电视装置9100。在电视装置9100中，显示部9103组装在框体9101中，并且影像可以显示在显示部9103上。此外，在此，框体9101被支架9105支撑。
电视装置9100可以通过框体9101的操作开关、或独立的遥控操作器9110进行操作。通过遥控操作器9110的操作键9109，可以控制频道及音量，并可以控制在显示部9103上显示的映像。此外，遥控操作器9110也可以设置有用于显示从该遥控操作器9110输出的信息的显示部9107。
图8B所示的电视装置9100具备接收机及调制解调器等。通过接收机，电视装置9100可以接收一般的电视广播。再者，当电视装置9100通过调制解调器以有线或无线连接的方式连接到通信网络时，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的数据通信。
上述实施方式中的任一个所示的半导体装置可以用于显示部9103及9107，由此电视装置及遥控操作器可以具有高可靠性。
图8C示出计算机，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指示装置9206等。
上述实施方式中的任一个所示的半导体装置可以用于显示部9203，由此计算机可以具有高可靠性。
图9A和9B示出能够折叠的平板终端。在图9A中该平板终端被打开。平板终端包括框体9630、显示部9631a、显示部9631b、显示模式开关9034、电源开关9035、省电开关9036、扣环9033以及操作开关9038。
上述实施方式中的任一个所示的半导体装置可以用于显示部9631a及显示部9631b，由此平板终端可以具有高可靠性。
显示部9631a的一部分可以为触摸屏区域9632a，当按触所显示的操作键9638时可以输入数据。虽然在此示出显示部9631a的一半区域只具有显示的功能而另一半区域还具有触摸屏的功能的结构作为例子，但是显示部9631a不局限于该结构。显示部9631a的全部区域可以具有触摸屏的功能。例如，显示部9631a可以在整个区域显示键盘按钮并将其用作触摸屏，显示部9631b可以用作显示屏。
与显示部9631a同样地，显示部9631b的一部分可以为触摸屏区域9632b。当用手指或触屏笔等按触显示在触摸屏上的键盘显示切换按钮9639时，键盘可以显示在显示部9631b上。
可以在触摸屏区域9632a和触摸屏区域9632b中同时进行按触输入。
显示模式开关9034能够切换竖屏模式和横屏模式等的显示或者切换黑白显示和彩色显示。根据由内置于平板终端的光传感器所检测到的使用平板终端时的外部光量，省电开关9036可以控制显示亮度。除了光传感器以外，包括陀螺仪和加速度传感器等具有用来检测倾斜度的传感器的其他检测装置也可以内置在平板终端中。
图9A示出了显示部9631a和显示部9631b具有相同的显示面积的例子；但是不局限于此，也可以在尺寸及显示品质的方面，一个显示部与另一个显示部彼此不同。例如，一个显示面板可以进行比另一个显示面板更高清晰度的显示。
在图9B中该平板终端被合上。平板终端包括框体9630、太阳能电池9633、充放电控制电路9634。在图9B中，示出具有电池9635和DCDC转换器9636的结构作为充放电控制电路9634的例子。
由于上述平板终端可以折叠，因此在不使用时可以合上框体9630。其结果，可以保护显示部9631a和显示部9631b；因此，可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图9A和9B所示的平板终端可以具有显示各种各样的数据(例如，静态图像、动态图像、文字图像)的功能、在显示部上显示日历、日期或时刻等的功能、通过触摸输入对显示在显示部上的数据进行操作或编辑的触摸输入功能、以及通过各种各样的软件(程序)控制处理的功能等。
设置在平板终端的表面上的太阳能电池9633可以对触摸屏、显示部或图像信号处理部等供应电力。注意，太阳能电池9633可以设置在框体9630的一面或两面，因此可以进行高效的电池9635的充电。通过使用锂离子电池作为电池9635有助于小型化等。
参照图9C中的方框图说明图9B所示的充放电控制电路9634的结构和工作。图9C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，并且电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图9B所示的充放电控制电路9634。
首先，说明在使用外部光通过太阳能电池9633产生电力时的工作例子。太阳能电池9633所产生的电力的电压被DCDC转换器9636升压或降压，使得该电力具有用来对电池9635进行充电的电压。然后，当将来自太阳能电池9633的电力用于显示部9631的工作时，开关SW1开启，该电力的电压被转换器9637升压或降压，使得成为显示部9631所需要的电压。另外，当显示部9631上不进行显示时，SW1关闭而SW2开启，由此可以对电池9635进行充电。
注意，说明了太阳能电池9633作为发电单元的例子；但是不局限于此，电池9635也可以使用如压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltierelement))等其他发电单元来进行充电。例如，可以使用能够以无线(不接触地)收发电力来进行电池9635的充电的不接触电力传输模块或者使用太阳能电池9633与其他充电方法的组合。
本实施方式所示的结构、方法等可以与其他实施方式所示的任何结构、方法等适当地组合。
实施例1
在本实施例中，将说明通过等离子体CVD法形成的氮化硅膜的品质的评估结果。具体而言，在此示出使用硅烷与氮的混合气体作为供应气体而形成的氮化硅膜以及使用硅烷、氮及氨的混合气体作为供应气体而形成的氮化硅膜的ESR测试的结果。
以下说明在本实施例中的用于ESR测试的样品的制造方法。
将形成在石英衬底上的300nm厚的氮化硅膜的样品1至5用于ESR测试。各氮化硅膜以如下方式形成。将石英衬底设置在等离子体CVD装置的成膜室中，将成膜室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。衬底温度为350℃。另外，等离子体CVD装置是电极面积为6000cm2的平行平板型的。样品1使用硅烷与氮的混合气体作为供应气体而形成。样品2至5使用硅烷、氮及氨的混合气体作为供应气体而形成。以下表1示出各样品的成膜条件。
[表1]
Figure BDA0001358587420000501
对所制造的样品1至5进行ESR测试。该ESR测试在如下条件下进行。测试温度为-170℃，9.2GHz的高频功率(微波功率)为1mW，磁场的方向平行于样品1至5的氮化硅膜的表面，与来源于包含在氮化硅膜中的Nc中心的在g＝2.003时出现的信号对应的自旋密度的检测下限为8.1×1015spins/cm3。
图10A示出ESR测试的结果。从图10A可以确认到使用没有含有氨的供应气体而形成的样品1具有2.7×1017spins/cm3的来源于Nc中心的自旋密度，且是含有大量缺陷的氮化硅膜。另外，可以确认到使用含有氨的供应气体而形成的样品2至5分别具有5.1×1016spins/cm3、5.2×1016spins/cm3、6.0×1016spins/cm3及5.5×1016spins/cm3的来源于Nc中心的低自旋密度，不管氨的流量如何均是缺陷少的氮化硅膜。
图10B示出通过ESR测试得到的一次微分曲线。如图10B所示，在g因子为2.003时在样品1中检测出来源于膜中缺陷(Nc中心)的强度大的信号。另一方面，从样品2至5中观察到g因子为2.003时的强度弱的信号。
上述结果显示，在形成氮化硅膜时通过等离子体CVD法使用硅烷、氮及氨的混合气体作为供应气体，可以形成缺陷少的氮化硅膜。这显示，该氮化硅膜可以用作具有良好的耐压的栅极绝缘层，并且包含该栅极绝缘层的晶体管可以具有良好的耐ESD性能。
实施例2
在本实施例中，对通过等离子体CVD法形成的氮化硅膜作为阻挡膜的特性进行评估。图11A和11B示出评估结果。作为评估方法，使用热脱附谱法(TDS：Thermal DesorptionSpectroscopy)。
在本实施例中，将在石英衬底上通过等离子体CVD法形成氮化硅膜的样品6至8用于评估。以下示出样品的制造方法。
各氮化硅膜以如下方式形成。将石英衬底设置在等离子体CVD装置的成膜室中，将成膜室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。衬底温度为350℃。另外，等离子体CVD装置是电极面积为6000cm2的平行平板型的。
作为样品6，使用硅烷、氮及氨的混合气体(SiH4流量：200sccm，N2流量：2000sccm，NH3流量：2000sccm)作为供应气体而形成300nm厚的氮化硅膜。
作为样品7，使用硅烷、氮及氨的混合气体(SiH4流量：200sccm，N2流量：2000sccm，NH3流量：2000sccm)作为供应气体而形成275nm厚的第一氮化硅膜，然后在相同成膜室内使用硅烷与氮的混合气体(SiH4流量：200sccm，N2流量：5000sccm)作为供应气体而形成50nm厚的第二氮化硅膜。
作为样品8，使用硅烷、氮及氨的混合气体(SiH4流量：200sccm，N2流量：2000sccm，NH3流量：2000sccm)作为供应气体而形成275nm厚的第一氮化硅膜，然后在相同成膜室内以低氨流量(SiH4流量：200sccm，N2流量：2000sccm，NH3流量：100sccm)形成50nm厚的第二氮化硅膜。
图11A和11B示出各样品的m/z＝2(H2)时的TDS测试的结果。图11A示出在本实施例中制造的样品6及7的m/z＝2(H2)时的TDS测试的结果，图11B示出样品6及8的m/z＝2(H2)时的TDS测试的结果。
从图11A及图11B可以确认到通过加热处理从单层的氢浓度高的氮化硅膜的样品6脱附氢。另一方面，可以确认到作为上述氮化硅膜的上层层叠有氢浓度低的氮化硅膜的样品7及8在发生样品6的氢脱附的450℃左右的温度下不发生氢的脱附，并且即使进一步继续进行加热处理，氢的脱附也高效地被抑制。
由此可知，通过设置氢浓度低的氮化硅膜作为与氢浓度高的氮化硅膜接触的上层，可以获得阻挡氢的效果。
如实施例1所示，通过等离子体CVD法使用硅烷、氮及氨作为供应气体而形成的氮化硅膜包含的缺陷少且具有高耐电压。因此，氢浓度低的氮化硅膜层叠在上述缺陷少的氮化硅膜上的结构能够在维持高耐ESD性能的同时可以降低有可能成为氧化物半导体层中的供体的氢的释放，由此，该结构可以适用作晶体管的栅极绝缘层。
实施例3
在本实施例中，对起因于供应气体的不同而引起的通过等离子体CVD法而形成的氮化硅膜的膜质的不同进行评估。具体而言，在此示出使用硅烷与氮的混合气体作为供应气体而形成的氮化硅膜以及使用硅烷、氮及氨的混合气体作为供应气体而形成的氮化硅膜的膜密度及湿法蚀刻速率的测试结果。
以下说明用于本实施例中的ESR测试的样品的制造方法。
将形成在石英衬底上的氮化硅膜的样品9至11用于ESR测试。各氮化硅膜以如下方式形成。将石英衬底设置在等离子体CVD装置的成膜室中，将成膜室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。衬底温度为350℃。另外，等离子体CVD装置是电极面积为6000cm2的平行平板型的。样品9使用硅烷与氮的混合气体作为供应气体而形成。样品10及11使用硅烷、氮及氨的混合气体作为供应气体而形成。以下表2示出各样品的成膜条件。
[表2]
Figure BDA0001358587420000531
如表2所示，用于样品9的成膜条件与实施例1的样品1相同，用于样品10的成膜条件与实施例1的样品2相同，用于样品11的成膜条件与实施例1的样品5相同。
测试所制造的样品9至样品11的湿法蚀刻速率，并且通过X射线反射法(XRR：X-RayReflectometry)测试其膜密度。另外，湿法蚀刻速率由使用0.5％氢氟酸进行60秒蚀刻时的蚀刻量算出。
图12示出膜密度及湿法蚀刻速率的测试结果。从图12可以确认到使用氨流量比大的供应气体制造的样品11具有低膜密度，且以高蚀刻速率被湿法蚀刻，另一方面，使用氨流量比小的供应气体或者不包含氨的供应气体制造的样品9及10具有高膜密度，且以低蚀刻速率被湿法蚀刻。由此可知，通过减少供应气体中的氨流量比或者使用不含氨的供应气体可以形成致密的氮化硅膜，并且该致密的氮化硅膜可以用作阻挡如铜等金属元素及/或氢的阻挡膜。
图13A和13B是包含以不同的氨流量形成的第一至第三氮化硅膜的晶体管的截面扫描透射电子显微镜(Scanning Transmission Electron Microscope：STEM)照片。另外，图13B是图13A所示的晶体管中的用方形围绕的区域的部分放大图。
图13A和13B所示的晶体管包括形成在玻璃衬底700上的钨膜702上的包含第一氮化硅膜704a、第二氮化硅膜704b、第三氮化硅膜704c以及氧氮化硅膜706的栅极绝缘层、栅极绝缘层上的包含In-Ga-Zn类氧化物半导体层的氧化物半导体层708、用作与氧化物半导体层708接触的电极层710的钨膜、铝膜及钛膜的叠层、以及电极层710及氧化物半导体层708上的氧氮化硅膜712。
在本实施例中，连续地形成用作栅极绝缘层的第一至第三氮化硅膜704a至704c及氧氮化硅膜706。具体而言，首先使用硅烷、氮及氨的混合气体(SiH4流量：200sccm，N2流量：2000sccm，NH3流量：100sccm)作为供应气体来形成50nm厚的第一氮化硅膜704a，然后，仅将氨流量转换为2000sccm而形成300nm厚的第二氮化硅膜704b。接着，再次将氨流量转换为100sccm而形成50nm厚的第三氮化硅膜704c，然后，使用硅烷与一氧化二氮的混合气体(SiH4流量：20sccm，N2O流量：3000sccm)作为供应气体来形成50nm厚的氧氮化硅膜706。
另外，在第一至第三氮化硅膜704a至704c的成膜中，成膜室内的压力控制为100Pa，从27.12MHz的高频电源供应2000W的功率。在氧氮化硅膜706的成膜中，成膜室内的压力控制为40Pa，从高频电源供应100W的功率。在第一至第三氮化硅膜704a至704c及氧氮化硅膜706的成膜中，衬底温度为350℃。另外，用于成膜的等离子体CVD装置是电极面积为6000cm2的平行平板型的。
根据图12所示的膜密度测试的结果确认到在供应气体中的氨流量少的情况下形成的第一至第三氮化硅膜704a至704c都是膜密度高的致密的氮化硅膜。在图13A及13B的STEM照片中，在第一至第三氮化硅膜704a至704c之间可以观察到对比度，并且从STEM照片可以确认到根据供应气体的流量比的膜特性的差异。
实施例4
在本实施例中，示出以使供应气体中的氨流量不同的方式形成的氮化硅膜的叠层中的氢浓度的测试结果。
以下说明用于本实施例中的ESR测试的样品的制造方法。
将在硅衬底上以供应气体中的氨流量不同的方式形成的氮化硅膜的叠层的样品12及13用于测试。各氮化硅膜以如下方式形成。将石英衬底设置在等离子体CVD装置的成膜室中，将成膜室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。衬底温度为350℃。另外，等离子体CVD装置是电极面积为6000cm2的平行平板型的。
以如下方式制造样品12：在硅衬底上使用不含氨的第一供应气体作为原料气体而形成50nm厚的氮化硅膜；改变气体流量而使用氨流量多的第二供应气体作为原料气体而形成300nm厚的氮化硅膜；再次改变气体流量而使用第一供应气体形成50nm厚的氮化硅膜。
以如下方式制造样品13：在硅衬底上使用氨流量少的第三供应气体作为原料气体形成50nm厚的氮化硅膜；改变气体流量而使用氨流量多的第二供应气体作为原料气体而形成300nm厚的氮化硅膜；再次改变气体流量而使用第三供应气体形成50nm厚的氮化硅膜。
以下表3示出第一至第三供应气体的详细内容。
[表3]
Figure BDA0001358587420000561
通过二次离子质谱法(SIMS：Secondary Ion Mass Spectrometry)测试叠层结构中的氮化硅膜的氢及氧的浓度。图14A示出样品12中的氢浓度的测试结果，图14B示出样品12中的氧浓度的测试结果。图14C示出样品13中的氢浓度的测试结果，图14D示出样品13中的氧浓度的测试结果。
从图14A及14C可确认到使用供应气体中的氨流量多的第二供应气体形成的氮化硅膜，即，使用氢浓度高的供应气体形成的氮化硅膜呈现氢浓度分布的增加。
由此可知，通过降低供应气体中的氨流量或者使用不含氨的供应气体，即，通过降低供应气体中的氢浓度，可以形成氢浓度低的氮化硅膜。
实施例5
在本实施例中，示出测试包含缺陷少且厚度大的氮化硅膜的栅极绝缘层的耐电压测试及耐ESD性能评估的结果。
以下说明用于本实施例中的测试的实施例元件1、实施例元件2、比较元件1以及比较元件2的制造方法。在本实施例中，制造栅极布线与源极布线(或者漏极布线)隔着栅极绝缘层彼此交叉的元件。另外，交叉部的尺寸为10μm×10μm。下述各元件的栅极绝缘层使用电极面积为6000cm2的平行平板型等离子体CVD装置形成。在该等离子体CVD装置中，从27.12MHz的高频电源供应电力。
在实施例元件1中，层叠30nm厚的氮化钽膜、200nm厚的铜膜以及5nm厚的钨膜作为栅极布线，并且以与该钨膜接触的方式形成栅极绝缘层。作为栅极绝缘层，通过等离子体CVD法连续地形成325nm厚的氮化硅膜及50nm厚的氧氮化硅膜。
实施例元件1中的氮化硅膜在压力为100Pa、电源功率为2000W的等离子体CVD装置中使用氨流量多的供应气体作为原料气体而形成，由此包含的缺陷少。具体而言，以200sccm：2000sccm：2000sccm(＝SiH4：N2：NH3)的流量比供应硅烷、氮及氨的混合气体。
在实施例元件2中，形成200nm厚的钨膜作为栅极布线，并且以与该钨膜接触的方式形成栅极绝缘层。实施例元件2的栅极绝缘层的制造条件与实施例元件1相同。
在比较元件1中，层叠30nm厚的氮化钽膜与200nm厚的铜膜作为栅极布线，并且以与该铜膜接触的方式形成栅极绝缘层。作为栅极绝缘层，通过等离子体CVD法连续地形成50nm厚的氮化硅膜及270nm厚的氧氮化硅膜。
比较元件1中的氮化硅膜在压力为60Pa、电源功率为150W的等离子体CVD装置中使用不含氨的供应气体作为原料气体而形成，由此包含的缺陷多。具体而言，以50sccm：5000sccm(＝SiH4：N2)的流量比供应硅烷与氮的混合气体。
在比较元件2中，形成200nm厚的钨膜作为栅极布线，并且以与该钨膜接触的方式形成栅极绝缘层。比较元件2的栅极绝缘层的制造条件与比较元件1相同。
以下表4示出实施例元件1、实施例元件2、比较元件1及比较元件2的结构及制造条件。
[表4]
Figure BDA0001358587420000591
接着，测试各元件的栅极绝缘层的耐电压，并且对其耐ESD性能进行评估。
在本实施例的耐电压的测试中，源极布线(或者漏极布线)的端子被固定为0V(GND)并且施加偏压于栅极布线的端子；将1×10-6A的电流流过时的电压值判断为发生介电击穿的电压值。偏压以+10V的间隔从0V至+500V增大，并且延迟时间(delay time)为0.5秒。将由吉时利仪器公司(Keithley Instruments，Inc.)制造的皮安表(6487型)用于该测试。
图15示出栅极绝缘层的耐电压的测试结果。在图15中，纵轴表示电流(A)，横轴表示电压(V)。如图15所示，在包含缺陷多且厚度薄的氮化硅膜(50nm)的比较元件1中当20V时确认到栅极绝缘层的介电击穿。虽然使用钨膜作为栅电极层的比较元件2显示耐电压的提高，但是当230V时同样地确认到栅极绝缘层的介电击穿。
另一方面，包含缺陷少且厚度大(325nm)的氮化硅膜的实施例元件1具有高耐电压性，即大于1×10-6A的电流流过时的电压值为320V。同样地，实施例元件2具有高耐电压性，即大于1×10-6A的电流流过时的电压值为370V。由此可知，通过采用缺陷少且厚度大的氮化硅膜，可以将耐受电压提高到300V或更高。
接着，对各实施例元件的耐ESD性能进行评估。在本实施例中，耐ESD性能的评估如下进行：使用人体模型(Human Body Model：HBM)，用电容值C＝100pF、电阻值R＝1.5kΩ，两个极性的电压各施加三次，并且以50V的间隔从50V至破坏电压上升电压值。也就是说，相同值的正向偏压及反向偏压各施加三次。在室温下且在大气气氛中施加电压。将通过光学显微镜在元件中确认到击穿之后的施加电压判断为击穿电压。
在实施例元件1中，确认到的击穿电压是600V。在实施例元件2中，确认到的击穿电压是750V。
根据上述结果确认到，实施例元件1及实施例元件2都具有高耐ESD性能。这与在图15所示的实施例元件1及实施例元件2中的栅极绝缘层具有高耐电压性的测试结果一致。在耐ESD性能的评估中，在为发生栅极绝缘层的介电击穿的电压值的大致两倍的电压时在各元件中确认到破坏。
符号说明
300：晶体管、310：晶体管、320：晶体管、330：晶体管、340：晶体管、400：衬底、402：栅电极层、404：栅极绝缘层、404a：栅极绝缘层、404b：栅极绝缘层、404c：栅极绝缘层、407：栅极绝缘层、408：氧化物半导体层、408a：氧化物半导体层、408b：氧化物半导体层、410a：源电极层、410b：漏电极层、414：绝缘层、414a：绝缘层、414b：绝缘层、500：衬底、502：栅极绝缘层、502a：栅极绝缘层、502b：栅极绝缘层、502c：栅极绝缘层、504：层间绝缘层、505：彩色滤光层、506：绝缘层、507：隔壁、510：晶体管、511a：栅电极层、511b：栅电极层、512：氧化物半导体层、513a：导电层、513b：导电层、520：电容元件、521a：导电层、521b：导电层、522：氧化物半导体层、523：导电层、525：绝缘层、530：布线层交叉部、533：导电层、540：发光元件、541：电极层、542：电致发光层、543：电极层、601：衬底、602：光电二极管、606a：半导体膜、606b：半导体膜、606c：半导体膜、608：粘合层、613：衬底、631a：栅极绝缘层、631b：栅极绝缘层、632：绝缘层、633：层间绝缘层、634：层间绝缘层、640：晶体管、641a：电极层、641b：电极层、642：电极层、643：导电层、645：导电层、656：晶体管、658：光电二极管复位信号线、659：栅极信号线、671：光传感器输出信号线、672：光传感器基准信号线、700：玻璃衬底、702：钨膜、704a：第一氮化硅膜、704b：第二氮化硅膜、704c：第三氮化硅膜、706：氧氮化硅膜、708：氧化物半导体层、710：电极层、712：氧氮化硅膜、4001：衬底、4002：像素部、4003：信号线驱动电路、4004：扫描线驱动电路、4005：密封剂、4006：衬底、4008：液晶层、4010：晶体管、4011：晶体管、4013：液晶元件、4015：连接端子电极、4016：端子电极、4018：FPC、4019：各向异性导电层、4020a：栅极绝缘层、4020b：栅极绝缘层、4021：绝缘层、4031：电极层、4032：绝缘层、4033：绝缘层、4034：电极层、4035：间隔物、4038：绝缘层、4510：隔壁、4511：电致发光层、4513：发光元件、4514：填充材料、9000：桌子、9001：框体、9002：腿部、9003：显示部、9004：显示按钮、9005：电源线、9033：卡子、9034：显示模式开关、9035：电源开关、9036：省电开关、9038：操作开关、9100：电视装置、9101：框体、9103：显示部、9105：支架、9107：显示部、9109：操作键、9110：遥控操作器、9201：主体、9202：框体、9203：显示部、9204：键盘、9205：外部连接端口、9206：指示装置、9630：框体、9631：显示部、9631a：显示部、9631b：显示部、9632a：区域、9632b：区域、9633：太阳能电池、9634：充放电控制电路、9635：电池、9636：DCDC转换器、9637：转换器、9638：操作键、9639：按钮
本申请基于2012年5月10日向日本专利局提交的日本专利申请第2012-108929号以及2012年5月31日向日本专利局提交的日本专利申请第2012-125174号，它们的全部内容通过引用纳入本文。

Claims (4)

1.一种半导体装置的制造方法，包括：
在衬底上形成栅电极；
在形成所述栅电极后，在所述栅电极上与所述栅电极接触地形成含有氮的第一栅极绝缘层；
在形成所述第一栅极绝缘层后，在所述第一栅极绝缘层上形成含有氮的第二栅极绝缘层；
在形成所述第二栅极绝缘层后，在所述第二栅极绝缘层上形成氧化物半导体层；以及
形成与所述氧化物半导体层电连接的源电极及漏电极，
其中，所述第一栅极绝缘层具有比所述第二栅极绝缘层低的氨浓度，
并且，靠近所述栅电极一侧的所述氧化物半导体层中铟的含量多于镓的含量，并且离所述栅电极远的一侧的所述氧化物半导体层中铟的含量少于或等于镓的含量。
2.一种半导体装置的制造方法，包括：
在衬底上形成含有铜的栅电极；
在形成所述栅电极后，在所述栅电极上与所述栅电极接触地形成含有氮的第一栅极绝缘层；
在形成所述第一栅极绝缘层后，在所述第一栅极绝缘层上形成含有氮的第二栅极绝缘层；
在形成所述第二栅极绝缘层后，在所述第二栅极绝缘层上形成氧化物半导体层；以及
形成与所述氧化物半导体层电连接的源电极及漏电极，
其中，所述第一栅极绝缘层具有比所述第二栅极绝缘层低的氨浓度，
所述第二栅极绝缘层的厚度大于所述第一栅极绝缘层的厚度，
并且，靠近所述栅电极一侧的所述氧化物半导体层中铟的含量多于镓的含量，并且离所述栅电极远的一侧的所述氧化物半导体层中铟的含量少于或等于镓的含量。
3.一种半导体装置的制造方法，包括：
在衬底上形成栅电极；
在形成所述栅电极后，在所述栅电极上与所述栅电极接触地形成含有氮的第一栅极绝缘层；
在形成所述第一栅极绝缘层后，在所述第一栅极绝缘层上形成第二栅极绝缘层；
在形成所述第二栅极绝缘层后，在所述第二栅极绝缘层上形成氧化物半导体层；以及
形成与所述氧化物半导体层电连接的源电极及漏电极，
其中，所述第一栅极绝缘层具有比所述第二栅极绝缘层低的氨浓度，
其中，靠近所述栅电极一侧的所述氧化物半导体层中铟的含量多于镓的含量，并且离所述栅电极远的一侧的所述氧化物半导体层中铟的含量少于或等于镓的含量。
4.权利要求1、2和3中任一项所述的半导体装置的制造方法，其中，所述第二栅极绝缘层由硅烷、氮和氨的混合气体形成，并且所述第一栅极绝缘层由硅烷和氮的混合气体形成。
CN201710606836.XA 2012-05-10 2013-04-24 半导体装置 Expired - Fee Related CN107403840B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012108929 2012-05-10
JP2012-108929 2012-05-10
JP2012-125174 2012-05-31
JP2012125174 2012-05-31
CN201380024388.2A CN104285302B (zh) 2012-05-10 2013-04-24 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380024388.2A Division CN104285302B (zh) 2012-05-10 2013-04-24 半导体装置

Publications (2)

Publication Number Publication Date
CN107403840A CN107403840A (zh) 2017-11-28
CN107403840B true CN107403840B (zh) 2021-05-11

Family

ID=49547960

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710606836.XA Expired - Fee Related CN107403840B (zh) 2012-05-10 2013-04-24 半导体装置
CN201380024388.2A Active CN104285302B (zh) 2012-05-10 2013-04-24 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380024388.2A Active CN104285302B (zh) 2012-05-10 2013-04-24 半导体装置

Country Status (7)

Country Link
US (3) US9048324B2 (zh)
JP (7) JP6023651B2 (zh)
KR (2) KR102295737B1 (zh)
CN (2) CN107403840B (zh)
DE (1) DE112013002407B4 (zh)
TW (7) TW202230815A (zh)
WO (1) WO2013168687A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222438B1 (ko) 2012-05-10 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN106104772B (zh) 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
JP2015195337A (ja) * 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法
CN106537604B (zh) 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
JP6425508B2 (ja) * 2014-11-25 2018-11-21 株式会社ジャパンディスプレイ 薄膜トランジスタ
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6357665B2 (ja) * 2014-12-05 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
KR102509582B1 (ko) * 2015-03-03 2023-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
US10816865B2 (en) * 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9985082B2 (en) * 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2020042261A (ja) * 2018-09-06 2020-03-19 シャープ株式会社 エレクトロウェッティング装置
CN109817724A (zh) * 2019-02-01 2019-05-28 武汉华星光电半导体显示技术有限公司 阵列基板和阵列基板的制造方法
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
JP2021044426A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
JP7458164B2 (ja) * 2019-10-23 2024-03-29 株式会社ジャパンディスプレイ 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338114A (zh) * 1999-07-08 2002-02-27 株式会社日立制作所 半导体集成电路器件及其制造方法
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置
CN101970133A (zh) * 2007-04-12 2011-02-09 应用材料股份有限公司 制造太阳能电池可用的氮化硅钝化层的方法

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0727900B2 (ja) * 1988-06-28 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
JP2885458B2 (ja) * 1990-02-27 1999-04-26 株式会社東芝 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06104434A (ja) * 1992-09-18 1994-04-15 Sharp Corp 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000332012A (ja) * 1999-05-19 2000-11-30 Sony Corp シリコン窒化膜の成膜方法
TW483287B (en) 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080008562A (ko) 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI596676B (zh) * 2008-12-26 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JPWO2010098101A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR101342179B1 (ko) * 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
US9667378B2 (en) * 2009-10-01 2017-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Multi-granular feedback reporting and feedback processing for precoding in telecommunications
KR101837102B1 (ko) * 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068022A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110069454A (ko) * 2009-12-17 2011-06-23 한국전자통신연구원 박막 트랜지스터 및 그 형성방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN105023942B (zh) 2009-12-28 2018-11-02 株式会社半导体能源研究所 制造半导体装置的方法
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR101132119B1 (ko) 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
JP5604938B2 (ja) * 2010-03-31 2014-10-15 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR102436902B1 (ko) 2010-04-02 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338114A (zh) * 1999-07-08 2002-02-27 株式会社日立制作所 半导体集成电路器件及其制造方法
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101970133A (zh) * 2007-04-12 2011-02-09 应用材料股份有限公司 制造太阳能电池可用的氮化硅钝化层的方法
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置

Also Published As

Publication number Publication date
US20160315178A1 (en) 2016-10-27
TW201731112A (zh) 2017-09-01
TWI763252B (zh) 2022-05-01
JP2017028311A (ja) 2017-02-02
WO2013168687A1 (en) 2013-11-14
US20130299820A1 (en) 2013-11-14
CN107403840A (zh) 2017-11-28
KR20210109658A (ko) 2021-09-06
DE112013002407B4 (de) 2024-05-08
CN104285302A (zh) 2015-01-14
TWI767117B (zh) 2022-06-11
JP6516811B2 (ja) 2019-05-22
TW201351649A (zh) 2013-12-16
CN104285302B (zh) 2017-08-22
JP2017228800A (ja) 2017-12-28
TW202230815A (zh) 2022-08-01
JP6212192B2 (ja) 2017-10-11
TWI665806B (zh) 2019-07-11
KR20150020293A (ko) 2015-02-25
TWI626748B (zh) 2018-06-11
TW202119640A (zh) 2021-05-16
DE112013002407T5 (de) 2015-01-22
JP2019125809A (ja) 2019-07-25
JP6023651B2 (ja) 2016-11-09
JP6987952B2 (ja) 2022-01-05
JP7346530B2 (ja) 2023-09-19
TW202435453A (zh) 2024-09-01
KR102295737B1 (ko) 2021-09-01
US9831325B2 (en) 2017-11-28
JP2021016008A (ja) 2021-02-12
JP2022024159A (ja) 2022-02-08
TW201826545A (zh) 2018-07-16
US9048324B2 (en) 2015-06-02
US20150236168A1 (en) 2015-08-20
JP2014007388A (ja) 2014-01-16
JP2023164513A (ja) 2023-11-10
US9412874B2 (en) 2016-08-09
TW201929236A (zh) 2019-07-16
TWI590455B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
JP7346530B2 (ja) 半導体装置
JP7362861B2 (ja) 半導体装置
JP7513821B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210511

CF01 Termination of patent right due to non-payment of annual fee