[go: up one dir, main page]

KR20210035553A - 도메인 스위칭 소자 및 그 제조방법 - Google Patents

도메인 스위칭 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20210035553A
KR20210035553A KR1020190117483A KR20190117483A KR20210035553A KR 20210035553 A KR20210035553 A KR 20210035553A KR 1020190117483 A KR1020190117483 A KR 1020190117483A KR 20190117483 A KR20190117483 A KR 20190117483A KR 20210035553 A KR20210035553 A KR 20210035553A
Authority
KR
South Korea
Prior art keywords
layer
domain switching
switching device
antiferroelectric
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020190117483A
Other languages
English (en)
Inventor
허진성
김상욱
이윤성
조상현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190117483A priority Critical patent/KR20210035553A/ko
Priority to US17/026,665 priority patent/US11527646B2/en
Priority to EP20197678.4A priority patent/EP3799131A1/en
Priority to JP2020159660A priority patent/JP7601366B2/ja
Priority to CN202011013829.7A priority patent/CN112635561A/zh
Publication of KR20210035553A publication Critical patent/KR20210035553A/ko
Priority to US18/060,372 priority patent/US11824119B2/en
Priority to US18/486,493 priority patent/US12224346B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H01L29/78391—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L29/40111—
    • H01L29/516—
    • H01L29/6684—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

도메인 스위칭 소자는 채널 영역; 상기 채널 영역에 연결된 소스 및 드레인; 상기 채널 영역과 이격되게 배치된 게이트 전극; 상기 채널 영역과 상기 게이트 전극 사이에 배치된 반강유전(anti-ferroelectric)층; 상기 게이트 전극과 상기 반강유전층 사이에 상기 전도층과 접하게 배치된 전도층; 및 상기 반강유전층과 상기 채널 영역 사이에 배치된 배리어층;을 포함한다.

Description

도메인 스위칭 소자 및 그 제조방법{Domain switching device and method of manufacturing the same}
개시된 실시예들은 도메인 스위칭 소자 및 그 제조방법에 대한 것이다.
기존 실리콘 기반의 트랜지스터는 동작 특성의 개선 및 스케일 다운(scaling down)에 한계가 있다.
나노 제조 기술의 발달로 트랜지스터 소자의 크기를 점점 더 작게 제조하는 것이 가능해지고 있으나, 트랜지스터 가동에 필요한 최소한의 전압은 전자의 볼츠만 분포(Boltzmann distribution)에 의해 한계가 있다. 예를 들어, 기존 실리콘 기반의 트랜지스터에서 동작 전압과 전류 특성을 측정하면, 서브문턱 스윙(subthreshold swing)(SS) 값은 아래의 수식과 같이 주어지는데, SS 값은 약 60 mV/dec가 한계인 것으로 알려져 있다.
Figure pat00001
(1)
여기서, kB는 볼츠만 상수(Boltzmann constant), T는 절대 온도(absolute temperature), q는 기본 전하(elementary charge), CD는 공핍층(depletion layer)의 커패시턴스, Cins는 게이트절연체(gate insulator)의 커패시턴스이다.
트랜지스터의 사이즈가 감소함에 따라, 동작 전압을 약 0.8 V 이하로 낮추기 어려운 요인으로 인해, 파워 밀도(power density)는 증가하게 된다. 따라서, 소자의 분포 밀도를 높이는 경우 발열에 의한 고장의 원인이 될 수 있어 소자의 스케일 다운에 한계가 있다.
서브문턱 스윙(SS)과 같은 동작 특성을 개선할 수 있고 스케일 다운에 유리하며 제어 효율을 높일 수 있는 소자의 개발이 요구된다.
동작 전압이 낮은 도메인 스위칭 소자 및 그 제조방법을 제공한다.
일 유형에 따르면, 채널 영역; 상기 채널 영역에 연결된 소스 및 드레인; 상기 채널 영역과 이격되게 배치된 게이트 전극; 상기 채널 영역과 상기 게이트 전극 사이에 배치된 반강유전(anti-ferroelectric)층; 상기 게이트 전극과 상기 반강유전층 사이에 상기 반강유전층과 접하게 배치된 전도층; 및 상기 반강유전층과 상기 채널 영역 사이에 배치된 배리어층;을 포함하는, 도메인 스위칭 소자가 제공된다.
상기 반강유전층은 상기 전도층과 인접한 적어도 일부 영역이 결정화될 수 있다.
상기 반강유전층은 상기 전도층과의 계면 영역에서 ZrO의 비율이 50% 이상일 수 있다.
상기 전도층은 면저항이 1㏁/square 보다 작은 물질로 이루어질 수 있다.
상기 전도층의 열팽창계수는 상기 반강유전층의 열팽창계수보다 작을 수 있다.
상기 전도층의 열팽창계수는 상기 Mo의 열팽창계수보다 클 수 있다. ,
상기 전도층은 질화 금속(metal nitride), 질산화 금속(metal oxynitride), RuO, MoO, 또는 WO을 포함할 수 있다.
상기 배리어층은 상기 반강유전층의 항복 전압(breakdown voltage)보다 큰 항복 전압을 가질 수 있다.
상기 배리어층은 SiO, AlO, HfO, ZrO, LaO, YO, MgO 중 어느 하나를 포함하거나, SiO, AlO, HfO, ZrO, LaO, YO, MgO 중 어느 하나에 도펀트가 도핑된 물질 또는 이차원 절연체(2D insulator)를 포함할 수 있다.
상기 도메인 스위칭 소자는 상기 배리어층과 상기 채널 요소 사이에 배치된 유전체층을 더 포함할 수 있다.
상기 유전체층은 상기 배리어층과 다른 물질로 이루어질 수 있다.
상기 배리어층의 유전 상수가 상기 유전체층의 유전 상수보다 클 수 있다.
상기 유전체층은 SiO, AlO, HfO, ZrO 또는 이차원 절연체(2D insulator)를 포함할 수 있다.
상기 반강유전층은 HfO, ZrO, SiO, AlO, CeO, YO, LaO 중 적어도 하나를 포함할 수 있다.
상기 반강유전층은 도펀트(dopant)를 더 포함할 수 있고, 상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr, Hf 및 Ce 중 적어도 하나를 포함할 수 있다.
상기 채널 영역은 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 물질(2D material), 양자점(quantum dot), 전이 금속 디칼코게나이드(transition metal dichalcogenide) 및 유기 반도체 중 적어도 하나를 포함할 수 있다.
또한, 일 유형에 따르면, 채널 영역을 포함하는 기판을 마련하는 단계; 상기 채널 영역 상에 배리어층, 도메인 스위칭층 및 전도층을 포함하는 적층 구조를 형성하는 단계; 상기 적층 구조 상에 전극 물질층을 형성하는 단계; 및 상기 도메인 스위칭층에 반강유전성(anti-ferroelectricity)을 유도하는 단계;를 포함하는, 도메인 스위칭 소자 제조방법이 제공된다.
상기 도메인 스위칭층은 HfO, ZrO, SiO, AlO, CeO, YO, LaO 중 적어도 하나를 포함할 수 있다.
상기 전도층은 질화 금속(metal nitride), 질산화 금속(metal oxynitride), RuO, MoO, 또는 WO을 포함할 수 있다.
상기 유도하는 단계는 상기 전도층과 인접한 상기 도메인 스위칭층의 적어도 일부 영역을 결정화하는 단계;를 포함할 수 있다.
상기 유도하는 단계는 상기 전도층에 의해 상기 도메인 스위칭 층에 인장 응력(tensile stress)이 인가되게 하는 단계를 포함할 수 있다.
상기 유도하는 단계는 상기 적층 구조를 열처리(annealing)하는 단계;를 포함할 수 있다.
상기 열처리하는 단계는 상기 적층 구조를 형성하는 단계 후 상기 전극물질층을 형성하기 이전에 행해지거나, 및/또는, 상기 전극물질층을 형성하는 단계 이후에 행해질 수 있다.
반강유전성(anti-ferroelectricity)을 활용하여 히스테리시스가 없는 네거티브 커패시턴스 효과를 나타내는 도메인 스위칭 소자를 구현할 수 있다.
도메인 스위칭 층과 인접한 전도층 간의 계면 스트레인 조절을 통해 도메인 스위칭 내에 반강유전 상(anti-ferroelectric phase)을 구현할 수 있다.
도메인 스위칭 소자는 로직 트랜지스터로 활용될 수 있고 다양한 전자소자/장치/회로/시스템을 구현할 수 있다.
도 1은 실시예에 따른 도메인 스위칭 소자의 개략적인 구조를 보이는 단면도이다.
도 2는 비교예에 따른 도메인 스위칭 소자의 개략적인 구조를 보이는 단면도이다.
도 3a 및 도 3b는 각각 비교예에 따른 도메인 스위칭 소자에 채용되는 강유전성 물질의 전하와 에너지 간의 관계 및 전기장과 분극 간의 관계를 개념적으로 보이는 그래프이다.
도 4a 및 도 4b는 실시예에 따른 도메인 스위칭 소자에 채용되는 반강유전성 물질의 전하와 에너지 간의 관계 및 전기장과 분극 간의 관계를 개념적으로 보이는 그래프이다.
도 5 및 도 6은 HfZrO가 인접 물질층과의 계면 스트레인 관계에 의해 각각 강유전성, 반강유전성을 나타낼 수 있음을 실험적으로 확인한 그래프이다.
도 7은 다른 실시예에 따른 도메인 스위칭 소자의 개략적인 구조를 보이는 단면도이다.
도 8a 내지 도 8g는 실시예에 따른 도메인 스위칭 소자 제조방법을 설명하는 도면들이다.
도 9는 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 10은 다른 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
도 1은 실시예에 따른 도메인 스위칭 소자의 개략적인 구조를 보이는 단면도이다.
도 1을 참조하면, 도메인 스위칭 소자(100)는 채널 영역(CH), 채널 영역(CH) 연결된 소스(SR) 및 드레인(DR), 채널 영역(CH)과 이격되게 배치된 게이트 전극(GA), 게이트 전극(GA)과 채널 영역(CH) 사이에 배치된 전도층(150), 반강유전(anti-ferroelectric)층(140) 및 배리어층(130)을 포함한다.
소스(SR) 및 드레인(DR)은 채널 영역(CH)의 양측에 전기적으로 연결, 접촉될 수 있다. 채널 영역(CH), 소스(SR), 드레인(DR)은 소정의 기판(110) 내에 구비될 수 있다.
기판(110) 상의 서로 이격된 두 영역에 불순물(dopant)를 주입하여 소스(SR) 및 드레인(DR)을 형성할 수 있고, 소스(SR)와 드레인(DR) 사이의 기판(110) 영역이 채널 영역(CH)으로 정의될 수 있다. 기판(110)은, 예컨대, Si 기판일 수 있고, Si 이외에 다른 물질, 예컨대, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함하는 기판일 수 있다. 이 경우, 채널 영역(CH)은 Si, Ge, SiGe 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 기판(110) 물질은 전술한 바에 한정되지 않고 다양하게 변화될 수 있다. 또한, 채널 영역(CH)은 기판(110)의 일부가 아닌 기판(110)과 별개의 물질층으로 형성될 수도 있다. 채널 영역(CH)의 물질은 산화물(oxide) 반도체, 질화물(nitride) 반도체, 질산화물(oxynitride) 반도체, 이차원 물질(two-dimensional material)(2D material), 전이 금속 디칼코게나이드(transition metal dichalcogenide), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다. 상기 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 상기 이차원 물질은, 예컨대, TMD(transition metal dichalcogenide)나 그래핀(graphene)을 포함할 수 있고, 상기 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있으며, 이는 예시적인 것이며 이에 한정되지 않는다.
채널 영역(CH)과 마주하며 이에 이격되게 게이트 전극(GA)이 배치되며, 채널 영역(CH)과 게이트 전극(GA) 사이에 도메인 스위칭층 (domain switching layer)인 반강유전층(140)이 구비될 수 있다.
반강유전층(140)은 HfO, ZrO, SiO, AlO, CeO, YO, LaO 중 적어도 하나를 포함할 수 있고, 또한, 이에, Si, Al, Zr, Y, La, Gd, Sr, Hf, Ce와 같은 도펀트를 더 포함할 수 있다. 예시된 물질들은 결정 상(crystalline phase) 및/또는 인접 층과의 계면에서의 스트레스 상태에 따라 강유전성(ferroelectricity) 또는 반강유전성(anti-ferroelectrocity)을 나타내는 물질들이다. 실시예에 따른 도메인 스위칭 소자(100)에서는 상기 물질들이 반강유전성을 나타내도록 계면 스트레스가 조절된 상태로서 반강유전층(140)을 이루고 있다.
예를 들어, HfO 기반의 강유전 특성은 물질의 결정 상(crystalline phase)에 의한 것으로 tetragonal phase 에서는 반강유전성(anti-ferroelectric)의 특성이, orthorhombic phase 에서는 강유전성(ferroelectric) 특성이 나타나는 것으로 알려져 있다. 따라서, 비정질(amorphous) HfO 박막을 증착한 다음 열처리 및 스트레스 제어를 통해 반강유전성(anti-ferroelectricity)을 갖도록 할 수 있다.
반강유전성(anti-ferroelectricity)을 강유전성(ferroelectricity)과 비교하여 설명하면 다음과 같다.
강유전성(ferroelectric)의 물질은 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 전기 쌍극자(electric dipole), 즉, 자발 분극(spontaneous polarization)을 갖는다. 강유전성의 물질은 외부 전기장이 없는 상태에서도 전기 쌍극자(electric )dipole에 의한 잔류 분극(remnant polarization)을 가지며, 아울러 외부 전기장에 의해 분극의 방향이 도메인 단위로 반전(switching) 될 수 있다.
반강유전성(anti-ferroelectric)의 물질은 전기 쌍극자들이 어레이된 강유전 도메인(ferroelectric domain)을 포함하지만, 외부 전기장이 인가되지 않은 상태에서 잔류 분극(remnant polarization)은 0 또는 0에 가까운 값을 나타낸다. 다시 말하면, 반강유전성의 물질은 인가되는 전기장이 없는 상태에서, 이상적으로, 분극 방향이 서로 반대인 전기 쌍극자들의 비율이 같아 잔류 분극은 0에 가깝거나 0을 나타내게 된다. 반강유전성의 물질은 외부 전기장이 인가될 때 분극의 방향이 스위칭될 수 있다.
반강유전층(140)은 외부 전기장에 따른 분극(polarization) 변화에서, 실질적으로 비이력(non-hysteresis) 거동 특성을 가질 수 있다. 다시 말해, 반강유전층(140)은 도메인 스위칭 동작시 히스테리시스(hysteresis) 특성을 갖지 않거나 실질적으로 갖지 않을 수 있다.
실시예에 따른 도메인 스위칭 소자(100)에서는 강유전성 또는 반강유전성을 나타낼 수 있는 물질들을 사용하고 이들에 대해 반강유전성이 발현되도록 계면 스트레스 및/또는 결정 상태(crystalline phase)를 조절하여 반강유전층(140)을 구현하고 있다.
실시예에 따른 도메인 스위칭 소자(100)는 반강유전층(140)에 소정의 인장 응력(tensile stress)을 인가하고 반강유전성을 유도하는 시드층(seed layer)으로 반강유전층(140)과 접하는 전도층(150)을 구비하고 있다.
전도층(150)은 전도성을 가지며 면저항이 1㏁/square 보다 작은 물질로 이루어질 수 있다. 전도층(150)은 도메인 스위칭 소자(100) 제조시의 고온 열처리 공정 및 냉각 과정에서 반강유전층(140)에 소정의 인장 응력을 인가할 있도록, 열팽창계수가 반강유전층(140)으로 사용되는 물질의 열팽창계수보다 작은 물질로 이루어질 수 있다. 전도층(150)의 물질은 열처리 공정 후 냉각 과정에서 반강유전층(140)에 인가되는 인장 응력이 소정 범위 이내가 되도록 하는 열팽창계수를 갖는 물질로 선택될 수 있다. 다시 말하면, 반강유전층(140)으로 사용되는 물질과의 열팽창계수 차이가 강유전성이 유도되는 열팽창계수 차이보다는 작은 값이 되도록, 전도층(150)의 물질이 선택될 수 있다. 예를 들어, 전도층(150)의 열팽창계수는 반강유전층(140)으로 사용되는 물질의 열팽창계수보다 크거나 작을 수 있고, Mo의 열팽창계수보다는 큰 값을 갖도록 전도층(150)의 물질이 선택될 수 있다. 전도층(150) 물질의 열팽창계수 차이는 4*10-6~20*10-6/K의 범위를 가질 수 있다.
전도층(150)은 질화 금속(metal nitride), 질산화 금속(metal oxynitride), RuO, MoO, 또는 WO 을 포함할 수 있다.
반강유전층(140)은 전도층(150)과 인접한 적어도 일부 영역이 결정화된 상태일 수 있으며, tetragonal 결정을 포함할 수 있다. 반강유전층(140)은 전도층과의 계면 영역에서 ZrO의 비율이 50% 이상일 수 있다.
배리어층(130)은 채널 영역(CH)과 반강유전층(140) 사이에 배치될 수 있다. 배리어층(130)은 반강유전층(140)에 접하게 배치될 수 있다.
배리어층(130)은 전기적 누설(leakage)을 억제 또는 방지하기 위한 절연층으로, Si 산화물(SiO), Al 산화물(AlO), Hf 산화물(HfO), Zr 산화물(ZrO), 또는 이차원 절연체(2D insulator) 등이 사용될 수 있다. 이차원 절연체로 h-BN (hexagonal boron nitride)과 같은 물질이 사용될 수 있다. 다만, 배리어층(130)의 물질이 이에 한정되는 것은 아니다.
배리어층(130)의 유전상수가 높을수록 도메인 스위칭 소자(100)의 성능 향상에 유리할 수 있다. 배리어층(130)은 반강유전층(140)의 항복 전압(breakdown voltage)보다 큰 항복 전압을 가지는 물질로 이루어질 수 있다.
실시예에 따른 도메인 스위칭 소자(100)는 네거티브 커패시턴스(negative capacitance)를 나타내며 전기장(electric field)에 따른 분극(polarization) 변화에서 실질적으로 히스테리시스(hysteresis)가 없거나 거의 없는 반강유전층(140)을 도메인 스위칭층으로 채용하고 있어, 동작 전압의 저하가 가능하고 이에 따라 소자의 스케일 다운에 유리하다.
도 2는 비교예에 따른 도메인 스위칭 소자의 개략적인 구조를 보이는 단면도이다. 도 3a 및 도 3b는 각각 비교예에 따른 도메인 스위칭 소자에 채용되는 강유전성 물질의 전하와 에너지 간의 관계 및 전기장과 분극 간의 관계를 개념적으로 보이는 그래프이고, 도 4a 및 도 4b는 실시예에 따른 도메인 스위칭 소자에 채용되는 반강유전성 물질의 전하와 에너지 간의 관계 및 전기장과 분극 간의 관계를 개념적으로 보이는 그래프이다.
비교예에 따른 도메인 스위칭 소자(10)는 채널 영역(CH), 채널 영역(CH)에 연결된 소스(SR) 및 드레인(DR), 채널 영역(CH)과 이격되게 배치된 게이트 전극(GA), 게이트 전극(GA)과 채널 영역(CH) 사이에 배치된 강유전층(14) 및 유전체층(12)을 포함한다.
비교예의 도메인 스위칭 소자(10)는 도메인 스위칭층으로 강유전층(14)을 채용하는 점에서, 반강유전층(140)을 도메인 스위칭으로 채용하는 실시예의 도메인 스위칭 소자(100)와 차이가 있다.
비교예의 도메인 스위칭 소자(10), 실시예의 도메인 스위칭 소자(100)에 각각 채용되는 강유전성 물질 및 반강유전성 물질은 모두 강유전 도메인(ferroelectric domain)을 구비하며 네거티브 커패시턴스(negative capacitance), 즉, 음의 전기용량을 나타낼 수 있다. 커패시턴스(capacitance, 전기용량)란 어떤 물질이 전하(electrical charge)를 저장하는 능력을 나타내는 지표이다. 실제로 대부분의 전자기기에서 나타나는 일반적인 커패시터(capacitor, 축전기)는 전압이 커패시터에 인가되었을 때 전하를 저장하게 된다. 반대로, 네거티브 커패시턴스는 인가되는 전압이 증가하면 전하의 저장이 감소하는 성질을 의미한다. 이러한 성질은 인가 전압에 의한 전기 쌍극자 반전에 의한 것으로 설명될 수 있다. 네거티브 커패시턴스는 인가 전압에 대한 전하의 독특한 반응으로서, 이러한 성질을 나타내는 물질이 트랜지스터에 잘 접목되는 경우 트랜지스터나 트랜지스터를 포함하는 기기에 의해서 소비되는 전력을 크게 감소시킬 수 있다.
한편, 비교예와 같은 구조의 도메인 스위칭 소자(10)의 경우 강유전층(14)이 나타내는 히스테리시스에 의해 성능이 제한될 수 있다.
도 3a는 강유전성 물질의 전하(charge)(Q)와 에너지(U) 사이의 관계 및 두 에너지 상태에서의 다이폴 도메인(dipole domain)의 분극 분포를 예시적으로 보이고 있다.
도 3a를 참조하면, 강유전성 물질은 분극 방향이 모두 아래방향을 향하거나 모두 위 방향을 향하는 두 개의 디제너레이트(degenerate) 상태를 갖는다. 전하(Q)가 0일 때는 멀티 도메인(multi-domain) 형성에 의해 이러한 두 개의 상태가 반반씩 섞인 상태가 되며 인가된 전기장의 방향에 따라 총(net) 분극의 방향은 위 또는 아래가 되며, 인가된 전기장이 사라진 후에는 A 또는 B의 상태로 남아있게 된다. 이후의 인가 전기장에 대한 분극 변화는 A 또는 B 상태 여하에 의존하는 이력(hysteresis)을 갖게 된다.
도 3b의 그래프는 전기장(electric field)(E)과 분극(polarization)(P) 사이의 관계를 보이고 있으며, 그래프를 참조하면 인가된 전기장이 없을 때의 분극(P) 상태(A, B) 여하에 따라 이후에 인가되는 전기장(E)에 의한 분극(P)은 다른 값을 갖는 히스테리시스를 나타낸다.
반면, 반강유전성 물질의 경우 이러한 히스테리시스가 거의 나타나지 않는다.
도 4a의 전하(Q)-에너지(U) 그래프를 참조하면, 분극 방향이 위, 아래로 반복 배치되고 총 분극이 0인 상태(S)가 가장 안정한 상태가 된다. 이 상태에서 외부 전기장이 인가되면 도메인이 스위칭되며 어느 한 방향으로 더 많은 다이폴을 갖는, 예를 들어, C 또는 D 상태가 된다. 이 상태에서 인가된 전기장이 사라지면, 다시 분극이 위, 아래로 반복 배치되는 상태(S)로 되돌아 오게 되며, 이후에 인가되는 전기장(E)에 의한 분극(P)은 이전과 동일한 변화 경향을 나타내며 히스테리시스를 나타내지 않는다. 이러한 경향은 인가된 전기장이 작은 범위에서, 예를 들어, 인가된 전기장에 의한 상태 변화가 도 4a의 그래프 상의 P 또는 Q의 상태가 되지 않는 범위에서, 유지된다.
도 4b의 그래프는 전기장(electric field)(E)과 분극(polarization)(P) 사이의 관계를 보이고 있으며, 그래프를 참조하면 인가된 전기장의 값이 소정 범위 이내일 때, 예를 들어, 점원으로 표시한 영역 범위에서, 전기장(E)에 의한 분극(P)은 히스테리시스가 없이 일정한 경향을 나타낸다.
이와 같이, 강유전성 물질은 도메인 스위칭에 의한 네거티브 커패시턴스 효과를 히스테리시스(hysteresis)가 없는 상황에서 얻을 수 있다.
도 5 및 도 6은 HfZrO가 인접 물질층과의 계면 스트레인 관계에 의해 각각 강유전성, 반강유전성을 나타낼 수 있음을 실험적으로 확인한 그래프이다.
도 5의 실험에 사용한 적층막은 위에서부터 Mo/HfZrO/Mo 순서로 적층된 구조를 갖는다. 이러한 적층 구조에서 HfZrO 박막이 나타내는 전기장-분극 그래프는 뚜렷한 히스테리시스를 나타내고 있으며, HfZrO가 강유전성을 나타내는 상태임을 알 수 있다.
도 6의 실험에 사용한 적층막은 위에서부터 TiN/HfZrO/Mo 순서로 적층된 구조를 갖는다. 이러한 적층 구조에서 HfZrO가 나타내는 전기장-분극 그래프는 도 5에 비해 뚜렷하게 감소한 히스테리시스를 나타내고 있다. 특히, 인가된 전기장이 작은 범위에서 이러한 경향은 더욱 명확히 나타나고 있다. 이러한 적층 구조 내의 HfZrO에는 강유전 상과 반강유전 상이 함께 존재하는 것으로 볼 수 있으며, 이로부터, TiN/HfZrO/Mo의 구조에서 HfZrO가 반강유전성을 나타낼 수 있음을 알 수 있다.
이러한 경향은 HfZrO와의 인접층에 의해, HfZrO에 인가되는 응력(stress)에 의한 것으로 분석되며, 즉, TiN과 HfZrO의 열팽창계수 차이 및 Mo와 HfZrO의 열팽창계수 차이에 의한 것으로 분석될 수 있다.
TiN과 Mo는 모두 HfZrO보다 작은 열팽창계수를 가지며, 따라서 고온 열처리 공정 후 냉각될 때, HfZrO에 인장 응력(tensile stress)을 인가하게 된다. 한편, TiN의 경우 Mo 보다는 큰 열팽창계수를 가지며, 따라서, HfZrO와 TiN의 열팽창계수 차이가 HfZrO와 Mo의 열팽창계수 차이보다 작다. 다시 말하면, 열처리 후 냉각 시, TiN/HfZrO/Mo의 구조에서 HfZrO에 인가되는 인장 응력이 Mo/HfZrO/Mo의 구조에서 HfZrO에 인가되는 인장 응력보다 작다.
Hf 산화물이나 Zr 산화물은 orthorhombic 결정 상(crystalline phase)에서 강유전성을 나타내고 tetragonal 결정 상(crystalline phase)에서 반강유전성을 나타내는 것으로 알려져 있다. 따라서 실험 결과로부터, HfZrO는 상대적으로 큰 인장 응력 상태에서 orthorhombic 결정 상(crystalline phase)이 형성되어 강유전성을 나타내고, 상대적으로 작은 인장 응력 상태에서 tetragonal/orthorhombic 결정 상(crystalline phase)이 형성되어 반강유전성/강유전성을 나타낼 수 있는 것으로 분석된다. 다시 말하면, HfZrO는 인접층과의 인장 응력을 적절히 조절함으로써 반강유전성을 나타낼 수 있음을 알 수 있다.
전술한 바와 같이, 실시예에 따른 도메인 스위칭 소자(100)는 반강유전성 유도 및 스트레스 조절을 위한 시드층으로 전도층(150)을 구비하고 있으며, 전도층(150)의 열팽창계수가 반강유전층(140)을 이루는 물질과의 열팽창계수와의 관계에서 적절히 설정되도록 전도층(150)의 물질을 선택하여 반강유전성을 구현할 수 있다.
도 7은 다른 실시예에 따른 도메인 스위칭 소자의 개략적인 구조를 보이는 단면도이다.
도 7을 참조하면, 도메인 스위칭 소자(101)는 채널 영역(CH), 채널 영역(CH)에 연결된 소스(SR) 및 드레인(DR), 채널 영역(CH)과 이격되게 배치된 게이트 전극(GA), 게이트 전극(GA)과 채널 영역(CH) 사이에 배치된 전도층(150), 반강유전(anti-ferroelectric)층(140) 및 배리어층(130)을 포함한다. 또한, 배리어층(130)과 채널 영역(CH) 사이에 유전체층(120)이 마련된다.
유전체층(120)은 배리어층(130)과 함께 전기적 누설(leakage)을 억제 또는 방지하기 위한 절연층이다. 유전체층(120)은 배리어층(130)과는 다른 물질을 포함할 수 있다. 유전체층(120)은 배리어층(130)의 유전 상수보다 작은 유전 상수를 가질 수 있다. 유전체층(120)은 SiO, AlO, HfO, ZrO 또는 이차원 절연체(2D insulator)를 포함할 수 있다. 이차원 절연체로 h-BN (hexagonal boron nitride)과 같은 물질이 사용될 수 있다. 다만, 유전체층(120)의 물질이 이에 한정되는 것은 아니다.
도 8a 내지 도 8g는 실시예에 따른 도메인 스위칭 소자 제조방법을 설명하는 도면들이다.
도 8a를 참조하면, 채널 영역(CH)을 포함하는 기판(110)이 마련된다.
채널 영역(CH)은 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물(oxide) 반도체, 질화물(nitride) 반도체, 질산화물(oxynitride) 반도체, 이차원 물질(two-dimensional material)(2D material), 전이 금속 디칼코게나이드(transition metal dichalcogenide), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다.
기판(110) 상의 서로 이격된 두 영역에 불순물(dopant)를 주입하여 소스(SR) 및 드레인(DR)을 형성할 수 있고, 소스(SR)와 드레인(DR) 사이의 기판(110) 영역이 채널 영역(CH)으로 정의될 수 있다. 소스(SR), 드레인(DR)의 형성은 이 단계에서 수행될 수 있으나 이에 한정되지 않고, 이후의 단계에서 수행될 수도 있다.
도 8b를 참조하면, 채널 영역 상에, 도메인 스위칭층(142)과 전도층(150)을 포함하는 적층 구조를 형성한다. 적층 구조는 유전체층(120), 배리어층(130), 도메인 스위칭층(142) 및 전도층(150)을 포함할 수 있다. 다만, 이에 한정되지 않으며, 유전체층(120)을 생략하는 것도 가능하다.
도메인 스위칭층(142)은 비정질 박막층으로 HfO, ZrO, SiO, AlO, CeO, YO, LaO 중 적어도 하나를 포함할 수 있고, 또한, 이들 중 어느 하나에 Si, Al, Zr, Y, La, Gd, Sr, Hf, Ce와 같은 도펀트가 더 도핑될 수 있다.
전도층(150)은 도메인 스위칭(142)에 접촉하며, 질화 금속(metal nitride), 질산화 금속(metal oxynitride), RuO, MoO, 또는 WO을 포함할 수 있다.
전도층(150)의 물질은 열처리 후 냉각 과정에서 도메인 스위칭층(142)에 인장 응력을 인가하도록, 또한, 인가되는 인장 응력이 소정 범위 이내가 되도록 선택될 수 있다. 예를 들어, 전도층(150)의 열팽창계수는 도메인 스위칭층(142)의 열팽창계수보다 작고, Mo의 열팽창계수보다는 큰 값을 갖도록 전도층(150)의 물질이 선택될 수 있다.
배리어층(130)과 유전체층(120)은 SiO, AlO, HfO, ZrO, LaO, YO, MgO 중 어느 하나를 포함하거나, SiO, AlO, HfO, ZrO, LaO, YO, MgO 중 어느 하나에 도펀트가 도핑된 물질 또는 이차원 절연체(2D insulator)를 포함할 수 있고, 배리어층(130)은 유전체층(0보다 높은 유전 상수를 갖는 물질일 수 있다.
상기 적층 구조는 ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 또는 PVD(physical vapor deposition) 등의 증착 공정으로 형성할 수 있다.
도메인 스위칭층(142)은 비정질 박막층이며, 반강유전성을 나타내지 않는 상태일 수 있다. 따라서, 도메인 스위칭층(142)에 반강유전성을 유도하기 위한 추가 공정이 수행될 수 있다. 이러한 공정은 전도층(150)과 인접한 도메인 스위칭층(142)의 적어도 일부 영역을 결정화하는 공정일 수 있고, 또는 전도층(150)에 의해 도메인 스위칭층(142)에 소정의 인장 응력(tensile stress)이 인가되게 하는 공정일 수 있다. 이러한 공정은 상기 적층 구조를 열처리(annealing)하는 공정일 수 있다. 이를 위한 세부 단계를 살펴보면 다음과 같다.
도 8c를 참조하면, 도메인 스위칭층(142)에 대해 열처리(annealing) 공정을 수행할 수 있다. 열처리 온도는 약 400℃ 내지 1200℃ 범위의 온도에서 수행될 수 있으며, 다만, 이에 한정되지 않고, 도메인 스위칭층(142) 및 전도층(150)의 재질을 고려하여 도메인 스위칭층(142)에 적절한 인장 응력이 인가되는 범위에서 정할 수 있다.
이러한 열처리 공정에 의해 도메인 스위칭층(142)의 적어도 일부 영역이 결정화될 수 있다. 또한, 열처리 공정 후 냉각 과정에서 도메인 스위칭층(142)에 소정의 인장 응력을 인가될 수 있다. 이러한 과정에 의해, 도 8d와 같이 도메인 스위칭층(142)은 소정의 반강유전성(AF1)을 가질 수 있다.
도 8e를 참조하면, 전도층(150) 상에 게이트 전극(GA)이 형성될 수 있다. 게이트 전극(GA)은 전도성 물질을 증착함으로서 형성될 수 있다. 게이트 전극(GA) 형성을 위해 전도성 물질이 예컨대, LD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 또는 PVD(physical vapor deposition) 등의 공정으로 증착될 수 있다.
도 8f를 참조하면, 도메인 스위칭층(142)에 열처리(annealing) 공정이 수행될 수 있다. 게이트 전극(GA)이 전도층(150)에 콘택된 상태에서의 열처리 공정은 도메인 스위칭층(142)의 결정화를 보다 용이하게 할 수 있다. 이러한 열처리 공정은 도 8e의 열처리 공정을 생략하고 대신하여 이 단계에서 수행되는 것일 수 있고, 또는 도 8e의 열처리 공정 수행 후, 추가적으로 수행되는 것일 수도 있다.
도 8g와 같이, 소정의 반강유전성(AF2)을 갖는 도메인 스위칭층(142)을 구비하는 도메인 스위칭 소자(102)가 제조될 수 있다. 도메인 스위칭 소자(102)는 유전체층(120)의 구비 여부에 따라 도 1의 도메인 스위칭 소자(100) 또는 도 7의 도메인 스위칭 소자(101)와 실질적으로 동일할 수 있다.
실시예들에 따른 도메인 스위칭 소자는 로직 트랜지스터(logic trangister)로서 다양한 전자소자, 논리소자 등에 적용될 수 있다. 로직 트랜지스터는 다양한 전자소자/논리소자의 기본 구성요소가 될 수 있다. 실시예에 따르면, 히스테리시스가 거의 없는 네거티브 커패시턴스를 구현하여 서브문턱 스윙(SS)과 같은 동작 특성을 개선할 수 있고 제어 효율을 높일 수 있으며 스케일 다운에도 유리한 로직 트랜지스터를 구현할 수 있기 때문에, 이를 적용하여 우수한 성능의 전자소자/논리소자를 제조할 수 있다.
도 9는 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 9를 참조하면, 하나의 칩(1000)에 메모리 유닛(memory unit)(1010), ALU(arithmetic logic unit)(1020) 및 제어 유닛(control unit)(1030)이 형성될 수 있다. 동일한 기판 상에 메모리 유닛(1010), ALU(1020) 및 제어 유닛(1030)을 모놀리식(monolithic)하게 집적하여 칩(1000)을 형성할 수 있다. ALU(1020) 및 제어 유닛(1030) 각각은 전술한 실시예들 중 어느 하나에 따른 도메인 스위칭 소자(100)(101)(102)를 포함하는 로직 트랜지스터를 포함할 수 있다. 예를 들어, 로직 트랜지스터는 반강유전성(anti-ferroelectricity)를 가지며 실질적으로 비이력(non-hysteresis) 거동 특성을 갖는 도메인 스위칭층을 포함할 수 있다. 메모리 유닛(1010)은 메모리 소자를 포함할 수 있다. 예를 들어, 상기 메모리 소자는 강유전 도메인을 포함하면서 이력(hysteresis) 거동 특성을 갖는 도메인층을 포함할 수 있다. 메모리 유닛(1010), ALU(1020) 및 제어 유닛(1030)은 온-칩(on-chip)에서 메탈 라인(metal line)으로 상호 연결되어 직접 통신할 수 있다. 메모리 유닛(1010)은 메인 메모리 및 캐시 메모리를 모두 포함할 수 있다. 이러한 칩(1000)은 on-chip memory processing unit이라고 할 수 있다. 칩(1000)과 연결된 입출력 소자(2000)가 더 구비될 수 있다.
이러한 전자 소자는 하나의 칩에 메모리 유닛과 로직 소자 유닛을 함께 집적하여 제조할 수 있기 때문에, 비용 측면에서 유리할 수 있다. 또한, 메모리 유닛과 로직 소자 유닛 간에 데이터 전송량이 크고 데이터 전송이 연속적으로 이루어지는 응용 분야, 예컨대, 뉴로모픽 소자(neuromorphic device) 분야에 실시예의 전자 소자를 적용하면, 효율 향상, 속도 향상, 전력 소모 감소 등 다양한 효과를 얻을 수 있다. 뉴로모픽 소자(neuromorphic device)의 기본적인 구성 및 동작방식은 잘 알려진 바와 같기 때문에, 이에 대한 자세한 설명은 배제한다.
경우에 따라, 실시예에 따른 전자소자는, 하나의 칩에서 서브-유닛들(sub-units)의 구분없이, 컴퓨팅(computing) 단위 소자들과 메모리 단위 소자들이 상호 인접하여 형성되는 아키텍쳐(architecture)로도 구현될 수 있다.
도 10은 다른 실시예에 따른 전자 소자의 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 10을 참조하면, CPU 칩(1500)은 캐시 메모리(cache memory)(1510), ALU(1520) 및 제어 유닛(1530)을 포함할 수 있다. ALU(1520) 및 제어 유닛(1530) 각각은 전술한 실시예들 중 어느 하나에 따른 도메인 스위칭 소자(100)(101)(102)를 포함하는 로직 트랜지스터를 포함할 수 있다. 예를 들어, 로직 트랜지스터는 반강유전성(anti-ferroelectricity)을 나타내며 실질적으로 비이력(non-hysteresis) 거동 특성을 갖는 도메인 스위칭층을 포함할 수 있다.
CPU 칩(1500)과 별개로 메인 메모리(1600) 및 보조 스토리지(1700)가 구비될 수 있고, 입출력 소자(2500)가 구비될 수 있다. 예를 들어, 캐시 메모리(1510)는 SRAM(static random access memory)으로 구성될 수 있고, 메인 메모리(1600)는 DRAM(dynamic random access memory)으로 구성될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 7의 도메인 스위칭 소자 및 도 9, 도 10의 전자 소자의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한, 도 8a 내지 도 8g를 참조하여 설명한 도메인 스위칭 소자의 제조방법도 다양하게 변형될 수 있음을 알 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 명세서의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 포함된 것으로 해석되어야 할 것이다.
100, 101, 102: 도메인 스위칭 소자
110: 기판
120: 유전체층
130: 배리어층
140: 반강유전층
142: 도메인 스위칭층
CH: 채널 영역
SR: 소스
DR: 드레인
GA: 게이트 전극

Claims (23)

  1. 채널 영역;
    상기 채널 영역에 연결된 소스 및 드레인;
    상기 채널 영역과 이격되게 배치된 게이트 전극;
    상기 채널 영역과 상기 게이트 전극 사이에 배치된 반강유전(anti-ferroelectric)층;
    상기 게이트 전극과 상기 반강유전층 사이에, 상기 반강유전층과 접하게 배치된 전도층; 및
    상기 반강유전층과 상기 채널 영역 사이에 배치된 배리어층;을 포함하는, 도메인 스위칭 소자.
  2. 제1항에 있어서,
    상기 반강유전층은 상기 전도층과 인접한 적어도 일부 영역이 결정화된, 도메인 스위칭 소자.
  3. 제1항에 있어서,
    상기 반강유전층은 상기 전도층과의 계면 영역에서 ZrO의 비율이 50% 이상인, 도메인 스위칭 소자.
  4. 제1항에 있어서,
    상기 전도층은 면저항이 1㏁/square 보다 작은 물질로 이루어지는, 도메인 스위칭 소자.
  5. 제1항에 있어서,
    상기 전도층의 열팽창계수는 상기 반강유전층의 열팽창계수보다 작은, 도메인 스위칭 소자.
  6. 제5항에 있어서,
    상기 전도층의 열팽창계수는 상기 Mo의 열팽창계수보다 큰, 도메인 스위칭 소자.
  7. 제1항에 있어서,
    상기 전도층은 질화 금속(metal nitride), 질산화 금속(metal oxynitride), RuO, MoO, 또는 WO을 포함하는, 도메인 스위칭 소자..
  8. 제1항에 있어서,
    상기 배리어층은 상기 반강유전층의 항복 전압(breakdown voltage)보다 큰 항복 전압을 가지는, 도메인 스위칭 소자.
  9. 제1항에 있어서,
    상기 배리어층은 SiO, AlO, HfO, ZrO, LaO, YO, MgO 중 적어도 하나를 포함하거나, SiO, AlO, HfO, ZrO, LaO, YO, MgO 중 어느 하나에 도펀트가 도핑된 물질 또는 이차원 절연체(2D insulator)를 포함하는, 도메인 스위칭 소자.
  10. 제1항에 있어서,
    상기 배리어층과 상기 채널 요소 사이에 배치된 유전체층을 더 포함하는, 도메인 스위칭 소자.
  11. 제10항에 있어서,
    상기 유전체층은 상기 배리어층과 다른 물질로 이루어지는, 도메인 스위칭 소자.
  12. 제10항에 있어서,
    상기 배리어층의 유전 상수가 상기 유전체층의 유전 상수보다 큰, 도메인 스위칭 소자.
  13. 제10항에 있어서,
    상기 유전체층은 SiO, AlO, HfO, ZrO 또는 이차원 절연체(2D insulator)를 포함하는, 도메인 스위칭 소자.
  14. 제1항에 있어서,
    상기 반강유전층은 HfO, ZrO, SiO, AlO, CeO, YO 및 LaO 중 적어도 하나를 포함하는, 도메인 스위칭 소자.
  15. 제14항에 있어서,
    상기 반강유전층은 도펀트(dopant)를 더 포함하고,
    상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr, Hf, Ce 중 적어도 하나를 포함하는 도메인 스위칭 소자.
  16. 제1항에 있어서,
    상기 채널 영역은 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 물질(2D material), 양자점(quantum dot), 전이 금속 디칼코게나이드(transition metal dichalcogenide) 및 유기 반도체 중 적어도 하나를 포함하는 도메인 스위칭 소자.
  17. 채널 영역을 포함하는 기판을 마련하는 단계;
    상기 채널 영역 상에 배리어층, 도메인 스위칭층 및 전도층을 포함하는 적층 구조를 형성하는 단계;
    상기 적층 구조 상에 전극 물질층을 형성하는 단계; 및
    상기 도메인 스위칭층에 반강유전성(anti-ferroelectricity)을 유도하는 단계;를 포함하는, 도메인 스위칭 소자 제조방법.
  18. 제17항에 있어서,
    상기 도메인 스위칭층은 HfO, ZrO, SiO, AlO, CeO, YO, LaO 중 적어도 하나를 포함하는, 도메인 스위칭 소자 제조방법.
  19. 제17항에 있어서,
    상기 전도층은 질화 금속(metal nitride), 질산화 금속(metal oxynitride), RuO, MoO, 또는 WO을 포함하는, 도메인 스위칭 소자 제조방법.
  20. 제17항에 있어서,
    상기 유도하는 단계는
    상기 전도층과 인접한 상기 도메인 스위칭층의 적어도 일부 영역을 결정화하는 단계;를 포함하는, 도메인 스위칭 소자 제조방법.
  21. 제17항에 있어서,
    상기 유도하는 단계는
    상기 전도층에 의해 상기 도메인 스위칭 층에 인장 응력(tensile stress)이 인가되게 하는 단계를 포함하는, 도메인 스위칭 소자 제조방법.
  22. 제17항에 있어서,
    상기 유도하는 단계는
    상기 적층 구조를 열처리(annealing)하는 단계;를 포함하는, 도메인 스위칭 소자 제조방법.
  23. 제19항에 있어서,
    상기 열처리하는 단계는
    상기 적층 구조를 형성하는 단계 후 상기 전극물질층을 형성하기 이전에 행해지거나, 및/또는,
    상기 전극물질층을 형성하는 단계 이후에 행해지는, 도메인 스위칭 소자 제조방법.
KR1020190117483A 2019-09-24 2019-09-24 도메인 스위칭 소자 및 그 제조방법 Pending KR20210035553A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020190117483A KR20210035553A (ko) 2019-09-24 2019-09-24 도메인 스위칭 소자 및 그 제조방법
US17/026,665 US11527646B2 (en) 2019-09-24 2020-09-21 Domain switching devices and methods of manufacturing the same
EP20197678.4A EP3799131A1 (en) 2019-09-24 2020-09-23 Domain switching devices and methods of manufacturing the same
JP2020159660A JP7601366B2 (ja) 2019-09-24 2020-09-24 ドメインスイッチング素子及びその製造方法
CN202011013829.7A CN112635561A (zh) 2019-09-24 2020-09-24 畴切换器件、制造其的方法及系统及制造电子装置的方法
US18/060,372 US11824119B2 (en) 2019-09-24 2022-11-30 Domain switching devices and methods of manufacturing the same
US18/486,493 US12224346B2 (en) 2019-09-24 2023-10-13 Domain switching devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190117483A KR20210035553A (ko) 2019-09-24 2019-09-24 도메인 스위칭 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210035553A true KR20210035553A (ko) 2021-04-01

Family

ID=72615710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190117483A Pending KR20210035553A (ko) 2019-09-24 2019-09-24 도메인 스위칭 소자 및 그 제조방법

Country Status (5)

Country Link
US (3) US11527646B2 (ko)
EP (1) EP3799131A1 (ko)
JP (1) JP7601366B2 (ko)
KR (1) KR20210035553A (ko)
CN (1) CN112635561A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011036A (ko) * 2022-07-18 2024-01-25 삼성전자주식회사 반도체 소자 및 이를 포함하는 전자 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
KR20210138997A (ko) 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
KR20210142345A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
KR20210142356A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
KR20230015232A (ko) * 2021-07-22 2023-01-31 삼성전자주식회사 반강유전 박막 구조체 및 이를 포함하는 전자 소자
KR20230074349A (ko) * 2021-11-19 2023-05-30 삼성전자주식회사 반도체 장치

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001354497A (ja) 2000-06-07 2001-12-25 Matsushita Electric Ind Co Ltd 強誘電体膜の製造方法
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
JP2005244031A (ja) 2004-02-27 2005-09-08 Nec Electronics Corp 半導体装置およびその製造方法
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
US20080079111A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films
US7662693B2 (en) * 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
WO2009128133A1 (ja) 2008-04-14 2009-10-22 富士通株式会社 反強誘電体ゲートトランジスタおよびその製造方法、不揮発性メモリ素子
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR101026386B1 (ko) 2009-05-06 2011-04-07 주식회사 하이닉스반도체 반도체 소자의 듀얼 폴리게이트 형성방법
CN101593755B (zh) 2009-06-17 2012-02-01 复旦大学 一种基于金属/反铁电薄膜/金属氧化物/半导体场效应管结构的存储器单元
KR102057299B1 (ko) * 2009-07-31 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102215941B1 (ko) * 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101913657B1 (ko) * 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101881729B1 (ko) * 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
KR20180054919A (ko) * 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8476155B1 (en) 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition
EP2661775A1 (en) * 2011-01-04 2013-11-13 Ecole Polytechnique Fédérale de Lausanne (EPFL) Semiconductor device
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
KR101799146B1 (ko) * 2012-04-05 2017-11-17 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법 및 기판 처리 시스템
KR20210109658A (ko) * 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
WO2013168624A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107591316B (zh) * 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9190484B2 (en) * 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9064865B2 (en) 2013-10-11 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming gate dielectric layer
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US9391162B2 (en) * 2014-04-04 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel MOSFET with ferroelectric gate stack
US9337334B2 (en) * 2014-04-21 2016-05-10 Globalfoundries Inc. Semiconductor memory device employing a ferromagnetic gate
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9349652B1 (en) * 2014-12-12 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device with different threshold voltages
DE102014018382B4 (de) * 2014-12-15 2018-07-26 Forschungszentrum Jülich GmbH Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9673039B2 (en) * 2015-03-24 2017-06-06 Globalfoundries Inc. Devices comprising high-K dielectric layer and methods of forming same
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
JP6814915B2 (ja) 2015-09-18 2021-01-20 アドバンストマテリアルテクノロジーズ株式会社 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
US9978868B2 (en) * 2015-11-16 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance field effect transistor with charged dielectric material
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US10090036B2 (en) * 2015-12-21 2018-10-02 Imec Vzw Non-volatile memory cell having pinch-off ferroelectric field effect transistor
US10115796B2 (en) * 2016-01-07 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pulling-back sidewall metal layer
DE102017200678B4 (de) * 2016-01-19 2019-06-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
US20170345831A1 (en) 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US20170365719A1 (en) * 2016-06-15 2017-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Negative Capacitance Field Effect Transistor
US9853150B1 (en) * 2016-08-15 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating epitaxial gate dielectrics and semiconductor device of the same
US11881520B2 (en) 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011036A (ko) * 2022-07-18 2024-01-25 삼성전자주식회사 반도체 소자 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
US20240038890A1 (en) 2024-02-01
US11824119B2 (en) 2023-11-21
CN112635561A (zh) 2021-04-09
JP7601366B2 (ja) 2024-12-17
US20210091227A1 (en) 2021-03-25
US11527646B2 (en) 2022-12-13
JP2021052184A (ja) 2021-04-01
EP3799131A1 (en) 2021-03-31
US12224346B2 (en) 2025-02-11
US20230100991A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US11701728B2 (en) Logic switching device and method of manufacturing the same
KR20210035553A (ko) 도메인 스위칭 소자 및 그 제조방법
US11711923B2 (en) Electronic device and method of manufacturing the same
KR102778194B1 (ko) 로직 스위칭 소자 및 그 제조방법
US12206009B2 (en) Electronic devices and methods of manufacturing the same
US20210083121A1 (en) Electronic device and method of manufacturing the same
US12176413B2 (en) Ferroelectric structure including a ferroelectric film having a first net polarization oriented toward a first polarization enhancement film and semiconductor device including the same
Misirlioglu et al. Domain control of carrier density at a semiconductor-ferroelectric interface
US20240194761A1 (en) Electronic device and electronic apparatus including the same
US20240213349A1 (en) Electronic device including ferroelectric material and electronic apparatus including the electronic device
US20240162346A1 (en) Field effect transistor, capacitor, and electronic apparatus including domain-controlled ferroelectric material
Yıldız et al. Domain control of carrier density at a semiconductor-ferroelectric interface

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190924

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220922

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190924

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241004

Patent event code: PE09021S01D