[go: up one dir, main page]

JP2005244031A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005244031A
JP2005244031A JP2004053620A JP2004053620A JP2005244031A JP 2005244031 A JP2005244031 A JP 2005244031A JP 2004053620 A JP2004053620 A JP 2004053620A JP 2004053620 A JP2004053620 A JP 2004053620A JP 2005244031 A JP2005244031 A JP 2005244031A
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
copper
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004053620A
Other languages
English (en)
Inventor
Tetsuya Kurokawa
哲也 黒川
Koji Arita
幸司 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004053620A priority Critical patent/JP2005244031A/ja
Priority to US11/063,565 priority patent/US7388291B2/en
Priority to CNB2005100528174A priority patent/CN100346466C/zh
Publication of JP2005244031A publication Critical patent/JP2005244031A/ja
Priority to US12/111,352 priority patent/US20080203572A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 配線間のリーク電流を低減し、ＴＤＤＢ特性の向上した配線を備えた半導体装置を提供する。
【解決手段】 層間絶縁膜１０８と、層間絶縁膜に形成された溝に埋め込まれ、溝の深さよりも膜厚の薄い、銅を主たる材料とする銅膜１２４、および銅膜の上に形成され、銅膜よりも熱膨張係数の小さい金属膜である低膨張金属膜１４０を備えた配線１６０とを有する構成である。
【選択図】 図１

Description

本発明は、配線を有する半導体装置およびその製造方法に関する。
従来、半導体装置では、層間絶縁膜に形成された配線用溝に銅（Ｃｕ）等の金属膜が埋め込まれた配線が用いられている（例えば、特許文献１参照）。
図１１は従来の半導体装置の一構成例を示す断面構造図である。
図１１に示すように、半導体装置は、半導体基板１００上に図に示さないトランジスタ、抵抗およびコンデンサ等の半導体素子が形成され、絶縁膜を介してエッチング停止のためのストッパ絶縁膜１０２が形成されている。
ストッパ絶縁膜１０２上には、シリコン酸化膜よりも誘電率の低い膜であるＬｏｗ−ｋ膜１０４と、ハードマスク膜１０６となるシリコン酸化膜とが順に形成され、Ｌｏｗ−ｋ膜１０４とハードマスク膜１０６とで配線用溝形成のための絶縁膜となる配線層間絶縁膜１０８が形成される。
配線層間絶縁膜１０８に形成された配線用溝の底部および側壁にはバリアメタル膜１２２となるタンタル（Ｔａ）膜が形成され、配線用溝内にＣｕ膜１２４が埋め込まれている。このバリアメタル膜１２２とＣｕ膜１２４とで配線１２６が形成されている。図１１には、２つの配線１２６の断面が示されている。
配線層間絶縁膜１０８の上には金属拡散防止膜１１０とシリコン酸化膜（ＳｉＯ2膜）１１２とが順に形成されている。そして、金属拡散防止膜１１０とシリコン酸化膜１１２とでビアプラグ形成のための絶縁膜となるビア層間絶縁膜１１４が形成されている。
ビア層間絶縁膜１１４に形成されたビアホールの底部および側壁にバリアメタル膜１２８が形成され、ビアホール内にＣｕ膜１３０が埋め込まれている。バリアメタル膜１２８とＣｕ膜１３０とでビアプラグ１３２が形成されている。図１１では、２つのビアプラグ１３２の断面が示されている。２つのビアプラグ１３２のそれぞれは、２つの配線１２６のそれぞれと接続されている。
上記従来の半導体装置の製造方法について簡単に説明する。
半導体基板１００上に半導体素子（不図示）を形成した後、下地絶縁膜としてストッパ絶縁膜１０２と配線層間絶縁膜１０８を順に形成する。続いて、リソグラフィ工程およびエッチング工程により所定のパターンの配線用溝を配線層間絶縁膜１０８に形成する。バリアメタル膜１２２とシード層を形成した後、電解めっき法によりＣｕ膜１２４を配線用溝に埋め込む。続いて、Ｃｕの結晶化熱処理を行う。その後、余分なＣｕを除去するためにＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によりハードマスク膜１０６の上面までＣｕ膜１２４とバリアメタル膜１２２を研磨して配線１２６を形成する。続いて、ビア層間絶縁膜１１４を形成する。その後、配線１２６の形成方法と同様にして、ビア層間絶縁膜１１４にビアホールを形成した後、ビアホール内にバリアメタル膜１２８を形成し、ビアホール内にＣｕ膜１３０を埋め込んでビアプラグ１３２を形成する。
特開２００１−１７６９６５号公報
今後、半導体装置の微細化がさらに進み、配線間の距離が従来よりも短くなると、上述した従来の半導体装置の構造では、配線間に電界がかかったときに配線間に流れるリーク電流により、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）不良を引き起こすおそれがある。その理由を以下に説明する。
図１１に示した、配線とビアプラグが接続された構造では、配線１２６上に形成された金属拡散防止膜１１０の誘電率が最も高いため、配線上部の方に電界が集中しやすくなる。また、図１１に示したように、配線層間絶縁膜１０８に形成された配線用溝の断面形状が上側ほど広い構造であると、配線間の距離が配線上部で最も短くなる。そのため、配線間の距離が従来よりも短い構造では、配線間に電圧がかかると配線上部に電界が集中しやすくなり、ＴＤＤＢ不良を引き起こしてしまう。
また、絶縁膜の界面が銅拡散の経路となりやすく、拡散した銅によりハードマスク膜１０６と金属拡散防止膜１１０の界面と、ハードマスク膜１０６とＬｏｗ−ｋ膜１０４の界面とを介して配線間に流れるリーク電流が増大するおそれがある。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、配線間のリーク電流を低減し、ＴＤＤＢ特性の向上した配線を備えた半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するための本発明の半導体装置は、
層間絶縁膜と、
前記層間絶縁膜に形成された溝に埋め込まれ、該溝の深さよりも膜厚の薄い、銅を主たる材料とする銅膜、および該銅膜の上に形成され、該銅膜よりも熱膨張係数の小さい金属膜である低膨張金属膜を備えた配線と、
を有する構成である。
本発明では、銅膜の上に低膨張金属膜が形成されているため、銅膜の伸び縮みを抑制するとともに銅の拡散を防ぐ。また、銅膜の膜厚が層間絶縁膜よりも薄いため、銅膜の上面と層間絶縁膜の上面の位置が異なることになり、半導体装置の使用中に層間絶縁膜上面を介して銅膜上面から銅が拡散するのを防止し、従来よりも配線間のリーク電流が低減する。
また、上記本発明の半導体装置において、前記配線の厚さが前記溝の深さよりも厚いこととしてもよい。本発明では、銅膜の膜厚が層間絶縁膜に形成された溝の深さよりも薄く、配線の厚さがその溝の深さよりも厚いため、層間絶縁膜の上面が低膨張金属膜で交差することになる。層間絶縁膜の上面が銅膜を交差することがないため、層間絶縁膜の上面を介して配線間に流れるリーク電流が低減する。
また、上記本発明の半導体装置において、
前記層間絶縁膜は、シリコン酸化膜よりも誘電率の低い膜である低誘電率膜と、該低誘電率膜よりも機械的強度の強い絶縁膜とが順に形成され、
前記銅膜の膜厚が前記低誘電率膜よりも薄いこととしてもよい。
本発明では、銅膜の膜厚が層間絶縁膜における下層の絶縁膜よりも薄いため、低誘電率膜と下層の絶縁膜の２つの膜の境目が低膨張金属膜で交差することになる。その２つの膜の境目が銅膜を交差することがないため、低誘電率膜と下層の絶縁膜との界面を介して配線間に流れるリーク電流が低減する。
また、上記本発明の半導体装置において、前記層間絶縁膜がシリコン酸化膜よりも誘電率の低い膜の単層膜であることとしてもよい。本発明では、配線が形成される層間絶縁膜が低誘電率膜の単層であると、配線を横切る絶縁膜の界面が存在しないため、その界面を介した銅の拡散およびそれに起因するリーク電流の発生を防ぐことができる。
また、上記本発明の半導体装置において、前記低膨張金属膜の熱膨張係数が４．４〜１６×１０-6／Ｋであることとしてもよい。本発明では、熱膨張係数が４．４〜１６×１０-6／Ｋであると、配線間のブレークダウン電圧が充分に確保される。
さらに、上記本発明の半導体装置において、前記低膨張金属膜がタングステン、モリブデン、レニウム、タンタル、ニッケルおよびコバルトのうち少なくともいずれか１つを含んでいることとしてもよい。
一方、上記目的を達成するための本発明の半導体装置の製造方法は、銅を主たる材料とする銅膜を有する配線を半導体基板上に備えた半導体装置の製造方法であって、
前記半導体基板上に配線を形成するための層間絶縁膜を形成する工程と、
前記層間絶縁膜に溝を形成する工程と、
前記溝の底部および側壁にバリアメタル膜を形成する工程と、
前記溝に前記銅膜を埋め込む工程と、
前記銅膜を上面から所定量削る工程と、
前記溝内の前記銅膜上に該銅膜よりも熱膨張係数の小さい金属膜である低膨張金属膜を堆積して前記配線を形成する工程とを有するものである。
本発明では、低膨張金属膜は、製造プロセス中に銅膜が伸び縮みしてバリアメタル膜にクラックを生じさせることを防ぎ、クラックを介して銅イオンが絶縁膜中にドリフトするのを防止する。
本発明では、銅膜の上面と層間絶縁膜の上面の位置が異なるため、半導体装置の使用により配線間に電圧が印加されても、層間絶縁膜上面を介してＣｕ膜上面からＣｕイオンが拡散するのを防止する。そのため、従来よりも配線間のリーク電流が低減し、ＴＤＤＢ特性が向上する。
また、低膨張金属膜の熱膨張係数が銅膜より小さいため、製造プロセス中に低膨張金属膜が銅膜よりも伸び縮みせず、銅膜の伸び縮みによりバリアメタル膜にクラックが発生することを防ぎ、クラックを介して銅イオンが絶縁膜中にドリフトするのを防止する。
本発明の半導体装置は、配線層間絶縁膜に形成される配線が銅膜と、銅よりも熱膨張係数の小さい金属とが積層された構成であることを特徴とする。
本実施例の半導体装置について説明する。
図１は本実施例の半導体装置の一構成例を示す断面構造図である。なお、半導体基板からストッパ絶縁膜１０２の下層までの構造は従来の構造と同様なため図に示すことを省略する。
半導体装置は、従来と同様に、ストッパ絶縁膜１０２上にＬｏｗ−ｋ膜１０４とハードマスク膜１０６とからなる配線層間絶縁膜１０８が形成されている。本実施例では、配線層間絶縁膜１０８に形成された配線用溝の底部および側壁にバリアメタル膜１２２が形成され、溝内にはＣｕ膜１２４とＣｕよりも熱膨張係数の小さい金属膜である低膨張金属膜１４０とが順に積層形成されている。これにより、Ｃｕ膜１２４の上面と配線層間絶縁膜１０８の上面との位置が異なることになる。また、Ｃｕ膜１２４の上に低膨張金属膜１４０が形成されることで、Ｃｕ膜上面からのＣｕの拡散が防止される。
図１に示す低膨張金属膜１４０の深さｈをハードマスク膜１０６の膜厚よりも大きくしている。これは、配線１６０におけるＣｕ膜１２４の上面でハードマスク膜１０６とＬｏｗ−ｋ膜１０４との界面を介して配線間で電流が流れやすくなるのを防ぐためである。また、配線抵抗が大きくなり過ぎることを防ぐために、低膨張金属膜１４０の膜厚を配線用溝に形成される配線１６０全体の１／３以下にしている。
次に、低膨張金属膜１４０に用いられる材料の熱膨張係数について説明する。種々の熱膨張係数の金属を低膨張金属膜１４０に用いて図１に示す半導体装置のサンプルを製造し、各サンプルの配線間に電圧を印加し、ＴＤＤＢ耐性との相関性が高いパラメータであるブレークダウン電圧を測定した。
図２は熱膨張係数とブレークダウン電圧との関係を示すグラフである。縦軸はブレークダウン電圧の大きさを示し、横軸は熱膨張係数の大きさを示す。縦軸の単位は電圧であるが、スケールについては任意の間隔（Ａ．Ｕ．：Ａｒｂｉｔｒａｒｙ Ｕｎｉｔ）とした。また、熱膨張係数の値は絶対温度５００Ｋの場合である。
図２に示すように、熱膨張係数を約４×１０-6／Ｋから大きくしていくと、ブレークダウン電圧は上昇し、熱膨張係数が８〜１６×１０-6／Ｋでブレークダウン電圧は最も大きくなる。ブレークダウン電圧が最も大きくなる低膨張金属膜１４０の材料は、バリアメタル膜として使用されるＴａ系合金に熱膨張係数が近い金属である。
さらに、熱膨張係数の１０×１０-6／Ｋから２０×１０-6／Ｋまでの変化に対して、ブレークダウン電圧は小さくなる。熱膨張係数が１０〜１６×１０-6／Ｋの範囲では、ブレークダウン電圧は少しずつ小さくなる。これに対して、熱膨張係数が１６〜２０×１０-6／Ｋの範囲では、ブレークダウン電圧は急に小さくなる。
図２に示すように、低膨張金属膜１４０の熱膨張係数は、低膨張金属膜１４０の熱膨張係数が１６×１０-6／Ｋ以下であることがより望ましい。Ｃｕ膜１２４の上に形成される金属膜の熱膨張係数がＣｕ（熱膨張係数＝１８×１０-6／Ｋ）と同等以上であると、Ｃｕ膜１２４上に形成された金属膜が製造プロセス中に熱膨張してバリアメタル膜１２２にクラックを生じさせ、そのクラックを介してＣｕイオンが絶縁膜中にドリフトしてしまうからである。
また、低膨張金属膜１４０の熱膨張係数は４．４×１０-6／Ｋ以上である方が望ましい。なぜなら、低膨張金属膜１４０をタングステン（熱膨張係数＝４．４×１０-6／Ｋ）としたときにＴＤＤＢ不良の抑制効果が確認できたからである。
そして、図２に示すグラフから、低膨張金属膜１４０の熱膨張係数が４．４〜１６×１０-6／Ｋであれば、配線間のブレークダウン電圧が充分に確保されるが、熱膨張係数は８〜１６×１０-6／Ｋの範囲が特に望ましい。
低膨張金属膜１４０の材料には、例えば、上記タングステンの他、モリブデン（熱膨張係数＝５×１０-6／Ｋ）、レニウム（熱膨張係数＝６．６×１０-6／Ｋ）、タンタル（熱膨張係数＝８×１０-6／Ｋ）、ニッケル（熱膨張係数＝１５×１０-6／Ｋ）、コバルト（熱膨張係数＝１６×１０-6／Ｋ）がある。また、低膨張金属膜１４０はこれらの金属のうち少なくとも１つを含有する合金膜であってもよい。合金膜には、例えば、ＣｏＷＰ膜（熱膨張係数＝１０〜１３×１０-6／Ｋ）がある。低膨張金属膜１４０は熱膨張係数がＣｕよりも小さいため、製造プロセス中においてＣｕよりも伸び縮みせず、Ｃｕ膜１２４の伸び縮みを抑制する。
なお、本実施例では、配線１６０の上のビアプラグ１３２およびビア層間絶縁膜１１４の構造を従来と同様にしているが、ビアプラグ１３２の構造を配線１６０と同様にしてＣｕ膜と低膨張金属膜との積層構造にしてもよい。
次に、本実施例の半導体装置の実験結果について説明する。
図１に示す構造の２つの配線間に電圧を印加し、配線間に印加する電圧を大きくしていったときに配線間に流れる電流の変化を測定した。比較のために、従来の構造についても同様の測定を行った。
図３は実験結果を示すグラフである。縦軸は配線間に流れるリーク電流の大きさを示し、横軸は配線間に印加される電圧の大きさを示す。横軸の単位は電圧であるが、スケールについては任意の間隔（Ａ．Ｕ．）とした。本実施例の構造の場合を白三角印でグラフに書き込み、従来の構造の場合を白丸印でグラフに書き込んだ。
図３に示すように、従来の場合でリーク電流が１０-10Ａになる電圧では、本実施例の場合のリーク電流は１０-12Ａ以下、測定限界以下の値になっている。また、従来の場合でリーク電流が１０-10Ａから１０―5Ａになる電圧の範囲では、本実施例の場合は従来の場合よりもリーク電流が２桁小さい。図３に示すグラフの結果から、本実施例の半導体装置は、配線間のリーク電流が従来よりも約２桁小さくなることがわかる。そのため、ＴＤＤＢ特性が向上する。
なお、配線層間絶縁膜に形成された配線の間の距離が０．２μｍより小さくなり、配線間のリーク電流が問題になる場合に、本発明の構造を適用することがより望ましい。
本実施例では、上述したように、Ｃｕ膜１２４の上面と配線層間絶縁膜１０８の上面との位置が異なるため、半導体装置の使用により配線間に電圧が印加されても、配線層間絶縁膜上面を介してＣｕ膜上面からＣｕイオンが拡散するのを防止し、従来よりも配線間のリーク電流を低減する。そのため、ＴＤＤＢ不良の発生が抑制される。
また、低膨張金属膜１４０の熱膨張係数がＣｕより小さいため、製造プロセス中に低膨張金属膜１４０がＣｕよりも伸び縮みせず、ビア層間絶縁膜１１４の下面に与えるダメージが抑制される。
さらに、低膨張金属膜１４０がコバルトおよびタングステン等のＣｕよりも抵抗率の高い材料であると、配線上部が高抵抗になることによって、配線間上部での電界の集中が従来よりも緩和する。
次に、上述した構成の半導体装置の製造方法について説明する。
図４および図５は本実施例の半導体装置の製造方法を示す断面構造図である。なお、半導体基板からストッパ絶縁膜１０２の下層までの製造過程については従来と同様なためその説明を省略する。
膜厚３０〜７０ｎｍのストッパ絶縁膜１０２の上に、膜厚２００〜３００ｎｍのＬｏｗ−ｋ膜１０４および膜厚１０〜５０ｎｍのハードマスク膜１０６からなる配線層間絶縁膜１０８を形成する。続いて、リソグラフィ工程で配線層間絶縁膜１０８の上にレジスト膜１５０を形成し、露光および現像処理を行って配線用溝を形成するためのパターンをレジスト膜１５０に形成する。その後、レジスト膜１５０の上からエッチング処理を行って、上面の露出した配線層間絶縁膜１０８部分を削り、配線用溝１５５を形成する（図４（ａ））。
続いて、レジスト膜１５０を除去した後、配線用溝１５５の側壁および底部とハードマスク膜１０６上とに、バリアメタル膜１２２とシード層（不図示）を順に形成し、電界めっき法によりＣｕ膜１２４を配線用溝１５５内に埋め込む（図４（ｂ））。続いて、Ｃｕの結晶化熱処理を行う。
図４（ｃ）に示すように、ハードマスク膜１０６の上面が露出するまでＣＭＰ処理によりＣｕ膜１２４とバリアメタル膜１２２とを研磨する。このとき、Ｌｏｗ−ｋ膜１０４よりも機械的強度の強いハードマスク膜１０６がＬｏｗ−ｋ膜１０４の上に形成されているため、ハードマスク膜１０６がＣＭＰによるダメージを低減する。
さらに、酸系のクリーニング・エッチング液に浸漬することでウェットエッチングによりＣｕ膜１２４を表面から所定分だけ削る（図５（ｄ））。その際、ウェットエッチングによるＣｕ膜１２４の膜減り分ｈが図４（ａ）に示した配線用溝１５５の深さの１／３以下で、かつハードマスク膜１０６の膜厚よりも大きくなるようにする。膜減り分ｈがハードマスク膜１０６の膜厚よりも大きくしているため、配線用溝１５５内のＣｕ膜１２４の膜厚はＬｏｗ−ｋ膜１０４よりも薄くなる。
続いて、図５（ｅ）に示すように、無電解めっき液に浸漬することでＣｕ膜１２４上に低膨張金属膜１４０としてタングステンを配線用溝内のＣｕ膜１２４上に堆積して配線１６０を形成する。なお、低膨張金属膜１４０の形成のために選択ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。
その後は、膜厚３０〜７０ｎｍの金属拡散防止膜１１０とシリコン酸化膜１１２とからなるビア層間絶縁膜１１４を形成した後、従来と同様にして、リソグラフィ工程およびエッチング工程によりビアホールを形成し、ビアホール内にバリアメタル膜１２８とＣｕ膜１３０とからなるビアプラグ１３２を形成する（図５（ｆ））。
本実施例の製造方法では、低膨張金属膜１４０は、製造プロセス中にＣｕ膜１２４が伸び縮みしてバリアメタル膜１２２にクラックを生じさせることを防ぎ、クラックを介してＣｕイオンが絶縁膜中にドリフトするのを防止する。
なお、本実施例では、ビアプラグ１３２と、ビアプラグ１３２の上に形成される配線（不図示）とを別々に形成するシングルダマシン法について説明したが、デュアルダマシン法であってもよい。
本実施例は、低膨張金属膜をハードマスク膜上面よりも高い位置まで形成したものである。
本実施例の半導体装置について説明する。
図６は本実施例の半導体装置の一構成例を示す断面構造図である。なお、実施例１と同様な構成については同一の符号を付し、その詳細な説明を省略する。
本実施例の半導体装置の配線１６２は、Ｃｕ膜１２４上の低膨張金属膜１４２がハードマスク膜１０６の上面よりも高い位置まで形成された構成である。低膨張金属膜１４２は配線層間絶縁膜１０８とビア層間絶縁膜１１４との境目を塞いでいる。配線抵抗が大きくなり過ぎることを防ぐために、低膨張金属膜１４２の膜厚は配線１６２全体の厚さの１／３以下であることが望ましい。なお、配線層間絶縁膜１０８は実施例１と同様にＬｏｗ−ｋ膜１０４とハードマスク膜１０６が順に形成された構成である。
本実施例の半導体装置の製造方法については、低膨張金属膜１４２を実施例１の場合よりも厚く形成する以外は実施例１と同様なためその説明を省略する。
本実施例では、低膨張金属膜１４２上面とハードマスク膜１０６上面との位置が異なり、低膨張金属膜１４２が配線層間絶縁膜１０８とビア層間絶縁膜１１４との境目を塞いでいるため、２つの層間絶縁膜の界面を介して配線間に流れるリーク電流が低減する。
次に、本実施例の半導体装置の実験結果について説明する。
実施例１の場合と同様にして、図６に示す構造の２つの配線間に電圧を印加して、配線間に流れる電流の変化を測定した。
図７は実験結果を示すグラフである。縦軸および横軸は図３と同様である。本実施例の構造の場合を黒三角印でグラフに書き込み、従来の構造の場合を白丸印でグラフに書き込んだ。
図７に示すように、従来の場合でリーク電流が１０-10Ａになる電圧では、本実施例の場合のリーク電流は約１０-12Ａになっている。また、従来の場合でリーク電流が１０-10Ａから１０―5Ａになる電圧の範囲では、本実施例の場合は従来の場合よりもリーク電流が２桁小さい。図７に示すグラフから、本実施例の半導体装置は、配線間のリーク電流が従来よりも約２桁小さくなることがわかる。そのため、ＴＤＤＢ特性が向上する。
本実施例は、実施例２で示した構造における配線層間絶縁膜にハードマスク膜を設けないようにしたものである。
本実施例の半導体装置について説明する。
図８は本実施例の半導体装置の一構成例を示す断面構造図である。なお、実施例２と同様な構成については同一の符号を付し、その詳細な説明を省略する。
本実施例の半導体装置は、配線層間絶縁膜１０９がＬｏｗ−ｋ膜で形成されている。そして、Ｌｏｗ−ｋ膜の上に、ハードマスク膜を介することなく、ビア層間絶縁膜１１４が形成されている。配線１６２については、実施例２と同様に、配線用溝内にバリアメタル膜１２２、Ｃｕ膜１２４、および低膨張金属膜１４２が形成されている。そして、低膨張金属膜１４２が配線層間絶縁膜１０９の上面よりも高い位置まで形成されている。また、配線抵抗が大きくなり過ぎることを防ぐために、低膨張金属膜１４２の膜厚を配線１６０全体の厚さの１／３以下にする。
なお、本実施例の半導体装置の製造方法については、低膨張金属膜１４２を実施例１の場合よりも厚く形成し、かつハードマスク膜を形成する代わりにＬｏｗ−ｋ膜を厚く形成することを除けば、実施例１と同様なためその説明を省略する。
本実施例では、実施例２と同様な効果を得られるだけでなく、配線層間絶縁膜にハードマスク膜を設けていないため、ハードマスク膜とＬｏｗ−ｋ膜との界面を介して配線間に流れるリーク電流を低減でき、ＴＤＤＢ特性がさらに向上する。
次に、本実施例の半導体装置の実験結果について説明する。
実施例１の場合と同様にして、図８に示す構造の２つの配線間に電圧を印加して、配線間に流れる電流の変化を測定した。
図９は実験結果を示すグラフである。縦軸および横軸は図３と同様である。本実施例の構造の場合を黒丸印でグラフに書き込み、従来の構造の場合を白丸印でグラフに書き込んだ。
図９に示すように、従来の場合でリーク電流が１０-10Ａになる電圧では、本実施例の場合のリーク電流は従来の場合に比べて約１．５桁小さい。従来の場合でリーク電流が１０-9Ａになる電圧では、本実施例の場合のリーク電流は従来の場合に比べて約２．５桁小さい。さらに、従来の場合でリーク電流が１０-6Ａになる電圧では、本実施例の場合のリーク電流は従来の場合に比べて約４桁小さくなっている。
このように、電圧が大きくなるほど従来の場合と本実施例の場合とでリーク電流の差が大きくなっている。図９に示すグラフから、本実施例の半導体装置は、配線間のリーク電流が従来よりも１．５〜４桁小さくなることがわかる。そのため、ＴＤＤＢ特性がより向上する。
図１０は、配線間のリーク電流について、実施例２、実施例３および従来の場合を比較したグラフである。縦軸および横軸は図３と同様である。実施例２の構造の場合を黒三角印で示し、実施例３の構造の場合を黒丸印で示し、従来の構造の場合を白丸印で示す。
図１０に示すように、従来の場合でリーク電流が１０-7Ａになる電圧では、実施例２の場合のリーク電流は従来の場合に比べて２．５桁小さく、実施例３の場合のリーク電流は実施例２の場合に比べて約１桁小さい。図１０に示すグラフから、実施例３の場合の方が実施例２の場合よりもさらにリーク電流が小さくなることがわかる。そのため、配線層間絶縁膜にハードマスク膜を設けないことで、配線間のリーク電流が低減し、ＴＤＤＢ特性がより向上することが確認できた。
なお、実施例１の場合においてハードマスク膜１０６を設けないようにしてもよい。この場合でも、ハードマスク膜１０６とＬｏｗ−ｋ膜１０４との界面を介して配線間に流れるリーク電流を低減でき、ＴＤＤＢ特性が向上する。
また、実施例１および実施例２において、ハードマスク膜１０６はシリコン酸化膜に限らず、ＳｉＣ膜であってもよい。
また、実施例１、実施例２および実施例３において、Ｃｕ膜１２４は、Ｃｕを主たる材料とする構造であればよいため、純粋なＣｕだけでなく、他の元素を含んでいてもよい。
また、ビア層間絶縁膜１１４のシリコン酸化膜１１２の代わりにＬｏｗ−ｋ膜を用いてもよい。
本発明の半導体装置の一構成例を示す断面構造図である。 熱膨張係数とブレークダウン電圧との関係を示すグラフである。 実施例１の構造における配線間のリーク電流を示すグラフである。 本発明の半導体装置の製造方法を示す断面構造図である。 本発明の半導体装置の製造方法を示す断面構造図である。 実施例２の半導体装置の構成を示す断面構造図である。 実施例２の構造における配線間のリーク電流を示すグラフである。 実施例３の半導体装置の構成を示す断面構造図である。 実施例３の構造における配線間のリーク電流を示すグラフである。 実施例２、実施例３および従来の場合の実験結果を示すグラフである。 従来の半導体装置の一構成例を示す断面構造図である。
符号の説明
１００ 半導体基板
１０２ ストッパ絶縁膜
１０４ Ｌｏｗ−ｋ膜
１０６ ハードマスク膜
１０８、１０９ 配線層間絶縁膜
１１０ 金属拡散防止膜
１１２ シリコン酸化膜
１１４ ビア層間絶縁膜
１２２、１２８ バリアメタル膜
１２４、１３０ Ｃｕ膜
１２６、１６０、１６２ 配線
１３２ ビアプラグ
１４０、１４２ 低膨張金属膜
１５０ レジスト膜
１５５ 配線用溝

Claims (7)

  1. 層間絶縁膜と、
    前記層間絶縁膜に形成された溝に埋め込まれ、該溝の深さよりも膜厚の薄い、銅を主たる材料とする銅膜、および該銅膜の上に形成され、該銅膜よりも熱膨張係数の小さい金属膜である低膨張金属膜を備えた配線と、
    を有する半導体装置。
  2. 前記配線の厚さが前記溝の深さよりも厚い請求項１記載の半導体装置。
  3. 前記層間絶縁膜は、シリコン酸化膜よりも誘電率の低い膜である低誘電率膜と、該低誘電率膜よりも機械的強度の強い絶縁膜とが順に形成され、
    前記銅膜の膜厚が前記低誘電率膜よりも薄い請求項１または２記載の半導体装置。
  4. 前記層間絶縁膜がシリコン酸化膜よりも誘電率の低い膜の単層膜である請求項１または２記載の半導体装置。
  5. 前記低膨張金属膜の熱膨張係数が４．４〜１６×１０-6／Ｋである請求項１から４のいずれか１項記載の半導体装置。
  6. 前記低膨張金属膜がタングステン、モリブデン、レニウム、タンタル、ニッケルおよびコバルトのうち少なくともいずれか１つを含んでいる請求項５記載の半導体装置。
  7. 銅を主たる材料とする銅膜を有する配線を半導体基板上に備えた半導体装置の製造方法であって、
    前記半導体基板上に配線を形成するための層間絶縁膜を形成する工程と、
    前記層間絶縁膜に溝を形成する工程と、
    前記溝の底部および側壁にバリアメタル膜を形成する工程と、
    前記溝に前記銅膜を埋め込む工程と、
    前記銅膜を上面から所定量削る工程と、
    前記溝内の前記銅膜上に該銅膜よりも熱膨張係数の小さい金属膜である低膨張金属膜を堆積して前記配線を形成する工程とを有する半導体装置の製造方法。
JP2004053620A 2004-02-27 2004-02-27 半導体装置およびその製造方法 Pending JP2005244031A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004053620A JP2005244031A (ja) 2004-02-27 2004-02-27 半導体装置およびその製造方法
US11/063,565 US7388291B2 (en) 2004-02-27 2005-02-24 Semiconductor device and method of fabricating the same
CNB2005100528174A CN100346466C (zh) 2004-02-27 2005-02-28 半导体器件及其制造方法
US12/111,352 US20080203572A1 (en) 2004-02-27 2008-04-29 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053620A JP2005244031A (ja) 2004-02-27 2004-02-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005244031A true JP2005244031A (ja) 2005-09-08

Family

ID=34879710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053620A Pending JP2005244031A (ja) 2004-02-27 2004-02-27 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7388291B2 (ja)
JP (1) JP2005244031A (ja)
CN (1) CN100346466C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881620B1 (ko) 2007-01-29 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2014033108A (ja) * 2012-08-03 2014-02-20 Toyota Motor Corp 半導体装置及びその製造方法
JP2016527731A (ja) * 2013-08-05 2016-09-08 マイクロン テクノロジー， インク． 負の熱膨張材料を組み込む導電性相互接続構造ならびに関連システム、デバイスおよび方法
KR20220127812A (ko) * 2021-03-10 2022-09-20 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법
US12224346B2 (en) 2019-09-24 2025-02-11 Samsung Electronics Co., Ltd. Domain switching devices and methods of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361584B2 (en) * 2004-11-04 2008-04-22 International Business Machines Corporation Detection of residual liner materials after polishing in damascene process
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
EP2286449A1 (en) * 2008-05-30 2011-02-23 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
CN102543671B (zh) * 2010-12-08 2015-02-11 中国科学院微电子研究所 半导体晶片的制造方法
CN106158735B (zh) * 2015-04-21 2019-02-01 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
US10304772B2 (en) 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
US10366919B2 (en) * 2017-09-20 2019-07-30 Globalfoundries Inc. Fully aligned via in ground rule region
US10515852B2 (en) * 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive element
CN111293074B (zh) * 2018-12-10 2022-12-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115084000A (zh) * 2021-03-10 2022-09-20 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US5981378A (en) * 1997-07-25 1999-11-09 Vlsi Technology, Inc. Reliable interconnect via structures and methods for making the same
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6100195A (en) * 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6395607B1 (en) 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
JP2001176965A (ja) 1999-12-20 2001-06-29 Nec Corp 半導体装置及びその製造方法
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US6368967B1 (en) * 2000-05-04 2002-04-09 Advanced Micro Devices, Inc. Method to control mechanical stress of copper interconnect line using post-plating copper anneal
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
EP1311499B1 (en) * 2000-08-08 2006-04-12 Ortho-McNeil Pharmaceutical, Inc. Bicyclic compounds as h3 receptor ligands
US6677680B2 (en) * 2001-02-28 2004-01-13 International Business Machines Corporation Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
US6710450B2 (en) * 2001-02-28 2004-03-23 International Business Machines Corporation Interconnect structure with precise conductor resistance and method to form same
US6640592B2 (en) * 2001-05-08 2003-11-04 Southco, Inc. Key operated latch with combined rotational and translational latching action
US6537913B2 (en) * 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
JP2003051500A (ja) * 2001-08-07 2003-02-21 Toshiba Corp 半導体装置及びその製造方法
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법
KR20020037326A (ko) 2002-04-25 2002-05-18 박사룡 골프퍼팅용 고글
KR100474857B1 (ko) * 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
US6900488B1 (en) * 2002-10-31 2005-05-31 Advanced Micro Devices, Inc. Multi-cell organic memory element and methods of operating and fabricating
US6753247B1 (en) * 2002-10-31 2004-06-22 Advanced Micro Devices, Inc. Method(s) facilitating formation of memory cell(s) and patterned conductive
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US6746971B1 (en) * 2002-12-05 2004-06-08 Advanced Micro Devices, Inc. Method of forming copper sulfide for memory cell
US6773954B1 (en) * 2002-12-05 2004-08-10 Advanced Micro Devices, Inc. Methods of forming passive layers in organic memory cells
US6686263B1 (en) * 2002-12-09 2004-02-03 Advanced Micro Devices, Inc. Selective formation of top memory electrode by electroless formation of conductive materials
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US6806579B2 (en) * 2003-02-11 2004-10-19 Infineon Technologies Ag Robust via structure and method
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7205233B2 (en) * 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
US20060027924A1 (en) * 2004-08-03 2006-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metallization layers for crack prevention and reduced capacitance
US20060046502A1 (en) * 2004-08-27 2006-03-02 Ngo Minh V Deposition of hard-mask with minimized hillocks and bubbles
US7232765B1 (en) * 2004-11-12 2007-06-19 Spansion Llc Utilization of a Ta-containing cap over copper to facilitate concurrent formation of copper vias and memory element structures
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
US8771804B2 (en) * 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881620B1 (ko) 2007-01-29 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2014033108A (ja) * 2012-08-03 2014-02-20 Toyota Motor Corp 半導体装置及びその製造方法
US9293555B2 (en) 2012-08-03 2016-03-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of same
JP2016527731A (ja) * 2013-08-05 2016-09-08 マイクロン テクノロジー， インク． 負の熱膨張材料を組み込む導電性相互接続構造ならびに関連システム、デバイスおよび方法
US9754825B2 (en) 2013-08-05 2017-09-05 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
US9922875B2 (en) 2013-08-05 2018-03-20 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
US10546777B2 (en) 2013-08-05 2020-01-28 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
US11011420B2 (en) 2013-08-05 2021-05-18 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
US12224346B2 (en) 2019-09-24 2025-02-11 Samsung Electronics Co., Ltd. Domain switching devices and methods of manufacturing the same
KR20220127812A (ko) * 2021-03-10 2022-09-20 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법
KR102760498B1 (ko) 2021-03-10 2025-02-03 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법

Also Published As

Publication number Publication date
CN100346466C (zh) 2007-10-31
US20050189654A1 (en) 2005-09-01
US20080203572A1 (en) 2008-08-28
CN1667812A (zh) 2005-09-14
US7388291B2 (en) 2008-06-17

Similar Documents

Publication Publication Date Title
JP2009004665A (ja) 半導体装置の製造方法
US20080203572A1 (en) Semiconductor device and method of fabricating the same
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2010087094A (ja) 半導体装置及び半導体装置の製造方法
US20090045519A1 (en) Semiconductor Device and Method of Producing the Same
JP4878434B2 (ja) 半導体装置およびその製造方法
JP2006100698A (ja) 半導体装置の製造方法
JP2005033164A (ja) 半導体素子の銅配線形成方法
US8878364B2 (en) Method for fabricating semiconductor device and semiconductor device
JP2010177538A (ja) 半導体装置の製造方法
KR101077711B1 (ko) 반도체 디바이스 제조 방법
JP2006054251A (ja) 半導体装置の製造方法
JP2007173761A (ja) 半導体素子の製造方法
JP2006253666A (ja) 半導体装置およびその製造方法
JP2006165115A (ja) 半導体装置
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法
JP2001044202A (ja) 半導体装置及びその製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP5239156B2 (ja) 配線形成方法及び半導体装置
KR100886257B1 (ko) 구리 다마신 형성 방법
JP5412738B2 (ja) 半導体装置の製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP2007081130A (ja) 半導体装置の製造方法
JP2006140373A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090701