[go: up one dir, main page]

KR101342179B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101342179B1
KR101342179B1 KR1020137012370A KR20137012370A KR101342179B1 KR 101342179 B1 KR101342179 B1 KR 101342179B1 KR 1020137012370 A KR1020137012370 A KR 1020137012370A KR 20137012370 A KR20137012370 A KR 20137012370A KR 101342179 B1 KR101342179 B1 KR 101342179B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
substrate
oxide
layer
Prior art date
Application number
KR1020137012370A
Other languages
English (en)
Other versions
KR20130060370A (ko
Inventor
？뻬이 야마자끼
준이찌로 사까따
아끼하루 미야나가
마사유끼 사까꾸라
준이찌 고에즈까
데쯔노리 마루야마
유끼 이모또
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130060370A publication Critical patent/KR20130060370A/ko
Application granted granted Critical
Publication of KR101342179B1 publication Critical patent/KR101342179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

임계 전압이 제어되고, 동작 속도가 빠르며, 제조 공정이 비교적 용이하고, 충분한 신뢰성을 갖는 산화물 반도체를 포함하는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법을 제공하는 것이 목적이다. 산화물 반도체층에 포함되는 캐리어 농도에 영향을 주는 불순물, 예를 들어, 수소 원자나, H2O 등 수소 원자를 포함하는 화합물을 제거할 수 있다. 산화물 반도체층에 접하고 불포화 결합 등의 결함을 많이 포함한 산화물 절연층을 형성하고, 그 불순물을 산화물 절연층 내에 확산시키고 상기 산화물 반도체층의 불순물 농도를 저감시킨다. 산화물 반도체층 또는 산화물 반도체층에 접하는 산화물 절연층을 크라이오펌프를 이용한 배기에 의해 불순물 농도를 저감시킨 성막 챔버에서 형성할 수 있다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 반도체 소자의 제조 방법에 관한 것이다. 구체적으로는, 본 발명은 산화물 반도체를 포함한 반도체 소자, 및 그 제조 방법에 관한 것이다.
통상 액정 표시 장치에 사용되는, 유리 기판 등의 평판 위에 형성되는 박막 트랜지스터(TFT: Thin Film Transistor)는 일반적으로, 아몰퍼스(amorphous) 실리콘 또는 다결정 실리콘 등의 반도체 재료를 이용하여 형성된다. 아몰퍼스 실리콘을 이용한 TFT는 전계 효과 이동도가 낮지만, 유리 기판의 크기 증가에 대응할 수 있다. 반면, 다결정 실리콘을 이용한 TFT는 전계 효과 이동도가 높지만, 레이저 어닐링 등의 결정화 단계가 필요하고 유리 기판의 크기 증가에 항상 적응가능한 것은 아니다.
대조적으로, 반도체 재료로서 산화물 반도체를 이용하여 TFT를 형성하고, 해당 TFT를 전자 장치나 광학 장치에 응용하는 기술이 주목받고 있다. 예를 들어, 반도체 재료로서 산화 아연 또는 In-Ga-Zn-O계 산화물 반도체를 이용하여 TFT를 형성하고 화상 표시 장치의 스위칭 소자 등에 이용하는 기술이 특허 문헌 1 및 특허 문헌 2에 개시되어 있다.
산화물 반도체에 채널 형성 영역(채널 영역이라고도 함)이 설치된 TFT는, 아몰퍼스 실리콘을 이용한 TFT보다 높은 전계 효과 이동도를 가질 수 있다. 산화물 반도체층은 스퍼터링법 등에 의해 300℃ 이하의 온도에서 형성될 수 있고, 산화물 반도체층을 이용하는 TFT의 제조 공정은 다결정 실리콘을 이용하는 TFT의 제조 공정보다 간단하다.
이러한 산화물 반도체를 이용하여 유리 기판, 플라스틱 기판 등 위에 형성되는 TFT는, 액정 디스플레이, 전계발광 디스플레이(EL 디스플레이라고도 함), 및 전자 페이퍼 등의 표시 장치에의 응용이 기대되고 있다.
일본 공개 특허 출원 제2007-123861 일본 공개 특허 출원 제2007-096055
그러나, 산화물 반도체를 포함하는 반도체 소자는 훌륭한 특성을 아직 갖지 못하고 있다. 예를 들어, 산화물 반도체층을 포함하는 박막 트랜지스터에 대해서는, 제어된 임계 전압, 빠른 동작 속도, 비교적 용이한 제조 공정, 및 충분한 신뢰성이 요구되고 있다. 본 발명은 전술된 기술적 배경에 비추어 이루어진 것이다.
따라서, 본 발명의 한 실시예의 목적은 산화물 반도체층을 포함하는 반도체 소자의 신뢰성을 향상시키는 것이다. 구체적으로는, 임계 전압이 제어된 산화물 반도체를 포함하는 박막 트랜지스터를 제공하는 것이 목적이다. 또 다른 목적은, 동작 속도가 빠르고, 제조 공정이 비교적 용이하며, 충분한 신뢰성을 갖는 산화물 반도체를 포함한 박막 트랜지스터를 제공하는 것이다.
또 다른 목적은, 임계 전압이 제어되고, 동작 속도가 빠르며, 제조 공정이 비교적 용이하고, 충분한 신뢰성을 갖는 산화물 반도체를 포함하는 박막 트랜지스터의 제조 방법을 제공하는 것이다.
산화물 반도체층의 캐리어 농도는 산화물 반도체를 포함하는 박막 트랜지스터의 임계 전압에 영향을 미친다. 산화물 반도체층의 캐리어는 산화물 반도체층에 포함된 불순물 때문에 발생된다. 예를 들어, 형성된 산화물 반도체층에 포함되는 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물은 산화물 반도체층의 캐리어 농도를 증가시킨다.
그 결과, 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물을 포함하는 산화물 반도체층을 포함하는 박막 트랜지스터의 임계 전압을 제어하는 것은 어렵다.
상기 목적을 달성하기 위해서, 산화물 반도체층에 포함되는 캐리어 농도에 영향을 주는 불순물, 예를 들어, 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물을 제거할 수 있다. 구체적으로는, 반도체 소자에 포함된 산화물 반도체층의 수소 농도를 1 x 1018 cm-3 내지 2 x 1020 cm-3로 할 수도 있다.
또한, 불포화 결합(dangling bond) 등의 결함을 많이 포함한 산화물 절연층을 산화물 반도체층에 접하도록 형성하여, 산화물 반도체층에 포함된 수소 원자나, H2O 등의 수소 원자를 포함한 화합물을 산화물 절연층 내에 확산시켜 산화물 반도체층 내의 불순물 농도를 저감할 수 있다.
또한, 산화물 반도체층 또는 산화물 반도체층에 접하는 산화물 절연층을, 크라이오펌프(cryopump)를 이용한 배기에 의해 불순물 농도를 저감시킨 성막 챔버에서 형성할 수 있다.
즉, 본 발명의 한 실시예는 산화물 반도체 소자 제조 방법으로서, 상기 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막을 중간에 개재하여 게이트 전극 위에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층과 접하고 단부들이 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극과 상기 드레인 전극 사이의 상기 산화물 반도체층을 덮는 산화물 절연층을 형성하는 단계를 포함하는 산화물 반도체 소자의 제조 방법이다. 감압 상태로 유지된 반응 챔버 내에 기판을 보관하고, 그 기판을 실온 또는 600℃ 미만의 온도로 가열하고, 반응 챔버 내의 잔류 수분을 제거한 상태에서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고 반응 챔버 내에 제공된 타겟을 이용해 기판 위에 게이트 절연막을 형성한다. 산화물 반도체 소자를 제조하기 위한 상기 방법에서, 반응 챔버 내에 제공된 금속 산화물을 타겟으로 이용하여 게이트 절연막 위에 산화물 반도체층을 형성한다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 산화물 반도체층의 성막에 이용되는 스퍼터링 가스의 순도를 99.9999% 이상으로 하는 산화물 반도체 소자를 제조하기 위한 방법이다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 크라이오펌프를 이용한 배기에 의해 잔류 수분이 제거되는 산화물 반도체 소자를 제조하기 위한 방법이다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 금속 산화물 타겟이 산화 아연을 주성분으로서 함유하는 산화물 반도체 소자를 제조하기 위한 방법이다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 금속 산화물 타겟이 인듐, 갈륨, 및 아연을 함유하는 금속 산화물인 산화물 반도체 소자를 제조하기 위한 방법이다.
본 발명의 또 다른 실시예는, 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막을 개재하여 상기 게이트 전극 위에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층과 접하고 단부들이 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극과 상기 드레인 전극 사이의 상기 산화물 반도체층을 덮는 산화물 절연층을 형성하는 단계를 포함하는 산화물 반도체 소자의 제조 방법이다. 게이트 절연막이 형성된 기판을 감압 상태로 유지된 가열 챔버 내에 보관하고, 가열 챔버 내의 잔류 수분을 제거한 상태에서 기판을 400℃ 미만의 온도로 예비가열하고, 감압 상태로 유지된 반응 챔버 내에 기판을 보관하고, 기판을 600℃ 미만의 온도로 가열하여, 반응 챔버 내에 제공된 금속 산화물을 타겟으로 이용하여 게이트 절연막 위에 산화물 반도체층을 형성한다는 점에 유의한다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 크라이오펌프를 이용한 배기에 의해 잔류 수분이 제거되는 산화물 반도체 소자를 제조하기 위한 방법이다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 금속 산화물 타겟이 산화 아연을 주성분으로서 함유하는 산화물 반도체 소자를 제조하기 위한 방법이다.
산화물 반도체 소자를 제조하기 위한 상기 방법에서, 본 발명의 또 다른 실시예는, 금속 산화물 타겟이 인듐, 갈륨, 및 아연을 함유하는 금속 산화물인 산화물 반도체 소자를 제조하기 위한 방법이다.
본 발명의 또 다른 실시예는, 기판 위의 게이트 전극, 상기 게이트 전극 위의 게이트 절연막, 상기 게이트 절연막이 개재되어 있는 상기 게이트 전극 위의 산화물 반도체층, 상기 산화물 반도체층과 접하고 단부들이 상기 게이트 전극과 중첩하도록 형성된 소스 전극 및 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 형성된 상기 산화물 반도체층을 덮는 산화물 절연층을 포함하는 박막 트랜지스터이다. 상기 박막 트랜지스터에서, 산화물 반도체층과 산화물 절연층 사이의 계면의 수소 농도는 5×1019 cm-3 이상, 1×1022cm-3 이하임에 유의한다.
본 발명의 또 다른 실시예는, 기판 위의 게이트 전극, 상기 게이트 전극 위의 게이트 절연막, 상기 게이트 절연막이 중간에 개재되어 있는 상기 게이트 전극 위의 산화물 반도체층, 산화물 반도체층과 접하고 단부들이 게이트 전극과 중첩하도록 형성된, 소스 전극 및 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 형성된 상기 산화물 반도체층을 덮는 산화물 절연층을 포함하는 박막 트랜지스터이다. 상기 박막 트랜지스터에서, 산화물 반도체층과 산화물 절연층 사이의 계면의 수소 농도는, 계면으로부터 30 nm 떨어진 상기 산화물 절연층의 일부의 수소 농도의 5배 이상 100배 이하인 점에 유의한다.
본 발명의 또 다른 실시예는, 기판 위의 게이트 전극, 상기 게이트 전극 위의 게이트 절연막, 상기 게이트 절연막이 중간에 개재되어 있는 상기 게이트 전극 위의 산화물 반도체층, 상기 산화물 반도체층과 접하고 단부들이 상기 게이트 전극과 중첩하도록 형성된, 소스 전극 및 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 형성된 상기 산화물 반도체층을 덮는 산화물 절연층을 포함하는 박막 트랜지스터이다. 상기 박막 트랜지스터에서, 산화물 반도체층의 수소 농도는 1×1018 cm-3 이상, 2×1020cm-3 이하임에 유의한다.
본 명세서에서 "A 위에 B가 형성된다" 또는 "A 위에 B가 형성된다"라는 표현은 반드시 B가 A와 직접 접하여 형성되는 것을 의미하는 것은 아님에 유의한다. 이 표현은, A와 B가 직접 접하지 않는 경우, 즉, A와 B 사이에 다른 물체가 개재되는 경우도 포함한다. 여기서, A와 B 양쪽 모두는 물체(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 막, 또는 층)에 대응한다.
따라서, 예를 들어 "층 B가 층 A 위에 형성된다" 또는 "층 B가 층 A 위에 형성된다"라고 표현될 때, 이 표현은 층 B가 층 A와 직접 접하여 형성되는 경우와, 또 다른 층(예를 들어, 층 C 또는 층 D)이 층 A와 직접 접하고 층 B는 층 C 또는 층 D와 직접 접하는 경우, 양쪽 모두를 포함한다. 상기 또 다른 층(예를 들어, 층 C 또는 층 D)은 단층이거나 복수의 층일 수 있다는 점에 유의한다.
본 명세서에서, 용어 "연속 성막"이란, 제1 성막 단계로부터 제2 성막 단계까지의 일련의 공정 동안에 피처리 기판이 놓여져 있는 분위기가 대기 등의 오염 분위기에 노출되지 않고 항상 진공 또는 불활성 가스 분위기(질소 분위기 또는 희가스 분위기)이도록 제어되도록 실행되는 공정을 의미한다. 연속 성막에 의해, 세정된 피처리 기판에 수분 등이 재부착되는 것을 방지하면서 막이 형성될 수 있다.
본 명세서에서, 표시 장치란, 화상 표시 장치, 발광 장치, 또는 광원(조명 장치 포함)을 말한다는 점에 유의한다. 또한, 발광 장치는 그 범주 내에 다음과 같은 모듈들을 포함한다: FPC(flexible printed circuit) 또는 TAB(tape automated bonding) 테이프 또는 TCP(tape carrier package) 등의 커넥터가 부착되어 있는 모듈; TAB 테이프나 TCP의 끝에 인쇄 배선판이 제공된 모듈; 또는 발광 소자가 형성되어 있는 기판 위에 COG(Chip On Glass) 방식에 의해 집적 회로(IC)가 직접 탑재된 모듈.
본 발명에 의해, 산화물 반도체층을 포함하는 신뢰성이 높은 반도체 소자가 제공될 수 있다. 구체적으로는, 제어된 임계 전압을 갖는 산화물 반도체를 포함하는 박막 트랜지스터가 제공될 수 있다. 또한, 동작 속도가 빠르고, 제조 공정이 비교적 용이하며, 충분한 신뢰성을 갖는, 산화물 반도체를 포함한 박막 트랜지스터를 제공할 수 있다.
또한, 임계 전압이 제어되고, 동작 속도가 빠르며, 제조 공정이 비교적 용이하고, 충분한 신뢰성을 갖는, 산화물 반도체를 포함하는 박막 트랜지스터의 제조 방법을 제공할 수 있다.
도 1은 실시예에 따른 반도체 소자를 나타내는 도면.
도 2의 (a) 내지 (d)는 실시예에 따른 반도체 소자의 제조 공정을 나타내는 도면.
도 3은 실시예에 따른 성막 장치를 나타내는 도면.
도 4는 실시예에 따른 성막 장치를 나타내는 도면.
도 5는 실시예에 따른 성막 장치를 나타내는 도면.
도 6a 및 도 6b는 예 1에 따른 SIMS 분석 결과를 나타내는 도면.
첨부된 도면들을 참조하여 실시예들이 상세히 설명된다. 본 발명은 이하의 설명에 제한되는 것은 아니며, 본 발명의 사상과 범위로부터 벗어나지 않고 다양한 변경과 수정이 이루어질 수 있다는 것을 당업자라면 용이하게 이해할 것이라는 점에 유의한다. 따라서, 본 발명은 이하의 실시예들의 설명에 제한되는 것으로 해석되어서는 안 된다. 이하에서 설명되는 본 발명의 구조들에서, 동일한 부분 또는 유사한 기능을 갖는 부분은 상이한 도면들에서 동일한 참조 번호들로 표기되며, 이러한 부분의 설명은 반복하지 않는다는 점에 유의한다.
(실시예 1)
본 실시예에서, 반도체 소자 제조 방법이 설명된다. 본 실시예에서, 도 1에 나타낸 박막 트랜지스터의 구조와 그 제조 방법이 예로서 설명된다.
도 1은 본 실시예의 박막 트랜지스터(151)를 나타내는 단면도이다. 박막 트랜지스터(151)에서, 기판(100) 위에 게이트 전극(111a) 및 게이트 배선층(111b)을 포함하는 제1 배선층이 형성되고, 게이트 전극(111a) 및 게이트 배선층(111b) 위에 게이트 절연층(102)이 형성된다. 게이트 절연층(102)은 제1 게이트 절연층(102a) 및 제2 게이트 절연층(102b)의 적층이다. 게이트 전극(111a) 위에 산화물 반도체층(123)이 형성되고 이들 사이에 게이트 절연층(102)이 개재된다. 소스 전극층 및 드레인 전극층(115a 및 115b로 표기)의 단부들이 게이트 전극(111a)과 중첩하도록 소스 전극층 및 드레인 전극층이 형성된다. 게이트 전극(111a) 위의 소스 전극층 및 드레인 전극층(115a 및 115b) 사이에 개재된 산화물 반도체층(123)에 접하도록 산화물 절연층(107)이 형성된다. 산화물 절연층(107) 위에 보호 절연층(108)이 형성된다.
게이트 배선층(111b)에 도달하는 컨택트 홀(128)이 게이트 절연층(102)에 형성된다. 컨택트 홀(128)을 통해 게이트 배선층(111b)과 제2 배선층(115c)이 서로 접속된다.
본 실시예의 박막 트랜지스터(151)의 제조 방법을 도 2의 (a) 내지 (d)를 참조하여 설명한다. 도 2의 (a) 내지 (d)는 본 실시예의 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
우선, 이후의 열 처리의 온도가 높은 경우에는, 변형점이 730℃ 이상인 유리 기판을 기판(100)으로서 이용하는 것이 바람직하다. 유리 기판으로서, 예를 들어, 알루미노실리케이트 유리(aluminosilicate glass), 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리 등의 유리 재료가 이용된다. 일반적으로, 산화 붕소(B2O3)보다 산화 바륨(BaO)을 더 많이 포함하는 유리 기판이 내열 유리 기판으로서 더 실용적이다. 따라서, B2O3보다 BaO를 더 많이 포함한 유리 기판을 이용하는 것이 바람직하다.
상기의 유리 기판에 대신에, 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체로 형성된 기판을 이용할 수도 있다는 점에 유의한다. 결정화된 유리 등을 이용할 수도 있다.
기판(100)과, 게이트 전극(111a)과 게이트 배선층(111b) 사이에 기초막 기능을 하는 절연막이 형성될 수도 있으며, 이하에서 설명한다. 기초막은 기판(100)으로부터의 불순물 원소의 확산을 방지하는 기능을 갖고 있고, 질화 규소막, 산화 규소막, 질화 산화 규소막, 및 산화 질화 규소막 중 하나 이상의 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
절연 표면을 갖는 기판(100) 위에 도전막을 형성한 후, 제1 포토리소그래피 공정을 통해 게이트 전극(111a) 및 게이트 배선층(111b)을 포함한 제1 배선층을 형성한다. 형성된 게이트 전극의 단부는 테이퍼(tapered) 형상인 것이 바람직하다.
레지스트 마스크는 잉크젯법으로 형성될 수 있다는 점에 유의한다. 레지스트 마스크를 잉크젯법으로 형성하는 것은 포토마스크를 필요로 하지 않는다; 따라서, 제조 비용이 저감될 수 있다.
게이트 전극(111a) 및 게이트 배선층(111b)을 형성하기 위한 도전막으로서, Al, Cr, Ta, Ti, Mo, W로부터 선택된 원소, 상기 원소들 중 임의의 원소를 주성분으로서 포함하는 합금, 상기 원소들 중 임의의 원소의 조합을 포함하는 합금 등을 이용할 수 있다. 도전막은, 구리, 네오디뮴, 또는 스칸듐 등의 금속 원소, 또는 상기 금속 외에도 이들 재료들 중 임의의 것을 주성분으로서 포함하는 합금 재료를 이용하여 형성된 단층 또는 적층일 수 있다. 투광성 도전막은 게이트 전극을 형성하는 데에 사용될 수도 있다. 투광성 도전막의 예는 투명 도전성 산화물막 등이다.
후속해서, 게이트 절연층(102)과 산화물 반도체층(103)을 연속 성막을 통해 형성한다. 본 실시예에서는, 스퍼터링에 의해 게이트 절연층(102)과 산화물 반도체층(103)을 연속 형성한다. 여기서는, 피처리 기판의 예비가열 챔버와, 규소 또는 산화 규소(인공 석영) 타겟과 산화물 반도체층 형성용의 타겟을 갖춘 멀티-챔버 스퍼터링 장치를 이용한다.
우선, 게이트 전극(111a) 및 게이트 배선층(111b)이 형성된 기판(100)을 예비가열 챔버에서 200℃ 이상의 온도에서 예비가열하여, 기판(100)에 부착된 불순물을 제거한다. 불순물의 예는 수분이다.
본 실시예에서는, 감압 분위기에서 기판의 예비가열을 수행하고, 기판의 최대 온도는 200℃이다.
그 다음, 게이트 절연층(102)이 되는 절연막을 게이트 전극(111a) 및 게이트 배선층(111b)을 덮도록 형성한다.
게이트 절연층(102)은, 적어도, 산화물 반도체층과 접하는 산화물 절연층을 포함한다. 예를 들어, 게이트 절연층(102)은 산화 규소층의 단층일 수 있다. 게이트 절연층(102)은, 산화물 반도체층과 접하는 산화 규소층과, 질화 규소층, 산화 질화 규소층 또는 질화 산화 규소층의 적층일 수도 있다. 이들 층들은 인(P) 또는 붕소(B)로 도핑될 수도 있다는 점에 유의한다.
본 실시예에서는, 게이트 절연층(102)은, 스퍼터링에 의해 제1 게이트 절연층(102a)으로서 형성되는 질화 규소층(SiNy (y>0))과, 스퍼터링에 의해 제1 게이트 절연층(102a) 위에 제2 게이트 절연층(102b)으로서 형성되는 산화 규소층(SiOx (x>0))의 100 nm 두께의 적층을 이용하여 형성된다.
그 다음, 게이트 절연층(102) 위에 산화물 반도체층이 형성된다.
우선, 산화물 반도체층(103)을 형성한다. 산화물 반도체층(103)은, In-Ga-Zn-O계의 산화물 반도체층, In-Sn-Zn-O계의 산화물 반도체층, In-Al-Zn-O계의 산화물 반도체층, Sn-Ga-Zn-O계의 산화물 반도체층, Al-Ga-Zn-O계의 산화물 반도체층, Sn-Al-Zn-O계의 산화물 반도체층, In-Zn-O계의 산화물 반도체층, In-Ga-O-계의 산화물 반도체층, Sn-Zn-O계의 산화물 반도체층, Al-Zn-O계의 산화물 반도체층, In-O계의 산화물 반도체층, Sn-O계의 산화물 반도체층, 또는 Zn-O계의 산화물 반도체층을 이용하여 형성된다. 또한, 산화물 반도체층은, 희가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기하에서, 스퍼터링법에 의해 형성될 수 있다. 스퍼터링법이 이용될 때, 2 중량% 내지 10 중량%의 SiO2를 포함한 타겟을 이용해 성막을 수행하고, 결정화를 저해하는 SiOx (X>0)를 산화물 반도체층에 포함시켜, 후속 공정에서의 탈수화 또는 탈수소화를 위한 열 처리 동안에 산화물 반도체층이 결정화되는 것을 방지하는 것이 바람직하다.
본 실시예에서는, In, Ga, 및 Zn을 포함한 금속 산화물 타겟(조성비로서 In2O3:Ga2O3:ZnO =1:1:1[mol %] 또는 In:Ga:Zn=1:1:0.5[at.%])을 이용하고, 기판과 타겟 사이의 거리를 100 mm, 압력을 0.6Pa, 직류(DC) 전원을 0.5kW, 산소(산소 유량 비율 100%) 분위기하에서 성막을 수행한다. 펄스 직류(DC) 전원을 이용하면, 먼지를 경감할 수 있고 막 두께를 균일하게 할 수 있기 때문에 바람직하다는 점에 유의한다. 본 실시예에서는, 산화물 반도체층(103)으로서, In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 In-Ga-Zn-O계 막을 형성한다.
금속 산화물 타겟의 상대 밀도는 90% 내지 100%이며, 바람직하게는, 95% 내지 99.9%이다. 상대 밀도가 높은 금속 산화물 타겟을 이용함으로써, 치밀한 산화물 반도체층이 형성된다.
산화물 반도체층을 형성할 때 도입되는 산소 가스, 질소 가스, 및 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 점에 유의한다. 또한, 산소 가스, 질소 가스, 및 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 설정하는 것이 바람직하다.
산화물 반도체층(103)의 두께는 바람직하게는 5 nm 내지 30 nm이다. 사용되는 산화물 반도체 재료에 따라 적절한 두께가 달라지므로, 재료에 따라 두께를 적절히 결정할 수 있다.
본 실시예에서, 게이트 절연층(102) 위에 산화물 반도체층(103)이 연속 형성된다. 여기서 이용되는 멀티-챔버 스퍼터링 장치에는, 규소 또는 산화 규소(인공 석영) 타겟과 산화물 반도체층 형성용의 타겟이 제공되고 있다. 산화물 반도체층 형성용의 타겟이 제공된 성막 챔버에는, 배기 수단으로서 적어도 크라이오펌프(cryopump)가 제공되고 있다. 배기 수단은 콜드 트랩(cold trap)을 구비한 터보 펌프(turbo pump)일 수도 있다.
크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, H2O 등 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층의 불순물 농도가 저감될 수 있다.
특히, 본 발명의 한 실시예의 반도체 소자에 대해 바람직한 산화물 반도체층은, 2차 이온 질량 분석(SIMS:secondary ion mass spectrometry)에 따른 수소 농도의 정량 결과가 1×1018 cm-3 내지 2×1020 cm-3, 바람직하게는, 2×1018 cm-3 내지 5 × 1019 cm-3으로 억제된 산화물 반도체층이다.
산화물 반도체층(103)은 기판이 가열된 상태에서 형성된다. 본 실시예에서, 기판은 100℃ 내지 600℃ 이하, 바람직하게는 200℃ 내지 400℃ 이하로 가열된다. 성막 동안에 기판을 가열함으로써, 형성된 산화물 반도체층의 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 저감될 수 있다.
스퍼터링법의 예로서, 스퍼터링용 전원으로서 고주파 전원을 이용하는 RF 스퍼터링법과, DC 스퍼터링법, 바이어스가 펄스화된 방식으로 인가되는 펄스 DC 스퍼터링법이 포함된다. RF 스퍼터링법은 주로 절연막을 형성하는 경우에 이용되고, DC 스퍼터링법은 주로 금속 도전막을 형성하는 경우에 이용된다.
또한, 상이한 재료의 복수개 타겟이 셋팅될 수 있는 멀티-소스 스퍼터링 장치도 있다. 멀티-소스 스퍼터링 장치를 이용하여, 동일한 챔버에서 상이한 재료의 막을 적층하여 형성하거나, 동일한 챔버에서 전기 방전에 의해 동시에 복수 종류의 재료의 막을 형성할 수도 있다.
또한, 챔버 내부에 자석 시스템을 갖추고 마그네트론 스퍼터링에 이용되는 스퍼터링 장치와, 글로우 방전(glow discharge)을 사용하지 않고 마이크로파를 이용해 발생시킨 플라스마를 이용하는 ECR 스퍼터링에 이용되는 스퍼터링 장치가 있다.
또한, 스퍼터링에 의한 성막 방법으로서, 성막 동안에 타겟 물질과 스퍼터링 가스 성분을 서로 화학 반응시켜 그 화합물 박막을 형성하는 반응성 스퍼터링법과, 성막 동안에 기판에도 전압을 인가하는 바이어스 스퍼터링법도 있다.
산화물 반도체층(103)을 스퍼터링법에 의해 형성하기 전에, 아르곤 가스를 도입해 플라스마를 발생시키는 역스퍼터링에 의해, 게이트 절연층(102) 표면에 부착된 먼지를 제거하는 것이 바람직하다는 점에 유의한다. 역스퍼터링이란, RF 전원을 이용해 아르곤 분위기에서 기판측에 전압을 인가하여 플라즈마를 생성하여 표면을 개질시키는 방법을 말한다. 아르곤 분위기 대신에, 질소 분위기, 헬륨 분위기, 산소 분위기 등을 이용할 수도 있다는 점에 유의한다. 도 2의 (a)는 이 단계에서의 단면도이다.
그 다음, 산화물 반도체층(103)을 제2 포토리소그래피 공정을 통해 섬 형상으로 가공하고, 이에 의해 산화물 반도체층(113)을 형성한다.
섬 형상의 산화물 반도체층(113)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다는 점에 유의한다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크가 필요하지 않다; 따라서, 제조 비용이 저감될 수 있다.
그 다음, 제3 포토리소그래피 공정을 통해 컨택트 홀(128)을 게이트 절연층(102)에 형성한다. 후속 공정에서 도전막을 형성하기 전에 역스퍼터링을 수행하여, 산화물 반도체층(113) 및 게이트 절연층(102)의 표면에 부착된 레지스트 잔여물을 제거하는 것이 바람직하다는 점에 유의한다. 도 2의 (b)는 이 단계에서의 단면도이다.
본 실시예에서는 제3 포토리소그래피 공정을 통해 게이트 절연층을 선택적으로 에칭하여 게이트 배선층(111b)에 도달하는 컨택트 홀(128)을 형성하지만, 이 방법에 한정되는 것은 아니다. 산화물 반도체층(103)을 형성한 후, 산화물 반도체층(103) 위에 레지스트 마스크를 형성하고 게이트 전극(111a)에 도달하는 컨택트 홀을 형성하고, 컨택트 홀을 형성한 후, 레지스트 마스크를 제거하고 또 다른 포토마스크를 이용해 산화물 반도체층(103) 위에 레지스트 마스크를 형성하여, 산화물 반도체층(103)을 선택적으로 에칭하여 섬 형상의 산화물 반도체층(113)으로 가공하는 방법을 이용할 수도 있다.
그 다음, 박막 트랜지스터의 소스 전극층 및 드레인 전극층이 되는 도전막을, 게이트 절연층(102), 산화물 반도체층(113), 및 컨택트 홀(128)을 통해 게이트 배선층(111b) 위에 형성한다.
도전막으로서, Ti, Mo, W, Al, Cr, Cu, 또는 Ta로부터 선택된 원소, 또는 상기 원소들 중 임의의 원소를 주성분으로서 포함하는 합금, 상기 원소들 중 임의의 원소의 조합을 포함하는 합금 등을 이용할 수 있다. 도전막은 전술한 원소를 포함한 단층에 한정되지 않고 2층 이상의 적층일 수 있다. 본 실시예에서는, 티타늄막(두께 100 nm), 알루미늄막(두께 200 nm) 및 티타늄막(두께 100 nm)이 적층된 3층 도전막을 형성한다. Ti막 대신에, 질화 티타늄막을 이용할 수도 있다.
200℃ 내지 600℃의 열처리를 수행하는 경우, 도전막은 이 열처리를 견딜 수 있는 내열성을 갖는 것이 바람직하다. 예를 들어, 힐록(hillock)을 방지하는 원소가 첨가된 알루미늄 합금이나 내열성 도전막과 적층한 도전막을 이용하는 것이 바람직하다. 도전막은, 스퍼터링법, 진공 증착법(예를 들어, 전자빔 증착법), 아크 방전 이온 도금법, 또는 스프레이법을 이용하여 형성된다. 도전막은, 스크린 인쇄법, 잉크젯법 등에 의해 은, 금, 구리 등의 도전성 나노페이스트를 토출하고 나노페이스트를 고온에서 소성함으로써 형성될 수 있다.
그 다음, 제4 포토리소그래피 공정을 통해, 레지스트 마스크를 형성하고 도전막을 선택적으로 에칭하여, 소스 전극층 및 드레인 전극층을 포함한 제2 배선층(115a, 115b, 및 115c로 표기)을 형성한다(도 2의 (c) 참조). 도 2의 (c)에 도시된 바와 같이, 제2 배선층(115c)은 컨택트 홀(128)을 통해 게이트 배선층(111b)에 직접 접속된다.
제4 포토리소그래피 공정에서, 산화물 반도체층에 접하는 도전막의 부분만을 선택적으로 제거한다. 산화물 반도체층에 접하는 도전막의 부분들만을 선택적으로 제거하기 위해, 알칼리성 에칭제로서 암모니아과수(조성의 중량비로서 과산화수소:암모니아:물 = 5:2:2) 등을 이용하는 경우, 금속 도전막을 선택적으로 제거할 수 있으므로, In-Ga-Zn-O계 산화물 반도체를 포함하는 산화물 반도체층을 잔존시킬 수 있다.
에칭 조건에 따라, 산화물 반도체층(113)의 노출된 영역이 제4 포토리소그래피 공정을 통해 에칭되는 경우가 있다. 그 경우, 소스 전극층과 드레인 전극층 사이에 개재된 영역(참조번호 115a와 115b 사이에 개재된 영역)에서의 산화물 반도체층(113)의 두께는, 게이트 전극(111a) 위의 소스 전극층과 중첩하는 영역에서의 산화물 반도체층(113)의 두께, 또는 게이트 전극(111a) 위의 드레인 전극층과 중첩하는 영역에서의 산화물 반도체층(113)의 두께보다 얇다(도 2의 (c) 참조).
소스 전극층 및 드레인 전극층을 포함한 제2 배선층(115a, 115b, 및 115c로 표기)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크가 필요하지 않다; 따라서, 제조 비용이 저감될 수 있다.
그 다음, 게이트 절연층(102), 산화물 반도체층(113), 및 제2 배선층 위에, 산화물 절연층(107)을 형성한다. 이 단계에서, 산화물 반도체층(113)과 산화물 절연층(107)이 서로 접하는 영역이 형성된다. 게이트 전극(111a) 위에서, 산화물 절연층인 게이트 절연층(102)과 산화물 절연층(107) 사이에 개재되어 접하는 산화물 반도체층(113)의 영역이 채널 형성 영역이다.
산화물 반도체층에 접하는 산화물 절연층은, 수분, 수소 이온, OH- 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 방지하는 무기 절연층을 이용하여 형성된다. 통상적으로는, 산화 규소막, 질화 산화 규소막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등을 이용한다. 또, 산화물 절연층(107)은, 산화물 절연층에 물, 수소 등의 불순물을 혼입시키지 않는 적절한 방법, 예를 들어, 스퍼터링법에 의해 1 nm 이상의 두께로 형성될 수 있다.
본 실시예에서는, 스퍼터링법에 의해 산화물 절연층으로서 산화 규소막이 형성된다. 성막 시 기판 온도는 300℃ 이하일 수 있으며, 본 실시예에서는 100℃이다. 산화 규소막의 스퍼터링법에 의한 형성은, 희가스(대표적으로는, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기에서 수행될 수 있다. 스퍼터링에 의해 형성된 산화물 절연층은 특히 조밀하므로, 그것이 단층이더라도, 접하는 층 내로의 불순물의 확산을 억제하는 보호막으로서 기능할 수 있다. 인(P)이나 붕소(B)를 도핑한 타겟을 이용함으로써 산화물 절연층이 인(P)이나 붕소(B)를 함유할 수도 있다는 점에 유의한다.
타겟으로서, 산화 규소 타겟 또는 규소 타겟을 이용할 수가 있고, 특히 규소 타겟이 바람직하다. 규소 타겟을 이용하여 산소 및 희가스 분위기하에서 스퍼터링에 의해 형성된 산화 규소막은, 규소 원자 또는 산소 원자의 불포화 결합을 많이 포함하고 있다.
산화물 절연층(107)은 불포화 결합을 많이 포함하기 때문에, 산화물 반도체층(113)에 포함된 불순물은 산화물 반도체층(113)과 산화물 절연층(107) 사이의 계면을 통해 산화물 절연층(107) 내로 쉽게 확산된다. 구체적으로는, 산화물 반도체층(113)에 포함된 수소 원자, H2O 등의 수소 원자를 포함한 화합물이 산화물 절연층(107) 내로 쉽게 확산된다.
수소가 산화물 반도체층(113)과 산화물 절연층(107) 사이의 계면으로 이동하고 계면에서의 수소 농도가 1×1019 cm-3 내지 5 × 1022cm-3, 바람직하게는 5 × 1019 cm-3 내지 1x1022 cm-3일 때, 산화물 반도체층의 수소 농도가 저감된다. 저감된 수소 농도를 갖는 산화물 반도체층을 포함하는 반도체 소자는 훌륭한 신뢰성을 가진다.
산화물 반도체층(113)과 산화물 절연층(107) 사이의 계면에서의 수소 농도는 그 계면으로부터 30 nm 떨어진 산화물 절연층 일부의 수소 농도보다 5배 내지 100배(바람직하게는 5배 내지 10배) 높을 때, 계면을 통해 산화물 반도체층(113)으로부터 산화물 절연층(107)으로의 수소의 이동이 촉진된다.
본 실시예에서는, 순도가 6N이고 기둥모양의 다결정 붕소 도핑된 규소 타겟(저항값 0.01 Ωcm)을 이용하여, 기판과 타겟 사이의 거리(T-S간 거리)를 89mm, 압력을 0.4 Pa, 직류(DC) 전원을 6kW, 산소(산소 유량 비율 100%) 분위기하에서 펄스 DC 스퍼터링법에 의해 성막을 수행한다. 두께는 300 nm이다.
산화물 절연층(107)은 산화물 반도체층(113)의 채널 형성 영역 위에 접하여 제공되며 채널 보호층으로서 기능한다.
그 다음, 산화물 절연층(107) 위에 보호 절연층(108)이 형성된다(도 2의 (d) 참조). 보호 절연층(108)으로서, 질화 규소막, 질화 산화 규소막, 질화 알루미늄 등을 이용한다. 본 실시예에서는, RF 스퍼터링에 의해 보호 절연층(108)으로서 질화 규소막이 형성된다.
이상의 공정들을 통해, 박막 트랜지스터(151)를 제조할 수 있다.
본 실시예에서는 게이트 절연층(102)과 산화물 반도체층(103)을 연속 형성하지만, 게이트 절연층(102)을 대기에 노출한 다음, 산화물 반도체층(103)을 형성할 수도 있다. 그 경우는, 게이트 절연층(102)을 불활성 가스 분위기(질소, 헬륨, 네온, 아르곤 등)에서 (400℃ 이상 기판의 변형점 미만의 온도에서) 열 처리하는 것이 바람직하다. 이 열 처리를 통해, 산화물 반도체층(103)의 형성전에 게이트 절연층(102) 내에 포함된 수소나 물 등의 불순물을 제거할 수 있다.
산화 규소층, 질화 규소층, 산화 질화 규소층, 또는 질화 산화 규소층은, 스퍼터링법 대신에 플라즈마 CVD법에 의해 형성될 수도 있다. 예를 들어, 성막 가스로서 SiH4, 산소, 및 질소를 이용하는 플라스마 CVD법에 의해 산화 질화 규소층을 형성할 수 있다. 게이트 절연층(102)의 두께는 100 nm 내지 500 nm이다. 적층을 이용하는 경우, 예를 들어, 이 적층은, 두께 50 nm 내지 200 nm의 제1 게이트 절연층(102a)과, 제1 게이트 절연층(102a) 위에 두께 5 nm 내지 300 nm의 제2 게이트 절연층(102b)을 포함한다. 플라즈마 CVD법 등에 의해 형성된 막이 수소 또는 물 등의 불순물을 포함하는 경우, 상기의 열 처리를 수행하여 불순물을 제거한 다음, 산화물 반도체층을 형성하는 것이 바람직하다.
본 실시예에서는 제3 포토리소그래피 공정을 통해 게이트 절연층(102)을 선택적으로 에칭하여 게이트 배선층(111b)에 도달하는 컨택트 홀(128)을 형성하지만, 이 방법에 한정되는 것은 아니다. 예를 들어, 게이트 절연층(102)을 형성한 후, 게이트 절연층 위에 레지스트 마스크를 형성하고 게이트 배선층(111b)에 도달하는 컨택트 홀을 형성할 수도 있다.
산화물 반도체층을 형성한 후, 산화물 반도체층의 탈수화 또는 탈수소화를 행할 수도 있다.
탈수화 또는 탈수소화를 행하는 제1 열 처리의 온도는, 400℃ 이상 750℃ 미만, 바람직하게는 425℃ 이상이다. 온도가 425℃ 이상인 경우, 열 처리 시간은 1시간 이하일 수 있지만, 온도가 425℃ 미만인 경우, 열 처리 시간은 1시간보다 길다는 점에 유의한다. 제1 열 처리에서는, 열 처리 장치의 하나인 전기로에 기판을 도입하고, 질소 분위기에서 산화물 반도체층에 열 처리를 행한다. 그 후, 산화물 반도체층은 대기에 노출되지 않고, 산화물 반도체층 내로의 물과 수소의 재혼입을 방지하여, 수소 농도가 감소된 산화물 반도체층을 얻는다. 산화물 반도체층에 대해 탈수화 또는 탈수소화를 행하는 가열 온도 T로부터, 다시 물이 포함되지 않는 온도까지, 구체적으로는, 가열 온도 T보다 100℃ 이상 낮은 온도까지, 동일한 로에서 질소 분위기하에서 서냉한다. 질소 분위기에 한정되지 않고, 헬륨, 네온, 아르곤 등에서 탈수화 또는 탈수소화를 행한다.
열 처리 장치는 전기로에 한정되지 않고, 예를 들어, GRTA(gas rapid thermal annealing) 장치 또는 LRTA(lamp rapid thermal annealing) 장치 등의 RTA(rapid thermal annealing) 장치를 이용할 수가 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 방출되는 광(전자기파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는, 전술된 램프로부터 방출된 광을 이용하는 열 복사와, 램프로부터 방출된 광에 의해 가열된 가스로부터의 열의 전도에 의해, 피처리물을 가열하는 장치이다. 가스로서는, 아르곤 등의 희가스 또는 질소 등의, 열 처리에 의해 피처리물과 반응하지 않는 불활성 가스가 이용된다. 또한, LRTA 장치 또는 GRTA 장치는, 램프 뿐만이 아니라, 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의해 피처리물을 가열하는 장치를 가질 수도 있다.
제1 열 처리에 있어서, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 열 처리 장치에 도입되는 질소 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 하는 것이 바람직하다.
제1 열 처리의 조건 또는 산화물 반도체층의 재료에 따라, 산화물 반도체층이 결정화되어, 미정질막 또는 다결정막이 되는 경우도 있다. 예를 들어, 산화물 반도체층은 결정화 정도가 90% 이상 또는 80% 이상인 미정질 반도체층이 되는 경우가 있다. 또한, 제1 열 처리의 조건 및 산화물 반도체층의 재료에 따라, 산화물 반도체층은 결정 성분을 포함하지 않는 아몰퍼스 산화물 반도체층이 되는 경우도 있다.
제1 열 처리 후에, 산화물 반도체층은 산소 결핍형 산화물 반도체가 된다, 즉, 저항이 낮아진다. 제1 열 처리 후의 산화물 반도체층의 캐리어 농도는 성막 직후의 산화물 반도체층의 캐리어 농도보다 높아진다; 산화물 반도체층은 바람직하게는 1×1018 cm-3 이상의 캐리어 농도를 갖는 것이 바람직하다.
제1 열 처리의 조건 또는 게이트 전극(111a) 및 게이트 배선층(111b)의 재료에 따라, 산화물 반도체층이 결정화되어 미정질막 또는 다결정막이 되는 경우도 있다. 예를 들어, 게이트 전극(111a) 및 게이트 배선층(111b)으로서 산화 인듐 및 산화 주석의 합금막을 이용하는 경우, 산화물 반도체층은 450℃에서 1시간 동안의 제1 열 처리에 의해 결정화된다. 대조적으로, 게이트 전극(111a) 및 게이트 배선층(111b)으로서 산화 규소를 포함하는 산화 인듐 및 산화 주석의 합금막을 이용하는 경우, 산화물 반도체층은 결정화되지 않는다.
섬 형상의 산화물 반도체층(113)으로 가공하기 이전에 산화물 반도체층(103)에 제1 열 처리를 수행할 수도 있다. 그 경우, 제1 열처리 후에 가열 장치로부터 기판을 꺼낸 다음, 포토리소그래피 공정을 수행한다.
산화물 절연층(107)의 형성 후, 제2 열 처리(바람직하게는 200℃ 내지 400℃ 이하, 예를 들어 250℃ 내지 350℃ 이하)를 불활성 가스 분위기 또는 질소 가스 분위기에서 수행할 수도 있다.
예를 들어, 질소 분위기에서 250℃, 1시간의 제2 열 처리를 수행한다. 제2 열 처리시에, 산화물 반도체층(113)의 일부가 산화물 절연층(107)에 접한 상태로 가열되고, 산화물 반도체층(113)의 다른 일부가 제2 배선층(115a 및 115b로 표기)과 접한 상태로 가열된다.
제1 열 처리를 통해 저항이 낮아진 산화물 반도체층(113)이 산화물 절연층(107)에 접한 상태로 제2 열 처리가 수행되면, 산화물 절연층(107)에 접한 산화물 반도체층(113)의 영역 부근이 산소 과잉 산화물 반도체가 된다. 따라서, 산화물 절연층(107)에 접하는 산화물 반도체층(113)의 영역으로부터 산화물 반도체층(113)의 바닥을 향하는 방향으로 저항이 더 높아진다(산화물 반도체층의 영역 부근이 I형 산화물 반도체가 된다)
구체적으로는, 산화물 반도체층(113)과 산화물 절연층(107) 사이의 계면으로부터 게이트 절연층(102)을 향하여 저항이 증가되는 영역을 갖는 산화물 반도체층(123)(I형 산화물 반도체)이 형성된다.
저항이 증가된 산화물 반도체층(I형 산화물 반도체)이 박막 트랜지스터(151)의 채널 형성 영역에 형성되기 때문에, 임계 전압은 양의 값이고 박막 트랜지스터(151)는 강화형 박막 트랜지스터로서 행동한다.
금속 도전막을 이용하여 형성된 제2 배선층(115a 및 115b로 표기)과 산화물 반도체층(113)이 접하는 영역 부근에 제2 열 처리를 행함으로써, 금속 도전막으로 산소가 이동하기 쉬워지고 산화물 반도체층의 상기 영역의 저항이 더욱 낮아진다(N형 산화물 반도체).
제2 열 처리의 타이밍은, 산화물 절연층(107)의 형성 이후라면 특별히 제한은 없다.
본 실시예에서 설명된 방법에 의해 불순물의 농도가 억제된 산화물 반도체층을 이용함으로써, 신뢰성이 높은 반도체 소자를 제공할 수 있다. 구체적으로는, 제어된 임계 전압을 갖는 산화물 반도체를 포함하는 박막 트랜지스터가 제공될 수 있다. 또한, 동작 속도가 빠르고, 제조 공정이 비교적 용이하며, 충분한 신뢰성을 갖는, 산화물 반도체를 포함하는 박막 트랜지스터를 제공할 수 있다.
또한, 본 실시예에 의해, 임계 전압이 제어되고, 동작 속도가 빠르며, 제조 공정이 비교적 용이하고, 충분한 신뢰성을 갖는 산화물 반도체를 포함하는 박막 트랜지스터의 제조 방법을 제공할 수 있다.
또한, BT 스트레스 시험(바이어스-온도 스트레스 시험)을 행했을 때의 임계 전압의 변화량을 저감할 수 있어서, 신뢰성이 높은 박막 트랜지스터를 제공할 수 있다. 본 명세서에서, BT 스트레스 시험(바이어스-온도 스트레스 시험)이란, 고온 분위기에서 박막 트랜지스터에 높은 게이트 전압을 인가하는 시험을 말한다.
본 실시예는 본 명세서의 다른 실시예와 적절히 조합될 수 있다.
(실시예 2)
본 실시예에서는, 본 발명의 한 실시예의 반도체 소자의 제조에 이용되는 연속 성막 장치 및 이 장치를 이용한 성막 방법을 설명한다. 본 실시예에서는, 연속 성막 공정을 설명하고, 그 외의 공정은 박막 트랜지스터를 제조하기 위해 실시예 1에 따라 행해질 수 있다는 점에 유의한다.
본 실시예에서 이용되는 연속 성막 장치(1000)를 도 3에 나타낸다. 연속 성막 장치(1000)는 로드 챔버(load chamber)(1110)와 언로드 챔버(unload chamber)(1120)를 포함한다. 로드 챔버(1110)와 언로드 챔버(1120)에는 각각, 처리 전의 기판을 수납하는 카셋트(1111)와 처리 후의 기판을 수납하는 카셋트(1121)가 제공된다. 로드 챔버(1110)와 언로드 챔버(1120) 사이에는 제1 반송 챔버(1100)가 제공되고, 기판을 반송하는 반송 수단(1101)이 제공되어 있다.
또한, 연속 성막 장치(1000)는 제2 반송 챔버(1200)를 포함한다. 제2 반송 챔버(1200)에는 반송 수단(1201)이 제공된다. 4개의 처리 챔버(제1 처리 챔버(1210), 제2 처리 챔버(1220), 제3 처리 챔버(1230), 및 제4 처리 챔버(1240))가 게이트 밸브를 통해 제2 반송 챔버(1200)에 접속되며, 제2 반송 챔버(1200) 주변에 배치된다. 제1 처리 챔버(1210)의 한편은 게이트 밸브를 통해 제1 반송 챔버(1100)에 접속되고, 제1 처리 챔버(1210)의 다른 한편은 게이트 밸브를 통해 제2 반송 챔버(1200)에 접속된다는 점에 유의한다.
제1 반송 챔버(1100), 로드 챔버(1110), 및 언로드 챔버(1120) 내의 압력은 대기압임에 유의한다. 제2 반송 챔버(1200), 제1 처리 챔버(1210), 제2 처리 챔버(1220), 제3 처리 챔버(1230), 및 제4 처리 챔버(1240)에는, 각각, 배기 수단(1205), 배기 수단(1215), 배기 수단(1225), 배기 수단(1235), 및 배기 수단(1245)이 제공되고 있어, 감압 상태를 실현할 수 있다. 각 처리 챔버의 사용 용도에 따라 배기 수단을 선택할 수도 있지만, 크라이오펌프 등의 배기 수단이 특히 바람직하다. 대안으로서, 콜드 트랩(cold trap)을 갖춘 터보 펌프가 이용될 수도 있다.
산화물 반도체층을 형성하는 경우, 산화물 반도체층을 형성하기 위한 처리 챔버는 물론이거니와, 산화물 반도체층에 접하는 막의 형성 공정, 및 산화물 반도체층의 형성 전후의 공정에서 불순물이 혼입하지 않도록 하기 위해, 크라이오펌프 등의 배기 수단을 이용하는 것이 바람직하다.
제1 처리 챔버(1210)에는 기판 가열 수단(1211)이 제공된다. 기판 가열 수단으로서, 핫 플레이트, RTA 등을 이용할 수 있다. 제1 처리 챔버(1210)는, 대기압 상태의 제1 반송 챔버(1100)로부터 감압 상태의 제2 반송 챔버(1200)로 기판을 반송하는 전달 챔버(delivery chamber)로서 기능한다. 전달 챔버를 제공함으로써, 제2 반송 챔버(1200)가 대기에 의해 오염되는 것을 방지할 수 있다.
제2 처리 챔버(1220), 제3 처리 챔버(1230), 및 제4 처리 챔버(1240)에는, 각각 스퍼터링 장치와 기판 가열 수단이 제공된다. 기판 가열 수단으로서, 핫 플레이트, RTA 등을 이용할 수 있다.
연속 성막 장치(1000)의 동작예가 설명된다. 여기서는, 게이트 전극이 형성된 기판 위에 게이트 절연막과 산화물 반도체층을 연속 형성하는 방법을 설명한다. 연속 성막 방법은, 예로서 실시예 1에 설명된 박막 트랜지스터의 제조 공정에 적용될 수 있다는 점에 유의한다.
우선, 반송 수단(1101)이, 게이트 전극이 형성된 기판(100)을, 카셋트(1111)로부터 대기압 상태의 제1 처리 챔버(1210)로 반송한다. 그 다음, 게이트 밸브를 닫고, 제1 처리 챔버(1210)를 배기한다. 제1 처리 챔버(1210)에서 기판(100)을 예비가열하여, 기판에 부착된 불순물을 제거하고 배기한다. 불순물의 예로서는, 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 탄소 원자를 포함한 화합물 등이 있다. 예비가열의 온도는, 600℃ 이하, 바람직하게는 100℃ 이상 400℃ 이하임에 유의한다.
그 다음, 기판(100)을 제2 처리 챔버(1220) 내로 반송하여 질화 규소막을 형성한다. 그 다음, 기판(100)을 제2 반송 챔버(1200)를 거쳐 제3 처리 챔버(1230)로 반송하고, 질화 규소막 위에 산화 규소막을 형성하여 적층한다. 제2 처리 챔버(1220) 및 제3 처리 챔버(1230)는 크라이오펌프 등을 이용하여 배기되어, 처리 챔버 내의 불순물 농도가 저감된다. 불순물 농도가 저감된 처리 챔버에 적층된 질화 규소막과 산화 규소막은, 불순물 농도가 저감된 게이트 절연막으로서 기능한다.
게이트 전극 위에 질화 규소막과 산화 규소막이 연속 형성된 기판(100)을 제4 처리 챔버(1240)로 반송한다. 제4 처리 챔버(1240)에는 산화물 반도체층 형성용의 타겟과, 배기 수단으로서 크라이오펌프가 제공된다.
그 다음, 기판(100) 위의 산화 규소막 위에 산화물 반도체층을 형성한다. 불순물이 저감된 처리 챔버에서 형성된 산화물 반도체층에서, 불순물 농도가 억제된다. 구체적으로는, 산화물 반도체층의 수소 농도를 저감할 수 있다. 또한, 산화물 반도체층은 기판이 가열된 상태에서 형성된다. 본 실시예에서, 기판 온도는 100 ℃ 내지 600℃, 바람직하게는 200℃ 내지 400℃이다. 기판이 가열된 상태에서 산화물 반도체층을 형성함으로써, 형성된 산화물 반도체층의 불순물 농도가 저감될 수 있다.
금속 산화물 타겟의 상대 밀도는 90% 내지 100%이며, 바람직하게는, 95% 내지 99.9%이다. 상대 밀도가 높은 금속 산화물 타겟을 이용함으로써, 치밀한 산화물 반도체층이 형성된다.
산화물 반도체층을 형성할 때 도입되는 산소 가스, 질소 가스, 및 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 점에 유의한다. 또한, 산소 가스, 질소 가스, 및 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 설정하는 것이 바람직하다.
이상과 같이, 크라이오펌프로 배기되어 불순물이 저감된 처리 챔버에서의 연속 성막에 의해, 반도체 소자에 포함된 층들의 불순물 농도를 억제할 수 있다.
크라이오펌프 등의 배기 수단을 적용한 연속 성막 장치를 이용하여, 처리 챔버 내의 불순물을 저감할 수 있다. 처리 챔버의 내벽에 부착된 불순물이 제거되고, 성막 동안 기판 및 막 내로의 불순물 혼입을 저감할 수 있다.
본 실시예에서 설명하는 연속 성막 장치를 이용하여 형성된 산화물 반도체층에서는 불순물의 혼입이 억제된다. 따라서, 산화물 반도체층을 이용하여, 신뢰성이 높은 반도체 소자를 제공할 수 있다. 구체적으로는, 임계 전압이 제어된 산화물 반도체를 포함하는 박막 트랜지스터가 제공될 수 있다. 또한, 동작 속도가 빠르고, 제조 공정이 비교적 용이하며, 충분한 신뢰성을 갖는 산화물 반도체를 포함한 박막 트랜지스터를 제공할 수 있다.
또한, 본 실시예에서 설명된 연속 성막 장치를 이용하여, 임계 전압이 제어되고, 동작 속도가 빠르며, 제조 공정이 비교적 용이하고, 충분한 신뢰성을 갖는 산화물 반도체층을 포함하는 박막 트랜지스터의 제조 방법을 제공할 수 있다.
또한, BT 스트레스 시험(바이어스-온도 스트레스 시험)을 행했을 때의 임계 전압의 변화량을 저감할 수 있어서, 신뢰성이 높은 박막 트랜지스터를 제공할 수 있다.
본 실시예에서는, 3개 이상의 처리 챔버가 반송 챔버를 통해 접속되는 구조가 이용된다; 그러나, 이 구조에 한정되는 것은 아니다. 예를 들어, 기판의 반입구와 반출구가 제공되고 처리 챔버들이 서로 접속되는, 소위, 인-라인(in-line) 구조가 이용될 수도 있다.
본 실시예는 본 명세서의 다른 실시예와 적절히 조합될 수 있다.
(실시예 3)
본 실시예에서는, 산화물 반도체층의 형성 장치 및 이 장치를 이용하는 산화물 반도체층의 형성 방법을 설명한다. 본 실시예에서는, 산화물 반도체층의 형성 공정을 설명하고, 그 외의 공정은 박막 트랜지스터를 제조하기 위해 실시예 1에 따라 행해질 수 있다는 점에 유의한다.
본 실시예에서 이용되는 성막 장치(2000)를 도 4에 나타낸다. 성막 장치(2000)는 로드 챔버(2110)와 언로드 챔버(2120)를 포함한다. 로드 챔버(2110)와 언로드 챔버(2120)에는 각각, 처리 전의 기판을 수납하는 카셋트(2111)와 처리 후의 기판을 수납하는 카셋트(2121)가 제공된다. 로드 챔버(2110)와 언로드 챔버(2120) 사이에는 제1 반송 챔버(2100)가 제공되고, 기판을 반송하는 반송 수단(2101)이 제공되어 있다.
또한, 성막 장치(2000)는 제2 반송 챔버(2200)를 포함한다. 제2 반송 챔버(2200)에는 반송 수단(2201)이 제공된다. 4개의 처리 챔버(제1 처리 챔버(2210), 제2 처리 챔버(2220), 제3 처리 챔버(2230), 및 제4 처리 챔버(2240))가 게이트 밸브를 통해 제2 반송 챔버(2200)에 접속되며, 제2 반송 챔버(2200) 주변에 배치된다. 제1 처리 챔버(2210)의 한편은 게이트 밸브를 통해 제1 반송 챔버(2100)에 접속되고, 제1 처리 챔버(2210)의 다른 한편은 게이트 밸브를 통해 제2 반송 챔버(2200)에 접속된다는 점에 유의한다.
제1 반송 챔버(2100), 로드 챔버(2110), 및 언로드 챔버(2120) 내의 압력은 대기압임에 유의한다. 제2 반송 챔버(2200), 제1 처리 챔버(2210), 제2 처리 챔버(2220), 제3 처리 챔버(2230), 및 제4 처리 챔버(2240)에는, 각각, 배기 수단(2205), 배기 수단(2215), 배기 수단(2225), 배기 수단(2235), 및 배기 수단(2245)이 제공되고 있어, 감압 상태를 실현할 수 있다. 각 처리 챔버의 사용 용도에 따라 배기 수단을 선택할 수도 있지만, 크라이오펌프 등의 배기 수단이 특히 바람직하다. 대안으로서, 콜드 트랩을 갖춘 터보 펌프가 이용될 수도 있다.
산화물 반도체층을 형성하기 위한 처리 챔버는 물론이거니와, 산화물 반도체층의 형성 전후의 공정들에서 불순물이 혼입되지 않도록 하기 위해 크라이오펌프 등의 배기 수단을 이용하는 것이 바람직하다.
제1 처리 챔버(2210)는, 대기압 상태의 제1 반송 챔버(2100)으로부터 감압 상태의 제2 반송 챔버(2200)로 기판을 반송하는 전달 챔버로서 기능한다. 전달 챔버를 제공함으로써, 제2 반송 챔버(2200)가 대기에 의해 오염되는 것을 방지할 수 있다.
제2 처리 챔버(2220)에는 기판 가열 수단(2221)이 제공된다. 기판 가열 수단으로서, 핫 플레이트, RTA 등을 이용할 수 있다. 제3 처리 챔버(2230)에는 스퍼터링 장치와 기판 가열 수단이 제공된다. 기판 가열 수단으로서, 핫 플레이트, RTA 등을 이용할 수 있다. 또한, 제4 처리 챔버(2240)에는 냉각 수단(2241)이 제공된다.
산화물 반도체층의 형성을 위한 성막 장치(2000)를 이용한 산화물 반도체층의 형성 방법을 설명한다. 여기서는, 게이트 전극과 게이트 전극 위에 게이트 절연막이 미리 형성되어 있는 기판 위에 산화물 반도체층을 형성하는 방법을 설명한다. 성막 방법은, 예로서 실시예 1에 설명된 박막 트랜지스터의 제조 공정에 적용될 수 있다는 점에 유의한다.
우선, 반송 수단(2101)이, 게이트 전극 위에 게이트 절연막이 형성된 기판(100)을, 카셋트(2111)로부터 대기압 상태의 제1 처리 챔버(2210)로 반송한다. 그 다음, 게이트 밸브를 닫고, 제1 처리 챔버(2210)를 배기한다. 제1 처리 챔버(2210)의 압력과 제2 반송 챔버(2200)의 압력이 실질적으로 동일할 때, 게이트 밸브를 개방하고 제2 반송 챔버(2200)를 거쳐 제1 처리 챔버(2210)로부터 제2 처리 챔버(2220)로 기판(100)을 반송한다.
그 다음, 제2 처리 챔버(2220)에서 기판 가열 수단(2221)에 의해 기판(100)을 예비가열하여, 기판에 부착된 불순물을 제거하고 배기한다. 불순물의 예로서는, 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물 등이 있다. 예비가열의 온도는, 600℃ 이하, 바람직하게는 100℃ 이상 400 ℃ 이하임에 유의한다. 제2 처리 챔버(2220)에 제공되는 배기 수단으로서, 크라이오펌프를 사용하는 것이 바람직하다. 기판(100)에 부착된 불순물이 예비가열에 의해 제거되어 제2 처리 챔버(2220) 내로 확산하기 때문에, 크라이오펌프를 이용해 그 불순물을 제2 처리 챔버(2220)로부터 배출해야 한다.
그 다음, 기판(100)을 제3 처리 챔버(2230) 내로 반송하여 산화물 반도체층을 형성한다. 제3 처리 챔버(2230)는 크라이오펌프 등을 이용하여 배기되어, 처리 챔버 내의 불순물 농도가 저감된다. 불순물이 저감된 처리 챔버에서 형성된 산화물 반도체층에서, 불순물 농도가 억제된다. 구체적으로는, 산화물 반도체층의 수소 농도를 저감할 수 있다. 또한, 산화물 반도체층은 기판이 가열된 상태에서 형성된다. 본 실시예에서, 기판 온도는 100 ℃ 내지 600℃, 바람직하게는 200℃ 내지 400℃이다. 기판이 가열된 상태에서 산화물 반도체층을 형성함으로써, 형성된 산화물 반도체층의 불순물 농도가 저감될 수 있다.
금속 산화물 타겟의 상대 밀도는 90% 내지 100%이며, 바람직하게는, 95% 내지 99.9%이다. 상대 밀도가 높은 금속 산화물 타겟을 이용함으로써, 치밀한 산화물 반도체층이 형성된다.
그 후, 기판(100)은 제4 처리 챔버(2240)로 반송된다. 성막 후 열 처리시의 기판 온도 T로부터 물 등의 불순물의 재혼입이 억제되는 온도까지 기판(100)을 서냉한다. 구체적으로는, 기판 온도 T보다 100℃ 이상 낮을 때까지 서냉한다. 제4 처리 챔버(2240) 내에 헬륨, 네온, 아르곤 등을 도입하여 서냉할 수도 있다. 냉각에 이용되는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 점에 유의한다. 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 하는 것이 바람직하다.
이상과 같이, 크라이오펌프를 사용하여 배기되고 불순물이 저감된 처리 챔버에서의 성막에 의해, 산화물 반도체층은 대기에 노출되지 않고, 이는 산화물 반도체층으로의 물이나 수소의 재혼입을 방지하여, 불순물 농도가 억제된 산화물 반도체층을 얻을 수 있다.
크라이오펌프 등의 배기 수단을 적용한 성막 장치를 이용하여, 처리 챔버 내의 불순물을 저감할 수 있다. 처리 챔버의 내벽에 부착된 불순물이 제거되고, 성막 동안 기판 및 막 내로의 불순물 혼입을 저감할 수 있다. 또한, 예비가열 동안 분위기로부터 제거된 불순물이 배기되어, 불순물이 기판에 재부착되는 것을 방지할 수 있다.
본 실시예에서 설명되는 성막 장치를 이용해 형성된 산화물 반도체층에서는 불순물의 혼입이 억제된다. 따라서, 산화물 반도체층을 이용함으로써, 신뢰성이 높은 반도체 소자를 제공할 수 있다. 구체적으로는, 임계 전압이 제어된 산화물 반도체를 포함하는 박막 트랜지스터가 제공될 수 있다. 또한, 동작 속도가 빠르고, 제조 공정이 비교적 용이하며, 충분한 신뢰성을 갖는 산화물 반도체를 포함한 박막 트랜지스터를 제공할 수 있다.
또한, 본 실시예에서 설명된 연속 성막 장치를 이용하여, 임계 전압이 제어되고, 동작 속도가 빠르며, 제조 공정이 비교적 용이하고, 충분한 신뢰성을 갖는 산화물 반도체층을 포함하는 박막 트랜지스터의 제조 방법을 제공할 수 있다.
또한, BT 스트레스 시험(바이어스-온도 스트레스 시험)을 행했을 때의 임계 전압의 변화량을 저감할 수 있어서, 신뢰성이 높은 박막 트랜지스터를 제공할 수 있다.
본 실시예에서는, 3개 이상의 처리 챔버가 반송 챔버를 통해 접속되는 구조가 이용된다; 그러나, 이 구조에 한정되는 것은 아니다. 예를 들어, 기판의 반입구와 반출구가 제공되고, 처리 챔버들이 서로 접속되는, 소위 인-라인 구조가 이용될 수도 있다.
본 실시예는 본 명세서의 다른 실시예와 적절히 조합될 수 있다.
(실시예 4)
본 실시예에서는, 산화물 반도체층 위에 산화물 절연층 및 보호막을 연속 성막하기 위한 장치 및 이 장치를 이용한 산화물 절연층 및 보호막의 연속 성막 방법을 설명한다. 본 실시예에서는, 산화물 반도체층의 형성 공정을 설명하고, 그 외의 공정은 박막 트랜지스터를 제조하기 위해 실시예 1에 따라 행해질 수 있다는 점에 유의한다.
본 실시예에서 이용되는 연속 성막 장치(3000)를 도 5에 나타낸다. 연속 성막 장치(3000)는 로드 챔버(3110)와 언로드 챔버(3120)를 포함한다. 로드 챔버(3110)와 언로드 챔버(3120)에는 각각, 처리 전의 기판을 수납하는 카셋트(3111)와 처리 후의 기판을 수납하는 카셋트(3121)가 제공된다.
또한, 연속 성막 장치(3000)는 제1 반송 챔버(3100)를 포함한다. 제1 반송 챔버(3100)에는 반송 수단(3101)이 제공된다. 5개의 처리 챔버(제1 처리 챔버(3210), 제2 처리 챔버(3220), 제3 처리 챔버(3230), 제4 처리 챔버(3240), 및 제5 처리 챔버(3250))가 게이트 밸브를 통해 제1 반송 챔버(3100)에 접속되며, 제1 반송 챔버(3100) 주변에 배열된다.
로드 챔버(3110), 언로드 챔버(3120), 제1 반송 챔버(3100), 제1 처리 챔버(3210), 제2 처리 챔버(3220), 제3 처리 챔버(3230), 제4 처리 챔버(3240), 및 제5 처리 챔버(3250)에는, 각각 배기 수단(3115), 배기 수단(3125), 배기 수단(3105), 배기 수단(3215), 배기 수단(3225), 배기 수단(3235), 배기 수단(3245), 및 배기 수단(3255)이 제공되고 있어, 감압 상태를 실현할 수 있다. 각 처리 챔버의 사용 용도에 따라 배기 수단을 선택할 수도 있지만, 크라이오펌프 등의 배기 수단이 특히 바람직하다. 대안으로서, 콜드 트랩을 갖춘 터보 펌프가 이용될 수도 있다.
산화물 반도체층의 형성 전후의 공정들에서 불순물이 혼입되지 않도록 하기 위해 크라이오펌프 등의 배기 수단을 이용하는 것이 바람직하다.
로드 챔버(3110) 및 언로드 챔버(3120)는 대기압 상태의 실내로부터 감압 상태의 제1 반송 챔버(3100) 내로 기판을 반송하는 전달 챔버로서 기능한다. 전달 챔버를 제공함으로써, 제1 반송 챔버(3100)가 대기에 의해 오염되는 것을 방지할 수 있다.
제1 처리 챔버(3210) 및 제4 처리 챔버(3240)에는, 각각 기판 가열 수단(3211) 및 기판 가열 수단(3241)이 제공된다. 기판 가열 수단으로서, 핫 플레이트, RTA 등을 이용할 수 있다. 제2 처리 챔버(3220) 및 제3 처리 챔버(3230)에는, 각각 스퍼터링 장치와 기판 가열 수단이 제공된다. 기판 가열 수단으로서, 핫 플레이트, RTA 등을 이용할 수 있다. 또한, 제5 처리 챔버(3250)에는 냉각 수단(3251)이 제공된다.
그 다음, 연속 성막 장치(3000)의 동작예가 설명된다. 게이트 전극 위에 게이트 절연막이 형성되고, 게이트 절연막을 개재하여 게이트 전극 위에 산화물 반도체층이 형성되고, 소스 전극 및 드레인 전극의 단부가 게이트 전극과 중첩하도록 소스 전극 및 드레인 전극이 형성된 기판 위에 산화물 반도체층과 접하는 산화물 절연층을 형성하고, 보호막을 연속 형성하기 위한 방법이 설명된다. 연속 성막 방법은, 예로서 실시예 1에 설명된 박막 트랜지스터의 제조 공정에 적용될 수 있다는 점에 유의한다.
먼저, 로드 챔버(3110)를 배기하여, 로드 챔버(3110)가 제1 반송 챔버(3100)의 압력과 실질적으로 동일해진 다음, 게이트 밸브를 개방하여 제1 반송 챔버(3100)을 통해 로드 챔버(3110)로부터 제1 처리 챔버(3210) 내로 기판(100)을 반송한다.
그 다음, 제1 처리 챔버(3210)에서 기판 가열 수단(3211)으로 기판(100)을 예비가열하여, 기판에 부착된 불순물을 제거하고 배기한다. 불순물의 예로서는, 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물이 있다. 예비가열의 온도는, 600℃ 이하, 바람직하게는 100℃ 이상 400℃ 이하임에 유의한다. 제1 처리 챔버(3210)에 제공되는 배기 수단으로서, 크라이오펌프를 사용하는 것이 바람직하다. 기판(100)에 부착된 불순물이 예비가열에 의해 제거되어 제1 처리 챔버(3210) 내로 확산하기 때문에, 크라이오펌프를 이용해 그 불순물을 제1 처리 챔버(3210)로부터 배출해야 한다.
그 다음, 기판(100)을 제2 처리 챔버(3220) 내에 반송하여 산화 절연층을 형성한다. 제2 처리 챔버(3220)는 크라이오펌프 등을 이용하여 배기되어, 처리 챔버 내의 불순물 농도가 저감된다. 불순물이 저감된 처리 챔버에서 형성된 산화물 절연층에서, 불순물 농도가 억제된다. 구체적으로는, 산화물 절연층의 수소 농도를 저감할 수 있다. 또한, 산화물 절연층은 기판이 가열된 상태에서 형성된다. 본 실시예에서, 기판 온도는 100 ℃ 내지 600℃, 바람직하게는 200℃ 내지 400℃, 더욱 바람직하게는 250℃ 내지 300℃이다. 기판이 가열된 상태에서 산화물 절연층을 형성함으로써, 형성된 산화물 절연층 내의 불포화 결합의 농도가 증가될 수 있다.
스퍼터링 장치를 이용하여 산화물 절연층으로서 산화 규소를 성막하는 경우, 타겟으로서 산화 규소 타겟 또는 규소 타겟을 이용할 수 있다. 특히, 규소 타겟을 이용하는 것이 바람직하다. 규소 타겟을 이용하여 산소 및 희가스를 포함하는 분위기하에서 스퍼터링에 의해 형성된 산화 규소막은, 규소 원자 또는 산소 원자의 불포화 결합을 많이 포함하고 있다.
불포화 결합을 많이 포함한 산화물 절연층을 산화물 반도체층에 접하게 제공함으로써, 산화물 반도체층 내의 불순물은 산화물 반도체층과 산화물 절연층 사이의 계면을 통해 산화물 절연층으로 확산하기 쉬워진다. 구체적으로는, 산화물 반도체층에 포함된 수소 원자나, H2O 등의 수소 원자를 포함한 화합물이 산화물 절연층으로 확산하기 쉬워진다. 그 결과, 산화물 반도체층의 불순물 농도가 저감되고, 불순물로 인한 캐리어 농도 증가가 억제된다.
그 다음, 기판(100)을 제3 처리 챔버(3230) 내로 반송하여, 산화물 반도체층 위에 보호 절연층을 형성한다. 보호 절연층으로서, 불순물 원소의 확산을 방지하는 기능을 갖는 막이 이용된다; 예를 들어, 질화 규소막, 질화 산화 규소막, 또는 산화 질화 규소막으로부터 선택된 하나 이상의 막의 단층 또는 적층 구조 등을 이용할 수 있다. 제3 처리 챔버(3230)는 크라이오펌프 등을 이용하여 배기되어, 처리 챔버 내의 불순물 농도가 저감될 수 있다.
보호 절연층은 산화물 반도체층의 외부 대기로부터의 불순물의 확산 및 침입을 방지한다. 불순물의 예로서는, 수소나 H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물 등이 있다.
스퍼터링 장치를 이용하여 보호 절연층으로서 질화 규소막을 형성하는 경우, 규소 타겟을 이용하고, 제3 처리 챔버(3230)에 질소와 아르곤의 혼합 가스를 도입하여 반응성 스퍼터링을 행하는 방식으로 보호 절연층을 형성할 수 있다. 기판 온도를 200℃ 이상 400℃ 이하, 예를 들어 200℃ 이상 350℃ 이하로 설정한다. 고온에서의 성막을 통해, 수소 원자를 포함한 불순물을 확산시켜, 산화 규소층 등의 산화물 절연층 내에 포함시킬 수 있다. 특히, 기판 온도는, 수소 원자의 확산이 촉진될 수 있는 200℃ 이상 350℃ 이하인 것이 바람직하다.
그 다음, 기판(100)을 제4 처리 챔버(3240) 내로 반송하여, 성막 후 열 처리를 행한다. 성막 후의 열 처리 시의 기판 온도는 100℃ 이상 600℃ 이하이다. 열 처리를 통해, 산화물 반도체층에 포함된 불순물이 산화물 반도체층과 산화물 절연층 사이의 계면을 통해 산화물 절연층으로 확산하기 쉬워진다. 구체적으로는, 산화물 반도체층에 포함된 수소 원자, H2O 등의 수소 원자를 포함한 화합물, 또는 탄소 원자를 포함한 화합물이 산화물 절연층으로 확산하기 쉬워진다. 그 결과, 산화물 반도체층의 불순물 농도가 저감되고, 불순물로 인한 캐리어 농도 증가가 억제된다.
그 후, 기판(100)은 제5 처리 챔버(3250)로 반송된다. 성막 후 열 처리시의 기판 온도 T로부터 물 등의 불순물의 재혼입이 억제되는 온도까지 기판(100)을 서냉한다. 구체적으로는, 기판 온도 T보다 100℃ 이상 낮을 때까지 서냉한다. 제5 처리 챔버(3250) 내에 헬륨, 네온, 아르곤 등을 도입하여 서냉할 수도 있다. 냉각에 이용되는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 점에 유의한다. 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 하는 것이 바람직하다.
크라이오펌프 등의 배기 수단을 적용한 성막 장치를 이용하여, 처리 챔버 내의 불순물을 저감할 수 있다. 처리 챔버의 내벽에 부착된 불순물이 제거되고, 성막 동안 기판 및 막 내로의 불순물 혼입을 저감할 수 있다. 또한, 예비가열 동안 분위기로부터 제거된 불순물이 배기되어, 불순물이 기판에 재부착되는 것을 방지할 수 있다.
본 실시예에 설명된 성막 장치를 이용하여 형성된 산화물 절연층은 불포화 결합을 많이 포함한다. 성막 장치를 이용하여 산화물 반도체층에 접하도록 산화물 절연층을 형성함으로써, 산화물 반도체층에 포함된 불순물, 구체적으로는 수소 원자와 H2O 등의 수소 원자를 포함한 화합물이 산화물 반도체층으로부터 산화물 절연층으로 확산 또는 이동한다. 그 결과, 산화물 반도체층의 불순물 농도를 저감할 수 있다. 불순물 농도가 저감된 산화물 반도체층에서, 불순물로 인한 캐리어 농도 증가가 억제된다.
예를 들어, 본 실시예에서 설명되는 성막 장치를 이용해 형성된 산화물 절연층에 접하는 산화물 반도체층을 채널 형성 영역으로서 이용하는 박막 트랜지스터에서, 게이트 전극에 전압을 인가하지 않는 상태, 즉, 오프 상태에서 채널 형성 영역의 캐리어 농도가 저감된다; 따라서, 박막 트랜지스터는 오프 전류가 적고, 양호한 특성을 가진다.
또한, BT 스트레스 시험(바이어스-온도 스트레스 시험)을 행했을 때의 임계 전압의 변화량을 저감할 수 있어서, 신뢰성이 높은 박막 트랜지스터를 제공할 수 있다.
본 실시예에서는, 3개 이상의 처리 챔버가 반송 챔버를 통해 접속되는 구조가 이용된다; 그러나, 이 구조에 한정되는 것은 아니다. 예를 들어, 기판의 반입구와 반출구가 제공되고, 처리 챔버들이 서로 접속되는, 소위 인-라인 구조가 이용될 수도 있다.
본 실시예는 본 명세서의 다른 실시예와 적절히 조합될 수 있다.
[예 1]
예 1에서는, 산화물 반도체층을 절연층들 사이에 개재시킨 적층 구조의 두께 방향의 수소 농도 분포의 분석 결과를 도 6a 및 6b를 참조하여 설명한다. 도 6a는 본 분석에서 이용되는 샘플의 단면 구조를 나타내는 개략도이다. 샘플은 실시예 1에서 설명된 제조 방법에 따라 형성되었다. 유리 기판(400) 위에 플라즈마 CVD법으로 산화 질화 절연층(401)을 형성하고, 산화 질화 절연층(401) 위에 In-Ga-Zn-O계 산화물 반도체층(402)을 형성하고, 스퍼터링법에 의해 산화물 반도체층(402) 위에 산화 규소 절연층(403)을 형성했다.
이 샘플 내의 수소 농도의 분포는 2차 이온 질량분석법(SIMS)에 의해 분석되었다. 도 6b는 이 샘플의 두께 방향의 수소 농도 분포에 대한 SIMS 분석 결과이다. 가로축은 샘플 표면으로부터의 깊이를 나타내고, 좌단의 깊이 0 nm는 샘플 표면(산화 규소 절연층(403))에 해당한다. 도 6a의 분석 방향(404)은 SIMS 분석이 행해진 방향을 나타내고 있다. 분석은 산화 규소 절연층(403)으로부터 유리 기판(400)으로 향하는 방향으로 행해졌다. 즉, 도 6b의 가로축의 좌단으로부터 우단의 방향으로 분석이 행해졌다.
도 6b의 세로축은, 샘플의 특정 깊이에서의 수소 농도와 규소의 이온 강도를 나타내는 대수축이다. 도 6b에서, 수소 농도 프로파일(422)은 샘플의 수소 농도 프로파일을 나타내고 있다. 규소 이온 강도 프로파일(421)은 수소 농도 프로파일(422)의 측정시에 얻어진 규소의 이온 강도를 나타내고 있다. 규소 이온 강도 프로파일(421)에서의 변화로부터, 도 6b의 깊이 0 nm 내지 44 nm의 범위가 산화 규소 절연층(403)에 해당되고, 깊이 44 nm 내지 73 nm의 범위가 산화물 반도체층(402)에 해당되며, 깊이 73 nm 이후의 범위가 산화 질화 절연층(401)에 해당된다는 것을 알 수 있다.
산화물 반도체층(402)의 수소 농도는, 샘플과 동일한 산화물 반도체로 제조된 표준 샘플을 이용하여 정량하였고, 산화 규소 절연층(403) 및 산화 질화 절연층(401)의 수소 농도는, 산화 규소로 제조한 표준 샘플을 이용해 정량하였다.
수소 농도 프로파일(422)로부터, 산화 규소 절연층(403)의 수소 농도가 약 7×1020 atoms/cm3인 것을 알 수 있다. 또, 산화물 반도체층(402)의 수소 농도가 약 1×1019 atoms/cm3 이상인 것을 알 수 있다. 또, 산화 질화 절연층(401)의 수소 농도가 약 2×1021 atoms/cm3인 것을 알 수 있다. 또한, 산화 규소 절연층(403)과 산화물 반도체층(402) 사이의 계면(410) 부근에서, 약 4×1021 atoms/cm3의 수소 농도 피크가 존재한다.
수소 농도 피크는 산화물 반도체층(402)의 수소 농도의 약 100배(이 비율을 수소 농도비(411)라고 부름)이며, 수소 농도 피크는 산화 규소 절연층(403)의 수소 농도비의 5 내지 6배(이 비율을 수소 농도비(412)라고 부름)이다. 예 2에 도시된 바와 같이, 결함을 포함하는 산화 규소 절연층은 산화물 반도체층의 수소 원자의 속박 에너지보다 큰 속박 에너지를 가진다; 따라서, 산화물 반도체층(402)의 수소는 산화 규소 절연층(403)으로 이동하여 계면(410) 부근에 모인다. 반면, 산화물 반도체층(402)에 포함된 수소의 양은 성막 공정에서 제어된다. 따라서, 계면(410) 부근에 모이는 수소의 농도에는 상한이 존재하고, 계면(410)의 수소 농도는 산화 규소 절연층(403)의 적어도 5 내지 10배인 것으로 생각될 수 있다.
이것은, 산화물 반도체층(402)의 수소가 계면(410) 부근에 모인 다음, 산화 규소층(403) 내로 확산하기 때문인 것으로 생각된다. 따라서, 산화 규소 절연층(403)에 원래 존재하고 있는 수소 농도를 저감시킴으로써, 계면(410) 부근의 수소 농도 피크를 저감할 수 있고 산화물 반도체층(402)의 수소 농도가 더욱 저감될 수 있다.
[예 2]
아몰퍼스 IGZO TFT의 TFT 특성은 게이트 길이에 의존한다. 게이트 길이가 약 10μm 이하일 때, Vth는 음으로 되기 쉽다. 그 대책으로서 150°C에서 10시간 동안 어닐링을 행함으로써, 이러한 변화가 억제될 수 있다. 어닐링의 결과, IGZO의 수소는 SiO2 내로 이동한 것으로 간주된다. 아몰퍼스 IGZO와 아몰퍼스(amorphous) SiOx 중 어느 쪽에 수소 원자가 존재하기 쉬운지를 알기 위해 계산이 수행되었다.
환경에서 수소 원자의 안정성을 평가하기 위해서 수소 원자의 속박 에너지 E_bind를 이하와 같이 정의해 평가를 수행했다.
E_bind = {E(원래 구조) + E(H)} - E(H를 부가한 구조)
이 속박 에너지 E_bind가 클수록, 수소 원자는 존재하기 쉽다. E(원래 구조), E(H), E(H를 부가한 구조)는 각각, 원래 구조의 에너지, 수소 원자의 에너지, 수소를 부가한 구조의 에너지를 나타낸다. 4개 샘플의 속박 에너지가 계산되었다: 아몰퍼스 IGZO, 불포화 결합(이하, DB라고 약칭함)이 없는 아몰퍼스 SiO2, DB가 있는 2종류의 아몰퍼스 SiOx.
계산 시, 밀도 함수 이론용 프로그램인 CASTEP을 이용했다. 밀도 함수 이론용 방법으로서, 평면파 기저 의사포텐셜법(plan wave basis psedopotential method)을 이용하였다. 함수로서, LDA가 이용되었다. 컷-오프 에너지는 300 eV였다. K-포인트는 2 x 2 x 2의 그리드를 이용했다.
계산된 구조가 이하에서 설명된다. 우선, 원래 구조가 설명된다. 아몰퍼스 IGZO의 단위 셀은 총 84개 원자를 포함한다: 12개의 In 원자, 12개의 Ga 원자, 12개의 Zn 원자, 48개의 O 원자. DB가 없는 아몰퍼스 SiO2의 단위 셀은 총 48개 원자를 포함한다: 16개의 Si 원자와 32개의 O 원자. DB가 있는 아몰퍼스 SiOx (1)는, DB가 없는 아몰퍼스 SiO2로부터 O 원자를 제거하고 O 원자에 결합되어 있던 Si 중 1개 원자에 H를 결합시킨 구조이다; 즉, 총 48개 원자를 포함한다: 16개의 Si 원자, 31개의 O 원자, 및 1개의 H 원자. DB가 있는 아몰퍼스 SiOx (2)는, DB가 없는 아몰퍼스 SiO2로부터 Si 원자를 제거하고 Si 원자에 결합되어 있던 3개의 O 원자들에 H를 결합시킨 구조이다; 즉, 총 50개 원자를 포함한다: 15개의 Si 원자, 32개의 O 원자, 및 3개의 H 원자. H를 부가한 구조는 상기의 4개의 구조 각각에 H를 부가한 구조이다. H는, 아몰퍼스 IGZO에서는 O원자에, DB가 없는 아몰퍼스 SiO2에서는 Si에, DB가 있는 아몰퍼스 SiOx에서는 DB를 갖는 원자에 부가되었음에 유의한다. H가 계산된 구조는 단위 셀내에 1개의 H 원자를 포함한다. 각 구조의 셀 크기가 표 1에 도시되어 있음에 유의한다.
Figure 112013042271600-pat00001
계산 결과는 표 2에 도시되어 있다.
Figure 112013042271600-pat00002
이상으로부터, 산소가 DB를 갖는 아몰퍼스 SiOx가 가장 큰 속박 에너지를 가지며, 그 다음이, Si가 DB를 갖는 아몰퍼스 SiOx, 아몰퍼스 IGZO, DB가 없는 아몰퍼스 SiO2가 가장 작은 속박 에너지를 가진다. 따라서, 수소는 아몰퍼스 SiOx의 DB에 결합하는 경우에 가장 안정적으로 된다.
그 결과, 이하와 같은 과정이 예상된다. 아몰퍼스 SiOx에는 다량의 DB가 존재한다. 아몰퍼스 IGZO와 아몰퍼스 SiOx 사이의 계면에서 확산하는 수소 원자는 아몰퍼스 SiOx내의 DB에 결합됨으로써 가장 안정적으로 된다. 따라서, 아몰퍼스 IGZO 내의 수소 원자는 아몰퍼스 SiOx 내의 DB로 이동한다.
본 출원은 2009년 9월 24일 일본 특허청에 출원된 일본 특허 출원 제2009-219558호에 기초하며, 그 전체 내용은 참조로서 본 명세서에 원용된다.
100: 기판, 102: 게이트 절연층, 102a: 게이트 절연층, 102b: 게이트 절연층, 103: 산화물 반도체층, 107: 산화물 절연층, 108: 보호 절연층, 111a: 게이트 전극, 111b: 게이트 배선층, 113: 산화물 반도체층, 115b: 배선층, 123: 산화물 반도체층, 128: 컨택트 홀, 151:박막 트랜지스터, 401: 산화 질화 절연층, 402: 산화물 반도체층, 403: 산화 규소 절연층, 410: 계면, 411: 수소 농도비, 412: 수소 농도비, 421: 규소 이온 강도 프로파일, 422: 수소 농도 프로파일, 1000: 연속 성막 장치, 1100: 반송 챔버, 1101: 반송 수단, 1110: 로드 챔버, 1111: 카셋트, 1120: 언로드 챔버, 1121: 카셋트, 1200: 반송 챔버, 1201: 반송 수단, 1205: 배기 수단, 1210: 처리 챔버, 1211: 기판-가열 수단, 1215: 배기 수단, 1220: 처리 챔버, 1225: 배기 수단, 1230: 처리 챔버, 1235: 배기 수단, 1240: 처리 챔버, 1245: 배기 수단, 2000: 연속 성막 장치, 2100: 반송 챔버, 2101: 반송 수단, 2110: 로드 챔버, 2111: 카셋트, 2120: 언로드 챔버, 2121: 카셋트, 2200: 반송 챔버, 2201: 반송 수단, 2205: 배기 수단, 2210: 처리 챔버, 2215: 배기 수단, 2220: 처리 챔버, 2221: 기판-가열 수단, 2225: 배기 수단, 2230: 처리 챔버, 2235: 배기 수단, 2240: 처리 챔버, 2241: 냉각 수단, 2245: 배기 수단, 3000:연속 성막 장치, 3100: 반송 챔버, 3101: 반송 수단, 3105: 배기 수단, 3110: 로드 챔버, 3111: 카셋트, 3115: 배기 수단, 3120: 언로드 챔버, 3121: 카셋트, 3125: 배기 수단, 3210: 처리 챔버, 3211: 기판-가열 수단, 3215: 배기 수단, 3220: 처리 챔버, 3225: 배기 수단, 3230: 처리 챔버, 3235: 배기 수단, 3240: 처리 챔버, 3241: 기판-가열 수단, 3245: 배기 수단, 3250: 처리 챔버, 3251: 냉각 수단, 3255: 배기 수단

Claims (7)

  1. 기판 위에 게이트 전극을 형성하고,
    상기 게이트 전극 위에 게이트 절연층을 형성하고,
    상기 게이트 절연층 위에 산화물 반도체층을 형성하고,
    상기 산화물 반도체층에 접하고 또한 단부가 상기 게이트 전극과 중첩하는 소스 전극 및 드레인 전극을 형성하고,
    상기 산화물 반도체층의, 상기 소스 전극 및 상기 드레인 전극과 중첩하지 않은 영역을 덮는 산화물 절연층을 형성하는 반도체 소자의 제작 방법에 있어서,
    감압 상태의 가열 챔버 내에 상기 게이트 절연층이 형성된 상기 기판을 유지하고,
    상기 가열 챔버 내의 수분을 제거함과 함께 상기 기판을 실온 이상 600℃ 이하의 온도로 가열하고,
    감압 상태의 반응 챔버 내에 상기 기판을 유지하고,
    상기 기판을 100℃ 이상 600℃ 이하의 온도로 가열하고,
    상기 반응 챔버 내에 제공된 금속 산화물을 타깃으로 하여, 상기 산화물 반도체층을 형성하는 것을 특징으로 하는 반도체 소자의 제작 방법.
  2. 제 1 항에 있어서,
    상기 수분의 제거는 크라이오펌프를 사용하여 행하는 것을 특징으로 하는 반도체 소자의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물은 아연을 갖는 것을 특징으로 하는 반도체 소자의 제작 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물은 인듐, 갈륨, 및 아연을 갖는 것을 특징으로 하는 반도체 소자의 제작 방법.
  5. 기판 위에 게이트 전극을 형성하고,
    상기 게이트 전극 위에 게이트 절연층을 형성하고,
    상기 게이트 절연층 위에 산화물 반도체층을 형성하고,
    상기 산화물 반도체층에 접하는, 소스 전극 및 드레인 전극을 형성하고,
    상기 산화물 반도체층의, 상기 소스 전극 및 상기 드레인 전극과 중첩하지 않은 영역을 덮는 산화물 절연층을 형성하는 반도체 소자의 제작 방법에 있어서,
    감압 상태의 가열 챔버 내에 상기 게이트 절연층이 형성된 상기 기판을 유지하고,
    상기 가열 챔버 내의 수분을 제거함과 함께 상기 기판을 실온 이상 600℃ 이하의 온도로 가열하고,
    감압 상태의 반응 챔버 내에 상기 기판을 유지하고,
    상기 기판을 100℃ 이상 600℃ 이하의 온도로 가열하고,
    상기 반응 챔버 내에 제공된 금속 산화물을 타깃으로 하여, 상기 산화물 반도체층을 형성하는 것을 특징으로 하는 반도체 소자의 제작 방법.
  6. 삭제
  7. 삭제
KR1020137012370A 2009-09-24 2010-09-01 반도체 소자 및 그 제조 방법 KR101342179B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009219558 2009-09-24
JPJP-P-2009-219558 2009-09-24
PCT/JP2010/065363 WO2011037010A1 (en) 2009-09-24 2010-09-01 Semiconductor element and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006049A Division KR101809759B1 (ko) 2009-09-24 2010-09-01 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130060370A KR20130060370A (ko) 2013-06-07
KR101342179B1 true KR101342179B1 (ko) 2013-12-16

Family

ID=43755841

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020137012370A KR101342179B1 (ko) 2009-09-24 2010-09-01 반도체 소자 및 그 제조 방법
KR1020137013720A KR101342343B1 (ko) 2009-09-24 2010-09-01 반도체 소자의 제작 방법
KR1020127006049A KR101809759B1 (ko) 2009-09-24 2010-09-01 반도체 소자 및 그 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020137013720A KR101342343B1 (ko) 2009-09-24 2010-09-01 반도체 소자의 제작 방법
KR1020127006049A KR101809759B1 (ko) 2009-09-24 2010-09-01 반도체 소자 및 그 제조 방법

Country Status (6)

Country Link
US (2) US9171938B2 (ko)
JP (16) JP2011091381A (ko)
KR (3) KR101342179B1 (ko)
CN (2) CN102576677B (ko)
TW (2) TWI636508B (ko)
WO (1) WO2011037010A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052384A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
WO2012014952A1 (en) 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8779799B2 (en) * 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
KR101424799B1 (ko) * 2011-09-29 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107403840B (zh) * 2012-05-10 2021-05-11 株式会社半导体能源研究所 半导体装置
CN104335332B (zh) * 2012-05-28 2017-09-05 夏普株式会社 半导体装置及其制造方法
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP6211843B2 (ja) * 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US9799772B2 (en) 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6345544B2 (ja) 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
US9633839B2 (en) * 2015-06-19 2017-04-25 Applied Materials, Inc. Methods for depositing dielectric films via physical vapor deposition processes
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7055285B2 (ja) * 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7030285B2 (ja) * 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
JP2018187189A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
JP2018187191A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
CN110616406A (zh) * 2018-11-29 2019-12-27 爱发科豪威光电薄膜科技(深圳)有限公司 磁控溅射镀膜机
US20210066321A1 (en) * 2019-09-03 2021-03-04 Electronics And Telecommunications Research Institute Memory device
KR102599124B1 (ko) * 2019-09-03 2023-11-07 한국전자통신연구원 메모리 소자
CN112981346B (zh) * 2021-02-08 2021-10-19 肇庆市科润真空设备有限公司 一种多室磁控多层光学镀膜设备及镀膜方法
WO2025017415A1 (ja) * 2023-07-14 2025-01-23 株式会社半導体エネルギー研究所 製造装置、及び酸化物半導体層の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103918A (ja) 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
WO2008069286A2 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof
JP2009141002A (ja) 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000206508A (ja) * 1999-01-12 2000-07-28 Advanced Display Inc 液晶表示装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101283388B (zh) 2005-10-05 2011-04-13 出光兴产株式会社 Tft基板及tft基板的制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
JP2009164519A (ja) 2008-01-10 2009-07-23 Shimadzu Corp 低温ポリシリコン用保護膜の成膜方法、低温ポリシリコン用保護膜の成膜装置および低温ポリシリコンｔｆｔ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8445903B2 (en) * 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101743164B1 (ko) * 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011037050A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103918A (ja) 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
WO2008069286A2 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Display apparatus using oxide semiconductor and production method thereof
JP2009141002A (ja) 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Also Published As

Publication number Publication date
KR20130060370A (ko) 2013-06-07
JP5116898B2 (ja) 2013-01-09
JP2019208060A (ja) 2019-12-05
KR20120090040A (ko) 2012-08-16
JP6385491B2 (ja) 2018-09-05
JP2020043359A (ja) 2020-03-19
JP6722812B2 (ja) 2020-07-15
US20140113407A1 (en) 2014-04-24
TWI636508B (zh) 2018-09-21
CN102576677B (zh) 2015-07-22
JP2017123486A (ja) 2017-07-13
JP2013102187A (ja) 2013-05-23
JP6595144B1 (ja) 2019-10-23
KR101342343B1 (ko) 2013-12-16
CN104934483A (zh) 2015-09-23
CN102576677A (zh) 2012-07-11
JP5216946B2 (ja) 2013-06-19
TW201130056A (en) 2011-09-01
JP2023116462A (ja) 2023-08-22
JP2024117797A (ja) 2024-08-29
JP2020074398A (ja) 2020-05-14
WO2011037010A1 (en) 2011-03-31
JP6114769B2 (ja) 2017-04-12
JP2014033208A (ja) 2014-02-20
US9530872B2 (en) 2016-12-27
JP2015133511A (ja) 2015-07-23
JP2022033140A (ja) 2022-02-28
JP2011091381A (ja) 2011-05-06
JP6990289B2 (ja) 2022-01-12
JP2019216280A (ja) 2019-12-19
TWI585862B (zh) 2017-06-01
JP6620263B1 (ja) 2019-12-11
JP7507285B2 (ja) 2024-06-27
KR101809759B1 (ko) 2018-01-18
JP6568273B2 (ja) 2019-08-28
KR20130066711A (ko) 2013-06-20
JP2012231180A (ja) 2012-11-22
JP2021057603A (ja) 2021-04-08
JP2018182344A (ja) 2018-11-15
JP7645421B2 (ja) 2025-03-13
US9171938B2 (en) 2015-10-27
JP2021192451A (ja) 2021-12-16
CN104934483B (zh) 2018-08-10
US20110068336A1 (en) 2011-03-24
TW201630080A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
KR101342179B1 (ko) 반도체 소자 및 그 제조 방법
JP5537787B2 (ja) 半導体装置の作製方法
JP2015233165A (ja) 半導体装置の作製方法
JP2014158049A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20130514

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20130514

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130704

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161123

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171117

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181115

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201117

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211118

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241029

Start annual number: 12

End annual number: 12