[go: up one dir, main page]

KR102263827B1 - 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법 - Google Patents

산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법 Download PDF

Info

Publication number
KR102263827B1
KR102263827B1 KR1020140033267A KR20140033267A KR102263827B1 KR 102263827 B1 KR102263827 B1 KR 102263827B1 KR 1020140033267 A KR1020140033267 A KR 1020140033267A KR 20140033267 A KR20140033267 A KR 20140033267A KR 102263827 B1 KR102263827 B1 KR 102263827B1
Authority
KR
South Korea
Prior art keywords
substrate
oxide semiconductor
chamber
heating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140033267A
Other languages
English (en)
Other versions
KR20150110915A (ko
Inventor
가츠시 키시모토
문연건
손상우
타카유키 후카사와
신상원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140033267A priority Critical patent/KR102263827B1/ko
Priority to US14/513,463 priority patent/US9644270B2/en
Publication of KR20150110915A publication Critical patent/KR20150110915A/ko
Application granted granted Critical
Publication of KR102263827B1 publication Critical patent/KR102263827B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)

Abstract

산화물 반도체 증착장치는 절연층을 포함하는 제1 기판을 가열 및 플라즈마 처리하기 위한 히팅 챔버, 및 상기 제1 기판의 상기 절연층 상에 산화물 반도체 층을 형성하기 위한 제1 프로세스 챔버를 포함한다. 상기 히팅 챔버는 챔버 바디, 상기 챔버 바디 내에 배치되고, 상기 제1 기판을 가열하기 위한 히터, 및 상기 히터와 이격되고 고주판 전압이 인가되는 캐소드 판을 포함한다. 상기 기판의 상기 절연층을 가열 및 플라즈마 처리하여, 상기 절연층 상에 형성되는 산화물 반도체의 특성을 향상시킬 수 있다

Description

산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법{OXIDE SEMICONDUCTOR DEPOSITING APPARATUS AND METHOD OF MANUFACTURING OXIDE SEMICONDUCTOR USING THE SAME}
본 발명은 산화물 반도체 증착장치 및 상기 산화물 반도체 증착장치를 이용한 산화물 반도체의 형성 방법에 관한 것으로, 보다 상세하게는 표시 장치용 기판 상에 산화물 반도체를 형성하기 위한 산화물 반도체 증착장치 및 상기 산화물 반도체 증착장치를 이용한 상기 산화물 반도체의 제조 방법에 관한 것이다
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 스위칭 소자를 포함하는 표시 패널을 포함한다. 상기 스위칭 소자는 산화물 반도체를 이용하여 형성될 수 있는데, 상기 산화물 반도체의 반도체 특성이 낮은 문제점이 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 반도체 특성이 향상된 표시 패널의 산화물 반도체를 형성하기 위한 산화물 반도체 증착장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 산화물 반도체 증착장치를 이용한 상기 산화물 반도체의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 산화물 반도체 증착장치는 절연층을 포함하는 제1 기판을 가열 및 플라즈마 처리하기 위한 히팅 챔버, 및 상기 제1 기판의 상기 절연층 상에 산화물 반도체 층을 형성하기 위한 제1 프로세스 챔버를 포함한다. 상기 히팅 챔버는 챔버 바디, 상기 챔버 바디 내에 배치되고, 상기 제1 기판을 가열하기 위한 히터, 및 상기 히터와 이격되고 고주판 전압이 인가되는 캐소드 판을 포함한다.
본 발명의 일 실시예에 있어서, 상기 산화물 반도체 증착장치는 상기 챔버 바디 내에 가스를 공급하는 가스 유입관을 더 포함할 수 있다. 상기 캐소드 판은 상부판 및 상기 상부판과 마주보는 하부판을 포함할 수 있다. 상기 상부판은 상기 가스 유입관과 연결될 수 있다. 상기 하부판에는 복수의 분사홀들이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 히팅 챔버의 상기 상부판은 상기 하부판과 이격되는 확산부, 상기 확산부를 둘러 싸고 상기 하부 판과 접촉하는 측벽, 및 상기 확산부 상에 형성되고 상기 가스 유입관과 연결되는 메인 통로를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 히팅 챔버의 상기 상부판은 상기 확산부 상에 형성되고 상기 메인통로와 연결되는 제1 가지 통로, 및 상기 제1 가지 통로와 연결되는 제2 가지 통로를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 가스 유입관은 상기 캐소드 판의 상기 상부판의 상기 측벽을 통해 상기 메인 통로와 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 캐소드 판의 상기 상부판 및 상기 하부판은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금 중 어느 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 평면에서 볼 때, 상기 히팅 챔버의 상기 히터의 크기는 상기 캐소드 판의 크기 보다 작고, 상기 제1 기판의 크기보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 캐소드 판의 크기는 상기 히터의 크기의 100% 초과 110% 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 산화물 반도체 증착장치는 상기 히팅 챔버의 상기 챔버 바디 내에 가스를 공급하는 가스 분사부, 및 상기 제1 기판을 냉각하기 위한 냉각기를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 히터는 중심부 및 상기 중심부를 둘러싸는 주변부를 포함할 수 있다. 상기 중심부 및 상기 주변부는 서로 독립적으로 제어될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 산화물 반도체의 제조 방법은 기판 상에 절연층을 형성하는 단계, 상기 절연층의 표면을 플라즈마 처리하는 단계, 및 플라즈마 처리된 상기 절연층 상에 산화물 반도체를 포함하는 액티브 패턴을 형성하는 단계를 포함한다. 상기 플라즈마 처리하는 단계는 상기 절연층을 가열하는 단계, 및 상기 가열하는 단계 이후에 상기 절연층 상에 플라즈마를 발생하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 플라즈마 처리하는 단계는 상기 플라즈마를 발생하는 단계 이후에 상기 절연층을 다시 가열하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플라즈마 처리하는 단계의 상기 절연층을 가열하는 단계는 상기 기판의 전체를 가열하는 제1 가열 단계, 및 상기 기판의 가장자리를 제외한 중심부만을 가열하는 제2 가열 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 가열 단계 및 상기 플라즈마를 발생하는 단계에서는 상기 기판상에 플라즈마 처리를 위한 가스를 공급할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플라즈마 처리하는 단계는 상기 절연층을 다시 가열하는 단계 이후에 상기 기판을 냉각하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴을 형성하는 단계는 상기 기판의 상기 절연층 상에 바닥층을 형성하는 단계, 상기 바닥층 상에 벌크층을 형성하는 단계, 및 상기 벌크층 상에 표면층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플라즈마 처리하는 단계에서는 챔버 바디, 상기 챔버 바디 내에 배치되고 상기 기판을 가열하기 위한 히터, 및 상기 히터와 이격되고 고주판 전압이 인가되는 캐소드 판을 포함하는 산화물 반도체 증착장치를 이용하여, 상기 기판 상에 플라즈마 처리할 수 있다.
본 발명의 일 실시예에 있어서, 상기 산화물 반도체 증착장치의 상기 캐소드 판은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금 중 어느 하나 이상을 포함할 수 있다.
본 실시예에 따르면, 산화물 반도체 증착장치는 히터 및 캐소드 판을 포함하는 제1 로딩-언로딩 챔버를 포함하므로, 기판의 절연층을 가열 및 플라즈마 처리하여, 상기 절연층 상에 형성되는 산화물 반도체의 특성을 향상시킬 수 있다.
본 실시예에 따르면, 산화물 반도체의 제조 방법에서는 상기 산화물 반도체 층이 상기 제1 기판 상에 형성되기 전에, 상기 절연층의 표면이 가열 및 플라즈마 처리되므로, 상기 산화물 반도체층의 특성이 향상되고, 상기 절연층의 아웃 개스 제어가 가능할 수 있다.
또한, 상기 캐소드 판은 알루미늄, 티타늄 및 이를 포함하는 합금을 포함할 수 있다. 이에 따라, 상기 기판에 대한 플라즈마 처리 과정에서 산화물 반도체층 형성을 방해할 수 있는 불순물들이 발생하는 것이 방지될 수 있다.
또한, 상기 캐소드 판은 판 형상을 가지므로, 제1 로딩-언로딩 챔버의 공간을 효율적으로 활용할 수 있다.
또한, 상기 히터는 독립적으로 제어되는 중심부 및 주변부를 포함하므로, 플라즈마 처리 품질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체 증착장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 상기 산화물 반도체 증착장치의 제1 로딩-언로딩 챔버를 자세히 나타낸 측단면도이다.
도 3은 도 2의 상기 제1 로딩-언로딩 챔버의 히터, 기판 및 캐소드 판의 크기를 설명하기 위한 평면도이다.
도 4는 도 2의 캐소드 판의 상부판을 나타낸 저면도이다.
도 5는 도 2의 캐소드 판을 나타낸 측단면도이다.
도 6은 본 발명의 다른 실시예에 따른 산화물 반도체 증착장치를 개략적으로 나타낸 단면도이다.
도 7은 도 6의 상기 산화물 반도체 증착장치의 히팅 챔버 및 버퍼 챔버를 자세히 나타낸 평단면도이다.
도 8은 도 6의 상기 산화물 반도체 증착장치의 히팅 챔버 및 버퍼 챔버를 자세히 나타낸 측단면도이다.
도 9는 도 8의 상기 버퍼 챔버의 가스 분사부를 자세히 나타낸 사시도이다.
도 10은 본 발명의 일 실시예에 따른 산화물 반도체의 제조 방법을 나타낸 흐름도이다.
도 11은 도 10의 상기 산화물 반도체의 제조 방법의 플라즈마 처리하는 단계를 자세히 나타낸 흐름도이다.
도 12는 도 10의 상기 산화물 반도체의 제조 방법의 액티브 패턴을 형성하는 단계를 자세히 나타낸 흐름도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체 증착장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 산화물 반도체 증착장치는 제1 로딩-언로딩 챔버(LUC1), 제2 로딩-언로딩 챔버(LUC2), 이송 챔버(TC), 제1 프로세스 챔버(PC1) 및 제2 프로세스 챔버(PC2)를 포함한다.
상기 제1 로딩-언로딩 챔버(LUC1)는 상기 이송 챔버(TC)와 연결된다. 상기 제1 로딩-언로딩 챔버(LUC1)에 제1 기판(10)이 로딩될 수 있다. 상기 제1 기판(10)은 상기 제1 로딩-언로딩 챔버(LUC1) 및 상기 이송 챔버(TC)를 거쳐 상기 제1 프로세스 챔버(PC1)로 이송된 후, 상기 제1 기판(10) 상에 산화물 반도체가 형성될 수 있다. 이후, 상기 산화물 반도체가 형성된 상기 제1 기판(10)은 상기 이송 챔버(TC)를 거쳐 상기 제1 로딩-언로딩 챔버(LUC1)로 이송된 후, 상기 제1 로딩-언로딩 챔버(LUC1)로부터 언로딩 될 수 있다. (도면의 화살표 참조)
상기 제1 로딩-언로딩 챔버(LUC1)에 대해서는 도 2 내지 5에서 자세하게 설명한다.
상기 이송 챔버(TC)는 상기 제1 로딩-언로딩 챔버(LUC1)와 연결된다. 상기 이송 챔버(TC)는 상기 제1 기판(10) 및 제2 기판(20)을 이송하기 위한 로봇 암(미도시)을 포함할 수 있다. 상기 이송 챔버(TC)의 상기 로봇 암은 상기 산화물 반도체 증착장치 내에서 기판들을 이송할 수 있다. 예를 들면, 상기 로봇 암은 상기 제1 및 제2 기판(20)을 번갈아서 이송할 수 있다. (도면의 화살표 참조)
상기 제1 프로세스 챔버(PC1)는 상기 이송 챔버(TC)와 연결된다. 상기 제1 프로세스 챔버(PC1)내에서는 산화물 반도체층이 상기 제1 기판(10) 상에 형성될 수 있다. 예를 들면, 상기 제1 프로세스 챔버(PC1)는 플라즈마 화학기상 증착(plasma enhanced chemical vapor deposition PECVD) 챔버일 수 있고, 상기 제1 기판(10) 상에 스퍼터링 방법을 통해 산화물 반도체층이 형성될 수 있다.
상기 산화물 반도체층은 금속 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는, 아연, 인듐, 갈륨, 주석, 티타늄, 인의 산화물 또는 이들의 조합을 포함할 수 있으며, 구체적으로 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO), 인듐 아연 주석 산화물(IZTO) 중 하나 이상등을 포함할 수 있다.
본 실시예의 상기 산화물 반도체 증착장치는 제1 프로세스 챔버(PC1)를 포함하는 것으로 설명하였으나, 필요에 따라 복수개의 프로세스 챔버들을 포함할 수 있다. 상기 복수개의 프로세스 챔버에서 복수개의 층을 포함하는 상기 산화물 반도체층이 형성될 수 있다. 예를 들면, 상기 산화물 반도체층은 상기 제1 기판(10) 상에 차례로 형성되는 바닥층, 벌크층 및 표면층을 포함할 수 있다. 상기 제1 기판(10)은 상기 이송 챔버(TC)를 통해 상기 복수개의 프로세스 챔버들 간을 이동을 할 수 있다.
상기 제2 로딩-언로딩 챔버(LUC2)는 상기 이송 챔버(TC)와 연결된다. 상기 제2 로딩-언로딩 챔버(LUC2)에 제2 기판(20)이 로딩될 수 있다. 상기 제2 기판(20)은 상기 제2 로딩-언로딩 챔버(LUC2) 및 상기 이송 챔버(TC)를 거쳐 상기 제2 프로세스 챔버(PC2)로 이송된 후, 상기 제2 기판(20) 상에 산화물 반도체가 형성될 수 있다. 이후, 상기 산화물 반도체가 형성된 상기 제2 기판(20)은 상기 이송 챔버(TC)를 거쳐 상기 제2 로딩-언로딩 챔버(LUC2)로 이송된 후, 상기 제2 로딩-언로딩 챔버(LUC2)로부터 언로딩 될 수 있다. (도면의 화살표 참조)
상기 제2 로딩-언로딩 챔버(LUC2)의 각 구성은 상기 제1 로딩-언로딩 챔버(LUC1)와 실질적으로 동일할 수 있다.
상기 제2 프로세스 챔버(PC2)는 상기 이송 챔버(TC)와 연결된다. 상기 제2 프로세스 챔버(PC2)내에서는 산화물 반도체층이 상기 제2 기판(20) 상에 형성될 수 있다. 예를 들면, 상기 제2 프로세스 챔버(PC2)는 플라즈마 화학기상 증착(plasma enhanced chemical vapor deposition PECVD) 챔버일 수 있고, 상기 제2 기판(20) 상에 스퍼터링 방법을 통해 산화물 반도체층이 형성될 수 있다.
본 실시예의 상기 산화물 반도체 증착장치는 제2 프로세스 챔버(PC2)를 포함하는 것으로 설명하였으나, 필요에 따라 복수개의 프로세스 챔버들을 포함할 수 있다. 상기 복수개의 프로세스 챔버에서 복수개의 층을 포함하는 상기 산화물 반도체층이 형성될 수 있다. 예를 들면, 상기 산화물 반도체층은 상기 제2 기판(20) 상에 차례로 형성되는 바닥층, 벌크층 및 표면층을 포함할 수 있다. 상기 제2 기판(20)은 상기 이송 챔버(TC)를 통해 상기 복수개의 프로세스 챔버들 간을 이동을 할 수 있다.
상기 제1 기판(10)과 상기 제2 기판(20)은 동시에 또는 번갈아 가며 로딩-언로딩 챔버, 이송 챔버 및 프로세스 챔버를 이동할 수 있다. 또한, 본 실시예에 따른 상기 산화물 반도체 증착장치는 두개의 프로세스 챔버들 및 두개의 로딩-언로딩 챔버들을 포함하는 것으로 설명하였으나, 상기 산화물 반도체 증착장치는 산화물 반도체 형성을 위해 필요한 프로세스에 따라 적절한 개수의 로딩-언로딩 챔버들 및 프로세스 챔버들을 포함할 수 있다.
도 2는 도 1의 상기 산화물 반도체 증착장치의 제1 로딩-언로딩 챔버를 자세히 나타낸 측단면도이다. 도 3은 도 2의 상기 제1 로딩-언로딩 챔버의 히터, 기판 및 캐소드 판의 크기를 설명하기 위한 평면도이다. 도 4는 도 2의 캐소드 판의 상부판을 나타낸 저면도이다. 도 5는 도 2의 캐소드 판을 나타낸 측단면도이다.
도 2 내지 5를 참조하면, 제1 로딩-언로딩 챔버(LUC1)는 챔버 바디(100), 히터(200), 캐소드 판 (300) 및 가스 유입관(320)을 포함한다.
상기 챔버 바디(100)는 제1 입구(102), 제1 출구(104), 제2 입구(112) 및 제2 출구(114)를 포함한다. 상기 제1 입구(102), 상기 제1 출구(104), 상기 제2 입구(112) 및 상기 제2 출구(114)는 개폐 가능하며, 상기 챔버 바디(100)는 상기 챔버 바디(100)의 외부와 내부를 격리할 수 있다.
제1 기판(10)은 상기 제1 입구(102)를 통해 상기 챔버 바디(100) 내로 들어와 상기 산화물 반도체 증착장치 내로 로딩되고, 상기 제1 출구(104)를 통해 이송 챔버(도 1의 TC 참조)로 이동할 수 있다. 제1 프로세스 챔버(도 1의 PC)를 거친 제1 기판(10a)은 상기 제2 입구(112)를 통해 상기 이송 챔버로부터 상기 챔버 바디(100) 내로 들어오고, 상기 제2 출구(114)를 통해 상기 챔버 바디(100)를 나가 상기 산화물 반도체 증착장치 밖으로 언로딩될 수 있다.
상기 캐소드 판(300)을 기준으로 상기 챔버 바디(100)의 아래쪽으로는 플라즈마 처리를 위한 상기 제1 기판(10)이 지나가고, 상기 캐소드 판(300)을 기준으로 상기 챔버 바디(100)의 위쪽으로는 상기 플라즈마 처리 후, 산화물 반도체층이 형성된 제1 기판(10a)이 지나갈 수 있다.
따라서, 상기 캐소드 판(300)은 판 형상을 가지므로, 제1 로딩-언로딩 챔버(LUT1)의 공간을 효율적으로 활용할 수 있다.
상기 히터(200)는 상기 챔버 바디(100) 내에 배치된다. 상기 히터(200)는 상기 히터(200) 상에 놓여지는 상기 제1 기판(10)을 가열할 수 있다. 상기 히터(200)는 중심부(210)와 주변부(220)를 포함한다. 상기 중심부(210)는 평면에서 볼 때, 상기 히터(200)의 중심 부분에 위치한다. 상기 주변부(220)는 평면에서 볼 때, 상기 중심부(210)를 둘러싸고, 상기 히터(200)의 가장자리에 위치한다. 상기 히터(200)는 상기 제1 기판(10)과 접촉하고, 접지될 수 있다.
상기 중심부(210) 및 상기 주변부(220)는 개별적으로 구동될 수 있다. 예를 들면, 상기 중심부(210)와 상기 주변부(220)가 동시에 작동하여 상기 제1 기판(10)의 전체를 가열할 수 있고, 또는 상기 주변부(220)만 작동하여 상기 제1 기판(10)의 가장자리 부분만 가열할 수 있다. 또한, 상기 중심부(210) 및 상기 주변부(220)는 서로 다른 강도로 상기 제1 기판(10)을 가열할 수 있다.
상기 캐소드 판(300)은 상기 챔버 바디(100) 내에 배치된다. 상기 캐소드 판(300)은 상기 히터(200)와 마주보고, 상기 히터(200)와 이격된다. 상기 캐소드 판(300)은 상부판(310) 및 하부판(350)을 포함한다.
상기 상부판(310)은 측벽(312), 확산부(314), 메인 통로(322), 제1 가지 통로(324) 및 제2 가지 통로(326)를 포함한다. 상기 측벽(312)은 상기 상부판(310)의 가장자리에 형성된다. 상기 측벽(312)은 상기 확산부(314)로부터 상기 하부판(350)을 향해 돌출되어, 상기 확산부(314)와 상기 하부판(350) 사이에 공간이 형성되도록 한다. 상기 메인 통로(322)는 상기 측벽(312)으로부터 상기 하부판(350)의 중심부분까지 연장된다. 상기 제1 가지 통로(324)는 상기 메인 통로(322)와 연결되고, 상기 메인 통로(322)가 연장되는 방향과 다른 방향으로 연장된다. 상기 제2 가지 통로(326)는 상기 제1 가지 통로(324)와 연결되고, 상기 제1 가지 통로(324)가 연장되는 방향과 다른 방향으로 연장된다.
상기 메인 통로(322), 상기 제1 가지 통로(324) 및 상기 제2 가지 통로(326)는 상기 확산부(314) 상에 형성된 그루브(groove)일 수 있다. 따라서, 상기 메인 통로(322)에 공급되는 가스는 상기 메인 통로(322), 상기 제1 가지 통로(324) 및 상기 제2 가지 통로(326)를 통해 이동하면서, 상기 확산부(314) 전체로 확산될 수 있다.
상기 상부판(310)은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금을 포함할 수 있다.
상기 하부판(350)은 상기 상부판(310)과 마주본다. 상기 하부판(350)의 가장자리는 상기 상부판(310)의 상기 측벽(312)과 접촉한다. 상기 하부판(350)에는 고주파 전압이 인가될 수 있다. 복수의 분사홀들(H)이 상기 하부판(350)을 통해 형성된다. 상기 분사홀들(H)은 평면에서 볼 때, 상기 하부판(350) 전체에 고르게 배열된다. 상기 분사홀들(H)을 통해 플라즈마 처리를 위한 가스가 분사될 수 있다. 상기 상부판(310)의 상기 확산부(314)에 확산된 상기 가스가 상기 분사홀들(H)을 통해 분사될 수 있다. 즉, 상기 하부판(350)은 가스를 분사하고 고주판 전압이 인가되는 샤워 헤드(shower head)일 수 있다.
상기 하부판(350)은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금을 포함할 수 있다. 상기 하부판(350)은 상기 상부판(310)과 동일한 물질을 포함할 수 있다.
상기 캐소드 판(300)은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금을 포함할 수 있다. 이에 따라, 상기 제1 기판(10)에 대한 플라즈마 처리 과정에서 산화물 반도체층 형성을 방해할 수 있는 불순물들(예를 들면 H20, H2, N2, O2 등)이 발생하는 것이 방지될 수 있다.
도 3을 다시 참조하면, 평면에서 볼 때, 상기 히터(200)는 상기 제1 기판(10)보다 크고, 상기 캐소드 판(300) 보다 작다. 예를 들면, 평면에서 볼 때, 상기 히터(200)는 상기 제1 기판(10)의 면적의 100% 초과 약 110% 이하의 면적을 가질 수 있다. 또한, 평면에서 볼 때, 상기 캐소드 판(300)은 상기 히터(200)의 면적의 100% 초과 약 110% 이하의 면적을 가질 수 있다.
상기 가스 유입관(320)은 상기 캐소드 판(300)의 상기 상부판(310)의 상기 메인 통로(322)와 연결된다. 상기 가스 유입관(320)을 통해 상기 메인 통로(322)로 플라즈마 처리를 위한 가스가 공급될 수 있다. 예를 들면 아르곤(Ar) 가스가 상기 가스 유입관(320)을 통해 상기 메인 통로(322)로 공급되고, 상기 아르곤 가스가 상기 메인 통로(322), 상기 제1 가지 통로(324) 및 상기 제2 가지 통로(326)를 지나면서, 상기 하부판(320)에 형성된 상기 분사홀들(H)을 통해 상기 제1 기판(10)과 상기 캐소드 판(300) 사이에 분사될 수 있다.
상기 가스 유입관(320)을 통해 아르곤 가스가 상기 제1 로딩-언로딩 챔버(LUC1)내에 공급되어, 상기 제1 로딩-언로딩 챔버(LUC1)내에 필요한 압력이 형성될 수 있다. 상기 히터(200)가 상기 히터(200) 상에 놓여진 상기 제1 기판(10)을 가열하여 필요한 온도에 이를 수 있다. 상기 제1 로딩-언로딩 챔버(LUC1)내에 적절한 온도와 압력이 형성되고, 상기 캐소드 판(300)에 고주파 전압이 인가되어, 상기 제1 기판(10)의 표면이 플라즈마 처리될 수 있다. 예를 들면, 상기 제1 기판(10) 상의 게이트 절연막의 표면이 플라즈마 처리될 수 있다. 이후, 제1 프로세스 챔버(도 1의 PC1 참조)에서 상기 게이트 절연막 상에 산화물 반도체층이 형성될 수 있다.
본 실시예에 따르면, 상기 산화물 반도체 층이 상기 제1 기판 상에 형성되기 전에, 상기 절연층의 표면이 가열 및 플라즈마 처리되므로, 상기 산화물반도체층의 특성이 향상되고, 상기 절연층의 아웃 개스 제어가 가능할 수 있다.
상기 캐소드 판(300)을 기준으로 상기 챔버 바디(100)의 아래쪽으로는 플라즈마 처리를 위한 상기 제1 기판(10)이 지나가고, 상기 캐소드 판(300)을 기준으로 상기 챔버 바디(100)의 위쪽으로는 상기 플라즈마 처리 후, 산화물 반도체층이 형성된 제1 기판(10a)이 지나갈 수 있다. 따라서, 상기 캐소드 판(300)은 상기 챔버 바디(100) 내부를 두 부분으로 나누고, 상기 가스 유입관(320)은 상기 캐소드 판(300)의 측면을 통해 상기 캐소드 판(300)과 연결될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 산화물 반도체 증착장치를 개략적으로 나타낸 단면도이다.
도 6을 참조하면, 산화물 반도체 증착장치는 히팅 챔버(HC), 버퍼 챔버(BC), 제1 프로세스 챔버(PC1), 제2 프로세스 챔버(PC2) 및 제3 프로세스 챔버(PC3)를 포함한다.
상기 히팅 챔버(HC)는 상기 버퍼 챔버(BC)와 연결된다. 상기 히팅 챔버(HC)를 통해 기판(10)이 상기 산화물 반도체 증착장치 내로 들어올 수 있다. 상기 기판(10)은 상기 히팅 챔버(HC) 안에서 가열될 수 있다.
상기 버퍼 챔버(BC)는 상기 히팅 챔버(HC) 및 상기 제1 프로세스 챔버(PC1)와 연결된다. 상기 기판(10)은 상기 히팅 챔버(HC)를 지나 상기 버퍼 챔버(BC)로 이송된다. 상기 기판(10)은 상기 버퍼 챔버(BC) 내에서 플라즈마 처리되고, 냉각될 수 있다.
상기 히팅 챔버(HC) 및 상기 버퍼 챔버(BC)에 대해서는 도 7 내지 9에서 자세하게 설명한다.
상기 제1 프로세스 챔버(PC1)는 상기 히팅 챔버(HC)와 연결된다. 상기 제2 프로세스 챔버(PC2)는 상기 제1 프로세스 챔버(PC1)와 연결된다. 상기 제3 프로세스 챔버(PC3)는 상기 제2 프로세스 챔버(PC2)와 연결된다.
상기 제1 기판(10)이 상기 제1 프로세스 챔버(PC1), 상기 제2 프로세스 챔버(PC2) 및 상기 제3 프로세스 챔버(PC3)를 통해 이동하면서, 산화물 반도체층이 상기 제1 기판(10) 상에 형성될 수 있다.
예를 들면, 상기 기판(10)은 절연층을 포함할 수 있다. 상기 산화물 반도체층은 바닥층, 벌크층 및 표면층을 포함할 수 있다. 상기 바닥층은 상기 절연층 상에 형성될 수 있다. 상기 바닥층은 상기 산화물 반도체층의 씨드(seed) 층 역할을 할 수 있다. 상기 벌크층은 상기 바닥층 상에 형성될 수 있다. 상기 벌크층은 상대적으로 높은 전자이동도를 가질 수 있다. 상기 표면층은 상기 벌크층 상에 형성될 수 있다. 상기 표면층은 상기 벌크층을 보호하기 위해 상대적으로 높은 안정성을 가질 수 있다.
이때, 상기 제1 프로세스 챔버(PC1)는 플라즈마 화학기상 증착(plasma enhanced chemical vapor deposition PECVD) 챔버일 수 있고, 상기 제1 기판(10)의 상기 절연층 상에 스퍼터링 방법을 통해 상기 바닥층이 형성될 수 있다. 상기 제2 프로세스 챔버(PC2)는 플라즈마 화학기상 증착 챔버일 수 있고, 상기 바닥층 상에 스퍼터링 방법을 통해 상기 벌크층이 형성될 수 있다. 상기 제3 프로세스 챔버(PC3)는 플라즈마 처리 챔버일 수 있고, 상기 벌크층의 상부 표면을 플라즈마 처리하여 상기 표면층이 형성될 수 있다.
상기 히팅 챔버(HC), 상기 버퍼 챔버(BC), 상기 제1 프로세스 챔버(PC1), 상기 제2 프로세스 챔버(PC2) 및 상기 제3 프로세스 챔버(PC3)는 순서대로 서로 인접하여 배치된다. 상기 기판(10)은 상기 히팅 챔버(HC)를 통해 상기 산화물 반도체 증착장치 안으로 들어간 후, 상기 히팅 챔버(HC), 상기 버퍼 챔버(BC), 상기 제1 프로세스 챔버(PC1), 상기 제2 프로세스 챔버(PC2) 및 상기 제3 프로세스 챔버(PC3)를 순서대로 지나면서, 상기 기판(10) 상에 산화물 반도체 층이 형성될 수 있다. 상기 제3 프로세스 챔버(PC3), 상기 산화물 반도체 층이 형성된 상기 기판(10)은 상기 제2 프로세스 챔버(PC2), 상기 제1 프로세스 챔버(PC1), 상기 버퍼 챔버(BC), 상기 히팅 챔버(HC)를 순서대로 지나면서 상기 산화물 반도체 증착장치로부터 배출될 수 있다.
도 7은 도 6의 상기 산화물 반도체 증착장치의 히팅 챔버 및 버퍼 챔버를 자세히 나타낸 평단면도이다. 도 8은 도 6의 상기 산화물 반도체 증착장치의 히팅 챔버 및 버퍼 챔버를 자세히 나타낸 측단면도이다. 도 9는 도 8의 상기 버퍼 챔버의 가스 분사부를 자세히 나타낸 사시도이다.
도 7 내지 9를 참조하면, 상기 히팅 챔버(HC)는 히팅 챔버 바디(100), 히터(200)를 포함한다. 상기 버퍼 챔버(BC)는 버퍼 챔버 바디(110), 플라즈마 유닛(300), 제1 가스 분사부(410), 제2 가스 분사부(420), 제1 배기 펌프(430), 제2 배기 펌프(440) 및 냉각기(500)를 포함한다.
기판(10)은 제1 방향(D1) 및 제3 방향(D3)이 이루는 평면과 평행한 상태로, 기판 이송 홀더(150)에 의해 상기 히팅 챔버(HC) 및 상기 버퍼 챔버(BC)를 지나갈 수 있다. 제2 방향(D2)은 상기 제1 방향(D1)과 실질적으로 수직하다. 상기 제3 방향(D3)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)과 실질적으로 수직하다.
상기 히팅 챔버(HC)의 상기 히팅 챔버 바디(100)는 제1 입구(102), 제1 출구(104), 제2 입구(106) 및 제2 출구(108)를 포함한다. 상기 제1 입구(102), 상기 제1 출구(104), 상기 제2 입구(106) 및 상기 제2 출구(108)는 개폐 가능하며, 상기 히팅 챔버 바디(100)는 상기 히팅 챔버 바디(100)의 외부와 내부를 격리할 수 있다.
상기 히터(200)는 상기 히팅 챔버 바디(100) 내에 배치된다. 상기 히터(200)는 상기 제1 방향(D1) 및 상기 제3 방향(D3)으로 연장된다. 상기 기판(10)은 상기 히팅 챔버 바디(100)의 상기 제1 입구(102)를 통해 상기 히팅 챔버 바디(100) 내로 들어 온 후, 상기 제1 출구(104)를 통해 상기 버퍼 챔버(BC)로 이동할 수 있다. 이때, 상기 히터(200)는 상기 히터(200) 상을 지나가는 상기 기판(10)을 가열할 수 있다.
상기 버퍼 챔버(BC), 제1 내지 제3 프로세스 챔버들(도 6의 PC1 내지PC3)를 거친 기판(10a)은 상기 제2 입구(106)를 통해 상기 버퍼 챔버(BC)로 부터 상기 히팅 챔버 바디(100) 내로 들어오고, 상기 제2 출구(108)를 통해 상기 히팅 챔버 바디(100)를 나갈 수 있다.
즉, 상기 히터(200)를 기준으로 상기 히팅 챔버 바디(100)의 일부를 통해서는 가열을 위한 상기 제1 기판(10)이 지나가고, 상기 히터(200)를 기준으로 상기 일부의 반대 부분을 통해서는 산화물 반도체층이 형성된 상기 제1 기판(10a)이 지나갈 수 있다.
상기 버퍼 챔버 바디(110)는 제3 출구(114) 및 제3 입구(116)를 포함한다. 상기 히팅 챔버(HC) 및 상기 버퍼 챔버(BC)를 통과한 상기 기판(10)은 상기 제3 출구(114)를 통해 제1 내지 제3 프로세스 챔버들(도 6의 PC1 내지 PC3 참조)로 이송된다. 상기 제1 내지 제3 프로세스 챔버들을 통과한 상기 기판(10a)은 상기 제3 입구(116)를 통해 상기 버퍼 챔버 바디(110) 내로 들어올 수 있다.
상기 버퍼 챔버(BC)의 상기 플라즈마 유닛(300)은 상기 버퍼 챔버(BC) 내에 배치된다. 상기 플라즈마 유닛(300)은 상기 플라즈마 유닛(300) 상을 지나는 상기 기판(10)의 표면에 플라즈마 처리를 할 수 있다. 상기 제1 가스 분사부(410) 및 상기 제2 가스 분사부(420)는 상기 플라즈마 유닛(300)과 인접하게 배치된다. 상기 제1 및 제2 가스 분사부(410, 240)는 상기 플라즈마 처리를 위한 가스를 분사할 수 있다.
예를 들면, 상기 제1 가스 분사부(410)는 제1 지름(a)을 갖는 복수의 분사홀들을 가질 수 있다. 상기 제1 가스 분사부(410)는 상기 제3 방향(D3)으로 연장되고 제2 지름(b)를 갖는 원통형의 형상을 가질 수 있다. 상기 분사홀들은 상기 제3 방향(D3)을 따라 배열된다. 상기 제1 지름(a)은 상기 제2 지름(b)의 약 1/10 이하일 수 있다. 따라서, 상기 제1 가스 분사부(410)가 상기 제3 방향(D3)으로 길게 연장되더라도, 상기 복수의 분사홀의 상기 제1 지름(a)이 충분히 작으므로, 상기 기판(10) 상에 가스가 고르게 분사될 수 있다. 상기 가스는 아르곤(Ar) 가스일 수 있다. 상기 제2 가스 분사부(420)는 상기 제1 가스 분사부(410)와 실질적으로 동일할 수 있다.
상기 플라즈마 유닛(300)은 고주파 전압이 인가되는 캐소드 판이고, 상기 기판 이송 홀더는 접지될 수 있다. 상기 제1 및 제2 가스 분사부(410, 420)에서 분사된 가스는 상기 제1 배기 펌프(430) 및 상기 제2 배기 펌프(440)에 의해 상기 버퍼 챔버 바디(110) 내부로부터 제거될 수 있다. 상기 제1 및 제2 배기 펌프(440)는 상기 제1 및 제2 가스 분사부(410, 420)에 인접하여 배치된다. 상기 냉각기(500)는 상기 플라즈마 유닛(300)에 상기 제1 방향(D1)으로 인접하여 배치되어, 상기 기판(10)이 플라즈마 유닛(300)에 의해 플라즈마 처리되는 동안 불필요하게 상승한 상기 기판(10)의 온도를 낮출 수 있다.
도 10은 본 발명의 일 실시예에 따른 산화물 반도체의 제조 방법을 나타낸 흐름도이다. 도 11은 도 10의 상기 산화물 반도체의 제조 방법의 플라즈마 처리하는 단계를 자세히 나타낸 흐름도이다. 도 12는 도 10의 상기 산화물 반도체의 제조 방법의 액티브 패턴을 형성하는 단계를 자세히 나타낸 흐름도이다.
도 10 내지 12를 참조하면, 산화물 반도체의 제조 방법은 절연층을 형성하는 단계(S100), 플라즈마 처리하는 단계(S200) 및 액티브 패턴을 형성하는 단계(S300)를 포함한다.
상기 절연층을 형성하는 단계(S100)에서는 기판 상에 절연층을 형성한다. 상기 기판은 표시 패널에 사용되는 기판일 수 있다. 상기 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴이 형성될 수 있다. 상기 게이트 패턴 상에 상기 절연층이 형성될 수 있다. 상기 절연층은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 상기 절연층은 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
상기 절연층은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
상기 플라즈마 처리하는 단계(S200)에서는 상기 절연층 상에 플라즈마 처리를 한다. 이하, 도 1 내지 5의 산화물 반도체 증착장치를 이용하는 것을 예로 들어 설명한다.
히터(200)와 캐소드 판(300) 사이에 제1 기판(10)을 위치시키고, 상기 제1 기판(10)을 가열하고, 아르곤(Ar) 가스를 상기 기판(10)과 상기 캐소드 판(300) 사이에 공급한 후, 상기 캐소드 판(300)에 고주파 전압을 인가하여, 상기 제1 기판(10)의 상기 절연층을 플라즈마 처리할 수 있다.
상기 플라즈마 처리하는 단계(S200)는 제1 히팅 단계(S210), 제2 히팅 단계(S220), 플라즈마 단계(S230), 제3 히팅 단계(S240) 및 제4 히팅 단계(S250)를 포함할 수 있다.
상기 제1 히팅 단계(S210)에서는 상기 히터를 작동시켜, 상기 기판의 전부를 가열한다. 예를 들면, 상기 히터(200)의 중심부(210) 및 주변부(220)를 동시에 작동시켜(turn-on), 상기 기판(10)을 전체적으로 가열할 수 있다.
상기 제2 히팅 단계(S220)에서는 상기 히터를 작동시켜, 상기 기판의 일부를 가열한다. 예를 들면, 상기 히터(200)의 상기 주변부(220)만을 작동하고(turn-on), 상기 중심부(210)는 작동시키지 않아(turn-off) 상기 제1 기판(10)의 일부를 가열할 수 있다.
또한, 상기 제2 히팅 단계(S220)에서는 상기 기판 상에 가스를 공급한다. 예를 들면, 아르곤(Ar) 가스가 가스 유입관(320)을 통해 상기 캐소드 판(300)의 상부 판(310)의 메인 통로(322)로 공급되고, 상기 아르곤 가스가 상기 메인 통로(322), 제1 가지 통로(324) 및 제2 가지 통로(326)를 지나면서, 하부판(320)에 형성된 분사홀들(H)을 통해 상기 제1 기판(10)과 상기 캐소드 판(300) 사이에 분사될 수 있다.
상기 플라즈마 단계(S230)에서는 상기 기판 상에 플라즈마 처리한다. 예를 들면, 상기 캐소드 판(300)에 고주파 전압을 인가하고, 상기 제1 기판(10)과 접촉하는 상기 히터(200)가 접지되어 상기 제1 기판(10)과 상기 캐소드 판(300) 사이의 상기 아르곤 가스에 의해, 상기 제1 기판(10)이 플라즈마 처리될 수 있다.
이때, 상기 히터(200)는 작동하지 않을(turn-off) 수 있다. 상기 플라즈마 단계(S230)상기 히터(200)가 작동하지 않으므로, 열에 의한 상기 플라즈마 처리 과정의 방해가 감소할 수 있다.
또한, 상기 플라즈마 단계(S230)에서는 상기 기판 상에 가스를 공급한다. 예를 들면, 아르곤(Ar) 가스가 가스 유입관(320)을 통해 상기 캐소드 판(300)의 상부 판(310)의 메인 통로(322)로 공급되고, 상기 아르곤 가스가 상기 메인 통로(322), 제1 가지 통로(324) 및 제2 가지 통로(326)를 지나면서, 하부판(320)에 형성된 분사홀들(H)을 통해 상기 제1 기판(10)과 상기 캐소드 판(300) 사이에 분사될 수 있다.
상기 제3 히팅 단계(S240)에서는 상기 히터를 작동시켜, 상기 기판의 일부를 가열한다. 예를 들면, 상기 히터(200)의 상기 주변부(220)만을 작동하고(turn-on), 상기 중심부(210)는 작동시키지 않아(turn-off) 상기 제1 기판(10)의 일부를 가열할 수 있다.
상기 제4 히팅 단계(S250)에서는 상기 히터를 작동시켜, 상기 기판의 전부를 가열한다. 예를 들면, 상기 히터(200)의 중심부(210) 및 주변부(220)를 동시에 작동시켜(turn-on), 상기 기판(10)을 전체적으로 가열할 수 있다.
상기 제1 내지 제4 히팅 단계(S210, S220, S240, S250)에서 상기 제1 기판(10)의 가열되는 부분이 서로 다르므로, 플라즈마 처리시 발생할 수 있는 상기 제1 기판(10)의 중심부분과 가장자리 부분의 온도 불균형을 방지할 수 있다.
상기 액티브 패턴을 형성하는 단계(S300)에서는 플라즈마 처리된 상기 기판의 절연층 상에 산화물 반도체층을 형성한다.
상기 산화물 반도체층은 제1 내지 제3 프로세스 챔버들(PC1, PC2, PC3) 내에서 형성될 수 있다. 상기 산화물 반도체 층은 산화물 반도체를 포함한다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다.
상기 산화물 반도체 층이 박막 트랜지스터를 구성하는 액티브 패턴으로 패터닝 될 수 있다.
상기 액티브 패턴을 형성하는 단계(S300)는 바닥층을 형성하는 단계(S310), 벌크층을 형성하는 단계(S320) 및 표면층을 형성하는 단계(S330)를 포함할 수 있다.
상기 바닥층을 형성하는 단계(S310)에서는 바닥층이 상기 절연층 상에 형성된다. 예를 들면, 플라즈마 화학기상 증착 챔버를 이용하여 상기 절연층 상에 스퍼터링 방법을 통해 상기 바닥층을 형성할 수 있다. 상기 바닥층은 상기 산화물 반도체층의 씨드(seed) 층 역할을 할 수 있다.
상기 벌크층을 형성하는 단계(S320)에서는 벌크층이 상기 바닥층 상에 형성될 수 있다. 예를 들면, 플라즈마 화학기상 증착 챔버를 이용하여 상기 바닥층 상에 스퍼터링 방법을 통해 상기 벌크층을 형성할 수 있다. 상기 벌크층은 상대적으로 높은 전자이동도를 가질 수 있다.
상기 표면층을 형성하는 단계(S330)에서는 표면층이 상기 벌크층 상에 형성될 수 있다. 상기 표면층은 상기 벌크층을 보호하기 위해 상대적으로 높은 안정성을 가질 수 있다. 예를 들면, 플라즈마 처리 챔버를 이용하여, 상기 벌크층의 상부 표면을 플라즈마 처리하여 상기 표면층을 형성할 수 있다.
이에 따라, 상기 바닥층, 상기 벌크층, 상기 표면층을 포함하는 상기 산화물 반도체 층을 형성할 수 있다.
이후, 상기 산화물 반도체층을 패터닝하여 액티브 패턴을 형성할 수 있다.
본 실시예에 따르면, 산화물 반도체 증착장치는 히터 및 캐소드 판을 포함하는 제1 로딩-언로딩 챔버를 포함하므로, 기판의 절연층을 가열 및 플라즈마 처리하여, 상기 절연층 상에 형성되는 산화물 반도체의 특성을 향상시킬 수 있다.
본 실시예에 따르면, 산화물 반도체의 제조 방법에서는 상기 산화물 반도체 층이 상기 제1 기판 상에 형성되기 전에, 상기 절연층의 표면이 가열 및 플라즈마 처리되므로, 상기 산화물 반도체층의 특성이 향상되고, 상기 절연층의 아웃 개스 제어가 가능할 수 있다.
또한, 상기 캐소드 판은 알루미늄, 티타늄 및 이를 포함하는 합금을 포함할 수 있다. 이에 따라, 상기 기판에 대한 플라즈마 처리 과정에서 산화물 반도체층 형성을 방해할 수 있는 불순물들이 발생하는 것이 방지될 수 있다.
또한, 상기 캐소드 판은 판 형상을 가지므로, 제1 로딩-언로딩 챔버의 공간을 효율적으로 활용할 수 있다.
또한, 상기 히터는 독립적으로 제어되는 중심부 및 주변부를 포함하므로, 플라즈마 처리 품질을 개선할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 제1 기판 100: 챔버 바디
200: 히터 210: 중심부
220: 주변부 300: 캐소드 판
310: 상부판 320: 가스 유입관
350: 하부판 LUC1: 제1 로딩-언로딩 챔버
TC: 이송챔버 PC1: 제1 프로세스 챔버

Claims (18)

  1. 절연층을 포함하는 제1 기판을 가열 및 플라즈마 처리하기 위한 제1 로딩-언로딩 챔버; 및
    상기 제1 로딩-언로딩 챔버로부터 이격되고, 상기 제1 로딩-언로딩 챔버로부터 이송된 상기 제1 기판의 상기 절연층 상에 산화물 반도체 층을 형성하기 위한 제1 프로세스 챔버를 포함하고,
    상기 제1 로딩-언로딩 챔버는
    챔버 바디;
    상기 챔버 바디 내에 배치되고, 상기 제1 기판을 가열하기 위한 히터; 및
    상기 히터와 이격되고 고주판 전압이 인가되는 캐소드 판을 포함하는 산화물 반도체 증착장치.
  2. 제1항에 있어서,
    상기 제1 로딩-언로딩 챔버는 상기 챔버 바디 내에 가스를 공급하는 가스 유입관을 더 포함하고,
    상기 캐소드 판은 상부판 및 상기 상부판과 마주보는 하부판을 포함하고, 상기 상부판은 상기 가스 유입관과 연결되고, 상기 하부판에는 복수의 분사홀들이 형성되는 것을 특징으로 하는 산화물 반도체 증착장치.
  3. 제2항에 있어서, 상기 제1 로딩-언로딩 챔버의 상기 상부판은
    상기 하부판과 이격되는 확산부;
    상기 확산부를 둘러 싸고 상기 하부 판과 접촉하는 측벽; 및
    상기 확산부 상에 형성되고 상기 가스 유입관과 연결되는 메인 통로를 포함하는 것을 특징으로 하는 산화물 반도체 증착장치.
  4. 제3항에 있어서, 상기 제1 로딩-언로딩 챔버의 상기 상부판은
    상기 확산부 상에 형성되고 상기 메인통로와 연결되는 제1 가지 통로; 및
    상기 제1 가지 통로와 연결되는 제2 가지 통로를 더 포함하는 것을 특징으로 하는 산화물 반도체 증착장치.
  5. 제3항에 있어서,
    상기 가스 유입관은 상기 캐소드 판의 상기 상부판의 상기 측벽을 통해 상기 메인 통로와 연결되는 것을 특징으로 하는 산화물 반도체 증착장치.
  6. 제2항에 있어서,
    상기 캐소드 판의 상기 상부판 및 상기 하부판은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금 중 어느 하나 이상을 포함하는 것을 특징으로 하는 산화물 반도체 증착장치.
  7. 제1항에 있어서,
    평면에서 볼 때, 상기 제1 로딩-언로딩 챔버의 상기 히터의 크기는 상기 캐소드 판의 크기 보다 작고, 상기 제1 기판의 크기보다 큰 것을 특징으로 하는 산화물 반도체 증착장치.
  8. 제7항에 있어서,
    상기 캐소드 판의 크기는 상기 히터의 크기의 100% 초과 110% 이하인 것을 특징으로 하는 산화물 반도체 증착장치.
  9. 삭제
  10. 제1항에 있어서,
    상기 히터는 중심부 및 상기 중심부를 둘러싸는 주변부를 포함하고, 상기 중심부 및 상기 주변부는 서로 독립적으로 제어되는 것을 특징으로 하는 산화물 반도체 증착장치.
  11. 기판 상에 절연층을 형성하는 단계;
    제1 로딩-언로딩 챔버에서 상기 절연층의 표면을 플라즈마 처리하는 단계;
    상기 기판을 상기 제1 로딩-언로딩 챔버로부터 제1 프로세스 챔버로 이송하는 단계; 및
    상기 제1 프로세스 챔버에서 플라즈마 처리된 상기 절연층 상에 산화물 반도체를 포함하는 액티브 패턴을 형성하는 단계를 포함하고,
    상기 플라즈마 처리하는 단계는
    상기 절연층을 가열하는 단계; 및
    상기 가열하는 단계 이후에 상기 절연층 상에 플라즈마를 발생하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  12. 제11항에 있어서, 상기 플라즈마 처리하는 단계는,
    상기 플라즈마를 발생하는 단계 이후에 상기 절연층을 다시 가열하는 단계를 더 포함하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  13. 제12항에 있어서, 상기 플라즈마 처리하는 단계의 상기 절연층을 가열하는 단계는,
    상기 기판의 전체를 가열하는 제1 가열 단계; 및
    상기 기판의 가장자리를 제외한 중심부만을 가열하는 제2 가열 단계를 포함하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 가열 단계 및 상기 플라즈마를 발생하는 단계에서는 상기 기판상에 플라즈마 처리를 위한 가스를 공급하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  15. 제12항에 있어서, 상기 플라즈마 처리하는 단계는,
    상기 절연층을 다시 가열하는 단계 이후에 상기 기판을 냉각하는 단계를 더 포함하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  16. 제11항에 있어서, 상기 액티브 패턴을 형성하는 단계는,
    상기 기판의 상기 절연층 상에 바닥층을 형성하는 단계;
    상기 바닥층 상에 벌크층을 형성하는 단계; 및
    상기 벌크층 상에 표면층을 형성하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  17. 제11항에 있어서, 상기 플라즈마 처리하는 단계에서는
    챔버 바디, 상기 챔버 바디 내에 배치되고 상기 기판을 가열하기 위한 히터, 및 상기 히터와 이격되고 고주판 전압이 인가되는 캐소드 판을 포함하는 상기 제1 로딩-언로딩 챔버를 이용하여, 상기 기판 상에 플라즈마 처리하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
  18. 제17항에 있어서,
    상기 캐소드 판은 알루미늄(Al), 티타늄(Ti) 및 이를 포함하는 합금 중 어느 하나 이상을 포함하는 것을 특징으로 하는 산화물 반도체의 제조 방법.
KR1020140033267A 2014-03-21 2014-03-21 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법 Active KR102263827B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140033267A KR102263827B1 (ko) 2014-03-21 2014-03-21 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
US14/513,463 US9644270B2 (en) 2014-03-21 2014-10-14 Oxide semiconductor depositing apparatus and method of manufacturing oxide semiconductor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140033267A KR102263827B1 (ko) 2014-03-21 2014-03-21 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150110915A KR20150110915A (ko) 2015-10-05
KR102263827B1 true KR102263827B1 (ko) 2021-06-14

Family

ID=54142790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140033267A Active KR102263827B1 (ko) 2014-03-21 2014-03-21 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법

Country Status (2)

Country Link
US (1) US9644270B2 (ko)
KR (1) KR102263827B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102654241B1 (ko) * 2019-01-16 2024-04-02 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 시스템, 진공 프로세싱 시스템을 위한 기판 챔버, 및 기판을 냉각하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054387A (ja) * 2010-09-01 2012-03-15 Sharp Corp プラズマ処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449410A (en) 1993-07-28 1995-09-12 Applied Materials, Inc. Plasma processing apparatus
KR100255088B1 (ko) 1997-04-14 2000-05-01 윤종용 플라즈마처리장치
KR20010002399A (ko) 1999-06-15 2001-01-15 윤종용 화학기상증착 설비
KR20020057382A (ko) * 2001-01-04 2002-07-11 주승기 반도체 소자 제조 방법 및 장치
WO2002063065A1 (fr) * 2001-02-09 2002-08-15 Tokyo Electron Limited Dispositif de formation de pellicule mince
JP2004241420A (ja) 2003-02-03 2004-08-26 Toshiba Matsushita Display Technology Co Ltd 処理装置
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
KR100826432B1 (ko) * 2003-10-31 2008-04-29 엘지디스플레이 주식회사 반도체 공정 장비용 서셉터 및 이를 구비한 반도체 공정 장비
US20060172065A1 (en) * 2005-02-01 2006-08-03 Carlotto John A Vacuum deposition of coating materials on powders
JP4815298B2 (ja) 2006-07-31 2011-11-16 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR20080047897A (ko) 2006-11-27 2008-05-30 엘지디스플레이 주식회사 플라즈마 화학기상 증착장치
US8114484B2 (en) * 2007-07-19 2012-02-14 Applied Materials, Inc. Plasma enhanced chemical vapor deposition technology for large-size processing
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
JP5175978B2 (ja) 2009-12-24 2013-04-03 Ｊｘ日鉱日石金属株式会社 ガドリニウム製スパッタリングターゲット及び同ターゲットの製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9728401B2 (en) * 2013-03-15 2017-08-08 Applied Materials, Inc. Methods for conformal treatment of dielectric films with low thermal budget
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054387A (ja) * 2010-09-01 2012-03-15 Sharp Corp プラズマ処理装置

Also Published As

Publication number Publication date
US9644270B2 (en) 2017-05-09
US20150270118A1 (en) 2015-09-24
KR20150110915A (ko) 2015-10-05

Similar Documents

Publication Publication Date Title
JP7260599B2 (ja) フッ素処理によるｉｇｚｏパッシベーションの酸素空孔
US9123707B2 (en) Methods for forming a hydrogen free silicon containing dielectric film
KR102221562B1 (ko) 급속 열 처리를 이용한 원자 층 증착
CN108700788B (zh) 用于液晶显示器的高电容电容器的界面工程
JP4426642B2 (ja) 原子層成長装置および原子層成長方法
KR101094279B1 (ko) 가열 수단 및 이를 포함하는 기판 가공 장치
US10475643B2 (en) Deposition apparatus and method for manufacturing semiconductor device using the same
US9076742B2 (en) Oxidation annealing device and method for fabricating thin film transistor using oxidation annealing
KR20100014598A (ko) 대형 기판 위의 증착을 위한 장치 및 방법
US10224432B2 (en) Surface treatment process performed on devices for TFT applications
JP6531422B2 (ja) プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
US20100075506A1 (en) Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method
KR102263827B1 (ko) 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
TWI601230B (zh) Substrate processing system
JP2010168652A (ja) プラズマ成膜装置及び成膜方法
US20170207078A1 (en) Atomic layer deposition apparatus and semiconductor process
KR102446402B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
KR101513277B1 (ko) 스퍼터링 시스템
TW201512449A (zh) 基板處理裝置
US20250113718A1 (en) Cyclic peald/pecvd thin film encapsulation barrier
WO2025072397A1 (en) Cyclic peald/pecvd thin film encapsulation barrier
KR102095982B1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2011141986A1 (ja) プラズマ成膜装置及び成膜方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140321

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190219

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140321

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200429

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201023

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210607

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210608

End annual number: 3

Start annual number: 1

PG1601 Publication of registration