[go: up one dir, main page]

KR101424799B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101424799B1
KR101424799B1 KR1020147001040A KR20147001040A KR101424799B1 KR 101424799 B1 KR101424799 B1 KR 101424799B1 KR 1020147001040 A KR1020147001040 A KR 1020147001040A KR 20147001040 A KR20147001040 A KR 20147001040A KR 101424799 B1 KR101424799 B1 KR 101424799B1
Authority
KR
South Korea
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020147001040A
Other languages
English (en)
Other versions
KR20140015624A (ko
Inventor
타츠야 혼다
마사시 츠부쿠
유스케 노나카
타카시 시마즈
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140015624A publication Critical patent/KR20140015624A/ko
Application granted granted Critical
Publication of KR101424799B1 publication Critical patent/KR101424799B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 산화물 반도체를 이용한 반도체 장치에 있어서 온 전류의 저하를 억제하는 것을 과제로 한다.
산화물 반도체막을 이용한 트랜지스터에 있어서, 게이트 전극과, 게이트 전극을 덮고 실리콘을 포함한 산화물을 포함한 게이트 절연막과, 게이트 절연막과 접하고 적어도 게이트 전극과 중첩하는 영역에 형성된 산화물 반도체막과, 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극을 가지고, 산화물 반도체막에 있어서, 게이트 절연막과의 계면에서의 두께가 5nm 이하인 제 1 영역은 실리콘의 농도가 1.0원자% 이하이며, 산화물 반도체막의 제 1 영역 이외의 영역에 포함되는 실리콘의 농도는 제 1 영역에 포함되는 실리콘의 농도보다 작게 한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다.
본 명세서에서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
절연 표면을 가지는 기판 위에 형성된 반도체 박막을 이용하여 트랜지스터를 형성하는 기술이 주목되고 있다. 이 트랜지스터는 집적 회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 넓게 응용되고 있다. 트랜지스터에 적용 가능한 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있다. 그 외의 재료로서 산화물 반도체가 주목되고 있다.
예를 들면, 활성층이 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함한 비정질 산화물을 포함한 트랜지스터가 개시되어 있다(특허문헌 1 참조).
산화물 반도체를 포함한 트랜지스터는 어몰퍼스 실리콘을 포함한 트랜지스터보다 높은 온 특성(온 전류 등)을 가진다.
또, 이러한 트랜지스터에 이용하는 산화물 반도체에 대하여 「산화물 반도체는 불순물에 대해서 둔감하고, 막 중에는 상당한 금속 불순물이 포함되어 있어도 문제가 없고, 나트륨과 같은 알칼리 금속이 다량으로 포함되는 저가의 소다 석회 유리도 사용할 수 있다」는 것도 서술되어 있다(비특허문헌 1 참조).
일본국 특개2006－165528호 공보
카미야, 노무라, 호소노, "Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status", 고체 물리, 2009년 9월호, Vol. 44, pp.621－633
그러나, 산화물 반도체는 불순물에 대하여 둔감하다는 종래의 기술 인식에 따라서, 산화물 반도체막을 포함한 트랜지스터의 디바이스 구조 및 프로세스의 설계를 행하면, 소스 영역 및 드레인 영역의 저항이 증대되거나, 또는 온 전류가 설계값보다 저하된다는 문제가 발생한다.
이러한 문제를 감안하여, 개시하는 발명의 일양태는 산화물 반도체막을 포함한 트랜지스터 또는 이 트랜지스터를 포함하는 반도체 장치의 성능 향상을 도모하는 것을 목적의 하나로 한다. 예를 들면, 산화물 반도체막을 포함한 트랜지스터의 온 전류의 저하를 억제하고, 이와 같은 트랜지스터를 포함하는 반도체 장치의 동작 특성의 향상을 도모하는 것을 목적의 하나로 한다.
본 발명자들은 산화물 반도체막에 실리콘 등의 불순물이 첨가되는 것에 의해 이 산화물 반도체막의 시트 저항이 증대되는 것을 알아냈다.
트랜지스터에 이용되는 산화물 반도체막은 스퍼터링법을 이용하여 형성되는 경우가 많다. 하지만, 산화물 반도체막이 스퍼터링법으로 형성될 때, 이온화된 희가스 원소나 타겟 표면으로부터 방출된 입자가 산화물 반도체막이 형성되는(이 막은 또한 "형성된 막"이라고 한다) 절연막(또는 게이트 절연막)과 같은 막의 입자를 튕겨 날리는 경우가 있다. 형성된 막으로부터 튕겨 날아간 입자는 불순물 원소로서 기능하고 산화물 반도체막에 포함된다. 특히 산화물 반도체막의 형성된 막의 표면(이 막은 또한 "형성된 막 표면"이라고 한다) 근방은 불순물 원소를 높은 농도로 가질 수도 있다.
절연막에 포함되는 실리콘 등의 불순물이 형성된 막 표면의 근방에 들어올 때, 이 산화물 반도체막의 시트 저항은 증대된다. 이러한 산화물 반도체를 이용하여 트랜지스터를 제작하면, 형성된 막 표면의 근방에 위치하는 채널 형성 영역의 저항이 증대되고, 이 트랜지스터의 온 전류가 저하될 수도 있다.
그러므로, 개시하는 발명의 일양태에서는, 형성된 막 표면 근방에 들어오는 실리콘 등의 불순물을 억제한다.
개시하는 발명의 일양태는, 게이트 전극과, 게이트 전극을 덮고 실리콘을 포함한 산화물을 포함한 절연막(혹은 게이트 절연막)과, 절연막과 접촉하고 적어도 게이트 전극과 중첩하는 영역에 제공되고 상기 게이트 전극에 인접하여 제공되는 산화물 반도체막과, 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극을 가지는 반도체 장치이다. 산화물 반도체막은 절연막과의 계면으로부터 산화물 반도체막을 향하여 실리콘의 농도가 1.0원자% 이하의 농도로 분포하는 제 1 영역을 포함한다. 상기 게이트 전극은 상기 절연막을 개재하여 상기 산화물 반도체막 아래에 위치할 수도 있다.
개시하는 발명의 다른 일양태는, 게이트 전극과, 게이트 전극을 덮고 실리콘을 포함한 산화물을 포함한 절연막과, 절연막과 접하고 적어도 게이트 전극과 중첩하는 영역에 제공되고 상기 게이트 전극에 인접하게 제공되는 산화물 반도체막과, 산화물 반도체막에 접하여 형성된 채널 보호막과, 채널 보호막 위에 형성되고 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극을 가지는 반도체 장치이다. 산화물 반도체막은 게이트 절연막과의 계면으로부터 산화물 반도체막을 향하여 실리콘의 농도가 1.0원자% 이하의 농도로 분포하는 제 1 영역을 가진다.
상기 구조 각각에서, 제 1 영역은, 절연막과 접촉하여 제공되고, 두께가 5nm 이하이고, 제 1 영역 이외의 영역에 포함되는 실리콘의 농도는 제 1 영역에 포함되는 실리콘의 농도보다 작은 것이 바람직하다.
개시하는 발명의 다른 일양태는, 게이트 전극과, 게이트 전극을 덮고 실리콘을 포함한 산화물을 포함한 절연막과, 게이트 절연막과 접하고 적어도 게이트 전극과 중첩하는 영역에 제공되고 상기 게이트 전극에 인접하여 제공되는 산화물 반도체막과, 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극과, 산화물 반도체막, 소스 전극 및 드레인 전극을 덮고 실리콘을 포함한 산화물을 포함한 보호 절연막을 포함하는 반도체 장치이다. 산화물 반도체막은 절연막과의 계면과 접촉되게 제공되고 두께가 5nm 이하인 제 1 영역을 포함한다. 제 1 영역에서의 실리콘의 농도는 1.0원자% 이하이다. 산화물 반도체막은 보호 절연막과의 계면과 접촉되게 제공되고 두께가 5nm 이하인 제 2 영역을 포함한다. 제 2 영역에서의 실리콘의 농도는 1.0원자%보다 많다. 제 1 영역 및 제 2 영역 이외의 영역에 포함되는 실리콘의 농도는 제 1 영역에 포함되는 실리콘의 농도보다 작다.
또, 상기 구조 각각에서, 제 1 영역에 포함되는 실리콘의 농도가 0.1원자% 이하로 하는 것이 바람직하다.
또, 상기 구조 각각에서, 게이트 절연막은 탄소를 포함하고, 제 1 영역에서 탄소 농도가 1.0×1020atoms/cm3 이하일 수도 있다.
또, 상기에 있어서, 산화물 반도체막은 결정성을 가져도 좋고, 산화물 반도체막은 비정질 구조를 가져도 좋다.
개시하는 발명의 일양태는, 산화물 반도체막을 포함한 트랜지스터 또는 이 트랜지스터를 포함하는 반도체 장치의 성능 향상을 도모할 수 있다.
또, 개시하는 발명의 일양태는, 산화물 반도체막을 포함한 트랜지스터의 온 전류의 저하를 억제하고, 이 트랜지스터를 포함하는 반도체 장치의 동작 특성의 향상을 도모할 수 있다.
도 1(A) 및 도 1(B)은 반도체 장치의 일양태를 도시하는 평면도 및 단면도이다.
도 2(A) 및 도 2(B)는 반도체 장치의 일양태를 도시하는 평면도 및 단면도이다.
도 3(A) 및 도 3(B)은 반도체 장치의 일양태를 도시하는 평면도 및 단면도이다.
도 4(A) 내지 도 4(E)는 반도체 장치의 제작 공정의 일례를 도시하는 단면도이다.
도 5(A) 내지 도 5(E)는 반도체 장치의 제작 공정의 일례를 도시하는 단면도이다.
도 6은 계산에 이용한 모델도이다.
도 7(A) 내지 도 7(C)은 계산 결과를 도시하는 도면이다.
도 8(A) 내지 도 8(C)은 계산 결과를 도시하는 도면이다.
도 9(A) 내지 도 9(C)는 반도체 장치의 일형태를 설명하는 도면이다.
도 10은 반도체 장치의 일형태를 설명하는 도면이다.
도 11은 반도체 장치의 일형태를 설명하는 도면이다.
도 12는 반도체 장치의 일형태를 설명하는 도면이다.
도 13(A) 내지 도 13(F)은 전자 기기를 도시하는 도면이다.
도 14는 본 발명 중 하나의 실시예에 관한 측정 결과를 나타내는 그래프이다.
도 15는 본 발명 중 하나의 실시예에 관한 샘플의 구조를 도시하는 도면이다.
도 16은 본 발명 중 하나의 실시예에 관한 측정 결과를 나타내는 그래프이다.
도 17은 본 발명 중 하나의 실시예에 관한 샘플의 구조를 도시하는 도면이다.
도 18(A) 내지 도 18(B)은 본 발명 중 하나의 실시예에 관한 측정 결과를 나타내는 그래프이다.
도 19는 본 발명 중 하나의 실시예에 관한 측정 결과를 나타내는 그래프이다.
이하에서는, 본 명세서에 개시하는 발명의 실시형태에 대해 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명으로 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고, 그 형태 및 세부 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 도면 등에서 나타내는 각 구성의, 위치, 크기, 범위 등은 이해를 쉽게 하기 위해 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 따라서, 개시하는 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한, 본 명세서 등에서의 「제 1」, 「제 2」, 「제 3」 등의 서수는 구성 요소의 혼동을 피하기 위해 붙인 것이며, 구성요소들의 숫자를 한정하는 것이 아니다.
또한, 본 명세서 등에 있어서 「위」나 「아래」의 용어는, 구성 요소의 위치 관계가 「바로 위」또는 「바로 아래」인 것을 한정하는 것은 아니다. 예를 들면, 「게이트 절연층 위의 게이트 전극」의 표현이라면, 게이트 절연층과 게이트 전극과의 사이에 다른 구성 요소를 포함하는 경우도 의미한다.
또, 본 명세서 등에 있어서 「전극」이나 「배선」의 용어는 이러한 구성 요소를 기능적으로 한정하는 것은 아니다. 예를 들면, 「전극」은 「배선」의 일부로서 이용되는 경우가 있으며, 그 반대도 마찬가지이다. 또한 「전극」이나 「배선」의 용어는 복수의 「전극」이나 「배선」이 일체로 형성되어 있는 경우 등도 포함한다.
또, 「소스」나 「드레인」의 기능은 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바꾸는 경우가 있다. 따라서, 본 명세서 등에서는 「소스」나 「드레인」의 용어는 서로 바꾸어 이용할 수 있는 것으로 한다.
또한, 본 명세서 등에 있어서, 「전기적으로 접속」에는, 어떠한 전기적 작용을 가지는 것을 통하여 접속되어 있는 경우가 포함된다. 여기에서, 어떠한 전기적 작용을 가지는 것은 접속 대상간에서의 전기 신호의 송신 및 수신을 가능하게 하는 것이라면, 특별히 제한받지 않는다. 예를 들면, 어떠한 전기적 작용을 가지는 것에는 전극이나 배선을 비롯한 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 그 외의 각종 기능을 가지는 소자 등이 포함된다.
(실시형태 1)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 일형태를 도 1(A) 및 도 1(B), 도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B), 도 4(A) 내지 도 4(E), 및 도 5(A) 내지 도 5(E)를 이용하여 설명한다.
〈반도체 장치의 구성예〉
도 1(A) 및 도 1(B)에, 반도체 장치의 예로서 보텀 게이트 구조를 가지는 채널 에칭형의 트랜지스터의 평면도 및 단면도를 도시한다. 도 1(A)은 평면도이며, 도 1(B)은 도 1(A)에서의 A－B단면에 관한 단면도이다. 또한, 도 1(A)에서는 번잡해지는 것을 피하기 위해, 트랜지스터(110)의 구성 요소 중 일부(예를 들면, 보호 절연막(109) 등)을 생략하였다.
도 1(A) 및 도 1(B)에 도시하는 트랜지스터(110)는 절연 표면을 가지는 기판(100) 위에, 게이트 전극(101)과 게이트 전극(101)을 덮는 게이트 절연막(102)과, 게이트 절연막(102)과 접하고 적어도 게이트 전극(101)과 중첩하는 영역에 제공된 산화물 반도체막(103)과, 산화물 반도체막(103)과 전기적으로 접속하는 소스 전극(105a) 및 드레인 전극(105b)과, 산화물 반도체막(103), 소스 전극(105a) 및 드레인 전극(105b)을 덮는 보호 절연막(109)을 포함한다.
산화물 반도체막(103)은 비정질 구조로 해도 좋고, 단결정, 또는 다결정(폴리 크리스탈) 등의 결정성을 가지는 구조로 해도 좋다. 또, 결정-비정질 혼상 구조로 해도 좋다. 결정-비정질 혼상 구조는 완전한 단결정은 아니고, 완전한 비정질도 아니고, 비정질상에 결정부를 포함한다. 산화물 반도체막(103)의 막 두께는 5nm 초과 200nm 이하로 하고, 바람직하게는 10nm 이상 30nm 이하로 한다.
비정질 구조를 가지는 산화물 반도체막(103)은 비교적 용이하게 평탄한 표면을 얻을 수 있기 때문에, 산화물 반도체막(103)을 이용하여 트랜지스터를 형성하였을 때, 계면 산란을 저감할 수 있고, 비교적 용이하게, 비교적 높은 전계 효과 이동도를 얻을 수 있다.
또, 도 1(B)에 도시하는 바와 같이, 산화물 반도체막(103)의 단부는 20° 내지 50°의 테이퍼를 가지고 있는 것이 바람직하다. 산화물 반도체막(103)의 단부가 수직이면 산화물 반도체막(103)으로부터 산소가 빠지기 쉬워, 따라서 산소 결손을 발생시키기 쉽다. 산화물 반도체막(103)의 단부에 테이퍼를 가짐으로써 산소 결손의 발생을 억제하고, 따라서 트랜지스터(110)의 리크 전류의 발생을 저감할 수 있다.
산화물 반도체막(103)에 이용하는 산화물 반도체로서는, 적어도 인듐(In) 혹은 아연(Zn)을 포함하는 것이 바람직하다. 특히 In과 Zn을 포함하는 것이 바람직하다. 또, 이 산화물 반도체를 이용한 트랜지스터의 전기 특성의 편차를 줄이기 위한 스태빌라이저로서, 이것에 더하여 갈륨(Ga)을 가지는 것이 바람직하다. 또, 스태빌라이저로서 주석(Sn)을 가지는 것이 바람직하다. 또, 스태빌라이저로서 하프늄(Hf), 지르코늄(Zr), 티탄(Ti), 스칸듐(Sc), 이트륨(Y), 란타노이드(예를 들면, 세륨(Ce), 네오디뮴(Nd), 가돌리늄(Gd))으로부터 선택된 일종 또는 복수종이 포함되어 있는 것이 바람직하다.
예를 들면, 산화물 반도체로서 산화 인듐, 산화 주석, 산화 아연, 이원계 금속 산화물인 In－Zn계 산화물, Sn－Zn계 산화물, Al－Zn계 산화물, Zn－Mg계 산화물, Sn－Mg계 산화물, In－Mg계 산화물, In－Ga계 산화물, 삼원계 금속 산화물인 In－Ga－Zn계 산화물(IGZO라고도 표기), In－Al－Zn계 산화물, In－Sn－Zn계 산화물, Sn－Ga－Zn계 산화물, Al－Ga－Zn계 산화물, Sn－Al－Zn계 산화물, In－Hf－Zn계 산화물, In－Zr－Zn계 산화물, In－Ti－Zn계 산화물, In－Sc－Zn계 산화물, In－Y－Zn계 산화물, In－La－Zn계 산화물, In－Ce－Zn계 산화물, In－Pr－Zn계 산화물, In－Nd－Zn계 산화물, In－Sm－Zn계 산화물, In－Eu－Zn계 산화물, In－Gd－Zn계 산화물, In－Tb－Zn계 산화물, In－Dy－Zn계 산화물, In－Ho－Zn계 산화물, In－Er－Zn계 산화물, In－Tm－Zn계 산화물, In－Yb－Zn계 산화물, In－Lu－Zn계 산화물, 사원계 금속 산화물인 In－Sn－Ga－Zn계 산화물, In－Hf－Ga－Zn계 산화물, In－Al－Ga－Zn계 산화물, In－Sn－Al－Zn계 산화물, In－Sn－Hf－Zn계 산화물, In－Hf－Al－Zn계 산화물을 이용할 수 있다.
여기에서, In－Ga－Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 가지는 산화물을 의미하고, In과 Ga와 Zn의 비율에 대한 특별한 한정은 없다. In-Ga-Zn계 산화물은 In과 Ga와 Zn 이외의 금속 원소가 들어가 있어도 좋다.
또, 산화물 반도체로서 InMO3(ZnO)m(m＞0, 또, m은 정수가 아님)로 표기되는 재료를 이용해도 좋다. 또한, M는 Ga, Fe, Mn 및 Co로부터 선택된 하나 이상의 금속 원소, 혹은 상기의 스태빌라이저로서의 원소를 나타낸다. 또, 산화물 반도체로서 In2SnO5(ZnO)n(n＞0, 또, n은 정수)로 표기되는 재료를 이용해도 좋다.
예를 들면, In：Ga：Zn=1：1：1, In：Ga：Zn=3：1：2, In：Ga：Zn=1：3：2, 혹은 In：Ga：Zn=2：1：3의 원자수비의 In－Ga－Zn계 산화물이나, 그 조성 근방의 산화물을 이용할 수 있다. 산화물 반도체막(103)은 상기 산화물 반도체 재료를 이용하여 단층 구조 또는 적층 구조로 형성할 수 있다.
게이트 절연막(102)은 충분한 내압(withstand voltage) 및 절연성을 가지는 산화물 절연막을 이용하는 것이 바람직하다. 게이트 절연막(102)을 단층 구조로 하는 경우에는, 예를 들면, 산화 실리콘과 같은 실리콘을 포함한 산화물을 포함한 절연막을 이용하면 좋다.
또, 게이트 절연막(102)을 적층 구조로 해도 좋다. 게이트 절연막(102)을 적층 구조로 하는 경우, 산화 갈륨, 산화 알루미늄, 질화 실리콘, 산화 질화 실리콘, 산화 질화 알루미늄, 산화 이트륨, 산화 란탄 또는 질화 산화 실리콘 등의 위에 산화 실리콘을 적층하면 좋다. 또, 산화 하프늄, 하프늄 실리케이트(HfSixOy(x＞0, y＞0)), 질소가 첨가된 하프늄 실리케이트(HfSiOxNy(x＞0, y＞0)), 하프늄 알루미네이트(HfAlxOy(x＞0, y＞0)) 등의 high－k 재료 위에 산화 실리콘을 적층하면 좋다. 또, high－k 재료를 이용함으로써 게이트 리크 전류를 저감할 수 있다.
게이트 절연막(102)으로서 산화물 절연막을 이용하는 것에 의해, 이 산화물 절연막을 가열할 때 포함된 산소의 일부를 산화물 절연막으로부터 이탈시킬 수 있으므로; 따라서 산화물 반도체막(103)에 산소를 공급하여 산화물 반도체막(103) 중의 산소 결손을 보충할 수 있다. 특히, 게이트 절연막(102)은 그 막 중(벌크 중)에 적어도 화학양론비를 넘는 양의 산소가 존재하는 것이 바람직하다. 예를 들면, 게이트 절연막(102)으로서 SiO2 ＋α(단, α＞0)로 표현되는 산화 실리콘막을 이용하는 것이 바람직하다. 이러한 산화 실리콘막을 게이트 절연막(102)으로서 이용함으로써, 산화물 반도체막(103)에 산소를 공급할 수 있고, 이 산화물 반도체막(103)을 이용한 트랜지스터(110)의 트랜지스터 특성을 양호하게 할 수 있다.
그러나, 게이트 절연막(102)으로서 산화 실리콘막을 이용하는 경우, 게이트 절연막(102) 중의 실리콘이 불순물로서 산화물 반도체막(103)에 들어올 우려가 있다. 산화물 반도체막(103)에 실리콘 등이 불순물로서 들어오는 것에 의해, 산화물 반도체막(103)의 저항이 증대된다.
따라서, 본 실시형태에 나타내는 반도체 장치에 있어서, 형성된 막 표면 근방에서 산화물 반도체막으로 들어오는 실리콘 등의 불순물을 억제한다. 그 결과, 산화물 반도체막(103)에 있어서, 게이트 절연막(102)과의 계면으로부터 산화물 반도체막(103)을 향하여 분포된 실리콘의 농도가 1.0원자% 이하인 영역이 형성된다. 도 1(B)에 도시하는 바와 같이 이 영역을 영역(103a)이라고 나타낸다. 또, 영역(103a)에 포함되는 실리콘의 농도는 0.1원자% 이하이면 더 바람직하다. 또, 영역(103a)은 게이트 절연막(102)과의 계면과 접촉되도록 제공되고 두께가 5nm 이하이다.
또한, 도 1(B)에 도시하는 바와 같이, 산화물 반도체막(103)의 영역(103a) 이외의 영역을 영역(103b)이라고 나타낸다. 또, 영역(103b)에 포함되는 실리콘의 농도는 영역(103a)에 포함되는 실리콘의 농도보다 낮다.
또, 게이트 절연막(102)에 탄소 등의 불순물이 포함되는 경우, 이것도 상기의 실리콘의 경우와 마찬가지로 산화물 반도체막(103)에 들어가 불순물로서 작용할 수도 있다. 그러한 경우, 영역(103a)에 포함되는 탄소 농도는 1.0×1020atoms/cm3 이하, 더 바람직하게는 1.0×1019atoms/cm3 이하로 한다.
이와 같이, 산화물 반도체막(103)의 영역(103a)에 들어오는 실리콘 등의 불순물의 양을 저감하여, 산화물 반도체막(103)을 포함하는 트랜지스터(110)의 온 전류의 저하를 억제할 수 있다. 따라서, 트랜지스터(110)를 포함하는 반도체 장치의 동작 특성의 향상을 도모할 수 있다. 따라서, 산화물 반도체막을 포함한 트랜지스터 또는 이 트랜지스터를 포함한 반도체 장치의 성능 향상을 도모할 수 있다.
또한, 그 외의 트랜지스터의 구성 요소의 세부 사항에 대해서는, 후술하는 트랜지스터(110)의 제작 방법에서 도 4(A) 내지 도 4(E)를 이용하여 설명한다.
트랜지스터(110) 위에는, 평탄화 절연막이 더 형성되어 있어도 좋다. 또, 게이트 전극(101), 소스 전극(105a) 또는 드레인 전극(105b) 등을 배선에 전기적으로 접속시키기 위해, 게이트 절연막(102), 보호 절연막(109) 등에는 개구가 형성되어 있어도 좋다. 또, 산화물 반도체막(103) 위에 게이트 전극(101)과 중첩하여 제 2 게이트 전극이 더 제공될 수도 좋다.
또, 도 2(A) 및 도 2(B)에, 도 1(A) 및 도 1(B)에 도시하는 트랜지스터(110)와는 다른 구성의 트랜지스터(120)를 도시한다. 도 2(A)는 평면도이며, 도 2(B)는 도 2(A)에 있어서의 C－D 단면에 관한 단면도이다. 또한, 도 2(A)에서는 간략화를 위해, 트랜지스터(120)의 구성 요소의 일부(예를 들면, 보호 절연막(109) 등)을 생략하였다.
도 2(A) 및 도 2(B)에 도시하는 트랜지스터(120)는, 절연 표면을 가지는 기판(100) 위에 게이트 전극(101)과, 게이트 전극(101)을 덮는 게이트 절연막(102)과, 게이트 절연막(102)과 접촉하고 적어도 게이트 전극(101)과 중첩하도록 제공된 산화물 반도체막(103)과, 산화물 반도체막(103)과 전기적으로 접속하는 소스 전극(105a) 및 드레인 전극(105b)과, 산화물 반도체막(103), 소스 전극(105a) 및 드레인 전극(105b)을 덮는 보호 절연막(109)을 포함한다. 여기에서, 트랜지스터(120)와 트랜지스터(110)의 차이점은 보호 절연막(109)으로서 상기 게이트 절연막(102)과 마찬가지로 실리콘을 포함한 산화물을 포함한 절연막을 이용하고 있는 점과, 산화물 반도체막(103)과 보호 절연막(109) 사이의 계면 근방에 영역(103c)이 제공된다는 점이다.
트랜지스터(120)의 산화물 반도체막(103)은, 영역(103a), 영역(103b), 및 영역(103c)을 가진다. 산화물 반도체막(103)의 영역(103a)은 상기한 바와 같이, 게이트 절연막(102)과의 계면으로부터 산화물 반도체막(103)을 향하여 실리콘의 농도가 1.0원자% 이하의 농도로 분포하는 영역이다. 영역(103a)은 게이트 절연막(102)과의 계면에 접촉하도록 제공되고, 두께가 5nm 이하이다. 산화물 반도체막(103)의 영역(103c)은 보호 절연막(109)과의 계면으로부터 산화물 반도체막(103)을 향하여 실리콘의 농도가 1.0원자%보다 높은 농도로 분포하는 영역이다. 영역(103c)은 보호 절연막(109)과의 계면에 접촉하도록 제공되고, 두께가 5nm 이하인 것이 바람직하다. 산화물 반도체막(103)에서, 영역(103a) 및 영역(103c) 사이의 영역을 영역(103b)이라고 한다.
또한, 영역(103b)에 포함되는 실리콘의 농도는 영역(103a)에 포함되는 실리콘의 농도보다 낮다. 또, 영역(103a)에 포함되는 실리콘의 농도는 0.1원자% 이하이면 더 바람직하다.
이와 같이, 산화물 반도체막(103)의 백 채널측에 해당하는 영역(103c)에서, 실리콘 등의 불순물을 많이 포함시켜 저항을 증대시켜, 트랜지스터(120)의 오프 전류의 저감을 도모할 수 있다. 또, 트랜지스터(110)와 마찬가지로, 산화물 반도체막(103)의 영역(103a)에 들어오는 실리콘 등의 불순물의 양을 저감하여, 산화물 반도체막(103)을 포함한 트랜지스터(120)의 온 전류의 저하를 억제할 수 있다.
그 외의 구성 요소에 대해서는 도 1(A) 및 도 1(B)에 도시하는 반도체 장치와 마찬가지이다. 상세한 것은 도 1(A) 및 도 1(B)에 관한 기재를 참작할 수 있다.
도 1(A), 도 1(B) 및 도 2(A), 도 2(B)에 도시하는 트랜지스터는 소위 채널 에칭형의 트랜지스터이지만, 본 실시형태에 나타내는 반도체 장치는 이것에 한정되는 것은 아니다. 도 3(A) 및 도 3(B)에, 도 1(A), 도 1(B) 및 도 2(A), 도 2(B)에 나타내는 트랜지스터와는 다른 채널 스톱형의 트랜지스터(130)를 도시한다. 도 3(A)은 평면도이고, 도 3(B)은 도 3(A)에서의 E－F 단면에 관한 단면도이다. 또한, 도 3(A)에서는 번잡해지는 것을 피하기 위해, 트랜지스터(130)의 구성 요소의 일부(예를 들면, 보호 절연막(109) 등)를 생략하였다. 또, 도 3(A)에서는 용이하게 이해하도록 채널 보호막(108)의 형상을 입체적으로 도시하였다.
도 3(A) 및 도 3(B)에 도시하는 트랜지스터(130)는 절연 표면을 가지는 기판(100) 위에 게이트 전극(101)과, 게이트 전극(101)을 덮는 게이트 절연막(102)과, 게이트 절연막(102)과 접촉하고 적어도 게이트 전극(101)과 중첩하게 제공된 산화물 반도체막(103)과, 산화물 반도체막(103) 위에서, 산화물 반도체막(103)과 접촉하여 형성된 채널 보호막(108)과, 채널 보호막(108) 위에 제공되어 산화물 반도체막(103)과 전기적으로 접속하는 소스 전극(105a) 및 드레인 전극(105b)과, 그리고 산화물 반도체막(103), 소스 전극(105a) 및 드레인 전극(105b)을 덮는 보호 절연막(109)을 포함한다. 또, 산화물 반도체막(103)은 트랜지스터(110)와 마찬가지로, 영역(103a) 및 영역(103b)을 가진다. 즉, 트랜지스터(130)의 트랜지스터(110)와의 차이점은 채널 보호막(108)을 가지는 점이다.
채널 보호막(108)으로서는, 산소를 포함한 무기 절연막을 이용하는 것이 바람직하고, 예를 들면, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 갈륨막, 산화 하프늄막 등의 절연막을 이용할 수 있다. 또, 채널 보호막(108)의 막 두께로서는 5nm 이상 300nm 이하로 하는 것이 바람직하다.
이와 같이, 산화물 반도체막(103) 위에서, 산화물 반도체막(103)과 접하여 채널 보호막(108)을 형성하는 것에 의해, 소스 전극(105a) 및 드레인 전극(105b)의 에칭에 의한 산화물 반도체막(103)의 백 채널측으로의 대미지(예를 들면, 에칭시의 플라즈마 또는 에칭제에 의한 대미지)를 막을 수 있다. 이것에 의해, 트랜지스터(130)의 전기 특성을 안정된 것으로 할 수 있다.
또, 채널 보호막(108)의 단부는 10° 이상 60° 이하의 테이퍼를 가지고 있는 것이 바람직하다. 채널 보호막(108)을 이러한 형상으로 하는 것에 의해, 채널 보호막(108)의 하단부 근방에서의 전계 집중을 완화할 수 있다.
그 외의 구성 요소에 대해서는, 도 1(A) 및 도 1(B)에 도시하는 반도체 장치와 같다. 상세한 것은 도 1(A) 및 도 1(B)에 관한 기재를 참작할 수 있다.
〈트랜지스터의 제작 공정의 예〉
이하, 도 4(A) 내지 도 4(E) 및 도 5(A) 내지 도 5(E)를 이용하여, 도 1(A) 및 도 1(B), 도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B)에 도시하는 트랜지스터의 제작 공정의 예에 대하여 설명한다.
〈트랜지스터(110)의 제작 공정〉
도 4(A) 내지 도 4(E)를 이용하여, 도 1(A) 및 도 1(B)에 도시하는 트랜지스터(110)의 제작 공정의 일례에 대해 설명한다.
우선, 절연 표면을 가지는 기판(100)을 준비한다. 절연 표면을 가지는 기판(100)에 사용할 수 있는 기판에 큰 제한은 없지만, 적어도, 후의 열처리에 견딜 수 있을 정도의 내열성을 가지고 있는 것이 필요하다. 예를 들면, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등의 기판을 이용할 수 있다. 또, 기판(100)이 절연 표면을 가지고 있으면, 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용할 수도 있다.
또, 기판(100)으로서, 가요성 기판을 이용해도 좋다. 가요성 기판을 이용하는 경우, 가요성 기판 위에 산화물 반도체막(103)을 포함한 트랜지스터를 직접 형성해도 좋다. 또는, 산화물 반도체막(103)을 포함한 트랜지스터를 제작 기판 위에 형성하고, 그 후 가요성 기판에 박리, 전치(轉置) 해도 좋다. 또한, 제작 기판으로부터 가요성 기판에 트랜지스터를 박리, 전치하기 위해, 제작 기판과 산화물 반도체막(103)을 포함한 트랜지스터와의 사이에 박리층을 형성해도 좋다.
하지막이 되는 절연막을 기판(100)과 게이트 전극(101)과의 사이에 제공해도 좋다. 하지막은 기판(100)으로부터의 수소, 수분 등의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
다음으로, 기판(100) 위에 게이트 전극(또한 이것과 같은 층에서 형성되는 배선)을 형성하기 위한 도전막을 형성한다. 게이트 전극에 이용하는 도전막으로서는, 예를 들면, 몰리브덴, 티탄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 이용할 수 있다. 게이트 전극에 이용하는 도전막은 도전성의 금속 산화물을 이용하여 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 인듐 주석 산화물(In2O3－SnO2, ITO라고 약기하는 경우가 있음), 인듐 아연 산화물(In2O3－ZnO), 또는, 이러한 금속 산화물 재료에 실리콘 혹은 산화 실리콘을 함유시킨 것을 이용할 수 있다. 게이트 전극은 상기의 재료를 이용하여 단층으로 또는 적층하여 형성할 수 있다. 형성 방법도 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 스핀 코팅법 등의 각종 성막 방법을 이용할 수 있다.
다음으로, 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 실시하여, 게이트 전극(101)이 형성된다. 그 후, 레지스트 마스크를 제거한다. 또, 게이트 전극(101)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 필요로 하지 않고, 따라서 제조 비용을 저감할 수 있다. 또한, 게이트 전극(101)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다.
다음으로, 게이트 절연막(102)을 형성하여 게이트 전극(101)을 덮는다(도 4(A) 참조). 게이트 절연막(102)의 막 두께는 예를 들면, 1nm 이상 500nm 이하로 할 수 있다. 또, 게이트 절연막(102)의 제작 방법으로 특별히 한정하진 않지만, 예를 들면, 스퍼터링법, MBE법, CVD법, 펄스 레이저 퇴적법, ALD법 등을 적절히 이용하여 게이트 절연막(102)을 제작할 수 있다.
게이트 절연막(102)은 충분한 내압 및 절연성을 가지는 산화물 절연막을 이용하는 것이 바람직하다. 게이트 절연막(102)을 단층 구조로 하는 경우에는, 예를 들면, 산화 실리콘과 같은 실리콘을 포함한 산화물을 포함한 절연막을 이용하면 좋다.
또, 게이트 절연막(102)을 적층 구조로 해도 좋다. 게이트 절연막(102)을 적층 구조로 하는 경우, 산화 갈륨, 산화 알루미늄, 질화 실리콘, 산화 질화 실리콘, 산화 질화 알루미늄, 산화 이트륨, 산화 란탄 또는 질화 산화 실리콘 등의 위에 산화 실리콘을 적층하면 좋다. 또, 산화 하프늄, 하프늄 실리케이트(HfSixOy(x＞0, y＞0)), 질소가 첨가된 하프늄 실리케이트(HfSiOxNy(x＞0, y＞0)), 하프늄 알루미네이트(HfAlxOy(x＞0, y＞0)) 등의 high－k 재료의 위에 산화 실리콘을 적층하면 좋다. 또, high－k 재료를 이용함으로써 게이트 리크 전류를 저감할 수 있다.
게이트 절연막(102)으로서 산화물 절연막을 이용할 때, 후술하는 열처리에 의해 이 산화물 절연막의 산소의 일부를 이탈시킬 수 있고; 따라서 산화물 반도체막(103)에 산소를 공급하고, 산화물 반도체막(103) 중의 산소 결손을 보충할 수 있다. 특히, 게이트 절연막(102) 중(벌크중)에 적어도 화학양론비를 넘는 양의 산소가 존재하는 것이 바람직하고, 예를 들면, 게이트 절연막(102)으로서 SiO2 ＋α(단, α＞0)로 표현되는 산화 실리콘막을 이용하는 것이 바람직하다. 이러한 산화 실리콘막을 게이트 절연막(102)으로서 이용함으로써, 산화물 반도체막(103)에 산소를 공급할 수 있고, 따라서 이 산화물 반도체막(103)을 이용한 트랜지스터(110)의 트랜지스터 특성을 양호하게 할 수 있다.
산화물 반도체막(103)을 성막하기 전에, 아르곤 가스를 도입하고 플라즈마를 발생시키는 역스퍼터링에 의하여, 게이트 절연막(102)의 표면에 부착되어 있는 분상 물질(파티클, 티끌이라고도 함)을 제거하는 것이 바람직하다. 역스퍼터링이란, 기판에 전압을 인가하여, 기판 근방에 플라즈마를 형성하여 기판측의 표면을 개질하는 방법이다. 또한, 아르곤 대신, 질소, 헬륨, 산소 등의 가스를 이용해도 좋다.
또, 산화물 반도체막(103)의 형성 공정에 있어서, 산화물 반도체막(103)에 수소, 또는 물이 가능한 한 포함되지 않도록 하기 위해, 산화물 반도체막(103)의 성막 공정의 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 절연막(102)이 성막된 기판(100)을 예비 가열하고, 기판(100) 및 게이트 절연막(102)에 흡착된 수소, 수분 등의 불순물을 이탈하여 배기하는 것이 바람직하다. 또한, 예비 가열실에 제공하는 배기 수단은 크라이오 펌프가 바람직하다.
다음으로, 게이트 절연막(102) 위에, 5nm보다 크고 200nm 이하의 막 두께로 산화물 반도체막(103)을 형성한다(도 4(B) 참조). 산화물 반도체막(103)은 비정질 구조로 해도 좋고, 단결정 또는 다결정(폴리 크리스탈) 등의 결정성을 가지는 구조로 해도 좋다. 또, 완전한 단결정은 아니고, 완전한 비정질도 아닌, 비정질상에 결정부를 가지는 결정-비정질 혼상 구조로 해도 좋다. 단, 게이트 절연막(102) 및 산화물 반도체막(103)은 대기에 노출시키지 않고 연속하여 형성하는 것이 바람직하다.
본 실시형태에서는, 산화물 반도체막(103)으로서 In－Ga－Zn계 산화물 타겟을 이용하여 스퍼터링법에 의해 성막한다. 또, 산화물 반도체막(103)은 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기 하에서 스퍼터링법으로 형성할 수 있다.
산화물 반도체막(103)으로서 In－Ga－Zn－O막을 스퍼터링법으로 형성하기 위한 타겟으로서는, 예를 들면, 원자수비가 In：Ga：Zn=1：1：1의 산화물 타겟이나, 원자수비가 In：Ga：Zn=3：1：2의 산화물 타겟이나, 원자수비가 In：Ga：Zn=2：1：3의 산화물 타겟을 이용할 수 있다. 단, 산화물 반도체막(103)의 형성을 위해 사용되는 타겟은 이러한 타겟의 재료 및 조성에 한정되는 것은 아니다.
또, 산화물 타겟의 상대 밀도는 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 상대 밀도가 높은 산화물 타겟을 이용하는 것에 의해, 산화물 반도체막(103)은 치밀한 막으로 할 수 있다.
산화물 반도체막(103)을 형성할 때에 이용하는 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
산화물 반도체막(103)의 성막은 감압 상태로 유지된 성막실 내에 기판(100)을 유지하여 행한다. 이 때, 기판(100)을 기판 온도를 100℃ 이상 기판(100)의 변형점 이하로 하여 가열하면서 성막을 행할수도 있다. 기판(100)을 가열하면서 성막하는 것에 의해, 형성된 산화물 반도체막(103)에 포함되는 수소, 수분 등의 불순물 농도를 저감할 수 있다. 또, 스퍼터링에 의한 손상이 경감되기 때문에 바람직하다. 그리고, 잔류 수분이 제거된 성막실로 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 이용하여 기판(100) 위에 산화물 반도체막(103)을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들면, 크라이오 펌프, 이온 펌프, 티탄 서블리메이션 펌프를 이용하는 것이 바람직하다. 또, 배기 수단은, 콜드 트랩이 구비된 터보 펌프이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실로부터 수소 원자, 물(H2O) 등 수소 원자를 포함한 화합물(더 바람직하게는 탄소 원자를 포함한 화합물도) 등이 제거되기 때문에, 이 성막실에서 형성한 산화물 반도체막(103)에 포함되는 수소, 수분 등의 불순물의 농도를 저감할 수 있다.
단, 스퍼터링법을 이용하여 산화물 반도체막(103)을 형성하는 경우, 산화물 반도체막(103)을 형성하는 입자 등이 게이트 절연막(102)과 충돌하면, 게이트 절연막(102)을 구성하는 원소가 산화물 반도체막(103) 중에 혼입된다(이 현상을 믹싱, 혹은 믹싱 효과라고도 함). 이 혼입 현상은 게이트 절연막(102)과의 계면 근방의 산화물 반도체막(103) 중, 구체적으로는, 상기한 영역(103a)에서 특히 현저하게 생긴다. 본 실시형태 등에 기재하는 트랜지스터에서는, 게이트 절연막(102) 근방의 산화물 반도체막(103) 중에 채널 영역이 형성되기 때문에, 게이트 절연막(102)을 구성하는 원소가 이 영역에 불순물로서 혼입하는 것에 의해, 트랜지스터의 온 특성(예를 들면, 온 전류 등)을 저하시키는 요인이 될 수 있다.
게이트 절연막(102) 위에 산화물 반도체막(103)을 형성할 때에, 게이트 절연막(102)과 산화물 반도체막(103) 사이의 계면 근방에서 믹싱이 일어날 가능성을 고전 분자 동역학 계산으로 조사하였다. 여기서 그 결과를 설명한다. 단, 상기 계산을 행하기 위해 후지쯔 주식회사(Fujitsu Limited)제 "SCIGRESS ME"를 이용했다.
게이트 절연막으로서 어몰퍼스 산화 실리콘막(이하, a－SiO2라고 기재)을 이용하여, 도 6에 도시하는 모델을 형성했다. 계산에서 사용된 유닛 셀(계산 유닛 셀)의 사이즈는 x축 방향으로 3nm, y축 방향으로 3nm, z축 방향으로 7.5nm로 했다. 여기에서 x축 및 y축은, a－SiO2막에 평행한 방향이며, z축은 a－SiO2막의 막 두께 방향이다. 단, 계산에 있어서, x축 방향 및 y축 방향으로 주기 경계 조건을 적용함으로써, x축 방향 및 y축 방향으로 충분히 넓은 막을 상정하는 것으로 했다.
다음으로, a－SiO2막 위에, 1eV의 에너지를 가지는 인듐 원자, 갈륨 원자, 아연 원자, 산소 원자를 1：1：1：4의 비율(합계 840 원자)로, 상방(도 6 중, 원자 발생부)에서 하방으로 향하여 입사시키고, 온도를 300℃, 시간을 2nsec(시간 단계 폭을 0.2fs, 스텝 수를 1000만회)로 하여 고전 분자 동역학 계산을 행했다.
도 7(A) 내지 도 7(C) 및 도 8(A) 내지 도 8(C)에 상기 계산의 결과를 도시한다. 도 7(A)에 0sec에서의 산소 원자 및 실리콘 원자의 배치를 도시하고, 도 7(B)에 1nsec 후의 산소 원자, 실리콘 원자, 갈륨 원자, 및 아연 원자의 배치를 도시하고, 도 7(C)에 2nsec 후의 산소 원자, 실리콘 원자, 갈륨 원자, 및 아연 원자의 배치를 도시한다. 또, 도 8(A)은 2nsec 후의 산소 원자, 실리콘 원자, 갈륨 원자, 및 아연 원자의 배치를 도시하고, 도 8(B)에 2nsec 후의 실리콘 원자만의 배치를 도시하고, 도 8(C)에 2nsec 후의 인듐 원자, 갈륨 원자, 및 아연 원자의 배치를 도시한다.
도 8(B)에 도시하는 실리콘 원자만의 배치와 도 8(C)에 도시하는 인듐 원자, 갈륨 원자, 및 아연 원자의 배치를 비교하는 것에 의해, 실리콘 원자의 층에, 인듐 원자, 갈륨 원자, 및 아연 원자가 침입하고 있는 것이 확인되었다.
상기 계산의 결과로부터, 1eV의 에너지를 가지는 인듐 원자, 갈륨 원자, 아연 원자, 및 산소 원자를 a－SiO2막에 입사시키는 것으로부터, a－SiO2막과 IGZO막과의 사이에 실리콘 원자, 인듐 원자, 갈륨 원자, 아연 원자, 및 산소 원자가 혼합한 층이 형성된다.
이상의 결과로부터, 산화물 반도체막(103)과 게이트 절연막(102) 사이의 계면 근방에서 믹싱을 발생시키지 않기 위해서는, 산화물 반도체막(103)을 형성하는 입자가 게이트 절연막(102)에 충돌하여 발생하는 충격(impact)을 약하게 하는 것이 효과적이다. 예를 들면, 산화물 반도체막(103)의 성막 전력을 낮게 하거나, 성막 압력을 높게 하는 방법이 있다. 또는, 타겟과 필름이 성막하는 기판 사이의 거리(이하, T－S간 거리라고도 기재)를 넓혀도 좋다.
단, 위에서 설명한 바와 같이 스퍼터링에 의한 믹싱은, 게이트 절연막(102)과의 계면 근방의 산화물 반도체막(103) 중에서 발생할 수 있다. 따라서, 산화물 반도체막(103)을 형성하는 입자가 게이트 절연막(102)에 충돌하는 충격을 약하게 하고 따라서, 믹싱 효과를 저감한 조건하에서 스퍼터링을 행하는 것에 의해, 이 계면 근방의 산화물 반도체막의 일부를 성막하면, 그 후에 나머지 성막을 행함에 있어 충돌하는 충격을 강하게 해도 좋다. 예를 들면, 산화물 반도체막(103)의 성막 전력을 낮게 하는 조건하에서 이 계면 근방의 산화물 반도체막의 일부를 성막하고, 그 다음 성막 전력을 높게 하는 조건하에서 산화물 반도체막을 성막해도 좋다. 또는, 산화물 반도체막(103)의 성막 압력을 높게 하는 조건하에서 이 계면 근방의 산화물 반도체막의 일부를 성막하고, 그 다음 성막 압력을 낮게 하는 조건하에서 산화물 반도체막을 성막해도 좋다. 또, T－S간 거리를 넓게 하는 조건하에서 이 계면 근방의 산화물 반도체막의 일부를 성막하고, 그리고 T－S간 거리를 좁게 하는 조건하에서 산화물 반도체막을 성막해도 좋다.
성막 전력의 구체적인 수치로서는 10kW 이하, 바람직하게는 1kW 이하, 더 바람직하게는 500W 이하, 더 바람직하게는 200W 이하로 하는 것이 바람직하다. 그러나, 성막 전력을 낮출수록 산화물 반도체막(103)의 성막 레이트가 저하된다. 또, 성막 전력이 매우 낮으면 스퍼터링 장치 내에서 플라즈마가 발생하기 어려워지고, 정상적으로 성막 처리를 행할 수 없게 될 가능성이 높아진다. 따라서, 성막 전력은 사용하는 스퍼터링 장치에서 인가할 수 있는 최대 전력의 5% 이상으로 하는 것이 바람직하다. 성막 전력을 어느 정도까지 낮출지에 대해서는, 스퍼터링 장치의 성능이나 산화물 반도체막(103)의 막 두께 등을 감안하여, 성막을 정상적으로 행할 수 있고, 또, 성막 시간이 트랜지스터(110)의 제작 공정(사이클 타임)에 대하여 중대한 영향을 미치지 않는 범위에서, 실시자가 적절히 최적의 전력치를 선택하면 좋다.
또, 성막 압력의 구체적인 수치로서는 0.4Pa 이상, 바람직하게는 1.0Pa 이상, 더 바람직하게는 2.0Pa 이상, 더 바람직하게는 5.0Pa 이상으로 하는 것이 바람직하다. 그러나, 성막 압력을 높게 할수록, 성막되는 막의 막질이 악화된다(예를 들면, 막이 드문드문하게 됨)는 경향이 있다. 따라서, 성막 압력은 100Pa 이하로 하는 것이 바람직하다. 성막 압력을 어느 정도까지 높일지에 대해서는, 산화물 반도체막(103)에 필요한 특성(예를 들면, 전계 효과 이동도 등)을 감안하여, 실시자가 적절히 최적의 압력값을 선택하면 좋다.
또, T－S간 거리의 구체적인 수치로서는, 30mm 이상, 바람직하게는 50mm 이상, 더 바람직하게는 100mm 이상, 더 바람직하게는 300mm 이상으로 하는 것이 바람직하다. 또한, T－S간 거리를 크게 넓게 할수록, 산화물 반도체막(103)의 성막 레이트가 저하된다. 따라서, T－S간 거리는 500mm 이하로 하는 것이 바람직하다. T－S간 거리를 어느 정도까지 넓힐지에 대해서는, 성막 시간이 트랜지스터(110)의 제작 공정(사이클 타임)에 대하여 중대한 영향을 미치지 않는 범위에서, 실시자가 적절한 T－S간 거리를 선택하면 좋다.
단, 산화물 반도체막(103)을 형성하는 입자가 게이트 절연막(102)에 충돌하는 충격을 약하게 하기 위해서는, 성막 전력, 성막 압력 또는 T－S간 거리 중 하나 이상의 조건을 상기한 범위로 하여 산화물 반도체막(103)을 성막해도 좋다.
또한, 스퍼터링 장치로서 타겟과 막이 성막되는 기판이 서로 대략 평행으로 형성된 마그네트론 방식 스퍼터링 장치(간단히 마그네트론 스퍼터링 장치라고도 함)를 이용했을 경우, 산화물 반도체막(103)을 구성하는 입자 이외에도 플라즈마나 2차 전자 등도 게이트 절연막(102)과 충돌하기 때문에, 게이트 절연막(102)에 포함되는 원소가 산화물 반도체막(103)에 더 혼입하기 쉽다. 따라서, 산화물 반도체막(103)을 성막하는 스퍼터링 장치로서는, 대향 타겟식 스퍼터링 장치(미러트론 스퍼터링 장치라고도 함)를 이용해도 좋다. 이 장치는 2개의 타겟이 대향하는 상태로 설치되고, 막이 성막되는 기판은 2장의 타겟에 끼워진 공간 이외의 장소에, 타겟에 대하여 대략 수직인 상태로 설치되어 있다. 그리고, 대향하는 2장의 타겟 사이에 고밀도의 플라즈마를 생성하고, 이 플라즈마에 의해 타겟(산화물 반도체막(103)의 성막에 이용하는 타겟) 표면이 스퍼터링됨으로써, 피성막 기판에 산화물 반도체막(103)이 성막된다. 따라서, 막이 성막되는 기판은 플라즈마나, 2차 전자에 직접 노출되는 경우가 없다(또는 매우 적다).
또, 산화물 반도체막(103)의 스퍼터링 성막을 희가스 분위기에서 행하는 경우, 아르곤 대신에 헬륨을 이용해도 좋다. 아르곤보다 원자량의 작은 헬륨을 이용할 때, 산화물 반도체막(103)을 형성하는 입자가 게이트 절연막(102)에 충돌하는 충격을 약하게 할 수 있다. 또한 게이트 절연막(102) 사이의 계면 근방의 산화물 반도체막(103)의 일부의 성막을 헬륨 분위기로 행한 후, 성막실 내를 아르곤 분위기로 전환함으로써 산화물 반도체막(103)의 성막 스피드를 향상시킬 수 있다.
또는, 산화물 반도체막(103)을 ALD(Atomic Layer Deposition)법, 증착법, 도포법 등의 게이트 절연막(102)으로의 충격이 약한 방법으로 성막해도 좋다.
이상과 같이, 산화물 반도체막(103)을 구성하는 입자가 게이트 절연막(102)에 충돌하는 충격을 약하게 하는 조건하에서 산화물 반도체막(103)을 성막함으로써, 산화물 반도체막(103)에 있어서, 게이트 절연막(102)과의 계면으로부터 산화물 반도체막(103)의 내부를 향하여 분포된 실리콘의 농도가 1.0원자% 이하의 농도로 분포하는 영역(103a)과, 영역(103a)보다 함유되는 실리콘 농도가 작은 영역(103b)이 형성된다. 여기에서, 영역(103b)이란, 산화물 반도체막(103)의 영역(103a) 이외의 영역이다. 또, 영역(103a)에 포함되는 실리콘의 농도는 0.1원자% 이하이면 더 바람직하다.
또, 이와 같이 하여 산화물 반도체막(103)을 성막할 때, 게이트 절연막(102) 중에 포함되는 탄소 등의 불순물이 산화물 반도체막(103)에 혼입하는 것도 저감될 수 있다. 따라서, 영역(103a)에 포함되는 탄소 농도는 1.0×1020atoms/cm3 이하, 더 바람직하게는 1.0×1019atoms/cm3 이하가 된다.
이와 같이, 산화물 반도체막(103)의 영역(103a)에 들어오는 실리콘 등의 불순물의 양을 저감하는 것에 의해, 산화물 반도체막(103)을 이용한 트랜지스터(110)의 온 전류의 저하를 억제할 수 있다.
또, 산화물 반도체막(103)을 구성하는 입자가 게이트 절연막(102)에 충돌하는 충격을 약하게 하는 조건하에서 산화물 반도체막(103)을 성막할 때, 게이트 절연막(102)으로 산화물 반도체막(103)의 구성 원소가 혼입되는 것도 억제할 수 있다. 따라서, 게이트 절연막(102)으로 산화물 반도체막(103)을 구성하는 금속 원소 등의 도전성이 높은 원소가 혼입되는 것을 억제할 수 있으므로, 게이트 절연막(102)의 저항율의 저감을 막을 수 있다.
또, 산화물 반도체막(103)의 성막 후, 산화물 반도체막(103)에 대하여 열처리를 행해도 좋다. 이 열처리의 온도는 300℃ 이상 700℃ 이하, 또는 기판의 변형점 미만으로 한다. 이 열처리를 행함으로써, 과잉된 수소(물이나 수산기를 포함)를 제거하는 것이 가능하다.
이 열처리는 예를 들면, 저항 발열체 등을 이용한 전기로(電氣爐)에 피처리물을 도입하고, 질소 분위기하, 450℃, 1시간의 조건에서 행할 수 있다. 그동안 산화물 반도체막(103)은 대기에 접촉시키지 않고, 물이나 수소의 혼입이 생기지 않도록 한다.
열처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도, 또는 열복사에 의해 피처리물을 가열하는 장치를 이용해도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 헬라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 열처리를 행하는 장치이다. 가스로서는, 아르곤 등의 희가스, 또는 질소와 같은 열처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들면, 이 열처리로서 하기와 같이 GRTA 처리가 행해져도 좋다. 가열된 불활성 가스 분위기 중에 피처리물을 투입하고, 수 분간 가열한 후, 이 불활성 가스 분위기에서 피처리물을 취출한다. GRTA 처리를 이용하면 단시간으로의 고온 열처리가 가능해진다. 또, 피처리물의 내열 온도를 넘는 온도 조건이어도 GRTA 처리의 적용이 가능해진다. 또한, 처리 중에 불활성 가스를 산소를 포함한 가스로 전환해도 좋다.
단, 불활성 가스 분위기로서는, 질소, 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이며, 물, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 질소나, 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 한다.
또, 이 열처리로 산화물 반도체막(103)을 가열한 후, 같은 노에 고순도의 산소 가스, 일산화이질소 가스, 고순도의 일산화이질소 가스, 또는 초건조 에어(CRDS(캐비티 링 다운 레이저 분광법) 방식의 노점 온도계를 이용하여 측정했을 경우의 수분량이 20ppm(노점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 더 바람직하게는 10ppb 이하의 공기)를 도입해도 좋다. 산소 가스 또는 일산화이질소 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 열처리 장치에 도입하는 산소 가스 또는 일산화이질소 가스의 순도를 6N 이상 바람직하게는 7N 이상(즉, 산소 가스 또는 일산화이질소 가스 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다. 산소 가스 또는 일산화이질소 가스의 작용에 의해, 상기 열처리에 의해 동시에 감소한 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 산화물 반도체막을 고순도화 및 i형(진성)화 할 수 있다.
단, 여기에서는 산화물 반도체막을 섬 형상으로 가공하기 전에, 열처리를 행하는 구성에 대하여 설명했지만; 개시하는 발명의 일양태는 이것으로 한정하여 해석되지 않는다. 산화물 반도체막을 섬 형상으로 가공한 후에, 이 열처리를 행해도 좋다.
다음으로, 산화물 반도체막(103)을 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체막(103)으로 가공하는 것이 바람직하다(도 4(C) 참조). 또, 섬 형상의 산화물 반도체막(103)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에; 제조 비용을 저감할 수 있다. 또한, 산화물 반도체막(103)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다.
여기에서, 도 4(C)에 도시하는 바와 같이, 산화물 반도체막(103)의 단부는 20°내지 50°의 테이퍼를 가지고 있는 것이 바람직하다. 산화물 반도체막(103)의 단부가 수직이면 산화물 반도체막(103)으로부터 산소가 빠지기 쉬워 산소 결손을 발생시키기 쉽지만, 산화물 반도체막(103)의 단부에 테이퍼를 가짐으로써 산소 결손의 발생을 억제하고, 트랜지스터(110)의 리크 전류의 발생을 저감할 수 있다.
다음으로, 산화물 반도체막(103) 위에, 소스 전극 및 드레인 전극(또한 게이트 전극과 같은 층에서 형성되는 배선)에 이용하는 도전막을 성막한다. 소스 전극 및 드레인 전극에 이용하는 도전막으로서는 예를 들면, 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 텅스텐으로부터 선택된 원소를 포함한 금속막, 또는 상기한 원소를 성분으로 하는 금속 질화물막(질화 티탄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 이용할 수 있다. 또는, 알루미늄, 구리 등의 금속막의 하측 또는 상측의 한쪽 또는 쌍방에 티탄, 몰리브덴, 텅스텐 등의 고융점 금속막 또는 그들의 금속 질화물막(질화 티탄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층시킨 구성으로 해도 좋다. 또, 소스 전극 및 드레인 전극에 이용하는 도전막은, 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 인듐 주석 산화물(In2O3－SnO2, ITO라고 약기), 인듐 아연 산화물(In2O3－ZnO)을 이용할 수 있다. 소스 전극 및 드레인 전극에 이용하는 도전막은 상기의 재료를 이용하여 단층 또는 적층하여 성막할 수 있다. 형성 방법도 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 스핀 코팅법 등의 각종 성막 방법을 이용할 수 있다.
포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 실시하여 소스 전극(105a), 드레인 전극(105b)을 형성한 후, 레지스트 마스크를 제거한다(도 4(D) 참조). 이 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는 자외선이나 KrF 레이저 광이나 ArF 레이저 광을 이용하는 것이 바람직하다. 여기에서, 산화물 반도체막(103) 위에서 서로 인접하는 소스 전극(105a)의 하단부와 드레인 전극(105b)의 하단부와의 간격폭에 의해, 후에 형성되는 트랜지스터의 채널 길이 L이 결정된다. 25nm 미만의 채널 길이 L에 대한 노광을 행하는 경우에는, 예를 들면, 수nm∼수십nm으로 파장이 매우 짧은 초자외선(Extreme Ultraviolet)을 이용하여 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 행하면 좋다. 초자외선에 의한 노광은 해상도가 높고 초점 심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이 L을 미세화할 수 있고, 회로의 동작 속도를 고속화할 수 있다.
포토리소그래피 공정에서 이용하는 포토마스크 수 및 공정 수를 절감하기 위해, 투과한 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크를 이용하여 에칭 공정을 행해도 좋다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막 두께를 가지고, 에칭을 행함으로써 형상을 더 변형할 수 있고; 따라서, 다른 패턴으로 가공하는 복수의 에칭 공정에 레지스트 마스크를 이용할 수 있다. 따라서, 한장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능해진다.
또한, 도전막의 에칭 시에, 산화물 반도체막(103)이 에칭되고, 분단하지 않도록 에칭 조건을 최적화하는 것이 바람직하다. 그러나, 도전막만을 에칭하고, 산화물 반도체막(103)을 전혀 에칭하지 않는다는 조건을 얻는 것은 어렵다. 도전막의 에칭 시에 산화물 반도체막(103)은 일부만이 에칭되고, 예를 들면, 산화물 반도체막(103)의 막 두께의 5% 내지 50%가 에칭되고, 홈부(오목부)를 가지는 산화물 반도체막(103)이 되는 경우도 있다.
다음으로, 소스 전극(105a), 및 드레인 전극(105b)을 덮고, 또 산화물 반도체막(103)의 일부와 접하는 보호 절연막(109)을 형성한다(도 4(E) 참조). 보호 절연막(109)으로서는, 무기 절연막을 이용하는 것이 바람직하고, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 갈륨막, 산화 하프늄막 등의 산화물 절연막을 단층, 혹은 적층하여 이용하면 좋다. 또, 상기한 산화물 절연막 위에 질화 실리콘막, 질화 산화 실리콘막, 질화 알루미늄막, 질화 산화 알루미늄막 등의 질화물 절연막의 단층, 혹은 적층을 더 형성해도 좋다. 예를 들면, 스퍼터링법을 이용하고, 소스 전극(105a) 및 드레인 전극(105b) 측부터 순서대로 산화 실리콘막 및 산화 알루미늄막의 적층을 형성한다.
단 이 공정에 있어서, 보호 절연막(109)으로서 스퍼터링법을 이용하여 실리콘을 포함한 산화물을 포함한 절연막을 성막하고, 실리콘을 산화물 반도체막(103)에 혼입시켜, 산화물 반도체막(103)에서의 보호 절연막(109)과 접하는 계면 근방에 영역(103c)을 형성한다. 그 결과, 도 2(A) 및 도 2(B)에 도시하는 트랜지스터(120)를 형성할 수 있다. 여기에서, 산화물 반도체막(103)에서의 영역(103c)은 보호 절연막(109)과의 계면으로부터 산화물 반도체막(103)을 향하여 실리콘의 농도가 1.0원자%보다 높은 농도로 분포하는 영역이다. 영역(103c)은 보호 절연막(109)과 접촉하고 두께가 5nm 이하이도록 제공되는 것이 바람직하다.
여기에서, 보호 절연막(109)으로서는, 게이트 절연막(102)과 유사한 절연막을 이용할 수 있다. 또, 실리콘을 산화물 반도체막(103)에 혼입시키기 위해서는, 산화물 반도체막(103)과 보호 절연막(109) 사이의 계면 근방에서 믹싱을 발생시키면 좋고; 따라서 스퍼터링할 때 보호 절연막(109)에 포함되는 실리콘이 산화물 반도체막(103)에 충돌하는 충격을 강하게 할 수도 있다. 예를 들면, 적용 방법으로 보호 절연막(109)의 성막 전력을 높게 하거나 보호 절연막(109)의 성막 압력을 낮게 하거나, 또는 T－S간 거리를 짧게 하는 등의 방법이 있다.
이와 같이 하여 산화물 반도체막(103)의 백 채널 측에 해당하는 영역(103c)에 실리콘 등의 불순물을 많이 포함시켜 저항을 증대시키는 것에 의해, 트랜지스터(120)의 오프 전류의 저감을 도모할 수 있다. 또, 트랜지스터(110)와 마찬가지로, 산화물 반도체막(103)의 영역(103a)에 들어오는 실리콘 등의 불순물의 양을 저감하는 것에 의해, 산화물 반도체막(103)을 이용한 트랜지스터(120)의 온 전류의 저하를 억제할 수 있다.
상기 공정 이후, 트랜지스터(110)의 제작 방법은 트랜지스터(120)의 제작 방법과 유사하다.
보호 절연막(109)의 성막 후, 산화물 반도체막(103)에 대하여 열처리를 행하는 것이 바람직하다. 이 열처리의 온도는 300℃ 이상 700℃ 이하, 또는 기판의 변형점 미만으로 한다.
이 열처리는 질소, 산소, 초건조 공기(물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기), 또는 희가스(아르곤, 헬륨 등)의 분위기하에서 할 수도 있다. 단, 상기 질소, 산소, 초건조 공기, 또는 희가스 등의 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또, 열처리 장치에 도입하는 질소, 산소, 또는 희가스의 순도를 6N(99.9999%) 이상 바람직하게는 7 N(99.99999%) 이상(즉, 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다.
산화물 반도체막 형성 후 열처리를 수행하는 경우, 산화물 반도체에 포함되는 주성분 재료 중 하나인 산소가 동시에 감소할 수도 있다. 그러나, 이 열처리에서, 실리콘을 포함한 산화물을 포함한 절연막을 이용하여 형성되는 게이트 절연막(102)으로부터 산소를 산화물 반도체막(103)에 공급할 수 있으므로, 산화물 반도체막(103)의 산소 결손을 보완할 수 있다.
상술과 같은 열처리를 행함으로써, 산화물 반도체막(103)이 그 주성분 이외의 불순물이 최대한 포함되지 않게 고순도화될 수 있다. 또한, 고순도화된 산화물 반도체막(103)은 도너에 유래하는 캐리어를 매우 적게 포함하고(제로에 가까움), 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만이다. 이와 같이 하여 i형(진성)화된 산화물 반도체막(103)을 형성할 수 있다.
이상의 공정에서 트랜지스터(110)가 형성된다(도 4(E) 참조). 트랜지스터(110)에는 산화물 반도체막(103)의 영역(103a)에 들어오는 실리콘 등의 불순물이 저감되어 있다. 이것에 의해, 트랜지스터(110)의 온 전류의 저하를 억제할 수 있다.
또, 트랜지스터(110) 위에 평탄화 절연막을 형성해도 좋다. 평탄화 절연막으로서는 아크릴 수지, 폴리이미드 수지, 벤조시클로부텐계 수지, 폴리아미드 수지, 에폭시 수지 등의 내열성을 가지는 유기 재료를 이용할 수 있다. 또 상기 유기 재료 외에, 저유전율 재료(low－k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 이용할 수 있다. 또한, 이러한 재료로 형성되는 절연막을 복수 적층시켜도 좋다.
〈트랜지스터(130)의 제작 공정〉
다음으로, 도 5(A) 내지 도 5(E)를 이용하여 도 3(A) 및 도 3(B)에 도시하는 트랜지스터(130)의 제작 공정의 일례에 대해 설명한다.
우선, 도 4(C)에 도시하는 공정까지 트랜지스터(110)와 같은 방법으로, 기판(100) 위에 게이트 전극(101), 게이트 절연막(102) 및, 영역(103a) 및 영역(103b)을 포함하는 산화물 반도체막(103)을 형성한다(도 5(A) 참조). 기판(100), 게이트 전극(101), 게이트 절연막(102) 및 산화물 반도체막(103)의 세부 사항에 대해서는, 도 4(A) 내지 도 4(C)에 관한 기재를 참작할 수 있다.
다음으로, 채널 보호막에 이용하는 절연막(107)을 막 두께 5nm 이상 300nm 이하로 형성한다(도 5(B) 참조). 절연막(107)으로서는, 산소를 포함한 무기 절연막을 이용하는 것이 바람직하다. 예를 들면, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 갈륨막, 산화 하프늄막 등의 절연막을 이용할 수 있다. 또, 절연막(107)의 제작 방법은 특별히 한정되지는 않는다; 예를 들면, 스퍼터링법, MBE법, CVD법, 펄스 레이저 퇴적법, ALD법 등을 적절히 이용할 수 있다.
다음으로, 포토리소그래피 공정에 의해 절연막(107) 위에 레지스트 마스크를 형성하고, 에칭을 실시하여 채널 보호막(108)을 형성한 후, 레지스트 마스크를 제거한다(도 5(C) 참조). 단, 채널 보호막(108)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 필요로 하지 않고; 따라서, 제조 비용을 저감할 수 있다. 여기에서의 채널 보호막(108)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다.
도 5(C)에 도시하는 바와 같이, 채널 보호막(108)은 단부에 10° 이상 60° 이하의 테이퍼를 가지고 있는 것이 바람직하다. 채널 보호막(108)을 이러한 형상으로 함으로써, 채널 보호막(108)의 하단부 근방에서의 전계 집중을 완화할 수 있다.
이와 같이, 산화물 반도체막(103) 위에 접촉하여 채널 보호막(108)을 제공하는 것에 따라, 소스 전극(105a) 및 드레인 전극(105b)의 에칭에 의한 산화물 반도체막(103)의 백 채널측으로의 대미지(예를 들면, 에칭시의 플라즈마 또는 에칭제에 의한 대미지)를 막을 수 있다. 따라서, 안정된 전기 특성을 가지는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다.
다음으로, 채널 보호막(108) 및 산화물 반도체막(103) 위에, 소스 전극 및 드레인 전극(이것과 같은 층에서 형성되는 배선을 포함함)에 이용하는 도전막을 성막한다. 그 다음, 포토리소그래피 공정에 의해 이 도전막을 선택적으로 에칭하여 소스 전극(105a) 및 드레인 전극(105b)을 형성한다(도 5(D) 참조). 이 공정은 도 4(D)에 도시하는 공정과 같은 방법을 이용하여 행할 수 있고; 따라서, 소스 전극(105a) 및 드레인 전극(105b)의 세부 사항에 대해서는 도 4(D)에 관한 기재를 참고할 수 있다.
다음으로, 소스 전극(105a), 드레인 전극(105b) 및 채널 보호막(108)을 덮어 보호 절연막(109)을 형성한다(도 5(E) 참조). 이 공정은 도 4(E)에 도시하는 공정과 같은 방법을 이용하여 행할 수 있고; 따라서, 보호 절연막(109)의 세부 사항에 대해서는 도 4(E)에 관한 기재를 참고할 수 있다.
이상과 같이하여, 개시하는 발명의 일양태는 산화물 반도체를 포함한 반도체 장치에서, 산화물 반도체막의 피형성면 근방에 포함되는 불순물 농도를 저감할 수 있다. 또, 개시하는 발명의 일양태는 산화물 반도체를 포함한 반도체 장치에 있어서, 온 전류의 저하를 억제할 수 있다. 그리고, 이 트랜지스터에 의해 구성되는 반도체 장치의 작동 특성의 향상을 도모할 수 있다.
또, 개시하는 발명의 일양태는 산화물 반도체막을 포함한 트랜지스터 또는 이 트랜지스터를 포함하는 반도체 장치의 성능 향상을 도모할 수 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은 다른 실시형태에 도시하는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
(실시형태 2)
실시형태 1에서 예시한 트랜지스터를 이용하여 표시 기능을 가지는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또, 트랜지스터를 포함한 구동 회로의 일부 또는 전체를 화소부가 형성되는 기판 위에 형성하여, 시스템 온 패널을 형성할 수 있다.
도 9(A)에 있어서, 제 1 기판(4001) 위에 제공된 화소부(4002)를 둘러싸도록 하여 실재(4005)가 제공되고, 화소부(4002)는 제 2 기판(4006)에 의해 밀봉되어 있다. 도 9(A)에 있어서는, 제 1 기판(4001) 위의 실재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장되어 있다. 또, 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는 FPC(Flexible Printed Circuit)(4018a, 4018b)로부터 공급되어 있다.
도 9(B) 및 도 9(C)에 있어서, 제 1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로(4004)를 둘러싸도록 하여 실재(4005)가 제공되어 있다. 또 화소부(4002)와 주사선 구동 회로(4004)의 위에 제 2 기판(4006)이 제공되어 있다. 따라서 화소부(4002)와 주사선 구동 회로(4004)는 제 1 기판(4001)과 실재(4005)와 제 2 기판(4006)에 의해, 표시 소자와 함께 밀봉되어 있다. 도 9(B) 및 도 9(C)에 있어서는, 제 1 기판(4001) 위의 실재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장되어 있다. 도 9(B) 및 도 9(C)에 있어서는, 별도 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는 FPC(4018)로부터 공급되어 있다.
또, 도 9(B) 및 도 9(C)에 있어서는, 신호선 구동 회로(4003)를 별도 형성하고, 제 1 기판(4001)에 실장하고 있는 예를 도시하고 있지만, 본 발명의 실시예는 이 구성으로 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.
단, 별도 형성한 구동 회로의 접속 방법은 특별히 한정되는 것은 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법, 혹은 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 9(A)는 COG 방법에 의해 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예이다. 도 9(B)는 COG 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이다. 도 9(C)는 TAB 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이다.
또, 표시 장치는 표시 소자가 밀봉된 상태에 있는 패널과, 이 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서 중에서의 표시 장치란, 그 범주에 다음의 모듈을 포함한다; 커넥터, 예를 들면 FPC 혹은 TAB 테이프 혹은 TCP가 장착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 형성된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적 회로)가 직접 실장된 모듈.
또, 제 1 기판 위에 제공된 화소부 및 주사선 구동 회로는 트랜지스터를 복수 가지고 있고, 실시형태 1에 예시한 트랜지스터를 적용할 수 있다.
표시 장치에서의 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 이용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
반도체 장치의 일형태에 대하여, 도 10 내지 도 12를 이용하여 설명한다. 도 10 내지 도 12는 도 9(B)의 M－N에 있어서의 단면도에 상당한다.
도 10 내지 도 12에서 도시하는 바와 같이, 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 포함하고 있다. 접속 단자 전극(4015) 및 단자 전극(4016)은 FPC(4018)에 포함된 단자와 이방성 도전막(4019)을 통하여 전기적으로 접속되어 있다.
접속 단자 전극(4015)은 제 1 전극층(4030)과 같은 도전막으로부터 형성되고, 단자 전극(4016)은 트랜지스터(4010), 트랜지스터(4011)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성되어 있다.
또, 제 1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로(4004)는 복수의 트랜지스터를 포함한다. 도 10 내지 도 12에서는 화소부(4002)에 포함되는 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 도시하고 있다.
본 실시형태에서는 트랜지스터(4010), 트랜지스터(4011)로서, 실시형태 1에서 나타낸 트랜지스터를 적용할 수 있다. 트랜지스터(4010), 트랜지스터(4011)는 전기적 특성 변동이 억제되어 전기적으로 안정된다. 따라서, 도 10 내지 도 12에서 도시하는 본 실시형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)는 절연막(4034) 위에 제 2 게이트 전극을 형성하는 구조이다. 제 2 게이트 전극에 인가되는 전압을 제어하는 것에 의해, 트랜지스터(4011)의 문턱 전압을 제어할 수 있다.
화소부(4002)에 포함된 트랜지스터(4010)는 표시 소자와 전기적으로 접속하여, 표시 패널을 형성한다. 표시 소자는 표시를 행할 수 있으면 특별히 한정되지 않고, 다양한 표시 소자를 이용할 수 있다.
도 10에 표시 소자로서 액정 소자를 이용한 액정 표시 장치의 예를 도시한다. 도 10에서 표시 소자인 액정 소자(4013)는 제 1 전극층(4030), 제 2 전극층(4031), 및 액정층(4008)을 포함한다. 단, 액정층(4008)을 사이에 개재하도록 배향막으로서 기능하는 절연막(4032), 절연막(4033)이 제공되어 있다. 제 2 전극층(4031)은 제 2 기판(4006) 측에 제공되고, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)을 그 사이에 개재하여 적층하는 구성으로 되어 있다.
또, 스페이서(4035)는 절연막을 선택적으로 에칭함으로써 얻어지는 주상(colunmar)의 스페이서이고, 액정층(4008)의 막 두께(셀 갭)를 제어하기 위해서 제공되어 있다. 또한, 구상(spherical)의 스페이서를 이용하고 있어도 좋다.
표시 소자로서 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용할 수 있다. 이러한 액정 재료는 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 카이럴 네마틱상, 등방상 등을 나타낸다.
또는, 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용해도 좋다. 블루상은 액정상 중 하나이며, 콜레스테릭 액정을 승온해가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위해서 수 중량% 이상의 카이럴제를 혼합시킨 액정 조성물을 이용하여 액정층에 이용한다. 블루상을 나타내는 액정과 카이럴제를 포함한 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에, 배향 처리가 불필요하고, 시야각 의존성이 작다. 또, 배향막을 제공하지 않아도 되어 러빙 처리도 불필요해지기 때문에, 러빙 처리에 의해 일어나는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서, 액정 표시 장치의 생산성을 향상시키는 것이 가능해진다.
또, 액정 재료의 고유 저항율은 1×109Ω·cm 이상이고, 바람직하게는 1×1011Ω·cm 이상이며, 더 바람직하게는 1×1012Ω·cm 이상이다. 또한, 본 명세서에 있어서 고유 저항율의 값은 20℃에서 측정한 값으로 한다.
액정 표시 장치에 형성되는 유지 용량의 크기는 화소부에 제공되는 트랜지스터의 리크 전류 등을 고려하여 소정 기간의 사이 전하를 유지할 수 있도록 설정된다. 고순도의 산화물 반도체막을 포함하는 트랜지스터를 이용하는 것에 의해, 각 화소에서의 액정 용량에 대하여 1/3 이하, 바람직하게는 1/5 이하의 용량 크기를 가지는 유지 용량을 형성하면 충분하다.
본 실시형태에서 이용하는 고순도화 된 산화물 반도체막을 포함한 트랜지스터는 오프 상태에서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 화소에서 길게 할 수 있고, 전원 온 상태에서는 기입 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 나타낸다.
또, 본 실시형태에서 이용하는 고순도화된 산화물 반도체막을 포함한 트랜지스터는 비교적 높은 전계 효과 이동도가 얻어지기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치의 화소부에 상기 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다. 또, 상기 트랜지스터는 동일 기판 위에 구동 회로부 또는 화소부에 각각 제공될 수 있기 때문에, 액정 표시 장치의 부품 개수를 삭감할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In－Plane－Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetricaligned Micro－cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
노멀리-블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치가 바람직하다. 수직 배향 모드란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이며, 전압이 인가되어 있지 않을 때에 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 수직 배향 모드로서는 몇 가지 들 수 있지만; 예를 들면, MVA(Multi－Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super－View) 모드 등을 이용할 수 있다. 또, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누어 분자들이 각각 다른 방향으로 정렬되도록 하는 멀티 도메인화 혹은 멀티 도메인 설계라고 불리는 방법을 이용할 수 있다.
또, 표시 장치에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 제공된다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원편광을 이용해도 좋다. 또, 광원으로서 백 라이트, 사이드 라이트 등을 이용해도 좋다.
또, 백 라이트로서 복수의 발광 다이오드(LED)를 이용하고, 시간 분할 표시 방식(필드 시퀀셜 구동 방식)을 행할 수도 있다. 필드 시퀀셜 구동 방식을 적용함으로써, 컬러 필터를 이용하지 않고 컬러 표시를 행할 수 있다.
또, 화소부에서의 표시 방식으로 프로그래시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또, 컬러 표시할 때에 화소로 제어하는 색 요소로서는, RGB(R은 빨강, G는 초록, B는 파랑을 나타냄)의 삼색으로 한정되지 않는다. 예를 들면, RGBW(W는 흰색), 또는 RGB에 옐로우, 시안, 진홍색 등을 1색 이상 추가한 것이 있다. 또한, 색요소의 도트마다 그 표시 영역의 크기가 상이해도 좋다. 단, 본 발명의 일양태는 컬러 표시의 표시 장치로 한정되는 것은 아니고, 흑백 표시의 표시 장치에 적용할 수도 있다.
또는, 표시 장치에 포함되는 표시 소자로서, 일렉트로 루미네선스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로 루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별된다. 일반적으로 전자는 유기 EL 소자, 후자는 무기 EL 소자로 불리고 있다.
유기 EL소자는 발광 소자에게 전압을 인가하는 것에 의해, 한쌍의 전극으로부터 전자 및 정공이 분리되어 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기된다(excited). 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘으로부터, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL소자는 그 소자 구성에 따라, 분산형 무기 EL소자와 박막형 무기 EL소자로 분류된다. 기판 위에 트랜지스터 및 발광 소자가 형성된다. 분산형 무기 EL소자는 발광 재료의 입자를 바인더 중으로 분산시킨 발광층을 가지는 것이고, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼우고, 또한 그것을 전극으로 끼운 구조이며, 발광 메커니즘은 금속 이온 내각 전자 천이를 이용하는 국재형 발광이다. 또한, 여기에서는 발광 소자로서 유기 EL 소자를 이용하여 설명한다.
발광 소자로부터 발광을 취출하기 위해서 적어도 한쌍의 전극 중 한쪽이 투명하면 좋다. 발광 소자는 기판과는 반대쪽 면을 통하여 발광을 취출하는 상면 방출 구조나, 기판측 면을 통하여 발광을 취출하는 하면 방출 구조나, 기판측 및 기판과는 반대쪽 면을 통하여 발광을 취출하는 양면 방출 구조를 가질 수 있고, 어떤 방출 구조의 발광 소자라도 적용할 수 있다.
도 11에 표시 소자로서 발광 소자를 이용한 발광 장치의 예를 도시한다. 표시 소자인 발광 소자(4513)는 화소부(4002)에 제공된 트랜지스터(4010)와 전기적으로 접속하고 있다. 또한 발광 소자(4513)의 구성은 제 1 전극층(4030), 전계 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 도시한 구성으로 한정되지 않는다. 발광 소자(4513)로부터 취출하는 광의 방향 등에 맞추어 발광 소자(4513)의 구성은 적절히 바꿀 수 있다.
격벽(4510)은 유기 절연 재료, 또는 무기 절연 재료를 이용하여 형성한다. 특히 감광성의 수지 재료를 이용하여 제 1 전극층(4030) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡율을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4511)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 좋다.
발광 소자(4513)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호막을 형성해도 좋다. 보호막으로서는 질화 실리콘막, 질화 산화 실리콘막, DLC막 등을 형성할 수 있다. 또, 제 1 기판(4001), 제 2 기판(4006), 및 실재(4005)에 의해 형성된 공간에는 충전재(4514)로 밀봉되어 있다. 이와 같이 외부 공기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(부착 필름, 자외선 경화 수지 필름 등)이나 커버재로 패널을 밀봉(패키징) 하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성인 기체 외에, 자외선 경화 수지 또는 열경화 수지를 이용할 수 있다. 예를 들어, PVC(폴리 비닐 클로라이드), 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 이용할 수 있다. 예를 들면 충전재로서 질소를 이용하면 좋다.
또, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원편광판(타원 편광판을 포함), 위상차판(λ/4판,λ/2판), 컬러 필터 등의 광학 필름을 적절히 형성해도 좋다. 또, 편광판 또는 원편광판에 반사 방지막이 제공되도 좋다. 예를 들면, 표면의 요철로부터 반사광을 확산하고, 비치는 것을 저감할 수 있는 안티글레어(anti-glare) 처리를 할 수 있다.
또, 표시 장치로서 전자 잉크를 구동시키는 전자 페이퍼를 제공할 수도 있다. 전자 페이퍼는 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고, 종이와 같은 판독하기에 용이하고, 다른 표시 장치에 비해 저소비 전력이며, 얇고 가벼운 형상으로 할 수 있다는 이점을 가지고 있다.
전기 영동 표시 장치는 다양한 형태가 고려될 수 있다. 플러스의 전하를 가지는 제 1 입자와 마이너스의 전하를 가지는 제 2 입자를 포함한 마이크로 캡슐이 용매 또는 용질로 복수 분산된 것이다. 마이크로 캡슐에 전계를 인가하는 것에 의해, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽 측에 집합한 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없는 경우에 이동하지 않는 것이다. 또, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함)으로 한다.
따라서, 전기 영동 표시 장치는 유전 정수가 높은 물질이 높은 전계 영역으로 이동하는 이른바 유전 영동적 효과를 이용한 디스플레이이다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이다. 이 전자 잉크는 유리, 플라스틱, 옷감, 종이 등의 표면에 인쇄할 수 있다. 또, 컬러 필터나 색소를 가지는 입자를 이용하는 것으로 컬러 표시도 가능하다.
또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네선스 재료, 일렉트로 크로믹 재료, 자기 영동 재료로부터 선택된 일종의 재료, 또는 이들의 복합 재료로 형성되면 좋다.
또, 전자 페이퍼로서 트위스트 볼 표시 방식을 이용하는 표시 장치도 적용할 수 있다. 트위스트 볼 표시 방식이란, 흰색과 흑색으로 나누어 도포한 구형 입자를 표시 소자에 이용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층 사이에 전위차를 발생시켜 표시를 행하는 방법이다.
도 12에 반도체 장치의 일형태로서 액티브 매트릭스형의 전자 페이퍼를 도시한다. 도 12의 전자 페이퍼는 트위스트 볼 표시 방식을 이용한 표시 장치의 예이다.
트랜지스터(4010)와 접속하는 제 1 전극층(4030)과 제 2 기판(4006)에 제공된 제 2 전극층(4031)과의 사이에는 흑색 영역(4615a) 및 백색 영역(4615b)을 가지고, 흑색 영역(4615a) 및 백색 영역(4615b) 주위에 액체로 채워져 있는 캐비티(4612)를 포함한 구형 입자(4613)가 제공된다. 구형 입자(4613)의 주위의 공간은 수지 등의 충전재(4614)로 충전되어 있다. 제 2 전극층(4031)이 공통 전극(대향 전극)에 상당한다. 제 2 전극층(4031)은 공통 전위선과 전기적으로 접속된다.
또한, 도 10 내지 도 12에 있어서 제 1 기판(4001), 제 2 기판(4006)으로서는 유리 기판의 외에 가요성을 가지는 기판도 이용할 수 있다. 예를 들면 투광성을 가지는 플라스틱 기판 등을 이용할 수 있다. 플라스틱으로서는 FRP(Fiberglass－ Reinforced Plastics) 판, PVF(폴리 비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 이용할 수 있다. 또, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 이용할 수도 있다.
절연층(4021)은 무기 절연 재료 또는 유기 절연 재료를 이용하여 형성할 수 있다. 단, 아크릴 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리아미드 수지, 에폭시 수지 등의 내열성을 가지는 유기 절연 재료가 평탄화 절연막으로서 적합하다. 상기 유기 절연 재료 외에, 저유전율 재료(low－k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 이용할 수 있다. 또한, 이러한 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층을 형성해도 좋다.
절연층(4021)의 형성법은 특별히 한정되지 않고, 그 재료에 따라 스퍼터링법, 스핀 코팅법, 딥핑법, 스프레이 도포, 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 롤 코팅, 커튼 코팅, 나이프 코팅 등을 이용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 광을 투과시켜 표시를 행한다. 따라서, 광이 투과하는 화소부에 형성되는 기판, 절연막, 도전막 등의 박막은 모두 가시광의 파장 영역의 광에 대하여 투광성을 갖는다.
표시 소자에 전압을 인가하는 제 1 전극층(4030) 및 제 2 전극층(4031)(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에 있어서는, 취출하는 광의 방향, 전극층이 형성되는 장소, 및 전극층의 패턴 구조에 따라 투광성, 반사성을 갖는다.
제 1 전극층(4030), 제 2 전극층(4031)은 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티탄을 포함한 인듐 산화물, 산화 티탄을 포함한 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 나타냄), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 이용할 수 있다.
제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티탄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 혹은 그 질화물로부터 1개, 또는 복수종을 이용하여 형성할 수 있다.
또, 제 1 전극층(4030), 제 2 전극층(4031)으로서 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 이용할 수 있다. 도전성 고분자로서는, 이른바 π전자 공액계 도전성 고분자를 이용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 혹은 아닐린, 피롤 및 티오펜 중 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등을 들 수 있다.
트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 형성하는 것이 바람직하다. 보호 회로는 비선형 소자를 이용하여 구성하는 것이 바람직하다.
이상과 같이 실시형태 1에서 예시한 트랜지스터를 적용함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 단, 실시형태 1에서 예시한 트랜지스터는 상기한 표시 기능을 가지는 반도체 장치뿐만 아니라, 전원 회로에 탑재되는 파워 디바이스, LSI 등의 반도체 집적 회로, 대상물의 정보를 읽어내는 이미지 센서 기능을 가지는 반도체 장치 등 다양한 기능을 가지는 반도체 장치에 적용하는 것이 가능하다.
이상, 본 실시형태에 나타내는 구성, 방법 등은 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
(실시형태 3)
본 명세서 등에 개시하는 반도체 장치는, 다양한 전자 기기(게임기도 포함)에 적용할 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 액정 표시 장치를 구비하는 전자기기의 예에 대해 설명한다.
도 13(A)은 노트형의 퍼스널 컴퓨터이며, 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등을 포함한다. 실시형태 1 또는 실시형태 2에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 노트형의 퍼스널 컴퓨터로 할 수 있다.
도 13(B)은 휴대 정보 단말(PDA)이며, 본체(3021)에는 표시부(3023)와 외부 인터페이스(3025)와 조작 버튼(3024) 등을 포함한다. 또 조작용의 부속품으로서 스타일러스(3022)가 포함된다. 실시형태 1 또는 실시형태 2에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 휴대 정보 단말(PDA)로 할 수 있다.
도 13(C)은 전자 서적의 일례를 도시하고 있다. 예를 들면, 전자 서적(2700)은 하우징(2701) 및 하우징(2703) 2개의 하우징을 포함한다. 하우징(2701) 및 하우징(2703)은 축부(2711)로 결합되고, 이 축부(2711)를 축으로서 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이의 서적과 같은 동작을 행하는 것이 가능해진다.
하우징(2701)에는 표시부(2705)가 내장되고, 하우징(2703)에는 표시부(2707)가 내장되어 있다. 표시부(2705) 및 표시부(2707)는, 하나의 화상 혹은 다른 화상을 표시해도 좋다. 다른 화상을 표시하는 구성으로 함으로써, 예를 들면 우측의 표시부(도 13(C)에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 13(C)에서는 표시부(2707))에 화상을 표시할 수 있다. 실시형태 1 또는 실시형태 2에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 전자 서적(2700)으로 할 수 있다.
또, 도 13(C)에서는 하우징(2701)이 조작부 등을 포함한 예를 도시하고 있다. 예를 들면, 하우징(2701)에 전원(2721), 조작 키(2723), 스피커(2725) 등이 구비되어 있다. 조작 키(2723)에 의해 페이지를 넘길 수 있다. 단, 하우징의 표시부가 제공되는 면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 좋다. 또, 하우징의 뒷면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다. 또한 전자 서적(2700)은 전자 사전으로서의 기능을 가진 구성으로 해도 좋다.
또, 전자 서적 리더(2700)는 무선으로 정보를 송수신 할 수 있는 구성으로 해도 좋다. 무선에 의해 전자 서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다운로드 할 수도 있다.
도 13(D)는 스마트 폰이며, 하우징(2800)과, 버튼(2801)과, 마이크로폰(2802)과, 터치 패널을 구비한 표시부(2803)와, 스피커(2804)와, 카메라용 렌즈(2805)를 포함하고, 휴대형 전화기로서의 기능을 가진다. 실시형태 1 또는 실시형태 2에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 스마트 폰으로 할 수 있다.
표시부(2803)는 사용 형태에 따라 표시의 방향이 적절히 변화한다. 또, 표시부(2803)와 동일면 위에 카메라용 렌즈(2805)를 구비하고 있기 때문에 화상 전화가 가능하다. 스피커(2804) 및 마이크로폰(2802)은 음성 통화로 한정하지 않고, 화상 전화, 녹음, 재생 등이 가능하다.
또, 외부 접속 단자(2806)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또, 외부 메모리 슬롯(도시하지 않음)에 기록 매체를 삽입하여 대량의 데이터 보존 및 이동에 대응할 수 있다.
또, 상기 기능에 더하여 적외선 통신 기능, 텔레비전 수신 기능이 제공되어도 좋다.
도 13(E)은 디지털 비디오 카메라이며, 본체(3051), 표시부(A)(3057), 접안부(3053), 조작 스위치(3054), 표시부(B)(3055), 배터리(3056) 등을 포함한다. 실시형태 1 또는 실시형태 2에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 13(F)은 텔레비전 장치의 일례를 도시하고 있다. 텔레비전 장치(9600)는 하우징(9601)에 표시부(9603)가 결합되어 있다. 표시부(9603)는 영상을 표시하는 것이 가능하다. 또, 여기에서는, 스탠드(9605)에 의해 하우징(9601)을 지지한다. 실시형태 1 또는 실시형태 2에서 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 텔레비전 장치(9600)로 할 수 있다.
텔레비전 장치(9600)의 조작은 하우징(9601)의 조작 스위치나, 별도의 리모컨 조작기로 행할 수 있다. 또, 리모컨 조작기에 이 리모컨 조작기로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
단, 텔레비전 장치(9600)는 수신기나 모뎀 등이 제공된다. 수신기로 일반 텔레비전 방송의 수신을 행할 수 있다. 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 일방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 혹은 수신자들간 등)의 정보 통신을 행할 수도 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
(실시예 1)
본 실시예에서는, 산화물 타겟 중에 포함되는 실리콘의 농도에 대하여 SIMS 측정을 행한 결과에 대하여 설명한다.
우선, 본 실시예에서 이용한 산화물 타겟에 대하여 설명한다.
샘플 A로서 In－Ga－Zn계 산화물 타겟(원자수비가 In：Ga：Zn=2：1：3)을 이용했다. 샘플 B로서 In－Ga－Zn계 산화물 타겟(원자수비가 In：Ga：Zn=3：1：2)을 이용했다. 샘플 C로서 In－Sn－Zn계 산화물(원자수비가 In：Sn：Zn=2：1：3)을 이용했다. 또, 표준 샘플 D로서 실리콘이 첨가된 In－Ga－Zn계 산화물 타겟(원자수비가 In：Ga：Zn=1：1：1)을 이용했다.
샘플 A, 샘플 B, 샘플 C, 및 표준 샘플 D에 대하여 SIMS 측정을 행하는 것에 의해, 각 샘플에 포함되는 실리콘의 농도를 조사했다.
도 14에 샘플 A 내지 샘플 C, 및 표준 샘플 D의 SIMS 측정 결과를 나타낸다.
도 14에 도시하는 바와 같이, 샘플 A의 실리콘의 농도는 4×1018atoms/cm3, 샘플 B의 실리콘의 농도는 3×1017atoms/cm3, 샘플 C의 실리콘의 농도는 2×1017atoms/cm3, 표준 샘플 D의 실리콘의 농도는 2×1018atoms/cm3인 것을 알 수 있다. 단, 본 실시예의 샘플 A 내지 샘플 C의 SIMS 측정 결과는 표준 샘플 D에 의해 정량한 결과이다.
상기한 데이터는, 샘플 A 내지 샘플 C, 및 표준 샘플 D의 타겟을 이용하여 산화물 반도체막을 성막했을 때에 타겟 중에 포함되는 실리콘 이외의 실리콘(예를 들면, 믹싱에 의해 절연막으로부터 혼입한 실리콘)이 산화물 반도체막 중에 포함되는지 아닌지를 판단하는 재료로서 이용할 수 있다.
예를 들면, 타겟으로서 샘플 A(In：Ga：Zn=2：1：3(원자수비)인 산화물 타겟)을 이용하여 성막한 산화물 반도체막에 있어서, 막 중의 실리콘 농도가 4×1018atoms/cm3보다 높은 경우, 타겟 이외의 부분으로부터 실리콘이 혼입되어 있다고 판단할 수 있다.
(실시예 2)
상기한 실시형태에 있어서, 산화물 반도체막 중으로의 절연막 구성 원소의 혼입은 산화물 반도체막을 성막할 때에 생기는 믹싱이 원인이라고 기재하였다. 그러나, 산화물 반도체막을 성막 후에 기판을 가열 처리함으로써, 절연막 구성 원소가 산화물 반도체 중에 확산하고 있을 가능성도 고려할 수 있다. 그러므로, 본 예에서는 산화물 반도체막 중으로의 절연막 구성 원소의 혼입이 열 확산에 기인하는지를 조사한 실험에 대한 설명을 행한다.
실험 내용은 (각각, 그 위에 절연막 및 산화물 반도체막을 형성한) 기판을 3개를 준비한다. 열처리를 행하지 않는 샘플(이하, 샘플 E라고 호칭), 450℃의 열처리를 행한 샘플(이하, 샘플 F라고 호칭), 650℃의 열처리를 행한 샘플(이하, 샘플 G라고 호칭)을 제작했다. 그리고, 각 샘플에 대하여 비행 시간형 2차 이온 질량 분석법(ToF－SIMS：Time－of－flight secondary ion mass spectrometer)을 이용하여 산화물 반도체막 중의 게이트 절연막과의 계면 근방에서의 실리콘 농도를 측정했다.
우선, ToF－SIMS 측정에 이용한 샘플의 구조를 도 15에 도시한다.
도 15에 도시하는 샘플은, 실리콘 기판(200) 위에 산화 실리콘막(202)을 성막하고, 화학 기계 연마(CMP：Chemical Mechanical Polishing) 장치를 이용하여 표면의 평탄성을 높이고, IGZO막(204)을 성막하고, 마지막에 열처리를 행한 것이다.
산화 실리콘막(202)은 스퍼터링 장치를 이용하여 성막했다. 산화 실리콘막(202)의 성막 조건은 기판 온도：100℃; 가스 유량：Ar/O2=25sccm/25sccm; 성막 전력：1.5kW(RF 전원); 성막 압력：0.4Pa; 막 두께：300nm로 했다. 또한, 스퍼터링 타겟으로서는 산화 실리콘 타겟을 이용했다. 또한, 산화 실리콘막(202)을 형성하기 전에, 희불산으로 실리콘 기판(200) 표면에 형성된 산화막을 제거했다.
IGZO막(204)은 스퍼터링 장치를 이용하여 성막했다. IGZO막(204)의 성막 조건은 기판 온도：200℃; 가스 유량：Ar/O2=30sccm/15sccm; 성막 전력：0.5kW(DC 전원); 성막 압력：0.4Pa; 막 두께：15nm로 했다. 또한, 스퍼터링 타겟으로서는, In：Ga：Zn=3：1：2[원자수비]의 산화물 타겟을 이용했다.
저항 발열체 등을 이용한 전기로에 기판을 도입하고, 그 후 가열 처리를 행했다. 처리 조건은 샘플 F에 대해서는 가열 온도：450℃; 가열 시간：1시간으로 하였다. 샘플 G에 대해서는 가열 온도：650℃; 가열 시간：1시간으로 했다. 단, 가열 분위기는 양쪽 샘플 모두 질소 및 산소의 혼합 분위기로 했다. 또, 샘플 E는 가열 처리를 행하지 않았다.
다음으로, 샘플 E내지 샘플 G에 대하여 기판 표면측(IGZO막(204)측)으로부터 ToF－SIMS 측정을 행하고, 산화 실리콘막과의 계면 근방에서의 IGZO막 중의 실리콘 농도를 측정했다. 결과를 도 16에 도시한다.
도 16으로부터, 모든 샘플에서 산화 실리콘막 계면 근방의 산화물 반도체막 중의 실리콘 농도는 실시예 1에서 기재한 In－Ga－Zn계 산화물 타겟(원자수비가 In：Ga：Zn=3：1：2) 중에 포함되는 실리콘 농도인 3×1017atoms/cm3보다 높아져 있는 것을 확인할 수 있다. 따라서, 게이트 절연막 계면 근방의 산화물 반도체막 중에서 측정된 실리콘은 In－Ga－Zn계 산화물 타겟에 기인한 실리콘은 아니라고 할 수 있다.
또, 도 16으로부터, 가열 처리를 행하지 않은 샘플(샘플 E) 및, 가열 처리를 행한 샘플(샘플 F 및 샘플 G) 사이에서, 산화 실리콘막 계면 근방에서의 IGZO막 중의 실리콘 농도의 기울기(Si 농도 기울기라고도 할 수 있음)에 상당한 차이는 확인되지 않는다. 따라서, 산화물 반도체막 중으로의 절연막 구성 원소의 혼입은 열확산에 기인하는 것이 아닌 믹싱에 기인하는 것이라고 할 수 있다.
(실시예 3)
본 실시예는 믹싱에 의해 생기는 산화물 반도체막 중으로의 절연막 구성 원소의 혼입을 산화물 반도체막의 성막 전력을 약하게 함으로써 억제할 수 있는지를 조사하였다. 본 실시예에서, 실험에 대하여 하기와 같이 설명한다.
실험 내용은 우선, 기판 위에 절연막을 성막하고, 절연막 위에 산화물 반도체막을 4종류의 전력 조건(1kW, 5kW, 9kW 및 1kW＋5kW)으로 성막한 후에, 각 기판에 대하여 열처리를 행하여 4종류의 샘플을 제작했다. 그리고, 각 샘플에 대하여, 산화물 반도체막 중의 게이트 절연막과의 계면 근방에서의 실리콘 농도를 ToF－SIMS법을 이용하여 측정했다.
우선, ToF－SIMS 측정에 이용한 샘플의 구조를 도 17에 도시한다.
도 17에 도시하는 샘플은 유리 기판(300) 위에 산화 질화 실리콘막(302)을 성막한 후에, IGZO막(304)을 성막하고, 마지막에 열처리를 행한 것이다.
산화 질화 실리콘막(302)은 고밀도 플라즈마 CVD 장치를 이용하여 성막했다. 산화 질화 실리콘막(302)의 성막 조건은 기판 온도：325℃; 가스 유량：SiH4/N2O/Ar=250sccm/2500sccm/2500sccm; 성막 전력：5kW(4개의 마이크로파 전원을 사용하여), 성막 압력：30Pa; 막 두께：100nm로 했다. 또한, 산화 질화 실리콘막(302)을 형성하기 전에, 유리 기판(300) 표면을 세정하여 파티클 등을 제거했다.
IGZO막(304)은 스퍼터링 장치를 이용하여 성막했다. IGZO막(304)의 성막 조건은 기판 온도：170℃, 가스 유량：Ar/O2=100sccm/100sccm; 성막 압력：0.6Pa; 막 두께：35nm로 하고; 1kW, 5kW, 9kW 및 1kW＋5kW의 전력으로 성막을 행했다(모두, AC 전원 사용). 또한, 스퍼터링 타겟으로서는 In：Ga：Zn=1：1：1[원자수비]의 산화물 타겟을 이용했다.
또한, 상기 성막 전력의 「1kW＋5kW」란, 최초의 5nm의 성막을 1kW의 전력으로, 그 후의 30nm의 성막을 5kW의 전력으로 성막한 것을 나타낸다. 또, 이하에서는, 산화물 반도체막을 5kW로 성막한 샘플을 샘플 H, 9kW로 성막한 샘플을 샘플 I, 1kW로 성막한 샘플을 샘플 J, 1kW＋5kW로 성막한 샘플을 샘플 K라고 호칭한다.
열처리로서는 저항 발열체 등을 이용한 전기로에 기판을 도입하여 가열을 행했다. 처리 조건은 우선, 가열 온도：450℃; 가열 분위기：N2의 조건에서 1시간의 가열을 행한 후, 가열 온도：650℃; 가열 분위기：N2＋O2의 조건에서 1시간의 가열을 행했다.
다음으로, 샘플 H 내지 샘플 K에 대해서 기판 표면측(IGZO막(304)측)으로부터 ToF－SIMS 측정을 실시하고, 산화 질화 실리콘막과의 계면 근방에서의 IGZO막 중의 실리콘 농도를 측정했다. 결과를 도 18(A) 및 도 18(B)에 도시한다. 또한, 도 18(B)은 도 18(A)의 일부분을 확대한 도면이다.
도 18(A) 및 도 18(B)로부터, 산화 질화 실리콘막 계면 근방의 IGZO막 중의 실리콘 농도는 실시예 1에서 기재한 In－Ga－Zn계 산화물 타겟(원자수비가 In：Ga：Zn=1：1：1) 중에 포함되는 실리콘 농도인 2×1018atoms/cm3보다 높아져 있는 것을 확인할 수 있다. 따라서, 산화 질화 실리콘막 계면 근방의 IGZO막 중에서 측정된 실리콘은 In－Ga－Zn계 산화물 타겟에 기인한 실리콘은 아니라고 할 수 있다.
또, 도 18(A) 및 도 18(B)로부터 산화 질화 실리콘막 계면 근방에서의 IGZO막 중의 실리콘 농도는 성막 전력을 약하게 함에 따라 저하하는 경향이 확인되었다. 따라서, 산화물 반도체막의 성막 전력을 약하게 함으로써, 믹싱에 의해 생기는 산화물 반도체막 중으로의 절연막 구성 원소의 혼입을 억제할 수 있는 것이 확인되었다.
또한, 샘플 J와 샘플 K의 실리콘 농도가 대략 일치하고 있기 때문에, 성막 초기 단계는 약한 전력으로 산화물 반도체막을 성막하고, 그 후, 성막 전력을 높여 산화물 반도체막을 성막하는 경우라도, 믹싱에 의해 생기는 산화물 반도체막 중으로의 절연막 구성 원소의 혼입을 억제할 수 있는 것이 확인되었다.
(실시예 4)
본 실시예에서는, 실리콘을 함유하는 산화물 반도체막을 형성하고, 이 산화물 반도체막의 시트 저항의 측정과 X선 광전자 분광법(XPS：X－ray Photoelectron Spectroscopy)을 이용하여 조성 분석을 행한 결과에 대하여 설명한다.
본 실시예에서는, 각각 다른 농도의 SiO2(0중량%, 2중량%, 5중량%)를 첨가한 타겟을 이용하여, 다른 가스 유량(산소 33%, 산소 100%)으로 스퍼터링을 행하고, 산화물 반도체막을 유리 기판 위에 성막하여 샘플을 제작했다.
스퍼터링 타겟으로서는, In：Ga：Zn=1：1：1[원자수비]의 IGZO 타겟과 In：Ga：Zn=1：1：1[원자수비]의 IGZO 타겟에 2중량%의 SiO2를 첨가한 타겟과 In：Ga：Zn=1：1：1[원자수비]의 IGZO 타겟에 5중량%의 SiO2를 첨가한 타겟을 이용했다.
각각의 타겟에 대하여, 가스 유량을 O2=10sccm 또는 Ar/O2=10sccm/5sccm로서 산화물 반도체막의 스퍼터링 성막을 행했다. 또, 그 외의 성막 조건은 모든 샘플 공통으로 기판 온도：200℃; 성막 전력：100W(DC 전원); 성막 압력：0.4Pa; 막 두께：100nm로 했다.
즉, SiO2를 첨가하지 않는 타겟을 이용하여 산소 100%의 분위기에서 성막한 샘플 L; SiO2를 2중량% 첨가한 타겟을 이용하여 산소 100%의 분위기에서 성막한 샘플 M; SiO2를 5중량% 첨가한 타겟을 이용하여 산소 100%의 분위기에서 성막한 샘플 N; SiO2를 첨가하지 않는 타겟을 이용하여 산소 33%의 분위기에서 성막한 샘플 O; SiO2를 2중량% 첨가한 타겟을 이용하여 산소 33%의 분위기에서 성막한 샘플 P; SiO2를 5중량% 첨가한 타겟을 이용하여 산소 33%의 분위기에서 성막한 샘플 Q를 제작했다.
또한 샘플 L내지 샘플 Q를 저항 발열체 등을 사용한 전기로에 도입하여 가열 처리를 행했다. 이 가열 처리는 450℃의 N2 분위기에서 1시간의 가열을 행한 후, 450℃의 O2 분위기에서 1시간의 가열을 행했다.
이상의 처리를 행한 샘플 L 내지 샘플 Q에 대하여 시트 저항의 측정을 행했다. 샘플 L 내지 샘플 Q의 시트 저항의 측정 결과를 도 19의 그래프로 나타낸다. 도 19의 그래프의 종축에는 시트 저항(Ω/□)을 나타내고, 횡축에는 타겟 중의 SiO2 농도(wt%)를 나타낸다.
도 19의 그래프로부터 타겟 중의 SiO2 농도가 증가함에 따라, 산화물 반도체막의 시트 저항도 증가하는 경향을 볼 수 있다. 타겟에 SiO2가 첨가되어 있지 않은 샘플 L 및 샘플 O는 시트 저항이 1×106Ω/□ 정도이고, 트랜지스터 등의 활성층으로서 이용할 수 있는 시트 저항이 되었다. 또, 타겟 중의 SiO2 농도가 2중량%인 샘플 M 및 샘플 P에서도 시트 저항이 1×106Ω/□ 내지 3×106Ω/□ 정도이고, 트랜지스터 등의 활성층으로서 이용하는데 바람직한 시트 저항이 되었다. 그러나, 타겟 중의 SiO2 농도가 5중량%인 샘플 N 및 샘플 Q에서는 시트 저항이 측정 상한보다 크고, 트랜지스터 등의 활성층으로서 이용한 경우 온 전류가 저하할 우려가 있다.
이와 같이, 트랜지스터의 산화물 반도체막의 성막에 이용하는 타겟 중의 SiO2 농도는 낮은 것이 바람직하고, 예를 들면, 타겟중의 SiO2 농도는 2중량% 정도 이하로 하면 좋다.
또한 본 실시예에 있어서는, 샘플 M 및 샘플 N와 같은 조건으로 산화물 반도체막을 실리콘 기판 위에 성막하여 샘플을 제작하고, XPS를 이용하여 조성 분석을 행했다.
스퍼터링 타겟으로서는 IGZO 타겟(In：Ga：Zn=1：1：1[원자수비])에 2중량%의 SiO2를 첨가한 타겟과, IGZO 타겟(In：Ga：Zn=1：1：1[원자수비])에 5중량%의 SiO2를 첨가한 타겟을 이용했다.
성막 조건은 가스 유량：O2=10sccm, 기판 온도：200℃; 성막 전력：100W(DC 전원); 성막 압력：0.4Pa; 막 두께：15nm로 했다.
즉, SiO2를 2중량% 첨가한 타겟을 이용하여 산소 100%의 분위기에서 성막한 샘플 R, SiO2를 5중량% 첨가한 타겟을 이용하여 산소 100%의 분위기에서 성막한 샘플 S를 제작했다.
샘플 R 및 샘플 S에 대해 XPS를 이용하여 조성 분석을 실시한 결과, 샘플 R의 산화물 반도체막 중의 실리콘의 농도는 1.1원자%이며, 샘플 S의 산화물 반도체막 중의 실리콘의 농도는 2.6원자%였다. 즉, SiO2를 2중량% 첨가한 타겟을 이용한 산화물 반도체막 중의 실리콘의 농도는 1.1원자%이며, SiO2를 5중량% 첨가한 타겟을 이용한 산화물 반도체막 중의 실리콘의 농도는 2.6원자%였다.
위에서 설명한 바와 같이, 믹싱 등에 의해 산화물 반도체막의 게이트 절연막과의 계면 근방에 실리콘 등의 불순물이 혼입하면, 채널 형성 영역의 저항이 증대하고, 이 트랜지스터의 온 전류가 저하할 우려가 있다. 따라서, 산화물 반도체막의 게이트 절연막과의 계면 근방에 있어서, 상기와 같이 실리콘의 농도를 저감시키는 것이 중요하다.
본 출원은 2011년 9월 29일에 일본 특허청에 출원된 일련 번호가 2011-215740인 일본 특허 출원에 기초하고, 여기에 그 전체 내용이 참조로 통합된다.
100 : 기판 101 : 게이트 전극
102 : 게이트 절연막 103: 산화물 반도체막
103a : 영역 103b : 영역
103c : 영역 105a : 소스 전극
105b : 드레인 전극 107 : 절연막
108 : 채널 보호막 109 : 보호 절연막
110 : 트랜지스터 120 : 트랜지스터
130 : 트랜지스터 200 : 실리콘 기판
202 : 산화 실리콘막 204 : IGZO막
300 : 유리 기판 302 : 산화 질화 실리콘막
304 : IGZO막 2700 : 전자 서적
2701 : 하우징 2703 : 하우징
2705 : 표시부 2707 : 표시부
2711 : 축부 2721 : 전원
2723 : 조작 키 2725 : 스피커
2800 : 하우징 2801 : 버튼
2802 : 마이크로폰 2803 : 표시부
2804 : 스피커 2805 : 카메라용 렌즈
2806 : 외부 접속 단자 3001 : 본체
3002 : 하우징 3003 : 표시부
3004 : 키보드 3021 : 본체
3022 : 스타일러스 3023 : 표시부
3024 : 조작 버튼 3025 : 외부 인터페이스
3051 : 본체 3053 : 접안부
3054 : 조작 스위치 3056 : 배터리
4001 : 기판 4002 : 화소부
4003 : 신호선 구동 회로 4004 : 주사선 구동 회로
4005 : 실재 4006 : 기판
4008 : 액정층 4010 : 트랜지스터
4011 : 트랜지스터 4013 : 액정 소자
4015 : 접속 단자 전극 4016 : 단자 전극
4019 : 이방성 도전막 4021 : 절연층
4030 : 전극층 4031 : 전극층
4032 : 절연막 4033 : 절연막
4034 : 절연막 4510 : 격벽
4511 : 전계 발광층 4513 : 발광 소자
4514 : 충전재 4612 : 캐비티
4613 : 구형 입자 4614 : 충전재
4615a :흑색 영역 4615b :백색 영역
9600 : 텔레비전 장치 9601 : 하우징
9603 : 표시부 9605 : 스탠드

Claims (23)

  1. 반도체 장치에 있어서,
    절연막;
    상기 절연막 위에서 상기 절연막과 접촉하는 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는 소스 전극 및 드레인 전극; 및
    상기 산화물 반도체막에 인접하는 게이트 전극을 포함하고,
    상기 절연막은 실리콘을 포함하고,
    상기 산화물 반도체막은 상기 절연막에 접촉하는 제 1 영역을 포함하고,
    상기 제 1 영역은 실리콘을 포함하고,
    상기 제 1 영역에서의 실리콘의 농도는 1.0원자% 이하인, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 게이트 전극은 상기 절연막을 개재하여, 상기 산화물 반도체막 아래에 위치하는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 게이트 전극 위의 채널 보호막을 더 포함하는, 반도체 장치.
  4. 제 2 항에 있어서,
    실리콘과 산소를 포함하는 보호 절연막을 더 포함하고,
    상기 보호 절연막은 상기 산화물 반도체막, 상기 소스 전극, 및 상기 드레인 전극을 덮는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 1 영역의 두께는 5nm 이고,
    상기 산화물 반도체막의 상기 제 1 영역 외의 영역에 포함된 실리콘의 농도는 상기 제 1 영역에 포함된 실리콘의 농도 보다 낮은, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 1 영역에 포함된 실리콘의 농도는 0.1원자% 이하인, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 절연막은 탄소를 포함하고,
    상기 제 1 영역에서의 탄소의 농도는 1.0×1020atoms/cm3 이하인, 반도체 장치.
  8. 제 1 항에 있어서,
    상기 산화물 반도체막은 결정성을 가지는, 반도체 장치.
  9. 제 1 항에 있어서,
    상기 산화물 반도체막은 비정질 구조를 가지는, 반도체 장치.
  10. 제 9 항에 있어서,
    상기 산화물 반도체막은 결정부를 포함하는, 반도체 장치.
  11. 반도체 장치에 있어서,
    제 1 절연막;
    상기 제 1 절연막 위에서 상기 제 1 절연막과 접촉하는 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는 소스 전극 및 드레인 전극;
    상기 산화물 반도체막에 인접하는 게이트 전극; 및
    상기 산화물 반도체막 위에서 상기 산화물 반도체막과 접촉하는 제 2 절연막을 포함하고,
    상기 제 1 절연막은 실리콘을 포함하고,
    상기 산화물 반도체막은 상기 제 1 절연막과 접촉하는 제 1 영역을 포함하고,
    상기 제 1 영역의 두께는 5nm 이고,
    상기 제 1 영역은 실리콘을 포함하고,
    상기 제 1 영역에서의 실리콘의 농도는 1.0원자% 이하이고,
    상기 제 2 절연막은 실리콘을 포함하고,
    상기 산화물 반도체막은 상기 제 2 절연막과 접촉하는 제 2 영역을 포함하고,
    상기 제 2 영역의 두께는 5nm 이고,
    상기 제 2 영역은 실리콘을 포함하고,
    상기 제 2 영역에서의 실리콘의 농도는 1.0원자% 보다 높고,
    상기 산화물 반도체막의 상기 제 1 영역 및 상기 제 2 영역 외의 영역에 포함된 실리콘의 농도는 상기 제 1 영역에 포함된 실리콘의 농도 보다 낮은, 반도체 장치.
  12. 제 11 항에 있어서,
    상기 게이트 전극은 상기 제 1 절연막을 개재하여, 상기 산화물 반도체막 아래에 위치하는, 반도체 장치.
  13. 제 12 항에 있어서,
    상기 제 2 절연막은 채널 보호막인, 반도체 장치.
  14. 제 12 항에 있어서,
    상기 제 2 절연막은 상기 산화물 반도체막, 상기 소스 전극, 및 상기 드레인 전극을 덮는 보호 절연막인, 반도체 장치.
  15. 제 11 항에 있어서,
    상기 제 1 영역에 포함된 실리콘의 농도는 0.1원자% 이하인, 반도체 장치.
  16. 제 11 항에 있어서,
    상기 제 1 절연막은 탄소를 포함하고,
    상기 제 1 영역에서의 탄소의 농도는 1.0×1020atoms/cm3 이하인, 반도체 장치.
  17. 제 11 항에 있어서,
    상기 산화물 반도체막은 결정성을 가지는, 반도체 장치.
  18. 제 11 항에 있어서,
    상기 산화물 반도체막은 비정질 구조를 가지는, 반도체 장치.
  19. 제 18 항에 있어서,
    상기 산화물 반도체막은 결정부를 포함하는, 반도체 장치.
  20. 제 1 항에 있어서,
    상기 절연막은 산소를 포함하는, 반도체 장치.
  21. 제 11 항에 있어서,
    상기 제 1 절연막은 산소를 포함하고,
    상기 제 2 절연막은 산소를 포함하는, 반도체 장치.
  22. 제 1 항 또는 제 11 항에 있어서,
    상기 산화물 반도체막은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  23. 제 1 항에 있어서,
    상기 산화물 반도체막의 모든 영역에서의 실리콘의 농도는 1.0원자% 이하인, 반도체 장치.
KR1020147001040A 2011-09-29 2012-09-20 반도체 장치 Active KR101424799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011215740 2011-09-29
JPJP-P-2011-215740 2011-09-29
PCT/JP2012/074816 WO2013047631A1 (en) 2011-09-29 2012-09-20 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010342A Division KR20140056392A (ko) 2011-09-29 2012-09-20 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140015624A KR20140015624A (ko) 2014-02-06
KR101424799B1 true KR101424799B1 (ko) 2014-08-01

Family

ID=47991725

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147010342A Ceased KR20140056392A (ko) 2011-09-29 2012-09-20 반도체 장치
KR1020147001040A Active KR101424799B1 (ko) 2011-09-29 2012-09-20 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147010342A Ceased KR20140056392A (ko) 2011-09-29 2012-09-20 반도체 장치

Country Status (8)

Country Link
US (2) US9219160B2 (ko)
JP (9) JP5279940B2 (ko)
KR (2) KR20140056392A (ko)
CN (3) CN103843146B (ko)
DE (2) DE112012004076T5 (ko)
SG (1) SG11201505099TA (ko)
TW (3) TWI587525B (ko)
WO (1) WO2013047631A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10434804B2 (en) 2008-06-13 2019-10-08 Kateeva, Inc. Low particle gas enclosure systems and methods
US12018857B2 (en) 2008-06-13 2024-06-25 Kateeva, Inc. Gas enclosure assembly and system
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US12064979B2 (en) 2008-06-13 2024-08-20 Kateeva, Inc. Low-particle gas enclosure systems and methods
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20240146102A (ko) 2012-12-28 2024-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102036908B1 (ko) 2013-04-19 2019-10-28 삼성디스플레이 주식회사 유기발광 표시장치
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101878084B1 (ko) * 2013-12-26 2018-07-12 카티바, 인크. 전자 장치의 열 처리를 위한 장치 및 기술
KR101604812B1 (ko) 2014-01-15 2016-03-18 삼성전자주식회사 의료 영상 처리 장치 및 그에 따른 의료 영상 처리 방법
KR101813828B1 (ko) 2014-01-21 2017-12-29 카티바, 인크. 전자 장치 인캡슐레이션을 위한 기기 및 기술
KR20240119185A (ko) 2014-04-30 2024-08-06 카티바, 인크. 가스 쿠션 장비 및 기판 코팅 기술
JP6357664B2 (ja) * 2014-09-22 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102222131B1 (ko) * 2014-11-28 2021-03-04 삼성전자주식회사 디스플레이를 제어하는 전자 장치의 케이스 및 방법
JP6500202B2 (ja) * 2014-12-08 2019-04-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI578546B (zh) * 2015-05-28 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體的製造方法
KR20180082498A (ko) 2015-11-16 2018-07-18 카티바, 인크. 기판을 열처리하기 위한 시스템 및 방법
CN105355802B (zh) * 2015-11-26 2018-04-13 昆山国显光电有限公司 顶发光器件及其制备方法
JP2018157167A (ja) * 2017-03-21 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
CN107123671B (zh) * 2017-05-19 2019-10-29 电子科技大学 基于有机绝缘层的梯度掺杂igzo薄膜晶体管及其制备方法
KR102348115B1 (ko) 2017-05-25 2022-01-07 현대자동차주식회사 하이브리드 차량의 엔진 시동 방법
KR102351372B1 (ko) 2017-07-06 2022-01-14 삼성전자주식회사 디스플레이를 구비한 전자장치
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US12363970B2 (en) * 2022-02-15 2025-07-15 Taiwan Semiconductor Manufacturing Company Limited Germanium tin oxide-containing semiconductor device and methods for forming the same
JP7111920B1 (ja) 2022-02-18 2022-08-02 株式会社フジクラ デジタル移相器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081413A (ja) 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2010097212A (ja) 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011096884A (ja) 2009-10-30 2011-05-12 Stanley Electric Co Ltd ＺｎＯ系化合物半導体の製造方法及び半導体発光素子

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625330B2 (ja) 1995-12-26 2005-03-02 フィガロ技研株式会社 ガスセンサ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3355949B2 (ja) * 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001077443A (ja) * 1999-09-07 2001-03-23 Hitachi Ltd 積層膜成膜装置、これを用いた磁気抵抗センサの製法および磁気抵抗センサ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004266263A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7105889B2 (en) 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI487118B (zh) * 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2009085944A (ja) 2007-09-11 2009-04-23 Yamaha Motor Co Ltd ガスセンサ、空燃比制御装置および輸送機器
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
CN102187467A (zh) * 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5534229B2 (ja) * 2008-11-28 2014-06-25 日産化学工業株式会社 薄膜トランジスタ用ゲート絶縁膜形成組成物
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102256492B1 (ko) * 2009-06-30 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
TW201119971A (en) * 2009-09-30 2011-06-16 Idemitsu Kosan Co Sintered in-ga-zn-o-type oxide
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2486594B1 (en) * 2009-10-08 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20170072965A (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101803553B1 (ko) * 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190100462A (ko) * 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR20200124772A (ko) 2010-02-05 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011169757A (ja) 2010-02-18 2011-09-01 Taiyo Yuden Co Ltd 抵抗型酸素センサ素子
JP2011205017A (ja) 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102304125B1 (ko) * 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) * 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081413A (ja) 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2010097212A (ja) 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011096884A (ja) 2009-10-30 2011-05-12 Stanley Electric Co Ltd ＺｎＯ系化合物半導体の製造方法及び半導体発光素子

Also Published As

Publication number Publication date
JP2014053629A (ja) 2014-03-20
JP6374562B2 (ja) 2018-08-15
CN103843146A (zh) 2014-06-04
WO2013047631A9 (en) 2014-01-03
SG11201505099TA (en) 2015-08-28
JP6818114B2 (ja) 2021-01-20
JP2018174348A (ja) 2018-11-08
DE112012004076T5 (de) 2014-07-03
JP2020038990A (ja) 2020-03-12
JP6125398B2 (ja) 2017-05-10
CN105702741B (zh) 2019-01-01
JP2017157839A (ja) 2017-09-07
DE112012007294B3 (de) 2019-05-29
CN105702741A (zh) 2016-06-22
TW201635556A (zh) 2016-10-01
WO2013047631A1 (en) 2013-04-04
KR20140056392A (ko) 2014-05-09
TW201727924A (zh) 2017-08-01
US20130082263A1 (en) 2013-04-04
JP2013084946A (ja) 2013-05-09
JP5395973B2 (ja) 2014-01-22
TWI626751B (zh) 2018-06-11
JP5279940B2 (ja) 2013-09-04
JP2021071730A (ja) 2021-05-06
JP2023155305A (ja) 2023-10-20
CN105514174A (zh) 2016-04-20
US20160056299A1 (en) 2016-02-25
TW201316518A (zh) 2013-04-16
CN103843146B (zh) 2016-03-16
US9219160B2 (en) 2015-12-22
TWI550876B (zh) 2016-09-21
JP2013219368A (ja) 2013-10-24
JP2022024000A (ja) 2022-02-08
KR20140015624A (ko) 2014-02-06
JP6975838B2 (ja) 2021-12-01
CN105514174B (zh) 2019-03-08
TWI587525B (zh) 2017-06-11
JP6619482B2 (ja) 2019-12-11

Similar Documents

Publication Publication Date Title
KR101424799B1 (ko) 반도체 장치
JP7625044B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20140114

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
A302 Request for accelerated examination
PA0302 Request for accelerated examination

Patent event date: 20140116

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140217

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20140417

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140522

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140724

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170616

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180628

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190627

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200630

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210629

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230615

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240619

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 12

End annual number: 12