[go: up one dir, main page]

JP2015195327A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015195327A
JP2015195327A JP2014113373A JP2014113373A JP2015195327A JP 2015195327 A JP2015195327 A JP 2015195327A JP 2014113373 A JP2014113373 A JP 2014113373A JP 2014113373 A JP2014113373 A JP 2014113373A JP 2015195327 A JP2015195327 A JP 2015195327A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014113373A
Other languages
English (en)
Other versions
JP2015195327A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
早川　昌彦
Masahiko Hayakawa
昌彦 早川
慎平 松田
Shimpei Matsuda
慎平 松田
大介 松林
Daisuke Matsubayashi
大介 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014113373A priority Critical patent/JP2015195327A/ja
Publication of JP2015195327A publication Critical patent/JP2015195327A/ja
Publication of JP2015195327A5 publication Critical patent/JP2015195327A5/ja
Priority to JP2019154374A priority patent/JP6974401B2/ja
Priority to JP2021180310A priority patent/JP7329575B2/ja
Priority to JP2023128319A priority patent/JP2023144004A/ja
Priority to JP2025116786A priority patent/JP2025137606A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。【解決手段】第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極は、第１のゲート絶縁膜及び第２のゲート絶縁膜に設けられる開口部において接続すると共に、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して酸化物半導体膜を囲む構造を有する。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下である。【選択図】図１

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている（特許文献２、特許文献３参照）。
特開２００６−１６５５２８号公報 特開２０１１−１３８９３４号公報 特開２０１１−１２４３６０号公報
本発明の一態様は、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。または、新規な半導体装置などを提供する。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、チャネル長方向に垂直な断面において、第１のゲート電極及び第２のゲート電極は、第１のゲート絶縁膜及び第２のゲート絶縁膜に設けられる開口部において接続すると共に、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して酸化物半導体膜を囲む構造を有する。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極は、第１のゲート絶縁膜及び第２のゲート絶縁膜に設けられる開口部において接続すると共に、チャネル幅方向において、酸化物半導体膜の側面は第１のゲート電極及び第２のゲート電極と重なる。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。
なお、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面及び他方の側面の外側において、第１のゲート電極及び第２のゲート電極が接続してもよい。
または、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面の外側において、第１のゲート電極及び第２のゲート電極が接続し、他方の側面の外側において、第１のゲート電極及び第２のゲート電極が第１のゲート絶縁膜または／及び第２のゲート絶縁膜を介して対向してもよい。
または、トランジスタのチャネル幅方向において、第２のゲート絶縁膜を介して、酸化物半導体膜の一方の側面及び他方の側面と第２のゲート電極が位置してもよい。
本発明の一態様は、第１のゲート電極と、第１のゲート電極と重なる酸化物半導体膜と、第１のゲート電極及び酸化物半導体膜の間の第１の窒化物絶縁膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜と接する酸化物絶縁膜と、第１の窒化物絶縁膜及び酸化物絶縁膜と接する第２の窒化物絶縁膜と、第２の窒化物絶縁膜上であって、酸化物半導体膜と重なる第２のゲート電極と、を有するチャネルエッチ型のトランジスタであって、第１の窒化物絶縁膜及び第２の窒化物絶縁膜の間に、酸化物半導体膜及び酸化物絶縁膜が設けられる。さらに、チャネル長方向に垂直な断面において、第１のゲート電極及び第２のゲート電極は、第１の窒化物絶縁膜及び第２の窒化物絶縁膜に設けられる開口部において接続すると共に、第１の窒化物絶縁膜及び第２の窒化物絶縁膜を介して酸化物半導体膜を囲む。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。
本発明の一態様は、第１のゲート電極と、第１のゲート電極と重なる酸化物半導体膜と、第１のゲート電極及び酸化物半導体膜の間の第１の窒化物絶縁膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜と接する酸化物絶縁膜と、第１の窒化物絶縁膜及び酸化物絶縁膜と接する第２の窒化物絶縁膜と、第２の窒化物絶縁膜上であって、酸化物半導体膜と重なる第２のゲート電極と、を有するチャネルエッチ型のトランジスタであって、第１の窒化物絶縁膜及び第２の窒化物絶縁膜の間に、酸化物半導体膜及び酸化物絶縁膜が設けられる。さらに、第１のゲート電極及び第２のゲート電極は接続する。さらに、トランジスタのチャネル幅方向において、酸化物半導体膜の側面は、第１のゲート電極及び第２のゲート電極と重なる。さらに、トランジスタのチャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。
なお、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面及び他方の側面の外側において、第１のゲート電極及び第２のゲート電極が接続してもよい。
または、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面の外側において、第１のゲート電極及び第２のゲート電極が接続し、他方の側面の外側において、第１のゲート電極及び第２のゲート電極が第１の窒化物絶縁膜及び第２の窒化物絶縁膜を介して対向してもよい。
または、トランジスタのチャネル幅方向において、第２のゲート絶縁膜を介して、酸化物半導体膜の一方の側面及び他方の側面と第２のゲート電極が位置してもよい。
また、上記トランジスタは、ノーマリーオフ特性を有する。
また、上記酸化物半導体膜は、複数の結晶部を有し、複数の結晶部において、ｃ軸配向性を有し、かつｃ軸が酸化物半導体膜の上面の法線ベクトルに平行な方向を向いている。
本発明の一態様により、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタの一形態を説明する上面図及び断面図。 計算に用いたトランジスタのモデルを説明する図。 計算によって得られた飽和移動度のチャネル長依存性を説明する図。 計算によって得られたオン電流のチャネル長依存性を説明する図。 計算によって得られたトランジスタのＩｄ−Ｖｇ特性及び酸化物半導体膜中の電流分布を説明する図。 計算によって得られたトランジスタのＩｄ−Ｖｇ特性及びシリコン膜中の電流分布を説明する図。 計算に用いた電子トラップ及び計算によって得られた飽和移動度のチャネル長依存性を説明する図。 計算に用いたトランジスタの構造と、計算により得られた電界効果移動度及びオン電流を説明する図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタのバンド構造を説明する図。 半導体装置の一形態を説明するブロック図及び回路図。 回路記号とトランジスタの構成を説明する図。 半導体装置の一形態を説明する上面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 実施例に係る、トランジスタのゲートＢＴストレス試験結果。 トランジスタのオフ状態及びオン状態におけるキャリアの流れを説明する図。 Ｖｄ＝１０Ｖ、Ｖｂｇ＝５Ｖの飽和領域における酸化物半導体膜中のキャリアの様子を説明する図。 トランジスタに含まれる容量結合を説明する回路図。 計算に用いたトランジスタのＬ長方向の断面模式図を説明する図。 トランジスタのＩｄ−Ｖｇ特性と飽和移動度を説明する図。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１０の上面図及び断面図を示す。図１（Ａ）はトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略している。
図１（Ｂ）及び図１（Ｃ）に示すトランジスタ１０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜２８と、ゲート絶縁膜２８上のゲート電極３１とを有する。ゲート絶縁膜２８は、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。また、ゲート電極３１は、ゲート絶縁膜１５及びゲート絶縁膜２８に設けられた開口部４２、４３においてゲート電極１３と接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２が、窒化物絶縁膜２７上に形成される。なお、電極３２は画素電極として機能する。
本実施の形態に示すトランジスタ１０は、チャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。また、トランジスタ１０は、チャネル幅方向において、ゲート電極１３及びゲート電極３１の間に、ゲート絶縁膜１５及びゲート絶縁膜２８を介して酸化物半導体膜１７が設けられている。また、ゲート電極３１は図１（Ａ）に示すように、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
ゲート絶縁膜１５及びゲート絶縁膜２８には複数の開口部を有する。代表的には、図１（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有する。また、図１（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７を挟む開口部４２、４３を有する。即ち、酸化物半導体膜１７の側面の外側に開口部４２、４３を有する。開口部４１において、一対の電極１９、２０の一方、ここでは電極２０と電極３２が接続する。また、開口部４２、４３において、ゲート電極１３及びゲート電極３１が接続する。即ち、チャネル長方向に垂直な断面において、ゲート電極１３及びゲート電極３１は、ゲート絶縁膜１５及びゲート絶縁膜２８を介して酸化物半導体膜１７を囲む。また、チャネル幅方向において、ゲート絶縁膜２８を介して酸化物半導体膜１７の側面と開口部４２、４３に設けられたゲート電極３１が位置する。
なお、図１（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７の側面と開口部４２、４３におけるゲート電極３１との距離ｄは、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上７．５倍以下とする。酸化物半導体膜１７の側面と開口部４２、４３におけるゲート電極３１との距離ｄが、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上の場合、図１（Ｄ）の電気力線３５で示すように、ゲート電極３１の電界が酸化物半導体膜１７の側面またはその近傍に影響するため、酸化物半導体膜１７の側面またはその近傍における寄生チャネルの発生を抑制することができる。一方、酸化物半導体膜１７の側面と開口部４２、４３におけるゲート電極３１との距離ｄが、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の７．５倍以下の場合、トランジスタの面積をより小さくすることができる。
酸化物半導体膜１７は、少なくともＩｎ若しくはＺｎを含む金属酸化物膜で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
なお、酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より大きく、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より大きく、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０のオフ電流を低減することができる。
酸化物半導体膜１７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１７の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１７としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１７は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、より好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１７のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１７として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜１７は酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１７において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
酸化物半導体膜１７において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１７において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１７におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１７のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１７は、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳ構造は、多結晶構造、後述する微結晶構造、または非晶質構造と比較して最も欠陥準位密度が低い。
なお、酸化物半導体膜１７をＣＡＡＣ−ＯＳ膜で形成することで、チャネル長の小さい、代表的には０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下であるチャネルエッチ型のトランジスタを作製することが可能であるため、好ましい。
なお、酸化物半導体膜１７が、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
酸化物半導体膜を有するトランジスタは、蓄積型のトランジスタである。ここで、酸化物半導体膜を有するトランジスタのオフ状態及びオン状態におけるキャリアの流れについて、図３７に示す模式図を用いて説明する。また、図３７（Ａ）及び図３７（Ｂ）は、チャネル長方向の断面図であり、図３７（Ｃ）は、チャネル幅方向の断面図である。
図３７において、酸化物半導体膜を有するトランジスタは、ゲート電極ＧＥ＿１と、ゲート電極ＧＥ＿１上のゲート絶縁膜ＧＩ＿１と、ゲート絶縁膜ＧＩ＿１上の酸化物半導体膜ＯＳと、酸化物半導体膜ＯＳ上の電極Ｓ、Ｄと、酸化物半導体膜ＯＳ及び電極Ｓ、Ｄ上のゲート絶縁膜ＧＩ＿２と、ゲート絶縁膜ＧＩ＿２上のゲート電極ＧＥ＿２とを有する。酸化物半導体膜ＯＳは、チャネル領域ｉと、電極Ｓまたは電極Ｄに接する低抵抗領域ｎ＋とを有する。ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は、図３７（Ｃ）に示すように、接続されている。
トランジスタがオフ状態の場合、図３７（Ａ）に示すように、ゲート電極ＧＥ＿１、ＧＥ＿２に負の電圧が印加されるため、酸化物半導体膜ＯＳのチャネル領域ｉから電子が排斥され、チャネル領域ｉは完全に空乏化する。この結果、トランジスタのオフ電流が極めて小さくなる。
一方、トランジスタがオン状態の場合、図３７（Ｂ）に示すように、電極Ｓと接する低抵抗領域ｎ＋から電極Ｄと接する低抵抗領域ｎ＋へ電子が蓄積され、矢印で示すように電流パスが形成される。図３７（Ｃ）に示すように、ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２を同電位とし、且つ酸化物半導体膜ＯＳの側面がゲート電極ＧＥ＿２と対向することで、さらには、チャネル長方向に垂直な断面において、ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２が、ゲート絶縁膜ＧＩ＿１及びゲート絶縁膜ＧＩ＿２を介して酸化物半導体膜ＯＳを囲むことで、図３７（Ｂ）に示すように、酸化物半導体膜ＯＳにおいてキャリアが、ゲート絶縁膜ＧＩ＿１、ＧＩ＿２と酸化物半導体膜ＯＳとの界面のみでなく、酸化物半導体膜ＯＳ中の広い範囲において流れる。このため、トランジスタにおけるキャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電界効果移動度である。なお、トランジスタのチャネル長（Ｌ長ともいう。）を０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が０．５μｍ以上６．５μｍ以下のように小さいことで、チャネル幅も小さくすることが可能である。このため、図３７（Ｃ）に示すように、ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２との接続部となるための領域を設けても、トランジスタの面積を縮小することが可能である。
また、トランジスタの電気特性であるゲート電圧−ドレイン電流特性（以下、Ｖｄ−Ｉｄ特性ともいう。）において、ソース電極及びドレイン電極間の電圧がゲート電圧より大きくなると、より正確にはドレイン電圧がゲート電圧−しきい値電圧（Ｖｄ＞Ｖｇ−Ｖｔｈ）より大きくなると、ドレイン電流が飽和する。ドレイン電流が飽和する領域は、飽和領域と呼ばれる。
Ｓｉｎｇｌｅ Ｇａｔｅ構造のトランジスタのように、酸化物半導体膜ＯＳの一方の面のみにゲート電極を有する構造のトランジスタは、高いドレイン電圧によって、ドレイン電極近傍の酸化物半導体膜ＯＳに電荷密度が増加してしまう。しかしながら、本実施の形態に示すトランジスタは、Ｄｕａｌ Ｇａｔｅ駆動であり、ゲート絶縁膜を介して酸化物半導体膜ＯＳの上下において、電気的に短絡した二つのゲート電極を有する。このため、ゲート電極の制御性が高く、ドレイン電極近傍の酸化物半導体膜ＯＳにおける電荷密度の増加を抑制することができる。この結果、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタは、Ｓｉｎｇｌｅ Ｇａｔｅ構造のトランジスタと比べて、飽和領域におけるドレイン電流Ｉｄの飽和性が高い。即ち、飽和領域において、ドレイン電圧が変動してもドレイン電流が大きく変動しない。
また、図１に示すように、エッチング等で加工された酸化物半導体膜１７の側面またはその近傍においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。このため、トランジスタにおいてゲート電極１３及びゲート電極３１の一方のみ形成される場合、酸化物半導体膜１７が真性または実質的に真性であっても、電界などのストレスが与えられることによって酸化物半導体膜１７の側面またはその近傍は活性化され、ｎ型（低抵抗領域）となりやすい。また、当該ｎ型の側面またはその近傍が、図１（Ａ）の破線３３、３４のように、一対の電極１９、２０の間に設けられると、ｎ型の領域がキャリアのパスとなってしまい、寄生チャネルが形成される。この結果、ドレイン電流はしきい値電圧近傍でこぶを有する電気特性を示し、且つしきい値電圧はマイナスシフトする。しかしながら、図１（Ｃ）に示すように、同電位であるゲート電極１３及びゲート電極３１を有し、チャネル幅方向において、ゲート絶縁膜２８を介してゲート電極３１と酸化物半導体膜１７の側面が位置するトランジスタにおいて、ゲート電極３１の電界が酸化物半導体膜１７の側面にも影響する。この結果、酸化物半導体膜１７の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、ドレイン電流がしきい値近傍でこぶを有することのない、電気特性の優れたトランジスタとなる。
ここで、チャネルエッチ型のトランジスタとチャネル保護型のトランジスタとを比較する。酸化物半導体膜を挟んで２つのゲート電極を有するチャネル保護型のトランジスタは、第１のゲート電極上に第１のゲート絶縁膜が形成され、第１のゲート絶縁膜上に酸化物半導体膜が形成される。酸化物半導体膜上にチャネル保護膜が形成され、該チャネル保護膜上に酸化物半導体膜と接する一対の電極が形成される。さらに、チャネル保護膜及び一対の電極上に第２のゲート絶縁膜が形成され、第２のゲート絶縁膜上に第２のゲート電極が形成される。
チャネル保護膜は、一対の電極を形成する際のエッチング工程において、プラズマに曝され、ダメージを受ける。このため、チャネル保護膜には欠陥が形成されやすい。この結果、酸化物半導体膜を流れるキャリアがチャネル保護膜の欠陥に捕獲されてしまい、トランジスタの電気特性が動作時間と共に変動してしまい、信頼性が低い。しかしながら、本実施の形態に示すトランジスタ１０は、チャネルエッチ型であり、ゲート絶縁膜２８において、酸化物半導体膜１７及びゲート電極３１が対向する領域は、エッチングの雰囲気に曝されない。このため、トランジスタ１０は、ゲート絶縁膜２８の欠陥が少なく、信頼性の高いトランジスタである。
また、チャネル保護型のトランジスタにおいて、一対の電極と重なる酸化物半導体膜の領域では、一対の電極が第２のゲート電極の電界を遮蔽してしまう。このため、第２のゲート電極の電界が酸化物半導体膜に均一に影響しない。この結果、第２のゲート電極の電界により誘起されて酸化物半導体膜を流れるキャリア量が減少してしまう。しかしながら、本実施の形態に示すトランジスタ１０は、チャネルエッチ型のトランジスタであり、ゲート電極３１の電界が、酸化物半導体膜１７のバックチャネルに均一に影響する。さらには、酸化物半導体膜１７の側面においてもゲート電極３１の電界の影響を受ける。これらの結果、酸化物半導体膜１７の広い範囲においてキャリアが流れるため、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。
また、チャネル保護型のトランジスタは、酸化物半導体膜と一対の電極それぞれとを接続させるため、一対の電極それぞれの一方の端部をチャネル保護膜上に位置させる。また、一対の電極それぞれの一方の端部は、酸化物半導体膜と一対の電極それぞれとの接続領域よりも内側に位置する。これらのため、フォトマスクの位置ずれを考慮すると、酸化物半導体膜と一対の電極それぞれの接続領域の間隔を広く設計する必要がある。一方、チャネルエッチ型のトランジスタは、酸化物半導体膜に一対の電極それぞれの一方の端部が直接接続するため、チャネルエッチ型のトランジスタは、チャネル保護型のトランジスタと比較して、一対の電極間の距離を小さくすることが容易である。このため、トランジスタ１０は、チャネル長を０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることができる。
また、ゲート電極１３及びゲート電極３１を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板１１及びゲート電極１３の間、ゲート電極３１上に存在する固定電荷が酸化物半導体膜１７に影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、酸化物半導体膜１７上に設けられるゲート絶縁膜２８において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における基板温度としては、１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
ゲート絶縁膜２８において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、ゲート絶縁膜２８に含まれる酸素の一部を酸化物半導体膜１７に移動させ、酸化物半導体膜１７に含まれる酸素欠損を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０は、酸化物半導体膜１７上に設けられるゲート絶縁膜２８に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれることで、ゲート絶縁膜２８に含まれる酸素を酸化物半導体膜１７に移動させ、酸化物半導体膜１７の酸素欠損を低減することが可能である。また、ゲート絶縁膜２８は、エッチング雰囲気に曝されていないため、欠陥が少ない。これらの結果、ノーマリーオフ特性を有するトランジスタとなる。また、時間経過やストレス試験において、トランジスタの電気特性、代表的には動作時間に対するしきい値電圧の変動量を低減することができる。さらには、ストレス試験を繰り返しても、しきい値電圧の変動を低減することができる。
以下に、トランジスタ１０の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０を形成してもよい。または、基板１１とトランジスタ１０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１３は、インジウム錫酸化物（ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜１５は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１５として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１５の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
一対の電極１９、２０は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜２８は、酸化物半導体膜１７に接する酸化物絶縁膜２３、酸化物絶縁膜２３に接する酸化物絶縁膜２５、酸化物絶縁膜２５に接する窒化物絶縁膜２７を有する。ゲート絶縁膜２８は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁膜２７として、水素及び酸素をブロックする窒化物絶縁膜を形成する。なお、ここでは、ゲート絶縁膜２８を３層構造としたが、適宜１層、２層、または４層以上とすることができる。なお、これらの場合、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１７に移動させることができる。また、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と酸化物半導体膜１７との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１７の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入った酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における基板温度としては、１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１７から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
窒化物絶縁膜２７は、少なくとも、水素及び酸素のブロッキング効果を有する。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。ゲート絶縁膜２８に窒化物絶縁膜２７を設けることで、酸化物半導体膜１７からの酸素の外部への拡散と、外部から酸化物半導体膜１７への水素、水等の侵入を防ぐことができる。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、窒化物絶縁膜２７の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
ゲート電極３１及び電極３２は、透光性を有する導電膜を用いる。透光性を有する導電膜は、インジウム錫酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫酸化物等がある。
＜Ｄｕａｌ Ｇａｔｅ駆動による電流駆動力の向上について＞
酸化物半導体膜を挟んで対向するゲート電極が接続し、同電位であるＤｕａｌ Ｇａｔｅ駆動のトランジスタにおいて、チャネル長Ｌを小さくすることにより、電流駆動力が向上することについて説明する。
＜＜理想的なモデルにおける飽和移動度について＞＞
はじめに、界面準位や界面散乱などの効果を考慮しない、理想的なモデルについてシミュレーションで検討を行った。図２に、計算で用いたトランジスタのモデルを示す。なお、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を用いた。
図２に示すトランジスタは、ゲート電極ＧＥ＿１上にゲート絶縁膜ＧＩ＿１が形成され、ゲート絶縁膜ＧＩ＿１上に酸化物半導体膜ＯＳが形成される。ゲート絶縁膜ＧＩ＿１及び酸化物半導体膜ＯＳ上にソース電極Ｓ及びドレイン電極Ｄが形成される。酸化物半導体膜ＯＳ、ソース電極Ｓ及びドレイン電極Ｄ上にゲート絶縁膜ＧＩ＿２が形成される。ゲート絶縁膜ＧＩ＿２上にゲート電極ＧＥ＿２が形成される。また、ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は、ゲート絶縁膜ＧＩ＿１及びゲート絶縁膜ＧＩ＿２に形成される開口部（図示しない。）において、接続される。
計算に用いた条件を表１に示す。
ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は接続されているため、常に等電位である。また、当該モデルは二次元シミュレーションを用いているため、チャネル幅方向の効果については考慮されない。また、ドレイン電圧（Ｖｄ）が１０ＶのときのＩｄ−Ｖｇ特性の値を数式１に代入することよって飽和移動度μＦＥを算出した。なお、ここでは、飽和領域の電界効果移動度を飽和移動度として説明する。なお、計算によって得られる飽和移動度の最大値は、飽和領域（ゲート電圧（Ｖｇ）＜ドレイン電圧（Ｖｄ）＋しきい値電圧（Ｖｔｈ））における電流駆動力の指標であって、酸化物半導体膜の物性値としての移動度の近似値とは異なる。
なお、数式１において、Ｗはトランジスタのチャネル幅であり、ＣＢｏｔｔｏｍは、ゲート電極ＧＥ＿１及び酸化物半導体膜ＯＳの間の単位面積あたりの容量値である。
Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの計算結果を図３（Ａ）に示し、ゲート電極ＧＥ＿２を有さないＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタの計算結果を図３（Ｂ）に示す。
図３より、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタ、及びＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタそれぞれにおいて、鋭いピークを有する飽和移動度が得られた。また、Ｌ長が短いほど飽和移動度のピーク値が高くなっている。
ここで、チャネル長Ｌが短くなるにつれ飽和移動度が向上しているが、これがトランジスタの電流駆動力の向上に相当するかについて、以下に説明する。
理想的なモデルのシミュレーションから得られた結果において、ゲート電圧がＶｇ＝Ｖｔｈ＋５のときとＶｇ＝Ｖｔｈ＋１０のときにおける、オン電流をＬ長に対してプロットしたグラフを図４に示す。図４の上段は、オン電流を示し、図４の下段は、オン電流×チャネル長を示す。なお、図４において、左欄はドレイン電圧（Ｖｄ）が１Ｖのときの計算結果であり、右欄はドレイン電圧（Ｖｄ）が１０Ｖのときの計算結果である。
図４に示すオン電流は、チャネル長（Ｌ）に反比例している。これは、オン電流はチャネル長（Ｌ）に反比例するためである。
オン電流が完全にチャネル長に反比例するのであれば、オン電流×チャネル長の値は、チャネル長に依存せず一定値となる。図４において、ドレイン電圧（Ｖｄ）が１Ｖの場合は、オン電流×チャネル長の値は、チャネル長（Ｌ）に対して一定値となっている。一方、ドレイン電圧（Ｖｄ）が１０Ｖの場合は、チャネル長（Ｌ）が短くなるにつれ、オン電流×チャネル長の値が増加している。これは、ドレイン電圧（Ｖｄ）が１０Ｖの場合は、実効チャネル長（後述において説明する）が、図２において定められるチャネル長（ソース電極Ｓとドレイン電極Ｄの間の距離）よりも短くなっていることを表している。
＜＜バルク電流の理論＞＞
以下、理想的なモデルのトランジスタの飽和移動度において、低いゲート電圧でピークが生じる原因について説明する。
図２に示すトランジスタにおいて、酸化物半導体膜ＯＳに含まれる電子密度は、酸化物半導体膜ＯＳの膜厚方向に一定の値ｎ０（ｙ）で表されると仮定する。ｙは酸化物半導体膜ＯＳ内のチャネル長方向の任意の位置を表している。酸化物半導体膜ＯＳの膜厚方向におけるポテンシャルφは数式２に示され、一定となる。ただし、ゲート電極ＧＥ＿１のゲート電圧Ｖｇ＿１及びゲート電極ＧＥ＿２のゲート電圧Ｖｇ＿２が同電位であり、ゲート電極ＧＥ＿１側及びゲート電極ＧＥ＿２側におけるフラットバンド電圧を共に、フラットバンド電圧ＶＦＢと仮定する。
このとき、蓄積型である酸化物半導体膜を有するトランジスタにおいて、ドレイン電流Ｉｄは、数式３に示すようなバルク電流Ｉｂｕｌｋのみで近似的に与えられる。
なお、数式３において、ｔは酸化物半導体膜の膜厚、μは酸化物半導体膜の電子移動度、ｋＢはボルツマン定数、Ｔは絶対温度、Ｌｅｆｆは実効チャネル長である。なお、ここでは、チャネル長はソース電極及びドレイン電極の間隔のことであり、実効チャネル長とは酸化物半導体膜において、ソース電極下から広がるｎ領域と、ドレイン電極下から広がるｎ領域の間の距離を表す。特に、チャネル長が短い場合あるいはドレイン電圧が高い場合、実効チャネル長はチャネル長よりも短くなる。
なお、ｎ０（０）は、上述の実効チャネル長で定められる領域のソース電極側端部における電子密度であり、数式４で表させる。また、ｎ０（Ｌｅｆｆ）は、上述の実効チャネル長で定められる領域のドレイン電極側端部における電子密度であり、数式５で表される。なお、数式４及び数式５において、ＮＤは酸化物半導体膜のチャネル領域のドナー密度であり、ｑは素電荷である。
Ｖｄ＞Ｖｇ−Ｖｔｈ、且つＶｇ＞Ｖｔｈの飽和領域の場合、ドレイン電圧ＶｄはＶｇ−Ｖｔｈに置き換えられるので、数式３は数式６となる。
数式６で得られるドレイン電流Ｉｄに対して、飽和移動度μＦＥ ｓａｔを計算すると数式７となる。
数式７において、ＶｇをＶｔｈとすると、分母が０になり、飽和移動度μＦＥｓａｔは無限大に発散する。この性質が、図３に示されるような飽和移動度における、低いゲート電圧Ｖｇでのピークの原因である。すなわち、酸化物半導体膜ＯＳの内部を流れるバルク電流がドレイン電流の主要因であればあるほど、図３のチャネル長が２μｍのときの飽和移動度のように、よりはっきりとしたピークが表れる。
また、飽和移動度が大きくなる他の要因の一つとして、実効チャネル長Ｌｅｆｆがチャネル長Ｌに比べて短くなることが考えられる。例えば、酸化物半導体膜ＯＳにおいて、ソース電極Ｓ及びドレイン電極Ｄと接する領域近傍において、ｎ領域が広がることにより、実効チャネル長Ｌｅｆｆがチャネル長Ｌより短くなる。この影響は、数式７に示す飽和移動度μＦＥ ｓａｔのＬ／Ｌｅｆｆに対する比例関係からも明らかである。
＜＜酸化物半導体膜中の電流密度＞＞
バルク電流が飽和移動度に影響することは、蓄積型のデバイスである酸化物半導体膜を有するトランジスタに特有の現象であり、半導体膜としてシリコン膜を有するトランジスタのような、反転型のデバイスではバルク電流の影響が少ない。
次に、デバイスシミュレーションによって得られた電流密度分布をプロットしたグラフを図５（Ｂ）及び図５（Ｃ）に示す。図５（Ａ）は、ドレイン電圧を１０Ｖとして計算で得られたＩｄ−Ｖｇ特性を示し、図５（Ｂ）及び図５（Ｃ）は、図２に示す酸化物半導体膜のＡ１−Ａ２の断面方向の電流密度分布を示す。図５（Ｂ）は飽和領域（Ｖｇ＝０．５Ｖ）、図５（Ｃ）は線形領域（Ｖｇ＝１５Ｖ）における電流密度分布を示す。なお、計算に用いたトランジスタのチャネル長Ｌ／チャネル幅Ｗは２μｍ／５０μｍであり、ドレイン電圧Ｖｄを１０Ｖとした。
図５（Ｂ）より、飽和領域（低いゲート電圧Ｖｇ）では、酸化物半導体膜ＯＳ中にほぼ一様に電流密度が分布している。一方で、図５（Ｃ）に示すように、線形領域（高いゲート電圧Ｖｇ）では、酸化物半導体膜ＯＳの表面付近を流れる電流が支配的になっている。図５（Ｂ）に示すように飽和領域では、酸化物半導体膜ＯＳ中において電流密度がほぼ一様に分布していることから、飽和移動度にピークが生じている原因の一つは、バルク電流であることが分かる。
一方、デバイスシミュレーションによって得られた、反転型デバイスの半導体膜の電流密度分布を図６（Ｂ）及び図６（Ｃ）に示す。図６は、図２に示すトランジスタの酸化物半導体膜ＯＳを、ｎ−ｐ−ｎ接合を含む半導体膜（シリコン）に置き換えた場合の計算結果である。半導体膜のチャネル領域には、１×１７／ｃｍ３の密度をもつアクセプタ型不純物を仮定した。
図６（Ａ）は、ドレイン電圧を１０Ｖとして計算で得られたＩｄ−Ｖｇ特性を示し、図６（Ｂ）及び図６（Ｃ）は、図２に示す半導体膜のＡ１−Ａ２の断面方向の電流密度分布を示す。図６（Ｂ）は飽和領域（Ｖｇ＝０．５Ｖ）、図６（Ｃ）は線形領域（Ｖｇ＝１５Ｖ）における電流密度分布である。なお、計算に用いたトランジスタのチャネル長Ｌ／チャネル幅Ｗは２μｍ／５０μｍであり、ドレイン電圧Ｖｄを１０Ｖとした。
蓄積型デバイスである酸化物半導体膜を有するトランジスタと異なり、反転型デバイスである半導体膜を有するトランジスタは、図６（Ｂ）に示すように、しきい値電圧近傍においても、半導体膜の表面を流れる電流が多くなっており、バルク電流の寄与は蓄積型デバイスと比べると小さい。
以上のことから、蓄積型デバイスである酸化物半導体膜を有するトランジスタにおいて、理想的なモデルでは、バルク電流によって飽和移動度に鋭いピークが生じることが分かる。
なお、チャネル長Ｌが短くなるほど、バルク電流によって生じた飽和移動度のピーク値が高くなる原因として、酸化物半導体膜ＯＳにおいて、ソース電極Ｓ及びドレイン電極Ｄと接する領域近傍において、ｎ領域が広がることにより、実効チャネル長Ｌｅｆｆがチャネル長Ｌより短くなることが考えられる。また、チャネル長Ｌが小さいと、ソース電極Ｓ及びドレイン電極Ｄの影響で酸化物半導体膜ＯＳの伝導帯下端のエネルギー（Ｅｃ）が低くなり、伝導帯下端のエネルギーとフェルミエネルギーが近づく現象（ＣＢＬ効果（Ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｌｏｗｅｒｉｎｇ ｅｆｆｅｃｔ））により、実効チャネル長Ｌｅｆｆがチャネル長Ｌより短くなることが考えられる。飽和移動度は、数式７に示したように、実効チャネル長Ｌｅｆｆが小さくなることで、Ｌ／Ｌｅｆｆに比例して大きくなる。この効果は、チャネル長Ｌが小さいほど顕著に生じるので、チャネル長Ｌが小さいほど飽和移動度が向上していると考えられる。
＜＜浅い電子トラップ準位を仮定したモデル＞＞
次に、実際のトランジスタの飽和移動度に近似させるために、理想的なモデルのトランジスタにおいて、ゲート絶縁膜ＧＩ＿１及び酸化物半導体膜ＯＳの界面に、電子をトラップすると負に帯電するアクセプタ型の準位、即ち浅い電子トラップ準位を仮定して計算した結果を図７に示す。
図７（Ａ）に、ゲート絶縁膜ＧＩ＿１及び酸化物半導体膜ＯＳの界面に仮定した電子トラップ準位のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）を示す。
次に、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタ及びＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタそれぞれの飽和移動度を計算した。Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの計算結果を図７（Ｂ）に示し、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタの計算結果を図７（Ｃ）に示す。
図７（Ｂ）及び図７（Ｃ）より、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタ及びＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタの飽和移動度において、理想的なモデルで得られたような鋭いピークが現れなかった。また、図７（Ｃ）より、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタでは、チャネル長Ｌにあまり依存せず、飽和移動度のピーク値はおよそ５前後であった。一方、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタでは、チャネル長Ｌが小さくなるほど、飽和移動度のピーク値が高くなり、その値は１５乃至２０弱となった。この結果は、後述する実施例の結果と同じ傾向である。
このことから、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタにおいて、チャネル長Ｌを小さくする程、飽和移動度が上昇することが分かる。
＜Ｄｕａｌ Ｇａｔｅ駆動におけるチャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタの比較＞
ここで、チャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタ、それぞれの電界効果移動度及びオン電流について比較する。なお、ここでは、酸化物半導体膜を挟んで対向するゲート電極が接続し、同電位であるＤｕａｌ Ｇａｔｅ駆動のトランジスタの電界効果移動度（μＦＥ）及びオン電流（Ｉｏｎ）について、比較する。
チャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタの電気特性について計算した。図８（Ａ）に、計算で用いたチャネル保護型のトランジスタの構造を示す。なお、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を用いた。
チャネル保護型のトランジスタは、ゲート電極ＧＥ＿１上にゲート絶縁膜ＧＩ＿１が形成され、ゲート絶縁膜ＧＩ＿１上に酸化物半導体膜ＯＳが形成される。ゲート絶縁膜ＧＩ＿１及び酸化物半導体膜ＯＳ上にソース電極Ｓ及びドレイン電極Ｄが形成される。なお、ソース電極Ｓ及びドレイン電極Ｄの端部と酸化物半導体膜ＯＳの間にはチャネル保護膜ＣＳが形成される。酸化物半導体膜ＯＳ、ソース電極Ｓ及びドレイン電極Ｄ、並びにチャネル保護膜ＣＳ上にゲート絶縁膜ＧＩ＿２が形成される。ゲート絶縁膜ＧＩ＿２上にゲート電極ＧＥ＿２が形成される。また、ゲート電極ＧＥ＿１及びゲート電極ＧＥ＿２は、ゲート絶縁膜ＧＩ＿１及びゲート絶縁膜ＧＩ＿２に形成される開口部（図示しない。）において、接続する。
チャネルエッチ型のトランジスタは、チャネル保護膜ＣＳが設けられず、ソース電極Ｓ及びドレイン電極Ｄの端部が、酸化物半導体膜ＯＳに接する構造である。
計算に用いた条件を表２に示す。
図８（Ａ）は、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタを示すが、比較例として、ゲート電極ＧＥ＿２を有さない、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタに関しても、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタと同様の計算を行った。
チャネル保護型のトランジスタにおいて、チャネル保護膜ＣＳを介して、酸化物半導体膜ＯＳとソース電極Ｓまたはドレイン電極Ｄとが重畳する領域の長さをＳｏｖとする。また、ソース電極Ｓ及びドレイン電極Ｄにおいて、チャネル保護膜ＣＳを介して酸化物半導体膜ＯＳと重畳する領域をＳｏｖ領域とする。Ｓｏｖと電界効果移動度との関係を計算した結果を図８（Ｂ）に示し、Ｓｏｖとオン電流との関係を計算した結果を図８（Ｃ）に示す。
また、チャネルエッチ型のトランジスタにおいては、Ｓｏｖを０μｍとして、電界効果移動度及びオン電流を計算した。また、計算結果をそれぞれ図８（Ｂ）及び図８（Ｃ）に示す。
なお、図８（Ｂ）は、ドレイン電圧Ｖｄを１Ｖとしたときの電界効果移動度の計算結果である。また、図８（Ｃ）は、ドレイン電圧Ｖｄを１Ｖ、ゲート電圧Ｖｇを１０Ｖとしたときのオン電流の計算結果である。
図８（Ｂ）に示すように、チャネルエッチ型のトランジスタ（Ｓｏｖが０μｍ）では、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタと比較して、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの電界効果移動度は約２倍になっている。一方、チャネル保護型のトランジスタでは、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタの電界効果移動度は、Ｓｏｖの長さが大きくなるに従って減少している。
また、図８（Ｃ）に示すように、チャネルエッチ型のトランジスタ（Ｓｏｖが０μｍ）では、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタと比較して、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタのオン電流は約２倍になっている。一方、チャネル保護型のトランジスタでは、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタのオン電流は、Ｓｏｖの長さが大きくなるに従って減少している。
チャネル保護型のトランジスタでは、ソース電極Ｓ及びドレイン電極ＤにおけるＳｏｖ領域がゲート電極ＧＥ＿２の電界を遮蔽する。このため、酸化物半導体膜ＯＳにおいて、ゲート電極ＧＥ＿２の電圧によりキャリアの密度を制御ができない領域が広がる。この結果、Ｓｏｖの長さが大きくなるにつれ、電界効果移動度が低減し、オン電流が小さくなると考えられる。以上のことから、チャネル保護型のトランジスタと比較して、チャネルエッチ型のトランジスタの方が、Ｄｕａｌ Ｇａｔｅ駆動における電界効果移動度の上昇効果及び電流増幅効果が高い。
＜Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタのモデル＞
はじめに、実測のＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタのモデルについて説明する。図３８（Ａ）に、ドレイン電極Ｄの電圧をＶｄ＝１０Ｖとし、ゲート電極ＧＥ＿１の電圧ＶＧＥ＿１＝５Ｖとした場合の、飽和領域における酸化物半導体膜ＯＳ中のキャリアの様子を示す。
図３８（Ａ）に示すトランジスタは、飽和領域のため、チャネルにはピンチオフ点が存在する。このとき、ゲート電極ＧＥ＿１の電圧によって電子が誘起された領域、即ちチャネルＡでは、ゲート電極ＧＥ＿１の正電荷は、チャネルＡ中の電子と容量結合する。一方、ピンチオフ点からドレイン電極Ｄの間の領域（以下、空乏領域という。）では、電気力が酸化物半導体膜ＯＳを通り抜けてゲート絶縁膜ＧＩ＿２の表面に到達する、と考えられる。その結果、空気中の負に帯電した電荷がゲート絶縁膜ＧＩ＿２表面に吸着し、ゲート電極ＧＥ＿１の正電荷と容量結合すると考えられる。
これらの結果、ドレイン近傍の空乏領域では、ゲート電極ＧＥ＿１の電圧がゲート絶縁膜ＧＩ＿１とゲート絶縁膜ＧＩ＿２に分配されてしまい（図３９参照。）、ゲート電極ＧＥ＿１によるチャネルの制御性が低下してしまう、と考えられる。
次に、図３８（Ｂ）にゲート電極ＧＥ＿２を設けたモデルを示す。図３８（Ｂ）に示すモデルにおいて、ゲート電極ＧＥ＿２の電圧ＶＧＥ＿２＝０Ｖとして計算することで、近似的に吸着電荷の存在を想定した。
ゲート電極ＧＥ＿２の電圧を０Ｖと固定したモデルにおいて、電子が誘起された領域、即ちチャネルＡでは、ゲート電極ＧＥ＿１から生じた電界は、チャネルＡ中の電子によって遮蔽される。一方、空乏領域では、ゲート電極ＧＥ＿１から生じた電界により、ゲート電極ＧＥ＿２中に負電荷が誘起される。ゲート電極ＧＥ＿２が存在せず、吸着電荷がゲート絶縁膜ＧＩ＿２表面に吸着する場合においても、チャネルＡでは、ゲート電極ＧＥ＿１の電界がチャネルＡ中の電子に遮蔽されるため、ゲート絶縁膜ＧＩ＿２表面に負電荷は吸着せず、空乏領域のみ負電荷が吸着すると考えられる。つまり、ゲート電極ＧＥ＿２の電圧を０Ｖとした今回のモデルでも、吸着電荷の影響をある程度は再現できているものと考えられる。
＜上記モデルを用いたシミュレーション＞
次に、ｓｙｎｏｐｓｙｓ社のＳｅｎｔａｕｒｕｓを用いて２次元系で計算を行った。図４０に、今回計算に用いたトランジスタのＬ長方向の断面模式図を示す。トランジスタの構造はＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタであり、酸化物半導体膜ＯＳの電子移動度を１０ｃｍ２／Ｖｓとした。表３に、計算に用いた主なパラメータを示す。また、ここでは、トラップ準位を仮定していない理想系での計算を行った。
図４１（Ａ）に、ゲート電極ＧＥ＿２の電圧を０ＶとしたＳｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタのモデルによるＩｄ−Ｖｇ特性と飽和移動度を示す。また、図４１（Ｂ）に、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタと、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタ、それぞれのモデルのＩｄ−Ｖｇ特性及び飽和移動度を示す。図４１において、横軸はゲート電圧、左縦軸はドレイン電流、右縦軸は飽和移動度を示す。
図４１（Ａ）より、理想系にも関わらず、ゲート電極ＧＥ＿２の電圧を０Ｖとしたモデルでは飽和移動度が、一点破線で示す設定値である１０ｃｍ２／Ｖｓより低くなっている。これは、上述した通り、空乏領域で生じる容量結合の影響が原因と考えられる。そのため図４１（Ｂ）に示すように、破線で示すＤｕａｌ Ｇａｔｅ駆動は、実線で示すシングルゲート駆動のトランジスタと比較して、飽和移動度が２倍以上に上昇したように見える。
したがって、吸着電荷の影響を考慮した上記のモデルによって、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタの移動度の傾向が再現できることが分かった。
以上のことから、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタでは、空乏領域においてゲート電極ＧＥ＿１の正電荷がゲート絶縁膜ＧＩ＿２表面の吸着電荷と容量結合している可能性がある。このため、Ｓｉｎｇｌｅ Ｇａｔｅ駆動のトランジスタと比べて、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタは、飽和移動度が２倍以上に増加すると考えられる。
次に、図１に示すトランジスタ１０の作製方法について、図９乃至図１２を用いて説明する。なお、図９乃至図１２において、Ａ−Ｂに示すチャネル長方向の断面図及びＣ−Ｄに示すチャネル幅方向の断面図を用いて、トランジスタ１０の作製方法を説明する。
図９（Ａ）に示すように、基板１１上に、のちにゲート電極１３となる導電膜１２を形成する。
ここでは、基板１１としてガラス基板を用いる。
導電膜１２は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、導電膜１２として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に第１のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、ゲート電極１３を形成する。この後、マスクを除去する（図９（Ｂ）参照。）。
導電膜１２の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。
ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて導電膜１２をドライエッチングして、ゲート電極１３を形成する。
なお、ゲート電極１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
次に、図９（Ｃ）に示すように、基板１１及びゲート電極１３上に、のちにゲート絶縁膜１５となる絶縁膜１４を形成し、絶縁膜１４上に、のちに酸化物半導体膜１７となる酸化物半導体膜１６を形成する。
絶縁膜１４は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
絶縁膜１４として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁膜１４として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
酸化物半導体膜１６は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜１６を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜１６の組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体膜１６を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜１６に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）を用いたスパッタリング法により、酸化物半導体膜１６として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。
次に、酸化物半導体膜１６上に、第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜１６の一部をエッチングすることで、素子分離された酸化物半導体膜１７を形成する。この後、マスクを除去する（図９（Ｄ）参照。）。
酸化物半導体膜１６の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。
ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化物半導体膜１６をウエットエッチングして、酸化物半導体膜１７を形成する。
なお、この後、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。この結果、酸化物半導体膜１７に含まれる水素、水等の含有量を低減することが可能であり、酸化物半導体膜１７に含まれる不純物を低減することが可能である。
次に、図１０（Ａ）に示すように、のちに一対の電極１９、２０となる導電膜１８を形成する。
導電膜１８は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリング法により積層し、導電膜１８を形成する。
次に、導電膜１８上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１８をエッチングして、一対の電極１９、２０を形成する。この後、マスクを除去する（図１０（Ｂ）参照。）。
ここでは、当該マスクを用いてタングステン膜及び銅膜をエッチングして、一対の電極１９、２０を形成する。なお、はじめに、ウエットエッチング法を用いて銅膜をエッチングし、次に、ＳＦ６を用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜１７における銅濃度を低減することができる。
次に、図１１（Ａ）に示すように、酸化物半導体膜１７及び一対の電極１９、２０上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２５となる酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１７に移動させることが可能であり、酸化物半導体膜１７の酸素欠損量を低減することができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜２５の形成工程において、酸化物半導体膜１７へのダメージ低減が可能である。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、酸化物半導体膜１７に水素、水等が含まれる場合、当該工程において酸化物半導体膜１７に含まれる水素、水等を脱離させることができる。酸化物半導体膜１７に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２２の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜１７から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２を形成することで、酸化物半導体膜１７に含まれる水及び水素の含有量を低減することができる。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１７が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜１７中に含まれる酸素欠損量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３に含まれる水の含有量が少なくなるため、トランジスタ１０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２２を成膜する際に、酸化物半導体膜１７へのダメージを低減することが可能であり、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２２または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１７に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜１７の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２２の成膜時における酸化物半導体膜１７へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離量でも酸化物半導体膜１７中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１７に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２５中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１７上に酸化物絶縁膜２２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２が酸化物半導体膜１７の保護膜となる。この結果、酸化物半導体膜１７へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ２である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１７に移動させ、酸化物半導体膜１７に含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜２２及び酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜２６を形成した後で加熱処理を行うと、酸化物絶縁膜２２及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１７に移動し、酸化物半導体膜１７に欠陥が生じてしまう。しかしながら、当該加熱処理を窒化物絶縁膜２６の形成前に行うことにより、酸化物絶縁膜２２及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であり、トランジスタ１０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化物半導体膜１７に酸素を移動させ、酸化物半導体膜１７に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
また、一対の電極１９、２０を形成する際、導電膜のエッチングによって、酸化物半導体膜１７はダメージを受け、酸化物半導体膜１７のバックチャネル（酸化物半導体膜１７において、ゲート電極１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を低減することができる。これによりトランジスタ１０の信頼性を向上させることができる。
次に、スパッタリング法、ＣＶＤ法等により、のちに窒化物絶縁膜２７となる窒化物絶縁膜２６を形成する。
なお、窒化物絶縁膜２６をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜２６としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の反応室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６として、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
以上の工程により、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
次に、窒化物絶縁膜２６上に第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、絶縁膜１４、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６のそれぞれ一部をエッチングして、ゲート絶縁膜１５と、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７で構成されるゲート絶縁膜２８とを形成する。なお、ゲート絶縁膜２８には、図１１（Ｂ）のＡ−Ｂに示すように、開口部４１を有する。また、ゲート絶縁膜１５及びゲート絶縁膜２８には、図１１（Ｂ）のＣ−Ｄに示すように、開口部４２、４３を有する。
次に、図１２（Ａ）に示すように、後にゲート電極３１及び電極３２となる導電膜３０を形成する。
導電膜３０は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、スパッタリング法により導電膜３０として厚さ１００ｎｍのＩＴＯ膜を形成する。
次に、導電膜３０上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜３０の一部をエッチングして、ゲート電極３１及び電極３２を形成する。この後、マスクを除去する。
なお、図１２（Ｂ）に示すように、チャネル幅方向において、ゲート絶縁膜１５及びゲート絶縁膜２８に設けられる開口部に設けられるゲート電極３１と酸化物半導体膜１７の側面が、ゲート絶縁膜２８を介して位置するように、ゲート電極３１を形成する。
以上の工程により、トランジスタ１０を作製することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート絶縁膜１５及びゲート絶縁膜２８に設けられる開口部４２、４３に設けられるゲート電極３１と酸化物半導体膜１７の側面がゲート絶縁膜２８を介して位置することで、ゲート電極３１の電界の影響により、酸化物半導体膜１７の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、ドレイン電流がしきい値近傍でこぶを有することのない、電気特性の優れたトランジスタとなる。また、酸化物半導体膜１７の側面においても、ゲート電極３１の電界の影響を受け、酸化物半導体膜１７の広い範囲においてキャリアが流れるため、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。
また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素欠損の含有量を低減することが可能であり、信頼性の高いトランジスタとなる。
上記より、酸化物半導体膜を有するトランジスタを備えた半導体装置において電気特性の優れた半導体装置を得ることができる。また、酸化物半導体膜を有するトランジスタを備えた半導体装置において、信頼性の高い半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
＜変形例１＞
図１と異なる構造のトランジスタについて、図１３を用いて説明する。図１３に示すトランジスタ５０は、チャネル幅方向において、酸化物半導体膜１７の一方の側面の外側において、ゲート電極１３及びゲート電極５１が接続するが、酸化物半導体膜１７の他方の側面の外側において、ゲート絶縁膜１５及びゲート絶縁膜２８を介して、ゲート電極１３及びゲート電極５１が対向する点が、実施の形態１に示す他のトランジスタと異なる。
図１３（Ａ）乃至図１３（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面図を示す。図１３（Ａ）はトランジスタ５０の上面図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１３（Ｃ）は、図１３（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１３（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略している。
図１３（Ｂ）及び図１３（Ｃ）に示すトランジスタ５０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜２８と、ゲート絶縁膜２８上のゲート電極５１とを有する。ゲート絶縁膜２８は、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。ゲート電極５１は、ゲート絶縁膜１５及びゲート絶縁膜２８に設けられた開口部４２において、ゲート電極１３に接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２がゲート絶縁膜２８上に形成される。なお、電極３２は画素電極として機能する。
ゲート電極５１は、実施の形態１に示すゲート電極３１と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極５１は、電極３２と同時に形成することができる。
本実施の形態に示すトランジスタ５０は、チャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。トランジスタ５０は、ゲート電極１３及びゲート電極５１の間に酸化物半導体膜１７が設けられている。また、ゲート電極５１は図１３（Ａ）に示すように、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
また、ゲート絶縁膜１５及びゲート絶縁膜２８には複数の開口部を有する。代表的には、図１３（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有する。また、図１３（Ｃ）に示すように、酸化物半導体膜１７の一方の側面の外側においては、ゲート絶縁膜１５及びゲート絶縁膜２８に設けられた開口部４２を有する。該開口部４２において、ゲート電極５１はゲート電極１３と接続する。また、開口部４２に設けられるゲート電極５１と酸化物半導体膜１７の側面がゲート絶縁膜２８を介して位置する。また、酸化物半導体膜１７の他方の側面の外側においては、ゲート電極５１はゲート電極１３と接続しない。また、ゲート電極５１端部は、酸化物半導体膜１７の側面の外側に位置する。
なお、図１３（Ｃ）に示すように、チャネル幅方向において、ゲート絶縁膜１５及びゲート絶縁膜２８の界面にゲート電極５１を投影した際の端部と、酸化物半導体膜１７の側面との距離ｄは、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上７．５倍以下とすることが好ましい。距離ｄが、ゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の１倍以上の場合、ゲート電極５１の電界が酸化物半導体膜１７の側面またはその近傍に影響するため、酸化物半導体膜１７の側面またはその近傍における寄生チャネルの発生を抑制することができる。一方、距離ｄがゲート絶縁膜１５の膜厚ｔ１及びゲート絶縁膜２８の膜厚ｔ２の合計膜厚の７．５倍以下の場合、トランジスタの面積を小さくすることができる。
次に、トランジスタ５０の作製工程について説明する。
図９乃至図１１（Ａ）の工程を経て、基板１１上にゲート電極１３、絶縁膜１４、酸化物半導体膜１７、一対の電極１９、２０、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形成する。なお、当該工程においては、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜２６上にマスクを形成した後、絶縁膜１４、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６の一部をエッチングして、図１３（Ａ）乃至図１３（Ｃ）に示す開口部４１、４２を形成する。
次に、図１２（Ａ）に示す工程と同様に、導電膜３０を形成する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により導電膜３０上にマスクを形成した後、導電膜３０の一部をエッチングして、図１３（Ａ）乃至図１３（Ｃ）に示すゲート電極５１及び電極３２を形成する。
以上の工程により、トランジスタ５０を作製することができる。
＜変形例２＞
図１及び図１３と異なる構造のトランジスタについて、図１４を用いて説明する。図１４に示すトランジスタ６０は、ゲート電極１３及びゲート電極６４が、導電膜６２を介して接続している点が、実施の形態１に示す他のトランジスタと異なる。
図１４（Ａ）乃至図１４（Ｃ）に、半導体装置が有するトランジスタ６０の上面図及び断面図を示す。図１４（Ａ）はトランジスタ６０の上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１４（Ｃ）は、図１４（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１４（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略している。
図１４（Ｂ）及び図１４（Ｃ）に示すトランジスタ６０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜２８と、ゲート絶縁膜２８上に形成されるゲート電極６４とを有する。ゲート絶縁膜２８は、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。ゲート電極６４は、導電膜６２を介して、ゲート電極１３に接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２がゲート絶縁膜２８上に形成される。なお、電極３２は画素電極として機能する。
導電膜６２は、実施の形態１に示す一対の電極１９、２０と同様の材料及び作製方法を適宜用いて形成することができる。また、導電膜６２は、一対の電極１９、２０と同時に形成される。ゲート電極６４は、実施の形態１に示すゲート電極３１と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極６４は、電極３２と同時に形成することができる。
本実施の形態に示すトランジスタ６０は、チャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。また、トランジスタ６０は、ゲート電極１３及びゲート電極６４の間に酸化物半導体膜１７が設けられている。また、ゲート電極６４は図１４（Ａ）に示すように、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
また、ゲート絶縁膜１５及びゲート絶縁膜２８は複数の開口部を有する。代表的には、図１４（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有する。また、図１４（Ｃ）に示すように、ゲート絶縁膜１５に設けられた開口部６１、及びゲート絶縁膜２８に設けられた開口部６３を有する。開口部６１において、導電膜６２がゲート電極１３と接続する。また、開口部６３において、ゲート電極６４は導電膜６２と接続する。即ち、導電膜６２を介してゲート電極１３及びゲート電極６４は電気的に接続する。また、ゲート絶縁膜２８を介して、ゲート電極１３及びゲート電極６４と同電位である導電膜６２と酸化物半導体膜１７の側面が位置する。
なお、トランジスタ６０は、図１４（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３及びゲート電極６４が導電膜６２を介して接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲート電極１３及びゲート電極６４が導電膜６２を介して接続してもよい。
次に、トランジスタ６０の作製工程について説明する。
図９の工程を経て、基板１１上に、ゲート電極１３、絶縁膜１４、及び酸化物半導体膜１７を形成する。当該工程においては、第１のフォトマスク及び第２のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、第３のフォトマスクを用いたフォトリソグラフィ工程により絶縁膜１４上にマスクを形成した後、絶縁膜１４の一部をエッチングして、図１４（Ａ）及び図１４（Ｂ）に示す開口部６１を形成する。
次に、図１０（Ａ）及び図１０（Ｂ）に示す工程と同様に、第４のフォトマスクを用いたフォトリソグラフィ工程により導電膜１８上にマスクを形成した後、導電膜１８の一部をエッチングして、一対の電極１９、２０、及び導電膜６２を形成する。
次に、図１１（Ａ）に示す工程と同様に、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形成する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜２６上にマスクを形成した後、窒化物絶縁膜２６の一部をエッチングして、図１４（Ａ）及び図１４（Ｂ）に示す開口部４１、６３を形成する。
次に、図１２（Ａ）に示す工程と同様に、導電膜３０を形成する。次に、第６のフォトマスクを用いたフォトリソグラフィ工程により導電膜３０上にマスクを形成した後、導電膜３０の一部をエッチングして、図１４（Ａ）乃至図１４（Ｃ）に示すゲート電極６４及び電極３２を形成する。
以上の工程により、トランジスタ６０を作製することができる。
＜変形例３＞
図１、図１３、及び図１４と異なる構造のトランジスタについて、図１５を用いて説明する。図１５に示すトランジスタ７０は、一対の電極１９、２０の一方に接続する電極３２がゲート絶縁膜１５上に形成される。また、酸化物半導体膜１７及び一対の電極１９、２０上にトランジスタごとに分離されたゲート絶縁膜７４を有する点が、実施の形態１に示す他のトランジスタと異なる。
図１５（Ａ）乃至図１５（Ｃ）に、半導体装置が有するトランジスタ７０の上面図及び断面図を示す。図１５（Ａ）はトランジスタ７０の上面図であり、図１５（Ｂ）は、図１５（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１５（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略している。
図１５（Ｂ）及び図１５（Ｃ）に示すトランジスタ７０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜７４と、ゲート絶縁膜７４及びゲート絶縁膜１５上のゲート電極７６とを有する。ゲート絶縁膜７４は、酸化物絶縁膜７１、酸化物絶縁膜７２、及び窒化物絶縁膜７３を有する。ゲート電極７６は、窒化物絶縁膜１５ａに設けられた開口部７５においてゲート電極１３と接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極７７がゲート絶縁膜１５上に形成される。なお、電極７７は画素電極として機能する。
ゲート絶縁膜１５は、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂで形成される。酸化物絶縁膜１５ｂは、酸化物半導体膜１７、一対の電極１９、２０、及び酸化物絶縁膜７１と重複する領域に形成される。また、酸化物絶縁膜７１は、実施の形態１に示す酸化物絶縁膜２３と同様の材料及び作製方法を適宜用いて形成することができる。また、酸化物絶縁膜７２は、実施の形態１に示す酸化物絶縁膜２５と同様の材料及び作製方法を適宜用いて形成することができる。窒化物絶縁膜７３は、実施の形態１に示す窒化物絶縁膜２７と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極７６及び電極７７は、実施の形態１に示すゲート電極３１及び電極３２と同様の材料及び作製方法を適宜用いて形成することができる。
また、酸化物絶縁膜７１、酸化物絶縁膜７２、及び窒化物絶縁膜７３で構成されるゲート絶縁膜７４は、トランジスタごとに分離されており、且つ酸化物半導体膜１７と重畳する。具体的には、図１５（Ｂ）に示すチャネル長方向において、一対の電極１９、２０上にゲート絶縁膜７４の端部が位置し、図１５（Ｃ）に示すチャネル幅方向において、酸化物半導体膜１７の外側にゲート絶縁膜７４の端部が位置する。また、図１５（Ｃ）に示すチャネル幅方向において、ゲート絶縁膜７４を介してゲート電極７６と酸化物半導体膜１７の側面が位置する。なお、ゲート絶縁膜７４の端部は、チャネル長方向において、一対の電極１９、２０上に設けられず、ゲート絶縁膜１５上に設けられてもよい。この場合、電極７７は、ゲート絶縁膜７４上に形成され、且つゲート絶縁膜７４の開口部において、一対の電極１９、２０の一方と接続する。
本実施の形態に示すトランジスタ７０は、チャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。また、トランジスタ７０は、チャネル幅方向において、ゲート電極１３及びゲート電極７６の間に、ゲート絶縁膜１５及びゲート絶縁膜７４を介して酸化物半導体膜１７が設けられている。また、ゲート電極７６は、図１５（Ａ）に示すように、上面から見て、ゲート絶縁膜７４を介して酸化物半導体膜１７の端部と重なる。
なお、図１５（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３及びゲート電極７６が接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲート電極１３及びゲート電極７６が接続してもよい。
次に、トランジスタ７０の作製方法について説明する。
トランジスタ７０は、図９乃至図１１（Ａ）に示す工程を経て、基板１１上に、ゲート電極１３、絶縁膜１４、酸化物半導体膜１７、一対の電極１９、２０、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形成する。当該工程においては、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、図１１（Ｂ）に示す工程において、第４のフォトマスクを用いたフォトリソグラフィ工程により、窒化物絶縁膜２６上にマスクを形成した後、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６の一部をエッチングして、トランジスタごとに分離されたゲート絶縁膜７４を形成することができる。なお、絶縁膜１４が窒化物絶縁膜及び酸化物絶縁膜で積層される場合、酸化物絶縁膜２３のエッチングと共に、絶縁膜１４の一部もエッチングされる。この結果、図１５（Ｂ）に示すように、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂを有するゲート絶縁膜１５が形成される。即ち、段差を有するゲート絶縁膜１５が形成される。
この後、図１２に示す工程を経て、ゲート電極７６及び電極７７を形成する。
以上の工程により、トランジスタ７０を作製することができる。
（実施の形態２）
実施の形態１と異なる半導体装置及びその作製方法について図面を参照して説明する。本実施の形態では、酸化物半導体膜に含まれる酸素欠損がより低減されたトランジスタを図１６を用いて説明する。
図１６（Ａ）乃至図１６（Ｃ）に、半導体装置が有するトランジスタ８０の上面図及び断面図を示す。図１６（Ａ）はトランジスタ８０の上面図であり、図１６（Ｂ）は、図１６（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１６（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略している。
図１６（Ｂ）及び図１６（Ｃ）に示すトランジスタ８０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０と、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上のゲート絶縁膜８８と、ゲート絶縁膜８８上のゲート電極９１とを有する。ゲート絶縁膜８８は、酸化物絶縁膜８３、酸化物絶縁膜８５、及び窒化物絶縁膜８７を有する。ゲート電極９１は、ゲート絶縁膜１５及び窒化物絶縁膜８７に設けられた開口部９４においてゲート電極１３と接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極９２が、窒化物絶縁膜２７上に形成される。電極９２は窒化物絶縁膜８７に設けられた開口部９３において、電極２０と接続する。なお、電極９２は画素電極として機能する。
また、ゲート絶縁膜１５は、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂで形成される。酸化物絶縁膜１５ｂは、酸化物半導体膜１７、一対の電極１９、２０、及び酸化物絶縁膜８３と重複する領域に形成される。
窒化物絶縁膜１５ａとして、窒化シリコン膜を用いて形成する。また、酸化物絶縁膜１５ｂは、実施の形態１に示すゲート絶縁膜１５において列挙した酸化物を適宜用いることができる。また、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂはそれぞれ、絶縁膜１４に列挙した作製方法を適宜用いることができる。また、酸化物絶縁膜８３は、実施の形態１に示す酸化物絶縁膜２３と同様の材料及び作製方法を適宜用いて形成することができる。また、酸化物絶縁膜８５は、実施の形態１に示す酸化物絶縁膜２５と同様の材料及び作製方法を適宜用いて形成することができる。窒化物絶縁膜８７は、実施の形態１に示す窒化物絶縁膜２７と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極９１及び電極９２は、実施の形態１に示すゲート電極３１及び電極３２と同様の材料及び作製方法を適宜用いて形成することができる。
また、酸化物絶縁膜８３及び酸化物絶縁膜８５は、トランジスタごとに分離されており、且つ酸化物半導体膜１７と重畳する。具体的には、図１６（Ｂ）に示すチャネル長方向において、一対の電極１９、２０上に酸化物絶縁膜８３及び酸化物絶縁膜８５の端部が位置し、図１６（Ｃ）に示すチャネル幅方向において、酸化物半導体膜１７の外側に酸化物絶縁膜８３及び酸化物絶縁膜８５の端部が位置する。また、窒化物絶縁膜８７は、酸化物絶縁膜８３及び酸化物絶縁膜８５の上面及び側面を覆うように形成され、窒化物絶縁膜１５ａと接する。なお、酸化物絶縁膜８３及び酸化物絶縁膜８５の端部は、チャネル長方向において、一対の電極１９、２０に設けられず、窒化物絶縁膜１５ａ上に設けられてもよい。
また、図１６（Ｃ）に示すチャネル幅方向において、酸化物絶縁膜８３及び酸化物絶縁膜８５の側面を介して、ゲート電極９１と酸化物半導体膜１７の側面が位置する。
本実施の形態に示すトランジスタ８０は、チャネル長が０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満、より好ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下である。また、トランジスタ８０は、チャネル幅方向において、ゲート電極１３及びゲート電極９１の間に、ゲート絶縁膜１５及びゲート絶縁膜８８を介して酸化物半導体膜１７が設けられている。また、ゲート電極９１は図１５（Ａ）に示すように、上面から見て、ゲート絶縁膜８８を介して酸化物半導体膜１７の端部と重なる。
図１６（Ｃ）に示すように、酸化物半導体膜１７の一方の側面の外側においては、ゲート絶縁膜１５及び窒化物絶縁膜８７に設けられた開口部９４において、ゲート電極９１はゲート電極１３と接続する。また、酸化物絶縁膜８３、８５の側面を介して、ゲート電極９１と酸化物半導体膜１７の側面が位置する。また、酸化物半導体膜１７の他方の側面の外側においては、ゲート電極９１はゲート電極１３と接続しない。また、ゲート電極９１端部は、酸化物半導体膜１７の側面の外側に位置する。
なお、トランジスタ８０は、図１６（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３及びゲート電極９１が接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲート電極１３及びゲート電極９１が接続してもよい。
本実施の形態に示すトランジスタ８０において、酸化物半導体膜１７及び酸化物絶縁膜８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７で、周囲を囲まれている。窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、酸化物絶縁膜８５に含まれる酸素の一部を効率よく酸化物半導体膜１７に移動させることが可能であり、酸化物半導体膜１７の酸素欠損量を減らすことが可能である。また、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜１７への水、水素等の拡散を防ぐことが可能である。これらの結果、トランジスタ８０は、信頼性の高いトランジスタとなる。
次に、トランジスタ８０の作製工程について説明する。
トランジスタ８０は、図９乃至図１０（Ｂ）に示す工程と同様の工程を経て、基板１１上に、ゲート電極１３、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、酸化物半導体膜１７、一対の電極１９、２０を形成する。当該工程においては、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、図１７（Ａ）に示すように、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成する。次に、加熱処理を行って、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１７に移動させ、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により、酸化物絶縁膜２４上にマスクを形成した後、酸化物絶縁膜２２及び酸化物絶縁膜２４の一部をエッチングして、トランジスタごとに分離された酸化物絶縁膜８３及び酸化物絶縁膜８５を形成する。なお、酸化物絶縁膜２３のエッチングと共に、酸化物絶縁膜１４ｂの一部もエッチングされる。この結果、図１７（Ｂ）に示すように、窒化物絶縁膜１４ａが露出される。即ち、段差を有するゲート絶縁膜１５が形成される。
次に、図１８（Ａ）に示す窒化物絶縁膜８６を形成する。当該工程において、Ｃ−Ｄに示すチャネル幅方向において、窒化物絶縁膜１４ａ及び窒化物絶縁膜８６が接する。即ち、酸化物半導体膜１７及び酸化物絶縁膜８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８６で周囲を囲まれている。
次に、第５のフォトマスクを用いたフォトリソグラフィ工程により、窒化物絶縁膜８６上にマスクを形成した後、窒化物絶縁膜８６の一部をエッチングして、開口部９３を形成する。また、窒化物絶縁膜１４ａ及び窒化物絶縁膜８６の一部をエッチングして、開口部９４を形成すると共に、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７を形成する（図１８（Ｂ）参照）。
この後、図１９（Ａ）に示すように、後にゲート電極９１及び電極９２となる導電膜９０を形成する。導電膜９０は、実施の形態１に示す導電膜３０と同様に形成することができる。
次に、導電膜９０上に第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜９０の一部をエッチングして、ゲート電極９１及び電極９２を形成する。この後、マスクを除去する（図１９（Ｂ）参照。）。
なお、図１９（Ｂ）に示すように、チャネル幅方向において、酸化物半導体膜１７との側面と酸化物絶縁膜８３及び酸化物絶縁膜８５の側面を介して位置するように、ゲート電極９１を形成する。
この後、加熱処理を行ってもよい。酸化物絶縁膜８５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。また、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は酸素に対するバリア性が高い。これらのため、当該加熱処理において、酸化物絶縁膜８５に含まれる酸素の外部への拡散を低減することができる。また、酸化物半導体膜１７に含まれる酸素の外部への拡散を低減することができる。この結果、酸化物半導体膜１７の酸素欠損を低減することができる。さらに、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、水素、水等に対するバリア性が高く、外部からの酸化物半導体膜１７への水素、水等の拡散を低減することができる。このため、酸化物半導体膜１７の水素、水等を低減することができる。この結果、信頼性の高いトランジスタを作製することができる。
以上の工程により、トランジスタ８０を作製することができる。
（実施の形態３）
実施の形態１及び実施の形態２に示すトランジスタにおいて、必要に応じて、基板１１及びゲート電極１３の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜１７への拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１のトランジスタ１０を用いて、酸化物半導体膜１７及び一対の電極１９、２０と異なる形態について、図２０を用いて説明する。なお、他のトランジスタに適宜本実施の形態を適用することができる。
トランジスタに設けられる一対の電極１９、２０として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体膜１７に含まれる酸素と一対の電極１９、２０に含まれる導電材料とが結合し、酸化物半導体膜１７において、酸素欠損領域が形成される。また、酸化物半導体膜１７に一対の電極１９、２０を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図２０に示すように、酸化物半導体膜１７において、一対の電極１９、２０と接する領域近傍に、低抵抗領域２１ａ、２１ｂが形成される。低抵抗領域２１ａ、２１ｂは、一対の電極１９、２０に接し、且つゲート絶縁膜１５と、一対の電極１９、２０の間に形成される。低抵抗領域２１ａ、２１ｂは、導電性が高いため、酸化物半導体膜１７と一対の電極１９、２０との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
なお、低抵抗領域２１ａ、２１ｂの端部は、一対の電極１９、２０の端部と略一致してもよい。または、図２０に示すように、一対の電極１９、２０の端部より内側に低抵抗領域２１ａ、２１ｂの端部が位置してもよい。酸化物半導体膜１７において、低抵抗領域２１ａ、２１ｂが形成される場合、チャネル長は酸化物半導体膜１７とゲート絶縁膜２８の界面における低抵抗領域２１ａ、２１ｂの間の距離となる。
また、一対の電極１９、２０を、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、一対の電極１９、２０と酸化物絶縁膜２３との界面において、一対の電極１９、２０の酸化を防ぐことが可能であり、一対の電極１９、２０の高抵抗化を抑制することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１乃至実施の形態４と比較して、酸化物半導体膜を複数備えた多層膜を有する点が異なる。
図２１（Ａ）乃至図２１（Ｃ）に、半導体装置が有するトランジスタ９５ａの上面図及び断面図を示す。図２１（Ａ）はトランジスタ９５ａの上面図であり、図２１（Ｂ）は、図２１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図２１（Ｃ）は、図２１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図２１（Ａ）では、明瞭化のため、基板１１及び絶縁膜などを省略している。
図２１（Ａ）に示すトランジスタ９５ａは、ゲート絶縁膜１５を介して、ゲート電極１３と重なる多層膜９６と、多層膜９６に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、多層膜９６、及び一対の電極１９、２０上には、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７が形成される。
本実施の形態に示すトランジスタ９５ａにおいて、多層膜９６は、酸化物半導体膜１７及び酸化物半導体膜９７を有する。即ち、多層膜９６は２層構造である。また、酸化物半導体膜１７の一部がチャネル領域として機能する。また、多層膜９６に接するように、酸化物絶縁膜２３が形成されている。酸化物半導体膜１７と酸化物絶縁膜２３の間に、酸化物半導体膜９７が設けられている。酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。
酸化物半導体膜９７は、酸化物半導体膜１７を構成する元素の一種以上から構成される酸化物半導体膜である。このため、酸化物半導体膜１７と酸化物半導体膜９７との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜９７は、少なくともＩｎ若しくはＺｎを含む金属酸化物膜で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１７よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜９７の伝導帯の下端のエネルギーと、酸化物半導体膜１７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜９７の電子親和力と、酸化物半導体膜１７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜９７は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜９７として、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜９７のエネルギーギャップを大きくする。（２）酸化物半導体膜９７の電子親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１７と比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜９７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１７及び酸化物半導体膜９７が、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７と比較して、酸化物半導体膜９７に含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１７及び酸化物半導体膜９７が、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９７をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１７をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１７としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜９７がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９７を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜９７としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１７及び酸化物半導体膜９７の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜９７は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能する。このため、酸化物絶縁膜２３を設けず、酸化物半導体膜９７上に酸化物絶縁膜２５を形成してもよい。
酸化物半導体膜９７の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜９７は、酸化物半導体膜１７と同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜９７は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。
なお、酸化物半導体膜１７及び酸化物半導体膜９７において、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜１７及び酸化物絶縁膜２３の間に、酸化物半導体膜９７が設けられている。このため、酸化物半導体膜９７と酸化物絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１７との間には隔たりがある。この結果、酸化物半導体膜１７を流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子が負の固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１７とトラップ準位が形成される領域との間に隔たりがあるため、キャリアトラップにおける電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜９７は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化物半導体膜９７は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７における不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１７及び酸化物半導体膜９７は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１７及び酸化物半導体膜９７の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、多層膜９６の代わりに、図２１（Ｄ）に示すトランジスタ９５ｂのように、多層膜９８を有してもよい。
多層膜９８は、酸化物半導体膜９９、酸化物半導体膜１７、及び酸化物半導体膜９７が順に積層されている。即ち、多層膜９８は３層構造である。また、酸化物半導体膜１７がチャネル領域として機能する。
また、ゲート絶縁膜１５及び酸化物半導体膜９９が接する。即ち、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜９９が設けられている。
また、酸化物半導体膜９７及び酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１７と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設けられている。
酸化物半導体膜９９は、酸化物半導体膜９７と同様の材料及び形成方法を適宜用いることができる。
酸化物半導体膜９９は、酸化物半導体膜１７より膜厚が小さいと好ましい。酸化物半導体膜９９の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
なお、トランジスタ９５ａと同様に、トランジスタ９５ｂに含まれる酸化物半導体膜９７は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能する。このため、酸化物絶縁膜２３を設けず、酸化物半導体膜９７上に酸化物絶縁膜２５を形成してもよい。
本実施の形態に示すトランジスタは、酸化物半導体膜１７及び酸化物絶縁膜２３の間に、酸化物半導体膜９７が設けられている。このため、酸化物半導体膜９７と酸化物絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１７との間には隔たりがある。この結果、酸化物半導体膜１７を流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子は負の固定電荷として振舞う。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１７とキャリアトラップが形成される領域との間に隔たりがあるため、キャリアトラップにおける電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜９７は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化物半導体膜９７は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７における不純物濃度及び酸素欠損量を低減することが可能である。
また、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜９９が設けられており、酸化物半導体膜１７と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設けられているため、酸化物半導体膜９９と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１７におけるシリコンや炭素の濃度、または酸化物半導体膜９７と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度を低減することができる。
このような構造を有するトランジスタ９５ｂは、酸化物半導体膜１７を含む多層膜９８において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図２１（Ａ）に示すトランジスタ９５ａに設けられる多層膜９６、及び図２１（Ｂ）に示すトランジスタ９５ｂに設けられる多層膜９８のバンド構造について、図２２を用いて説明する。
ここでは、例として、酸化物半導体膜１７としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜９７としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定することができる。
酸化物半導体膜１７及び酸化物半導体膜９７の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定することができる。
したがって、酸化物半導体膜１７及び酸化物半導体膜９７の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
図２２（Ａ）は、多層膜９６のバンド構造の一部を模式的に示している。ここでは、ゲート絶縁膜１５及び酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９６と酸化シリコン膜を接して設けた場合について説明する。なお、図２２（Ａ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜９７の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図２１（Ｂ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図２１（Ｂ）示す酸化物絶縁膜２３に相当する。
図２２（Ａ）に示すように、酸化物半導体膜１７及び酸化物半導体膜９７において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜９６は、酸化物半導体膜１７と共通の元素を含み、酸化物半導体膜１７及び酸化物半導体膜９７の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図２２（Ａ）より、多層膜９６の酸化物半導体膜１７がウェル（井戸）となり、多層膜９６を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されることがわかる。なお、多層膜９６は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１７と酸化物半導体膜９７とが連続接合している、ともいえる。
なお、図２２（Ａ）に示すように、酸化物半導体膜９７と、酸化物絶縁膜２３との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜９７が設けられることにより、酸化物半導体膜１７と該トラップ準位が形成される領域とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１７の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図２２（Ｂ）は、多層膜９６のバンド構造の一部を模式的に示し、図２２（Ａ）に示すバンド構造の変形例である。ここでは、ゲート絶縁膜１５及び酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９６と酸化シリコン膜を接して設けた場合について説明する。なお、図２２（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図２１（Ｂ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図２１（Ｂ）に示す酸化物絶縁膜２３に相当する。
図２１（Ｂ）に示すトランジスタにおいて、一対の電極１９、２０の形成時に多層膜９６の上方、すなわち酸化物半導体膜９７がエッチングされる場合がある。一方、酸化物半導体膜１７の上面は、酸化物半導体膜９７の成膜時に酸化物半導体膜１７と酸化物半導体膜９７の混合層が形成される場合がある。
例えば、酸化物半導体膜１７が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物半導体膜９７が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１７よりも酸化物半導体膜９７のＧａの含有量が多いため、酸化物半導体膜１７の上面には、ＧａＯｘ層または酸化物半導体膜１７よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜９７がエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図２２（Ｂ）に示すバンド構造のようになる場合がある。
図２２（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、多層膜９６は、酸化物半導体膜１７のみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜１７上には、酸化物半導体膜１７よりもＧａを多く含む混合層が形成されているため、該混合層を１．５番目の層として、捉えることができる。なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜９６に含有する元素を測定した場合、酸化物半導体膜１７の上方の組成を分析することで確認することができる。例えば、酸化物半導体膜１７の上方の組成が、酸化物半導体膜１７中の組成よりもＧａの含有量が多い構成となることで確認することができる。
図２２（Ｃ）は、多層膜９８のバンド構造の一部を模式的に示している。ここでは、ゲート絶縁膜１５及び酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９８と酸化シリコン膜を接して設けた場合について説明する。なお、図２２（Ｃ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜９７の伝導帯下端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜９９の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図２１（Ｄ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図２１（Ｄ）に示す酸化物絶縁膜２３に相当する。
図２２（Ｃ）に示すように、酸化物半導体膜９９、酸化物半導体膜１７、及び酸化物半導体膜９７において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜９８は、酸化物半導体膜１７と共通の元素を含み、酸化物半導体膜１７及び酸化物半導体膜９９の間で、並びに、酸化物半導体膜１７及び酸化物半導体膜９７の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図２２（Ｃ）より、多層膜９８の酸化物半導体膜１７がウェル（井戸）となり、多層膜９８を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されることがわかる。なお、多層膜９８は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜９９と、酸化物半導体膜１７と、酸化物半導体膜９７とが連続接合している、ともいえる。
なお、多層膜９８と、酸化物絶縁膜２３との界面近傍、多層膜９８と、ゲート絶縁膜１５との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、図２２（Ｃ）に示すように、酸化物半導体膜９７、９９が設けられることにより、酸化物半導体膜１７と該トラップ準位が形成される領域とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体膜１７の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていることが好ましい。ＣＡＡＣ−ＯＳ膜は、ｃ軸配向性を有する結晶を備えるが、該結晶の明確な結晶粒界（グレインバウンダリーともいう。）を確認することができない。ｃ軸配向を有する結晶はエッチングされにくく、チャネルエッチ型のトランジスタにおいて、一対の電極を形成する際の酸化物半導体膜のオーバーエッチング量が少ない。この結果、酸化物半導体膜をＣＡＡＣ−ＯＳ膜で構成することで、チャネルエッチ型のトランジスタを作製することができる。なお、チャネルエッチ型のトランジスタは、一対の電極の間隔、即ちチャネル長を、０．５μｍ以上６．５μｍ以下、好ましくは１μｍより大きく６μｍ未満と小さくすることが可能である。
また、酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、及び微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）の一以上で構成されてもよい。以下に、ＣＡＡＣ−ＯＳ、単結晶酸化物半導体、多結晶酸化物半導体、及び微結晶酸化物半導体について説明する。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、さらに好ましくは５μｍ２以上、さらに好ましくは１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、好ましくは８０％以上、さらに好ましくは９５％以上有することで、単結晶に近い物性の薄膜となる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えばＸＲＤ装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、または複数種の配向を示す複数のピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
実施の形態１乃至実施の形態６に示すトランジスタの作製方法において、一対の電極１９、２０を形成した後、酸化物半導体膜１７を酸化雰囲気で発生させたプラズマに曝し、酸化物半導体膜１７に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１７を曝すことが好ましい。この結果、酸化物半導体膜１７にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜１７の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１７に含まれる水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１７から脱離する。この結果、酸化物半導体膜１７に含まれる水素及び水の含有量を低減することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、ＩｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。
図２３（Ａ）に、半導体装置の一例を示す。図２３（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。
図２３（Ｂ）、（Ｃ）は、図２３（Ａ）に示す表示装置の画素１０３に用いることができる回路構成の一例を示している。
図２３（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定される。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図２３（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及びドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。なお、トランジスタ１０２は、実施の形態１乃至実施の形態８のいずれかに示すトランジスタを用いることができる。
図２３（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２３（Ｂ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１０２がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２３（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ１３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能する配線１３７と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０２のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に流れる電流を制御する機能を有する。なお、トランジスタ１０２は、実施の形態１乃至実施の形態８のいずれかに示すトランジスタを用いることができる。
なお、発光装置を構成するＥＬ素子の輝度は、ＥＬ素子の駆動を制御するトランジスタに流れる電流に比例する。実施の形態１乃至実施の形態８に示すような、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタは、オン電流が大きく電界効果移動度が高いと共に、飽和領域におけるドレイン電流Ｉｄの飽和性が高い。このため、ＥＬ素子を駆動するトランジスタ１０２として、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタを用いることで、ＥＬ素子の輝度を高めることが可能である。また、ＥＬ素子を駆動するトランジスタ１０２として、Ｄｕａｌ Ｇａｔｅ駆動のトランジスタを用いることで、ドレイン電圧の変動に伴うＥＬ素子の輝度の変動を低減することができる。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えられる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジスタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流をモニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のゲート電極、及びトランジスタ１３３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び発光素子１３１の一方の電極に電気的に接続される。
図２３（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン電極の他方、容量素子１０５の他方、及びトランジスタ１０２のソース電極及びドレイン電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソードとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図２３（Ｃ）に示す構成においては、配線１３７に高電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図２３（Ｃ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１３３をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１３３がオフ状態になることで保持状態になる。さらに、トランジスタ１３３は、容量素子１０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、トランジスタ１０２のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
ここで、図２３（Ｂ）及び図２３（Ｃ）に示す回路図において、トランジスタ１０２の回路記号を図２４（Ａ）に示す。なお、図２４（Ａ）に示す回路記号では、一対のゲート電極をＧＥ＿１、ＧＥ＿２で示し、ソース電極をＳ、ドレイン電極をＤで示している。図２４（Ａ）に示す回路記号では、ゲート電極９１と、ソース電極またはドレイン電極として機能する一対の電極１９、２０の位置関係には、限定がない。
図２４（Ｂ）に、ソース電極またはドレイン電極として機能する一対の電極１９、２０が、酸化物半導体膜１７上において、ゲート電極９１と部分的に重なっているトランジスタ１０２の、回路記号を示す。図２４（Ｂ）に示す回路記号では、図２４（Ａ）に示す回路記号と同様に、一対のゲート電極をＧＥ＿１、ＧＥ＿２で示し、ソース電極をＳ、ドレイン電極をＤで示している。
図２４（Ｃ）に、図２４（Ｂ）に示す回路記号に対応した、トランジスタ１０２の断面図を一例として示す。図２４（Ｃ）に示すトランジスタ１０２は、チャネル長方向において、電極１９の端部と電極２０の端部の距離Ｄｓｄが、ゲート電極９１の端部間の距離Ｄｇｅ＿２に比べて短い。そして、チャネル長方向における断面図では、ゲート電極９１の一対の端部が、一対の電極１９、２０と重なっている。
また、図２４（Ｄ）に、ソース電極またはドレイン電極として機能する一対の電極１９、２０が、酸化物半導体膜１７上において、ゲート電極９１と重なっていないトランジスタ１０２の、回路記号を示す。図２４（Ｄ）に示す回路記号では、図２４（Ａ）に示す回路記号と同様に、一対のゲート電極をＧＥ＿１、ＧＥ＿２で示し、ソース電極をＳ、ドレイン電極をＤで示している。
図２４（Ｅ）に、図２４（Ｄ）に示す回路記号に対応した、トランジスタ１０２の断面図を一例として示す。図２４（Ｅ）に示すトランジスタ１０２は、チャネル長方向において、電極１９の端部と電極２０の端部の距離Ｄｓｄが、ゲート電極９１の端部間の距離Ｄｇｅ＿２に比べて長い。そして、チャネル長方向における断面図では、ゲート電極９１の一対の端部が、一対の電極１９、２０と重なってない。
本明細書に添付された図面では、図２４（Ａ）に示す回路記号が、図２４（Ｂ）の回路記号で表される構造のトランジスタ１０２と、図２４（Ｄ）の回路記号で表される構造のトランジスタ１０２とを、含むものとする。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図２３（Ｂ）に示す画素１０３の上面図を図２５に示す。
図２５において、走査線１０７は、信号線１０９に略直交する方向に延伸して設けられている。容量線１１５は、信号線１０９と平行方向に延伸して設けられている。なお、走査線１０７は、走査線駆動回路１０４（図２３を参照。）と電気的に接続されており、信号線１０９及び容量線１１５は、信号線駆動回路１０６（図２３を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線１０７及び信号線１０９が交差する領域に設けられている。トランジスタ１０２は、実施の形態２に示すトランジスタ８０と同様の構造のトランジスタを用いることができる。なお、走査線１０７において、酸化物半導体膜１７ａと重畳する領域がトランジスタ１０２のゲート電極として機能し、図２６乃至図２８において、ゲート電極１３と示す。また、信号線１０９において、酸化物半導体膜１７ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能し、図２６乃至図２８において、電極１９と示す。また、図２５において、走査線１０７は、上面形状において端部が酸化物半導体膜１７ａの端部より外側に位置する。このため、走査線１０７はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１７ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、電極２０は、開口部９３において、電極９２と接続する。電極９２は、透光性を有する導電膜で形成されており、画素電極として機能する。
容量素子１０５は、容量線１１５と接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜１７ｂ（酸化物導電体膜ともいう。）と、トランジスタ１０２上に設けられる誘電体膜と、電極９２とで構成されている。誘電体膜は、窒化絶縁膜で形成される。導電性を有する膜１７ｂ、窒化物絶縁膜、及び電極９２はそれぞれ透光性を有するため、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ましくは５５％以上、さらに好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図２５の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図２６に示す。なお、一点破線Ａ−Ｂは、トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極として機能する電極９２の接続部、及び容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図、及びゲート電極１３及びゲート電極９１の接続部における断面図である。
図２６に示すトランジスタ１０２は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７ａと、酸化物半導体膜１７ａに接する、一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７ａ、及び一対の電極１９、２０上には、酸化物絶縁膜８３が形成され、酸化物絶縁膜８３上には酸化物絶縁膜８５が形成される。また、ゲート絶縁膜１５、酸化物半導体膜１７ａ、酸化物絶縁膜８３、酸化物絶縁膜８５、電極１９、２０上には窒化物絶縁膜８７が形成される。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極９２、及びゲート電極９１が窒化物絶縁膜８７上に形成される。なお、電極９２は画素電極として機能する。
また、ゲート絶縁膜１５は、窒化物絶縁膜１５ａ及び酸化物絶縁膜１５ｂで形成される。酸化物絶縁膜１５ｂは、酸化物半導体膜１７ａ、一対の電極１９、２０、及び酸化物絶縁膜８３と重複する領域に形成される。
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７に設けられる開口部９４において、ゲート電極９１は、ゲート電極１３と接続する。即ち、ゲート電極１３及びゲート電極９１は同電位である。
本実施の形態に示すトランジスタ１０２上には、トランジスタごとに分離された酸化物絶縁膜８３、８５が形成される。分離された酸化物絶縁膜８３、８５が酸化物半導体膜１７ａと重畳する。また、Ｃ−Ｄに示すチャネル幅方向の断面図において、酸化物半導体膜１７ａの外側に酸化物絶縁膜８３及び酸化物絶縁膜８５の端部が位置する。また、チャネル幅方向において、酸化物半導体膜１７ａの一方の側面及び他方の側面それぞれの外側において、ゲート電極９１は、酸化物絶縁膜８３、酸化物絶縁膜８５、及び窒化物絶縁膜８７を介して酸化物半導体膜１７ａの側面と位置する。また、窒化物絶縁膜８７は、酸化物絶縁膜８３及び酸化物絶縁膜８５の上面及び側面を覆うように形成され、窒化物絶縁膜１５ａと接する。
本実施の形態に示すトランジスタ１０２において、酸化物半導体膜１７ａ及び酸化物絶縁膜８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７で、周囲を囲まれている。窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、酸化物絶縁膜８５に含まれる酸素の一部を効率よく酸化物半導体膜１７ａに移動させることが可能であり、酸化物半導体膜１７ａの酸素欠損量を減らすことが可能である。また、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜１７ａへの水、水素等の拡散を防ぐことが可能である。これらの結果、トランジスタ１０２は、信頼性の高いトランジスタとなる。
容量素子１０５は、ゲート絶縁膜１５上に形成される導電性を有する膜１７ｂと、窒化物絶縁膜８７と、電極９２とで構成されている。容量素子１０５において、導電性を有する膜１７ｂは、酸化物半導体膜１７ａと同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、導電性を有する膜１７ｂは、酸化物半導体膜１７ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
酸化物半導体膜１７ａ及び導電性を有する膜１７ｂは共に、ゲート絶縁膜１５上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１７ａと比較して、導電性を有する膜１７ｂの不純物濃度が高い。例えば、酸化物半導体膜１７ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電性を有する膜１７ｂ含まれる水素濃度は、８×１０１９以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０以上である。また、酸化物半導体膜１７ａと比較して、導電性を有する膜１７ｂに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、酸化物半導体膜１７ａと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜８３及び酸化物絶縁膜８５を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が水素、希ガス、アンモニア、酸素及び水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜１７ｂとなる。
即ち、導電性を有する膜１７ｂは、導電性の高い酸化物半導体膜ともいえる。また、導電性を有する膜１７ｂは、導電性の高い金属酸化物膜ともいえる。
また、窒化物絶縁膜８７は水素を含む。このため、窒化物絶縁膜８７の水素が酸化物半導体膜１７ａと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化物絶縁膜８７をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化物絶縁膜８７に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜１７ｂとなる。
導電性を有する膜１７ｂは、酸化物半導体膜１７ａより抵抗率が低い。導電性を有する膜１７ｂの抵抗率が、酸化物半導体膜１７ａの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
次に、図２６に示すトランジスタ１０２及び容量素子１０５の作製方法について、図２７及び図２８を用いて説明する。
図２７（Ａ）に示すように、基板１１上にゲート電極１３を形成する。ゲート電極１３は、第１のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２７（Ｂ）に示すように、ゲート電極１３上に、後に窒化物絶縁膜１５ａとなる窒化物絶縁膜１４ａと、後に酸化物絶縁膜１５ｂとなる酸化物絶縁膜１４ｂを形成する。次に、酸化物絶縁膜１４ｂ上に、酸化物半導体膜１７ａ、後に導電性を有する膜１７ｂとなる酸化物半導体膜１７ｃを形成する。酸化物半導体膜１７ａ、１７ｃは、第２のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２７（Ｃ）に示すように、一対の電極１９、２０と、容量線として機能する導電膜２１ｃとを形成する。一対の電極１９、２０、及び導電膜２１ｃは、第３のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２７（Ｄ）に示すように、酸化物絶縁膜８３及び酸化物絶縁膜８５を形成する。酸化物絶縁膜８３及び酸化物絶縁膜８５は、第４のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
なお、Ｃ−Ｄの断面図に示すように、チャネル幅方向において、酸化物半導体膜１７ａの両側面の外側に酸化物絶縁膜８３及び酸化物絶縁膜８５の側面が位置するように、分離された酸化物絶縁膜８３及び酸化物絶縁膜８５を形成する。また、酸化物絶縁膜８３のエッチングと共に、酸化物絶縁膜１４ｂの一部もエッチングされ、酸化物絶縁膜１５ｂが形成される。この結果、窒化物絶縁膜１４ａが露出する。また、当該エッチング工程において、酸化物半導体膜１７ｃはプラズマのダメージを受け、酸化物半導体膜１７ｃに酸素欠損が形成される。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
当該加熱処理により、酸化物絶縁膜８５に含まれる酸素の一部を酸化物半導体膜１７ａに移動させ、酸化物半導体膜１７ａに含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜１７ａに含まれる酸素欠損量をさらに低減することができる。
次に、図２８（Ａ）に示すように、後に窒化物絶縁膜８７となる窒化物絶縁膜２６を形成する。
窒化物絶縁膜２６は、スパッタリング法、ＣＶＤ法等により形成する。窒化物絶縁膜２６をスパッタリング法、ＣＶＤ法等により形成することで、酸化物半導体膜１７ｃがプラズマに曝されるため、酸化物半導体膜１７ｃの酸素欠損を増加させることができる。
当該工程により、酸化物半導体膜１７ａ、酸化物絶縁膜８３、及び酸化物絶縁膜８５を内側に設けて、窒化物絶縁膜１５ａ及び窒化物絶縁膜２６が接する。また、酸化物半導体膜１７ｃが、導電性を有する膜１７ｂとなる。なお、窒化物絶縁膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１７ｃに拡散するため、導電性がより高まる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。なお、当該加熱処理において、酸化物半導体膜１７ａ、酸化物絶縁膜８３、及び酸化物絶縁膜８５は、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７が接する領域内に設けられているため、酸化物半導体膜１７ａ、酸化物絶縁膜８３、及び酸化物絶縁膜８５から外部への酸素の拡散を防ぐことができる。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しきい値電圧の変動量を低減することができる。
次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、窒化物絶縁膜１４ａ及び窒化物絶縁膜２６をエッチングして、図２８（Ｂ）に示すように、開口部９３及び開口部９４を有する窒化物絶縁膜８７、並びに開口部９４を有する窒化物絶縁膜１５ａを形成する。
次に、図２８（Ｃ）に示すように、ゲート電極９１及び画素電極として機能する電極９２を形成する。ゲート電極９１及び画素電極として機能する電極９２は、第６のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。この結果、開口部９３において、電極２０と電極９２が接続する。また、開口部９４において、ゲート電極１３及びゲート電極９１が接続する。
以上の工程により、図２６に示すトランジスタ１０２を作製すると共に、容量素子１０５を作製することができる。
本実施の形態に示すトランジスタにおいては、酸化物半導体膜１７ａ及び酸化物絶縁膜８３、８５が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７で、周囲を囲まれている。また、酸化物絶縁膜８３、８５の少なくとも一方が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成されている。これらのため、酸化物絶縁膜８３または酸化物絶縁膜８５に含まれる酸素が、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７により外部に移動することを抑制することができる。この結果、酸化物絶縁膜８３または酸化物絶縁膜８５に含まれる酸素を効率よく酸化物半導体膜１７ａに移動させ、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
また、本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態１０）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図２９及び図３０を用いて説明する。なお、図３０（Ａ）及び図３０（Ｂ）は、図２９（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。
図２９（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図２９（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８から供給されている。
図２９（Ｂ）及び図２９（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図２９（Ｂ）及び図２９（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が実装されている。図２９（Ｂ）及び図２９（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また図２９（Ｂ）及び図２９（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、またはワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２９（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図２９（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図２９（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。また、走査線駆動回路に含まれるバッファ回路に上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図３０（Ａ）に、表示素子として液晶素子を用いた液晶表示装置の例を示し、図３０（Ｂ）に、表示素子として発光素子を用いた発光表示装置の例を示す。
図３０（Ａ）及び図３０（Ｂ）で示すように、半導体装置は接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており、図３０（Ａ）及び図３０（Ｂ）では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。図３０（Ａ）では、トランジスタ９１０上には、酸化物絶縁膜９２４が設けられ、酸化物絶縁膜９２４上には、窒化絶縁膜９２７が設けられ、図３０（Ｂ）では、窒化絶縁膜９２７上にさらに平坦化膜９２１が設けられている。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、実施の形態１乃至実施の形態９で示したトランジスタを適宜適用することで、高画質な表示装置を作製することができる。
また、図３０（Ａ）及び図３０（Ｂ）では、窒化絶縁膜９２７上において、駆動回路用のトランジスタ９１１の酸化物半導体膜９２６のチャネル領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル領域と重なる位置に設けることによって、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同電位とすることで、トランジスタの電界効果移動度が高くなり、オン電流が大きくなるため好ましい。この結果、走査線駆動回路９０４の面積を縮小することが可能であり、表示装置の狭額縁化が可能である。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図３０（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、スイッチング特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す。）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
図３０（Ｂ）において、表示素子である発光素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なお、発光素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定されない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適宜変えることができる。
隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９３１及び隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、及びシール材９３６によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対してバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場合、図３０（Ｂ）に示すように、酸化物絶縁膜９２４上にフリットガラスを設けることで密着性を高めることができるため好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
また、第１の電極９３０及び第２の電極９３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい半導体装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
本実施例では、トランジスタを作製し、そのＩｄ−Ｖｇ特性および信頼性の評価を行った結果について説明する。
［試料の作製］
本実施例では、本発明の一態様である試料１、２と、比較用の試料３をそれぞれ作製した。より具体的には、本発明の一態様である試料１として、実施の形態１及び図１に示すトランジスタ１０の構成に相当するトランジスタを作製した。また本発明の一態様である試料２として、実施の形態２及び図１６に示すトランジスタ８０の構成に相当するトランジスタを作製した。また比較用の試料３としては、実施の形態１及び図１に示すトランジスタ１０の構成のうち、ゲート電極３１を有さない構成に相当するトランジスタを作製した。
＜試料１＞
まず、基板１１としてガラス基板を用い、基板１１上にゲート電極１３を形成した。
ゲート電極１３として、スパッタリング法で厚さ２００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極１３上にゲート絶縁膜１５を形成した。
ゲート絶縁膜１５として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、および第３の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃とした。
次に、ゲート絶縁膜１５を介してゲート電極１３に重なる酸化物半導体膜１７を形成した。
ここでは、ゲート絶縁膜１５上に厚さ３５ｎｍの酸化物半導体膜１７をスパッタリング法で形成した。
酸化物半導体膜１７は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素をスパッタリングガスとしてスパッタリング装置の反応室内に供給し、反応室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、酸化物半導体膜１７に接する一対の電極１９、２０を形成した。
まず、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ２００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極１９、２０を形成した。
次に、減圧された処理室に基板を移動し、３５０℃で加熱した後、反応室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一酸化二窒素雰囲気で発生させた酸素プラズマに酸化物半導体膜１７を曝した。
次に、酸化物半導体膜１７及び一対の電極１９、２０上にゲート絶縁膜２８を形成した。ここでは、ゲート絶縁膜２８として第１の酸化物絶縁膜、第２の酸化物絶縁膜、および窒化物絶縁膜の３層構造とした。
第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第１の酸化物絶縁膜および第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、第２の酸化物絶縁膜上に、厚さ１００ｎｍの窒化物絶縁膜を形成した。窒化物絶縁膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、反応室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、酸化物半導体膜１７及び一対の電極１９、２０が設けられていない領域において、ゲート絶縁膜１５及びゲート絶縁膜２８の一部に、ゲート電極１３に達する開口部を形成した。当該開口部は、フォトリソグラフィ工程によりゲート絶縁膜２８上にマスクを形成し、該マスクを用いてゲート絶縁膜１５及びゲート絶縁膜２８の一部をエッチングすることにより形成した。
次に、ゲート絶縁膜２８上にゲート電極３１を形成した。ゲート電極３１は、ゲート絶縁膜１５及びゲート絶縁膜２８の一部に設けられた開口部を介して、ゲート電極１３と電気的に接続する構成とした。
ここでは、ゲート電極３１として、スパッタリング法により厚さ１００ｎｍの酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料１を得た。
＜試料２＞
試料２は試料１と比較し、ゲート絶縁膜及びゲート電極の構造が異なる。より具体的には、図１６（Ｃ）に示すように、トランジスタのチャネル幅方向において、第１の酸化物絶縁膜及び第２の酸化物絶縁膜の側面をゲート電極３１が覆うような構成とした。
試料２の作製は、上述した試料１の作製工程において、第１の酸化物絶縁膜、第２の酸化物絶縁膜を成膜し、加熱処理を行ったのちに、フォトリソグラフィ工程により第２の酸化物絶縁膜上にマスクを形成した。続いて該マスクを用いて第１の酸化物絶縁膜、第２の酸化物絶縁膜の一部をエッチングした。それ以外の工程は、上述した試料１と同様であるため、試料１の記載を援用できる。
＜試料３＞
比較のための試料３は、試料１と比較し、ゲート電極３１を有さない点で相違する構成とした。
試料３の作製は、上述した試料１の作製工程において、ゲート電極３１の形成工程を省略することにより作製した。それ以外の工程は、上述した試料１と同様であるため、試料１の記載を援用できる。
なお、上述した試料１乃至試料３として、チャネル幅（Ｗ）を５０μｍであり、チャネル長（Ｌ）が２μｍ、３μｍ、および６μｍである、３種類のトランジスタをそれぞれ作製した。
＜Ｉｄ−Ｖｇ特性＞
次に、試料１乃至試料３のトランジスタの初期特性として、Ｉｄ−Ｖｇ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、Ｖｄともいう）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、Ｖｇともいう）を−１５Ｖ乃至１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＩｄ−Ｖｇ特性を測定した。
ここで、試料１及び試料２においては、ゲート電極１３とゲート電極３１とが電気的に短絡した状態でゲート電圧を加えるような駆動方法を用いた。このような駆動方法をＤｕａｌ Ｇａｔｅ駆動という。すなわち、Ｄｕａｌ Ｇａｔｅ駆動では、常にゲート電極１３とゲート電極３１とのゲート電圧が等しくなる。
図３１に、試料３のＩｄ−Ｖｇ特性を示す。図３１（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、チャネル長（Ｌ）が２μｍ、３μｍ、６μｍであるトランジスタについての結果である。また同様に、図３２には試料１のＩｄ−Ｖｇ特性を、図３３には試料２のＩｄ−Ｖｇ特性をそれぞれ示している。
また、図３１、図３２、図３３のそれぞれにおいて、横軸はゲート電圧Ｖｇを、左縦軸はドレイン電流Ｉｄを、右縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、Ｖｄ＝１０Ｖで算出した電界効果移動度を示している。
図３１に示す比較のための試料３では、チャネル長（Ｌ）によらず、電界効果移動度の値はほとんど変化しないことが分かった。また、チャネル長（Ｌ）が小さいほど、ドレイン電圧Ｖｄが大きいほどしきい値電圧がマイナス方向にシフトする結果が示された。
一方、図３２に示す、本発明の一態様の試料１では、すべてのチャネル長（Ｌ）の条件で、上記試料３に比べて電界効果移動度が向上していることが確認できた。さらに、チャネル長（Ｌ）が小さいほど、電界効果移動度が向上することが分かった。また、もっともチャネル長（Ｌ）の小さい条件（Ｌ＝２μｍ）であっても、ドレイン電圧Ｖｄに対するしきい値電圧の変化は試料３に比べて極めて小さいものであることが分かった。
図３３に示す、本発明の一態様の試料２においても、すべてのチャネル長（Ｌ）の条件で、上記試料３に比べて電界効果移動度が向上していることが確認できた。さらに、チャネル長（Ｌ）が小さいほど、電界効果移動度が向上することが分かった。また、もっともチャネル長（Ｌ）の小さい条件（Ｌ＝２μｍ）であっても、ドレイン電圧Ｖｄに対するしきい値電圧の変化は試料３に比べて極めて小さいものであることが分かった。
試料１及び試料２ではＤｕａｌ Ｇａｔｅ駆動により、試料３に比べてチャネルが形成される酸化物半導体膜に対してより効果的に電界を加えることが可能となり、その結果チャネル長（Ｌ）が小さい状態であってもドレイン電圧Ｖｄに対するしきい値電圧の変化を小さくすることができていることがわかる。また同様の理由により、試料１及び試料２ではＤｕａｌ Ｇａｔｅ駆動によりドレイン電圧Ｖｄの影響を受けにくくなり、飽和領域における飽和性も向上させることができる。
以上の結果から、本発明の一態様のトランジスタは、チャネル長（Ｌ）が小さいほど電界効果移動度が向上すること、さらには、チャネル長（Ｌ）が小さい場合であっても、しきい値電圧を良好な値とすることができることが確認できた。
＜ＢＴストレス試験＞
続いて、試料１及び試料２のＢＴストレス試験及び光ＢＴストレス試験を行った。
初めに、ゲートＢＴストレス試験及び光ゲートＢＴストレス試験を行った。
ここで、ゲートＢＴストレス試験の測定方法について説明する。はじめに、上記のようにトランジスタの初期特性におけるＩｄ−Ｖｇ特性を測定する。
次に、基板温度を任意の温度（以下、ストレス温度という）を一定に維持し、トランジスタのソース電極及びドレイン電極として機能する一対の電極を同電位とし、当該一対の電極とは異なる電位をゲート電極に一定時間（以下、ストレス時間という）印加する。次に、基板温度を適宜設定し、トランジスタの電気特性を測定する。この結果、ゲートＢＴストレス試験前後の電気特性におけるしきい値電圧及びシフト値の差を、変動量として得ることができる。
なお、ゲート電極に負の電圧を印加するストレス試験をマイナスゲートＢＴストレス試験（Ｄａｒｋ −ＧＢＴ）といい、正の電圧を印加するストレス試験をプラスゲートＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）という。また、光を照射しつつゲート電極に負の電圧を印加するストレス試験を光マイナスゲートＢＴストレス試験（Ｐｈｏｔｏ −ＧＢＴ） といい、正の電圧を印加するストレス試験を光プラスゲートＢＴストレス試験（Ｐｈｏｔｏ ＋ＧＢＴ）という。
ここでは、ゲートＢＴストレス条件として、ストレス温度を６０℃、ストレス時間を３６００秒とし、ゲート電極に−３０Ｖまたは＋３０Ｖ、ソース電極及びドレイン電極として機能する一対の電極に０Ｖを印加した。このときの、ゲート絶縁膜に印加する電界強度を０．６６ＭＶ／ｃｍとした。
また、上記ＢＴストレス試験と同様の条件を用い、ＬＥＤを用いて１００００ｌｘの白色光をトランジスタに照射して、光ゲートＢＴストレス試験を行った。なお、各種ゲートＢＴストレス試験後のトランジスタのＩｄ−Ｖｇ特性の測定温度を６０℃とした。
試料１及び試料２に含まれるトランジスタの初期特性のしきい値電圧とＢＴストレス試験後のしきい値電圧の差（すなわち、しきい値電圧の変動量（ΔＶｔｈ））、シフト値の差（すなわち、シフト値の変動量（ΔＳｈｉｆｔ））を、それぞれ図３４（Ａ）、（Ｂ）に示す。図３４（Ａ）、（Ｂ）に、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）、マイナスゲートＢＴストレス試験（Ｄａｒｋ −ＧＢＴ）、光プラスゲートＢＴストレス試験（Ｐｈｏｔｏ ＋ＧＢＴ）、光マイナスゲートＢＴストレス試験（Ｐｈｏｔｏ −ＧＢＴ）についてそれぞれの変動量を示す。
ここで、本明細書におけるしきい値電圧及びシフト値について説明する。しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ１／２］）を縦軸としてプロットしたＩｄ−Ｖｇ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ１／２＝０の直線（すなわちＶｇ軸）との交点におけるゲート電圧と定義する。なお、ここでは、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出する。
また、本明細書におけるシフト値（Ｓｈｉｆｔ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流（Ｉｄ［Ａ］）の対数を縦軸としてプロットしたＩｄ−Ｖｇ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ＝１．０×１０−１２［Ａ］の直線との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Ｖｄを１０Ｖとして、シフト値を算出する。
図３４（Ａ）より、試料１において、チャネル長（Ｌ）が小さい条件であるほど、しきい値電圧及びシフト値の変動量が少ないことがわかる。特にプラスゲートＢＴストレス試験、光プラスゲートＢＴストレス試験に対して、最もチャネル長（Ｌ）の小さいＬ＝２μｍの条件で、最もこれらの変動量が少ないことがわかる。
図３４（Ｂ）より、試料２においても、チャネル長（Ｌ）が小さい条件であるほど、しきい値電圧及びシフト値の変動量が少ないことがわかる。特にプラスゲートＢＴストレス試験、光プラスゲートＢＴストレス試験に対して、最もチャネル長（Ｌ）の小さいＬ＝２μｍの条件で、最もこれらの変動量が少ないことがわかる。
以上の結果から、本発明の一態様のトランジスタは、チャネル長（Ｌ）が小さいほど、トランジスタの特性変化が小さく、信頼性の高いトランジスタであることが確認できた。
続いて、試料１乃至試料３について、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）を行った。ここでは、ストレス温度を６０℃とし、ストレス時間を１００秒、５００秒、１５００秒、２０００秒、３６００秒として、しきい値電圧の変動量を測定した。
図３５（Ａ）、（Ｂ）、（Ｃ）は、それぞれチャネル長（Ｌ）が２μｍ、３μｍ、６μｍであるトランジスタについての、しきい値電圧の変動量と、各変動量から得た近似線を示す。なお、図３５に示すグラフは両対数グラフであり、横軸はストレス時間を示し、縦軸はしきい値電圧の変動量（ΔＶｔｈ）を示す。
図３５（Ａ）において、ストレス時間が短い（例えば３００秒以下）とき、比較のための試料３のしきい値電圧の変動量は、本発明の一態様の試料１と同程度かそれ以上の値であった。しかしながら、試料３のストレス時間に対するしきい値電圧の変動量の傾きは、試料１及び試料２よりも大きい。そのため、ストレス時間が長い（例えば３６００秒以上）ほど、試料１及び試料２のしきい値電圧の変動量は試料３に比べて小さくなる傾向があることが分かった。
また、図３５（Ｂ）、（Ｃ）では、測定範囲（３６００秒以下）内において、比較のための試料３のしきい値電圧の変動量は、試料１及び試料２よりも小さいものの、上記と同様にストレス時間に対するしきい値電圧の変動量の傾きが試料１及び試料２よりも大きい。そのため、ストレス時間が長いほどその大小関係は逆転し、試料１及び試料２のしきい値電圧の変動量の方が試料３に比べて小さくなることがわかる。
以上の結果から、本発明の一態様のトランジスタは、しきい値電圧の経時変化が小さく、信頼性の高いトランジスタであることが確認できた。また、チャネル長（Ｌ）を小さくすることで、信頼性をより向上できることが確認できた。
続いて、試料１及び試料２について、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）とマイナスゲートＢＴストレス試験（Ｄａｒｋ −ＧＢＴ）を交互に繰り返した時の、しきい値電圧の変動量を測定した。ここでは、まずトランジスタのＩｄ−Ｖｇ特性を測定した。その後プラスゲートＢＴストレス試験、マイナスゲートＢＴストレス試験をそれぞれ交互に２回ずつ行った。各ゲートＢＴストレス試験は、ストレス温度を６０℃、ストレス時間を３６００秒とした。またここでは、Ｌ＝２μｍのトランジスタについて測定した。
図３６（Ａ）、（Ｂ）にそれぞれ、試料１、試料２における、ストレス試験前（Ｉｎｉｔｉａｌ）と、各ゲートＢＴストレス試験後のそれぞれのしきい値電圧を示す。図３６において、縦軸はしきい値電圧（Ｖｔｈ）を示し、横軸は最も左側が、ストレス試験前、続いてプラスゲートＢＴストレス試験後、マイナスゲートＢＴストレス試験後、プラスゲートＢＴストレス試験後、マイナスゲートＢＴストレス試験後の順で示す。
ここで、プラスゲートＢＴストレス試験とマイナスゲートＢＴストレス試験とを交互に行ったとき、しきい値電圧の値が交互に増減を繰り返す場合、ゲート電極への電圧印加に伴うトラップ準位へのキャリアのトラップ及びデトラップに起因する、しきい値電圧の変動であることが推測される。一方、しきい値電圧の変化が一方向に偏りを有する場合（例えば徐々に増大、または減少する傾向がある場合）、トラップ準位へトラップされたキャリアが固定電荷として振る舞うことによるしきい値電圧の変動であることが推測される。
図３６（Ａ）、（Ｂ）から、試料１及び試料２の両方において、各ストレス試験後のトランジスタのしきい値電圧は、ストレス試験前に対してほとんど変化が見られないことがわかる。そのため、ゲート電極への電圧印加に伴う、トラップ準位へのキャリアのトラップがほとんど生じないことが確認できた。
以上の結果から、本発明の一態様のトランジスタは、正の電圧及び負の電圧を交互にゲート電極に印加するような駆動方法を用いた場合であっても、しきい値電圧の変動がほとんどなく、信頼性の高いトランジスタであることが確認できた。

Claims (17)

  1. 第１のゲート電極と、
    前記第１のゲート電極上の第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上の第２のゲート電極と、
    前記酸化物半導体膜と電気的に接続するソース電極及びドレイン電極と、を有し、
    第１の開孔部が、前記第１のゲート絶縁層及び前記第２のゲート絶縁層の中に設けられ、
    第２の開孔部が、前記第１のゲート絶縁層及び前記第２のゲート絶縁層の中に設けられ、
    前記酸化物半導体膜は、前記第１の開孔部と前記第２の開孔部の間に位置し、
    前記第１の開孔部及び前記第２の開孔部を介して、前記第１のゲート電極と前記第２のゲート電極は、お互いに電気的に接続していることを特徴とする半導体装置。
  2. 請求項１において、
    前記ソース電極及び前記ドレイン電極は、前記酸化物半導体膜上に設けられ、
    前記第２のゲート絶縁膜は、前記ソース電極及び前記ドレイン電極上に設けられることを特徴とする半導体装置。
  3. 請求項２において、
    前記第２のゲート絶縁膜は、前記酸化物半導体膜と接していることを特徴とする半導体装置。
  4. 請求項１において、
    前記酸化物半導体膜の全体が、前記第１のゲート電極と重畳していることを特徴とする半導体装置。
  5. 請求項１において、
    前記第１のゲート絶縁膜は、第１の酸化物絶縁膜と第１の窒化物絶縁膜とを有し、
    前記第２のゲート絶縁膜は、第２の酸化物絶縁膜と第２の窒化物絶縁膜とを有し、
    前記第１の窒化絶縁膜は、前記第２の窒化絶縁膜と接していることを特徴とする半導体装置。
  6. 請求項１において、
    前記酸化物半導体膜は、結晶部を有し、
    前記結晶部に含まれる結晶のｃ軸は、前記酸化物半導体膜の上面の法線ベクトルに並行な方向に配向していることを特徴とする半導体装置。
  7. 請求項１において、
    前記第２のゲート電極は、透光性を有することを特徴とする半導体装置。
  8. 請求項１において、
    前記酸化物半導体は、チャネル領域を含み、
    前記チャネル領域のチャネル長は０．５μｍ以上６．５μｍ以下であることを特徴とする半導体装置。
  9. 第１の導電膜と、
    前記第１の導電膜上の、第１の酸化物絶縁膜及び第１の窒化物絶縁膜を有する第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体上の、第２の酸化物絶縁膜及び第２の窒化物絶縁膜を有する第２の絶縁膜と、
    前記第２の絶縁膜上の第２の導電膜と、
    前記酸化物半導体膜と電気的に接続する第３の導電膜とを有するトランジスタと、
    酸化物導電体膜と、
    前記酸化物導電体膜上の前記第２の窒化物絶縁膜と、
    前記第２の窒化物絶縁膜上の前記第２の導電膜とを有する容量素子と、を有し、
    前記酸化物導電体膜中の水素濃度は、前記酸化物半導体膜中の水素濃度よりも大きく、
    第１の開孔部が、前記第１の絶縁層及び前記第２の絶縁層の中に設けられ、
    第２の開孔部が、前記第１の絶縁層及び前記第２の絶縁層の中に設けられ、
    前記酸化物半導体膜は、前記第１の開孔部と前記第２の開孔部の間に位置し、
    前記第１の開孔部及び前記第２の開孔部を介して、前記トランジスタの前記第１の導電膜と前記トランジスタの第２の導電膜は、お互いに電気的に接続していることを特徴とする半導体装置。
  10. 請求項９において、
    前記第３の導電膜は、前記酸化物半導体膜上に設けられ、
    前記第２の絶縁膜は、前記第３の導電膜上に設けられることを特徴とする半導体装置。
  11. 請求項１０において、
    前記第２の絶縁膜は、前記酸化物半導体膜と接していることを特徴とする半導体装置。
  12. 請求項９において、
    前記酸化物半導体膜の全体が、前記第１の導電膜と重畳していることを特徴とする半導体装置。
  13. 請求項９において、
    前記第１の窒化絶縁膜は、前記第２の窒化絶縁膜と接していることを特徴とする半導体装置。
  14. 請求項９において、
    前記酸化物半導体膜は、結晶部を有し、
    前記結晶部に含まれる結晶のｃ軸は、前記酸化物半導体膜の上面の法線ベクトルに並行な方向に配向していることを特徴とする半導体装置。
  15. 請求項９において、
    前記酸化物導電体膜は、結晶部を有し、
    前記結晶部に含まれる結晶のｃ軸は、前記酸化物導電体膜の上面の法線ベクトルに並行な方向に配向していることを特徴とする半導体装置。
  16. 請求項９において、
    前記第２の導電膜は、透光性を有することを特徴とする半導体装置。
  17. 請求項９において、
    前記トランジスタのチャネル長は０．５μｍ以上６．５μｍ以下であることを特徴とする半導体装置。
JP2014113373A 2013-06-05 2014-05-30 半導体装置 Withdrawn JP2015195327A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014113373A JP2015195327A (ja) 2013-06-05 2014-05-30 半導体装置
JP2019154374A JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置
JP2021180310A JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置
JP2023128319A JP2023144004A (ja) 2013-06-05 2023-08-07 半導体装置
JP2025116786A JP2025137606A (ja) 2013-06-05 2025-07-10 表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013119146 2013-06-05
JP2013119146 2013-06-05
JP2014004227 2014-01-14
JP2014004227 2014-01-14
JP2014054449 2014-03-18
JP2014054449 2014-03-18
JP2014113373A JP2015195327A (ja) 2013-06-05 2014-05-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019154374A Division JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2015195327A true JP2015195327A (ja) 2015-11-05
JP2015195327A5 JP2015195327A5 (ja) 2017-06-29

Family

ID=52004720

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014113373A Withdrawn JP2015195327A (ja) 2013-06-05 2014-05-30 半導体装置
JP2019154374A Active JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置
JP2021180310A Active JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置
JP2023128319A Withdrawn JP2023144004A (ja) 2013-06-05 2023-08-07 半導体装置
JP2025116786A Pending JP2025137606A (ja) 2013-06-05 2025-07-10 表示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019154374A Active JP6974401B2 (ja) 2013-06-05 2019-08-27 半導体装置
JP2021180310A Active JP7329575B2 (ja) 2013-06-05 2021-11-04 半導体装置
JP2023128319A Withdrawn JP2023144004A (ja) 2013-06-05 2023-08-07 半導体装置
JP2025116786A Pending JP2025137606A (ja) 2013-06-05 2025-07-10 表示装置

Country Status (2)

Country Link
US (3) US9306074B2 (ja)
JP (5) JP2015195327A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017085595A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2018006730A (ja) * 2016-02-12 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2018081293A (ja) * 2015-12-28 2018-05-24 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
JP2018093166A (ja) * 2016-08-03 2018-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2017134495A1 (ja) * 2016-02-05 2018-12-13 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
CN113809035A (zh) * 2020-06-16 2021-12-17 株式会社村田制作所 半导体装置
JP2023126822A (ja) * 2015-12-11 2023-09-12 株式会社半導体エネルギー研究所 半導体装置
JP2024012368A (ja) * 2016-11-22 2024-01-30 株式会社半導体エネルギー研究所 表示装置
US12446260B2 (en) 2021-09-03 2025-10-14 Lg Display Co., Ltd. Thin film transistor and display apparatus comprising the same
KR102924625B1 (ko) * 2021-09-03 2026-02-06 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN106298857B (zh) * 2016-08-31 2019-03-15 深圳市华星光电技术有限公司 一种有机发光显示装置及其制造方法
JP7122872B2 (ja) * 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置
CN111243500B (zh) * 2018-11-29 2022-02-11 上海和辉光电股份有限公司 显示面板
KR102783427B1 (ko) * 2019-01-18 2025-03-18 삼성디스플레이 주식회사 표시 장치
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182055A (ja) * 2007-01-25 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010078840A (ja) * 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2011181913A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2014103A (en) 1933-06-28 1935-09-10 Fairbanks Morse & Co Impulse coupling
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
US20130270109A1 (en) * 2010-12-28 2013-10-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US8634230B2 (en) 2011-01-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR102295737B1 (ko) * 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
KR102119914B1 (ko) * 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101614398B1 (ko) * 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI669824B (zh) 2013-05-16 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置
TW202535182A (zh) 2013-05-16 2025-09-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182055A (ja) * 2007-01-25 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010078840A (ja) * 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2011181913A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559697B2 (en) 2015-11-20 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
US12170337B2 (en) 2015-11-20 2024-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
WO2017085595A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
KR20180084795A (ko) * 2015-11-20 2018-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
KR102629293B1 (ko) 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
JPWO2017085595A1 (ja) * 2015-11-20 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US11682733B2 (en) 2015-11-20 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
JP7023114B2 (ja) 2015-11-20 2022-02-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、電子機器
US11038065B2 (en) 2015-11-20 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
JP7559147B2 (ja) 2015-12-11 2024-10-01 株式会社半導体エネルギー研究所 半導体装置
JP2023126822A (ja) * 2015-12-11 2023-09-12 株式会社半導体エネルギー研究所 半導体装置
KR102678904B1 (ko) * 2015-12-28 2024-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN108475698A (zh) * 2015-12-28 2018-08-31 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US10784285B2 (en) 2015-12-28 2020-09-22 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US12396263B2 (en) 2015-12-28 2025-08-19 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US11069718B2 (en) 2015-12-28 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2018081293A (ja) * 2015-12-28 2018-05-24 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20180099666A (ko) * 2015-12-28 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
US11791344B2 (en) 2015-12-28 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10892367B2 (en) 2016-02-05 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
JP7682345B2 (ja) 2016-02-05 2025-05-23 株式会社半導体エネルギー研究所 半導体装置
JPWO2017134495A1 (ja) * 2016-02-05 2018-12-13 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP2024112934A (ja) * 2016-02-05 2024-08-21 株式会社半導体エネルギー研究所 半導体装置
US10115742B2 (en) 2016-02-12 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102796428B1 (ko) 2016-02-12 2025-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP2023169187A (ja) * 2016-02-12 2023-11-29 株式会社半導体エネルギー研究所 半導体装置
JP7787968B2 (ja) 2016-02-12 2025-12-17 株式会社半導体エネルギー研究所 半導体装置、及び有機ｅｌディスプレイ
KR102655935B1 (ko) 2016-02-12 2024-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
KR20180124040A (ko) * 2016-02-12 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
KR20230168285A (ko) * 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP7341204B2 (ja) 2016-02-12 2023-09-08 株式会社半導体エネルギー研究所 半導体装置
JP2022020682A (ja) * 2016-02-12 2022-02-01 株式会社半導体エネルギー研究所 半導体装置
JP7600332B2 (ja) 2016-02-12 2024-12-16 株式会社半導体エネルギー研究所 半導体装置
JP2018006730A (ja) * 2016-02-12 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2025029133A (ja) * 2016-02-12 2025-03-05 株式会社半導体エネルギー研究所 半導体装置
JP2018093166A (ja) * 2016-08-03 2018-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7611987B2 (ja) 2016-11-22 2025-01-10 株式会社半導体エネルギー研究所 表示装置
JP2024012368A (ja) * 2016-11-22 2024-01-30 株式会社半導体エネルギー研究所 表示装置
CN113809035A (zh) * 2020-06-16 2021-12-17 株式会社村田制作所 半导体装置
CN113809035B (zh) * 2020-06-16 2024-06-04 株式会社村田制作所 半导体装置
US12446260B2 (en) 2021-09-03 2025-10-14 Lg Display Co., Ltd. Thin film transistor and display apparatus comprising the same
KR102924625B1 (ko) * 2021-09-03 2026-02-06 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
JP7329575B2 (ja) 2023-08-18
JP2023144004A (ja) 2023-10-06
US20160276372A1 (en) 2016-09-22
US20170243981A1 (en) 2017-08-24
US20140361292A1 (en) 2014-12-11
JP6974401B2 (ja) 2021-12-01
JP2025137606A (ja) 2025-09-19
JP2022010017A (ja) 2022-01-14
US9306074B2 (en) 2016-04-05
JP2019204976A (ja) 2019-11-28
US9595541B2 (en) 2017-03-14
US9876118B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
KR102696003B1 (ko) 반도체 장치
JP7642739B2 (ja) 半導体装置
JP7329575B2 (ja) 半導体装置
JP6614759B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190528

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190828