[go: up one dir, main page]

CN105870128A - 用于制造半导体装置的方法 - Google Patents

用于制造半导体装置的方法 Download PDF

Info

Publication number
CN105870128A
CN105870128A CN201610204677.6A CN201610204677A CN105870128A CN 105870128 A CN105870128 A CN 105870128A CN 201610204677 A CN201610204677 A CN 201610204677A CN 105870128 A CN105870128 A CN 105870128A
Authority
CN
China
Prior art keywords
layer
conductive layer
oxide semiconductor
insulating layer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610204677.6A
Other languages
English (en)
Other versions
CN105870128B (zh
Inventor
鱼地秀贵
河江大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105870128A publication Critical patent/CN105870128A/zh
Application granted granted Critical
Publication of CN105870128B publication Critical patent/CN105870128B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本发明涉及用于制造半导体装置的方法。本发明的目的在于减少实际工作的不良影响且减少由于杂波所引起的不良影响。本发明包括：电极；电连接到所述电极的布线；在平面视上重叠于所述电极的氧化物半导体层；在截面视上设置在所述电极与所述氧化物半导体层之间的绝缘层；以及通过所述布线从所述电极输入信号且根据输入的所述信号被控制工作的驱动电路。使用氧化物半导体层、绝缘层及布线或电极形成电容元件。

Description

用于制造半导体装置的方法
本申请是申请日为“2010年3月25日”、申请号为“201010142780.5”、题为“半导体装置、显示装置及电子设备”的分案申请。
技术领域
本发明涉及一种半导体装置。另外，本发明还涉及显示装置，并且涉及在显示部中具有显示装置的电子设备。
背景技术
金属氧化物的种类繁多且其用途广泛。例如氧化铟为较普遍的材料而被用作液晶显示器等中所需要的透明电极材料。
有的金属氧化物中呈现半导体特性。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟和氧化锌等，并且将这些呈现半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1)已经是众所周知的。
另外，已知金属氧化物不仅有一元氧化物还有多元氧化物。例如，作为具有In、Ga及Zn的多元氧化物半导体，具有同系物(homologous series)的InGaO3(ZnO)m(m:自然数)是周知的(非专利文献2至4)。
并且，已经确认到可以将上述那样的由In-Ga-Zn类氧化物构成的氧化物半导体用于薄膜晶体管的沟道层(专利文献5、非专利文献5以及6)。
使用氧化物半导体形成沟道形成层的TFT获得比使用非晶硅的TFT更高的场效应迁移率。
被期待将使用这些氧化物半导体的TFT形成在玻璃衬底、塑料衬底上来应用于液晶显示器、电致发光显示器(也称为EL显示器)或电子纸等显示装置。
另一方面显示装置等的半导体装置有由于杂波导致不正常工作或显示装置内的电路被破坏的问题。
作为上述杂波例如有传导杂波和放射性杂波等，作为传导性杂波例如有高速突发波等，作为放射性杂波例如有静电放电等。
为了减少上述杂波所引起的不良影响，现在提供设置有避免杂波的各种保护单元的显示装置(专利文献6)。
[专利文献1]日本专利申请公开昭60-198861
[专利文献2]日本专利申请公开平8-264794
[专利文献3]PCT国际申请平11-505377的日文译文
[专利文献4]日本专利申请公开No.2000-150900
[专利文献5]日本专利申请公开No.2004-103957
[专利文献6]日本专利申请公开平11-150275
[非专利文献1]M.W.Prins,K.O.Grosse-Holz,G.Muller,J.F.M.Cillessen,J.B.Giesbers,R.P.Weening,and R.M.Wolf,"A ferroelectrictransparent thin-film transistor"(透明铁电薄膜晶体管),Appl.Phys.Lett.,17 June 1996,Vol.68 p.3650-3652
[非专利文献2]M.Nakamura,N.Kimizuka,and T.Mohri,"The PhaseRelations in the In2O3-Ga2ZnO4-ZnO System at 1350℃"(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系),J.Solid State Chem.,1991,Vol.93,p.298-315
[非专利文献3]N.Kimizuka,M.Isobe,and M.Nakamura,"Syntheses andSingle-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m＝3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m＝7,8,9,and 16)in the In2O3-ZnGa2O4-ZnOSystem"(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m＝7,8,9,and 16)),J.Solid StateChem.,1995,Vol.116,p.170-178
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正,"ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶構造"(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及结晶结构),固体物理(SOLID STATE PHYSICS),1993,Vol.28,No.5,p.317-327
[非专利文献5]K.Nomura,H.Ohta,K.Ueda,T.Kamiya,M.Hirano,andH.Hosono,"Thin-film transistor fabricated in single-crystallinetransparent oxide semiconductor"(由单晶透明氧化物半导体制造的薄膜晶体管),SCIENCE，2003,Vol.300,p.1269-1272
[非专利文献6]K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano,andH.Hosono,"Room-temperature fabrication of transparent flexible thin-filmtransistors using amorphous oxide semiconductors"(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造),NATURE，2004,Vol.432p.488-492
发明内容
在本发明的一个方式中，目的在于减少实际工作的不良影响且减少由于杂波所引起的不良影响。
本发明的一个方式包括电容元件，该电容元件使用成为端子电极或布线的导电层、氧化物半导体层及绝缘层构成，并且通过使用该电容元件和电阻元件构成滤波电路，来进行滤波而减少杂波所引起的不良影响。
本发明的一个方式是一种半导体装置，包括：端子电极；电连接到端子电极的布线；在平面视上重叠于端子电极的氧化物半导体层；在截面视上设置在端子电极和氧化物半导体层之间的绝缘层；以及通过布线从端子电极输入信号且根据输入的信号被控制工作的功能电路。
本发明的一个方式是一种半导体装置，包括：端子电极；电连接到端子电极的布线；在平面视上重叠于布线的氧化物半导体层；在截面视上设置在布线和氧化物半导体层之间的绝缘层；以及通过布线从端子电极输入信号且根据输入的信号被控制工作的功能电路。
注意，在本发明的一个方式中，可以采用将电源电压施加到氧化物半导体层的结构。
本发明的一个方式是一种半导体装置，包括：端子电极；第一布线；电连接到端子电极的第二布线；电连接到第二布线且在平面视上重叠于第一布线的氧化物半导体层；在截面视上设置在第一布线和氧化物半导体层之间的绝缘层；以及通过第二布线从端子电极输入信号且根据输入的信号被控制工作的功能电路。
注意，在本发明的一个方式中，可以采用将电源电压施加到第一布线的结构。
另外，在本发明的一个方式中，功能电路也可以采用具有使用氧化物半导体层的半导体元件的结构。
本发明的一个方式是一种显示装置，包括：衬底；设置在衬底上的布线；隔着布线设置在衬底上的第一绝缘层；设置在第一绝缘层上的第一氧化物半导体层；隔着第一氧化物半导体层设置在第一绝缘层上的第二绝缘层；设置在第二绝缘层上且通过设置在第一绝缘层及第二绝缘层中的开口部电连接到布线的端子电极；通过布线从端子电极输入信号且根据输入的信号被控制工作的驱动电路；以及由驱动电路控制工作的像素，其中驱动电路及像素分别具有晶体管，该晶体管具有设置在衬底上的栅电极；隔着栅电极设置在衬底上的栅极绝缘层；设置在栅极绝缘层上的源电极及漏电极；隔着栅极绝缘层设置在栅电极上且隔着源电极及漏电极设置在栅极绝缘层上的第二氧化物半导体层；隔着源电极及漏电极和第二氧化物半导体层设置在栅极绝缘层上的保护层；设置在保护层上且通过设置在保护层中的开口部电连接到源电极及漏电极的一方的电极。
注意，在本发明的一个方式中，第一氧化物半导体层可以采用隔着第一绝缘层设置在布线上的结构。
另外，在本发明的一个方式中，端子电极可以采用隔着第二绝缘层设置在第一氧化物半导体层上的结构。
另外，在本发明的一个方式中，可以采用如下结构：第一绝缘层是处于与栅极绝缘层同一层中，第二绝缘层是处于与保护层同一层中。
本发明的一个方式是在显示部中具有上述记载的显示装置的电子设备。
本发明的一个方式是一种显示装置的制造方法：在衬底上形成第一导电膜且对第一导电膜进行选择性地蚀刻形成第一导电层及第二导电层；隔着第一导电层及第二导电层在衬底上形成第一绝缘层且对第一绝缘层进行选择性地蚀刻，使第一导电层的一部分露出；在第一绝缘层上形成第二导电膜且对第二导电膜进行选择性地蚀刻形成第三导电层及第四导电层；隔着第三导电层及第四导电层在第一绝缘层上形成氧化物半导体膜且对氧化物半导体膜进行选择性地蚀刻在第一绝缘层上形成第一氧化物半导体层并且隔着第二导电层、第三导电层及第四导电层在第二导电层上形成第二氧化物半导体层；隔着第三导电层、第四导电层、第一氧化物半导体层及第二氧化物半导体层在第一绝缘层上形成第二绝缘层且对第二绝缘层进行选择性地蚀刻，使第一导电层的一部分及第四导电层的一部分露出；在露出的第一导电层的一部分上、露出的第四导电层的一部分上及第二绝缘层上形成第三导电膜且对第三导电膜进行选择性地蚀刻形成电连接到第一导电层并具有端子电极的功能的第五导电层并且形成电连接到第四导电层的第六导电层。
注意，在本发明的一个方式中，也可以隔着第一绝缘层在第一导电层上形成第一氧化物半导体层。
另外，在本发明的一个方式中，也可以隔着第二绝缘层在第一氧化物半导体层上形成端子电极。
通过本发明的一个方式，可以减少实际工作的不良影响且减少由于杂波所引起的不良影响。
附图说明
图1A和1B是示出实施方式1中的半导体装置的结构的一例的图；
图2A和2B是示出实施方式1中的半导体装置的结构的一例的图；
图3A和3B是示出实施方式1中的半导体装置的结构的一例的图；
图4A和4B是示出实施方式1中的半导体装置的结构的一例的图；
图5A和5B是示出实施方式1中的半导体装置的结构的一例的图；
图6A和6B是示出实施方式1中的半导体装置的结构的一例的图；
图7A和7B是示出实施方式1中的半导体装置的结构的一例的图；
图8A和8B是示出图1A至图7B所示的半导体装置的等效电路的电路图；
图9是示出实施方式1中的电容元件的电压-电容特性的验证结果的图；
图10是示出进行实施方式1中的功能验证的滤波电路的电路模型的电路图；
图11A和11B是示出在利用图10所示的电路模型的计算的验证中，被输入第一数字信号时的输入输出特性的图；
图12A和12B是示出在利用图10所示的电路模型的计算的验证中，被输入第二数字信号时的输入输出特性的图；
图13A和13B是示出在利用图10所示的电路模型的计算的验证中，被输入第三数字信号时的输入输出特性的图；
图14是示出在实施方式2中的显示装置的结构的一例的图；
图15A和15B是示出图14所示的显示装置的像素的电路结构的一例的电路图；
图16A和16B是示出图14所示的显示装置的像素中的晶体管的结构的一例的截面图；
图17是示出图14所示的显示装置的像素中的晶体管的结构的一例的截面图；
图18A和18B是图14所示的显示装置的驱动电路的结构的框图；
图19A和19B是示出图14所示的显示装置的端子部的结构的一例的图；
图20A和20B是示出实施方式3中的显示装置的端子部及半导体元件部的制造方法的一例的截面图；
图21A和21B是示出实施方式3中的显示装置的端子部及半导体元件部的制造方法的一例的截面图；
图22A和22B是示出实施方式3中的显示装置的端子部及半导体元件部的制造方法的一例的截面图；
图23A和23B是示出实施方式4中的发光面板的结构的一例的图；
图24A1、24A2和24B是示出实施方式4中的液晶面板的结构的一例的图；
图25是示出实施方式4中的液晶显示模块的一例的图；
图26是示出实施方式5中的电子纸的结构的一例的截面图；
图27是示出实施方式5中的电子书籍的结构的一例的图；
图28A和28B是示出实施方式6中的电子设备的结构的一例的图；
图29A和29B是示出实施方式6中的电子设备的结构的一例的图；
图30A和30B是示出实施方式6中的电子设备的结构的一例的图。
具体实施方式
使用附图下面说明本发明的实施方式例。但是，本发明不局限于以下的说明，只要是本领域的技术人员就容易理解一个事实是其形态和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，公开的发明不应该被解释为仅限于以下所示的实施方式的记载内容。
实施方式1
在本实施方式中，对本发明的一个方式的半导体装置进行说明。
参照图1A和1B说明本实施方式中的半导体装置的结构的一例。图1A和1B是示出本实施方式中的半导体装置的结构的一例，图1A是俯视图，图1B是沿着图1A的线A1-A2的截面图。
图1A和1B所示的半导体装置如图1A所示那样具有衬底100、电极101、布线102、功能电路103、氧化物半导体层104。再者如图1B所示具有绝缘层106和绝缘层107。
另外，如图1B所示，将布线102设置在衬底100上，将绝缘层106隔着布线102设置在衬底100上，将氧化物半导体层104设置在绝缘层106上，将绝缘层107隔着氧化物半导体层104设置在绝缘层106上。
注意，在本说明书中，特别指定的情况除外，在记载A设置在B上或A设置在B的上面的情况下，B未必直接接触在A的上面地设置，包括例如在截面视上A和B之间夹有其他对象物的情况。这里，以A和B为对象物(例如，装置、元件、电路、布线、电极、端子、膜、层等)。
另外，记载A设置在B的下面的情况也同样，A未必直接接触在B的下面地设置，包括例如在截面视上A和B之间夹有其他对象物的情况。
电极101通过设置在绝缘层106及绝缘层107中的开口部105电连接到布线102。电极101具有半导体装置的端子电极的功能。端子电极也可以用作具有如下功能的端子：从外部输入信号的端子(也称为信号输入端子)、被供应电源的端子(也称为电源端子)或与其他元件或电路等的连接部的端子(连接端子)。作为电极101可以使用如导电材料。
作为布线102，可以使用如导电材料。
功能电路103是具有预定功能的电路，例如通过电极101及布线102输入信号，根据输入的信号功能电路103被控制工作。例如对功能电路103通过电极101及布线102供应电压。功能电路103可以使用如具有半导体元件的电子电路构成，再者半导体元件可以使用如氧化物半导体材料构成。有些氧化物半导体材料具有透光性，并且具有比非晶硅等高的迁移率。
注意，一般而言，电压是指在两点之间的电位的差异(也称为电位差)，电位是指从某个基准点到电场内的另一个点传送单位电荷(unit charge)时所需要的功耗量。但是，在电子电路中，在电路图等中虽然指的是只有一点，但是有时使用如该一点的电位和成为基准的电位(也称为基准电位)的电位差作为值，另外，有时电压和电位的值在电路图等中都表示为伏特(V)，因此区别是困难的。在本申请文件(说明书及权利要求书)中，在表示某一点的电压的情况下，特别指定的情况除外，某一点的电压是指表示该一点的电位和基准电位的之间的电位差。
作为电源电压可以使用如相对地高电压一侧的电压或低电压一侧的电压。将高电压一侧的电源电压称为高电源电压(也称为Vdd)，将低电压一侧的电源电压称为低电源电压(也称为Vss)。另外，也可以将接地电位用作高电源电压或低电源电压。例如，在高电源电压为接地电位时，低电源电压为低于接地电位的电压，并且在低电源电压为接地电位时，高电源电压为高于接地电位的电压。
作为氧化物半导体层104，可以使用如氧化物半导体材料。因此例如在功能电路103应用使用氧化物半导体材料的半导体元件的情况下，可以将用于功能电路103的半导体元件的半导体层和氧化物半导体层104形成为同一个层通过对由同一氧化物半导体材料构成的半导体膜(也称为氧化物半导体膜)进行选择性的蚀刻来形成用于功能电路103的半导体元件的半导体层和氧化物半导体层104，因此可以不增加步骤数地形成氧化物半导体层104。
作为氧化物半导体膜可以使用如包含Sn、In及Zn中的任何一种的氧化物半导体膜等。例如，在使用氧化物半导体膜的情况下，作为氧化物半导体膜使用包含非晶成分的氧化物半导体膜。另外，也可以使用在氧化物半导体膜中包含晶粒(也称为纳米晶体)的氧化物半导体膜。该氧化物半导体膜中的晶粒(纳米晶体)的直径为1nm至10nm，典型的为2nm至4nm左右。
另外，作为氧化物半导体可以使用如以InMo3(ZnO)m(m＞0)表示的结构的氧化物半导体。另外，作为M，其表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，除了作为M包含Ga的情况之外，还有包含Ga以外的上述金属元素的情况如Ga和Ni或Ga和Fe等。并且，除了作为M包含的金属元素之外，上述氧化物半导体还可以包含作为杂质元素的Fe、Ni、另一种过渡金属元素或该过渡金属的氧化物。在本说明书中，在以InMo3(ZnO)m(m＞0)表示的结构的氧化物半导体中，将作为M至少包含Ga的结构的氧化物称为In-Ga-Zn-O类氧化物半导体，将该薄膜称为In-Ga-Zn-O类非单晶膜。
另外，作为氧化物半导体膜除了上述之外，还可以使用In-Sn-Zn-O类、Al-In-Zn-O类、Ga-Sn-Zn-O类、Al-Ga-Zn-O类、Al-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体膜。
如图1A和1B所示，本实施方式的半导体装置具有由氧化物半导体层、形成布线或电极的导电层、设置在氧化物半导体层和导电层之间的绝缘层形成的电容元件。该电容元件具有用作保护电路的一部分的功能。另外，该电容元件具有作为减少杂波所引起的不良影响的滤波电路的一部分的功能。
注意，在图1A和1B中，作为一例，说明在平面视上氧化物半导体层104和电极101重叠且氧化物半导体层104和布线102重叠的结构的半导体装置，但是不局限于图1A和1B所示的半导体装置的结构。在本实施方式的半导体装置也可以使用其他结构。使用图2A和2B说明本实施方式中的半导体装置的结构的其他一例。图2A和2B是示意性地表示本实施方式中的半导体装置的结构的一例的图，图2A是俯视图，图2B是沿着图2A的线A1-A2的截面图。
图2A和2B表示的半导体装置如图2A所示那样具有电极101、布线102、功能电路103、氧化物半导体层104、布线108，并且如图2B所示那样具有绝缘层106和绝缘层107。
另外，如图2B所示，布线102设置在衬底100上，绝缘层106隔着布线102设置在衬底100上，氧化物半导体层104设置在绝缘层106上，布线108设置在绝缘层106上，绝缘层107隔着氧化物半导体层104及布线108设置在绝缘层106上，电极101设置在绝缘层107上。如图2A所示，在平面视上氧化物半导体层104和布线102重叠。
布线108电连接到氧化物半导体层104，电极101电连接到布线108。
功能电路103通过电极101及布线108输入信号，根据输入的信号功能电路103被控制工作。或者，对功能电路103通过电极101及布线108供应电压。
注意，因为图2A和2B所示的其他半导体装置的各结构的说明与图1A和1B所示的半导体装置的各结构的说明相同，所以适当地采用图1A和1B所示的半导体装置的各结构的说明。
再者，使用图3A和3B说明本实施方式中的半导体装置的结构的其他一例。图3A和3B是示意性地表示本实施方式中的半导体装置的结构的一例的图，图3A是俯视图，图3B是沿着图3A的线A1-A2的截面图。
图3A和3B示出的半导体装置如图3A所示那样具有电极101、布线102、功能电路103、氧化物半导体层104，并且如图3B所示那样具有绝缘层106和绝缘层107。
另外，如图3B所示绝缘层106隔着布线102设置在衬底100上，氧化物半导体层104设置在绝缘层106上，绝缘层107隔着氧化物半导体层104设置在绝缘层106上，电极101隔着绝缘层107设置在氧化物半导体层104上。如图3A所示，在平面视上氧化物半导体层104和电极101重叠，氧化物半导体层104和布线102不重叠的结构。注意，因为图3A和3B所示的其他半导体装置的各结构的说明与图1A和1B所示的半导体装置的各结构的说明相同，所以适当地采用图1A和1B所示的半导体装置的各结构的说明。
再者，使用图4A和4B说明本实施方式中的半导体装置的结构的其他一例。图4A和4B是示意性地表示本实施方式中的半导体装置的结构的一例的图，图4A是俯视图，图4B是沿着图4A的线A1-A2和A3-A4的截面图。
图4A和4B表示的半导体装置如图4A所示那样具有电极101、布线102、功能电路103、氧化物半导体层104，并且如图4B所示那样具有绝缘层106和绝缘层107。
另外，如图4B所示绝缘层106隔着布线102设置在衬底100上，氧化物半导体层104隔着绝缘层106设置在布线102上，绝缘层107隔着氧化物半导体层104设置在绝缘层106上，电极101设置在绝缘层107上。如图4A所示，在平面视上氧化物半导体层104和布线102重叠，氧化物半导体层104和电极101不重叠的结构。注意，因为图4A和4B所示的其他半导体装置的各结构的说明与图1A和1B所示的半导体装置的各结构的说明相同，所以适当地采用图1A和1B所示的半导体装置的各结构的说明。
注意，图1A和1B、图2A和2B及图4A和4B所示的半导体装置在平面视上布线102和氧化物半导体层104重叠。虽然本实施方式的半导体装置未必采用将布线和氧化物半导体层重叠地设置的结构，但是通过采用布线和氧化物半导体层重叠设置的结构，可以抑制由于光入射而引起的氧化物半导体层的退化。
再者，使用图5A和5B说明本实施方式中的半导体装置的结构的其他一例。图5A和5B是示意性地表示本实施方式中的半导体装置的结构的一例的图，图5A是俯视图，图5B是沿着图5A的线A1-A2和A3-A4的截面图。
图5A和5B表示的半导体装置如图5A所示那样具有电极101、布线102、功能电路103、氧化物半导体层1041、氧化物半导体层1042及布线108，并且如图5B所示那样具有绝缘层106和绝缘层107。
另外，如图5B所示布线102设置在衬底100上，绝缘层106隔着布线102设置在衬底100上，布线108设置在绝缘层106上，氧化物半导体层1041隔着绝缘层106设置在布线102上，氧化物半导体层1042隔着绝缘层106及布线108设置在布线102上，绝缘层107隔着氧化物半导体层1041、氧化物半导体层1042及布线108设置在绝缘层106上，电极101设置在绝缘层107上。如图5A所示，在平面视上氧化物半导体层1041、电极101及布线102重叠，并且氧化物半导体层1042、布线102及电极101重叠。
电极101通过设置在绝缘层106及绝缘层107中的开口部1051电连接到布线102。另外，电极101通过设置在绝缘层107中的开口部1052电连接到布线108。
作为氧化物半导体层1041及氧化物半导体层1042可以使用如能够应用于图1A和1B所示的氧化物半导体层104的材料。
注意，因为图5A和5B所示的其他半导体装置的各结构的说明与图1A和1B所示的半导体装置的各结构的说明相同，所以适当地采用图1A和1B所示的半导体装置的各结构的说明。
如图5A和5B所示，本实施方式所示的半导体装置可以具有多个氧化物半导体层，且本实施方式所示的半导体装置也可以具有由多个氧化物半导体层、形成布线或电极的导电层、设置在氧化物半导体层和导电层之间的绝缘层形成的多个电容元件。该电容元件的每一个具有用作保护电路的一部分的功能。另外，该电容元件具有用作减少杂波所应起的影响的滤波电路的一部分的功能。例如，也可以采用如下结构：将一方的电容元件用作当被输入正电压的信号或被供应正电压时进行工作的滤波电路的一部分，并且将另一方的电容元件用作当被输入负电压的信号或被供应负电压时进行工作的滤波电路的一部分。另外，因为图5A和5B所示的半导体装置中，可以将多个氧化物半导体层成为相同导电型，所以可以防止步骤数的增加。
再者，使用图6A和6B说明本实施方式中的半导体装置的结构的其他一例。图6A和6B是示意性地表示本实施方式中的半导体装置的结构的一例的图，图6A是俯视图，图6B是沿着图6A的线A1-A2和A3-A4的截面图。
图6A和6B表示的半导体装置如图6A所示那样具有电极101、布线102、功能电路103、氧化物半导体层1041及氧化物半导体层1042，并且如图6B所示那样具有绝缘层106和绝缘层107。
另外，如图6B所示，布线102设置在衬底100上，绝缘层106隔着布线102设置在衬底100上，氧化物半导体层1041及氧化物半导体层1042隔着绝缘层106设置在布线102上，绝缘层107隔着氧化物半导体层1041及氧化物半导体层1042设置在绝缘层106上，电极101设置在绝缘层107上。如图6A所示，图6A和6B所示的半导体装置在平面视上氧化物半导体层1041、氧化物半导体层1042及布线102重叠，并且氧化物半导体层1041、氧化物半导体层1042及电极101不重叠。注意，在平面视上可以适当地设定图6B所示的氧化物半导体层1041和氧化物半导体层1042的间隔。另外，虽然本实施方式的半导体装置未必将布线和氧化物半导体层重叠设置，但是通过采用布线和氧化物半导体层重叠的结构，可以抑制由于光入射而引起的氧化物半导体层的退化，这是优选的。
作为氧化物半导体层1041及氧化物半导体层1042可以使用如能够应用于图1A和1B所示的氧化物半导体层104的材料。
注意，因为图6A和6B所示的其他半导体装置的各结构的说明与图1A和1B所示的半导体装置的各结构的说明相同，所以适当地采用图1A和1B所示的半导体装置的各结构的说明。
如图6A和6B所示，本实施方式的半导体装置可以具有多个氧化物半导体层，且本实施方式的半导体装置可以具有由多个氧化物半导体层、形成布线或电极的导电层、由设置在氧化物半导体层和导电层之间的绝缘层形成的多个电容元件的结构。该电容元件的每一个具有用作保护电路的一部分的功能。另外，该电容元件具有用作减少杂波所应起的影响的滤波电路的一部分的功能。例如，也可以采用如下结构：将一方的电容元件用作当被输入正电压的信号或被供应正电压时进行工作的滤波电路的一部分，并且将另一方的电容元件用作当被输入负电压的信号或被供应负电压时进行工作的滤波电路的一部分。
再者，使用图7A和7B说明本实施方式中的半导体装置的结构的其他一例。图7A和7B是示意性地表示本实施方式中的半导体装置的结构的一例的图，图7A是俯视图，图7B是沿着图7A的线A1-A2的截面图。
图7A和7B表示的半导体装置如图7A所示那样具有电极101、布线102、功能电路103、氧化物半导体层104，并且如图7B所示那样具有绝缘层106和绝缘层107。
另外，如图7B所示氧化物半导体层104设置在衬底100上，绝缘层106隔着氧化物半导体层104设置在衬底100上，布线102隔着绝缘层106设置在氧化物半导体层104上，绝缘层107设置在布线102上，电极101设置在布线102及绝缘层107上。如图7A所示，在平面视上氧化物半导体层104和布线102重叠，并且氧化物半导体层104和电极101重叠。注意，因为图7A和7B所示的其他半导体装置的各结构的说明与图1A和1B所示的半导体装置的各结构的说明相同，所以适当地采用图1A和1B所示的半导体装置的各结构的说明。
注意，虽然图7A和7B所示的半导体装置在平面视上氧化物半导体层104和布线102重叠，并且氧化物半导体层104和电极101重叠，但是本实施方式的半导体装置不局限于此。既可以采用布线102和氧化物半导体层104重叠，并且电极101和氧化物半导体层104不重叠的结构，又可以采用电极101和氧化物半导体层104重叠，并且布线102和氧化物半导体层104不重叠的结构。
使用图8A和8B说明图1A至图7B分别示出的半导体装置的等效电路。图8A和8B是表示图1A至图7B分别示出的半导体装置的等效电路的电路图，图8A表示图1A和1B、图2A和2B、图3A和3B、图4A和4B、图7A和7B分别示出的半导体装置的等效电路，图8B表示图5A和5B及图6A和6B分别示出的半导体装置的等效电路。
图8A所示的等效电路具有端子111、电阻元件112、电容元件113及功能电路114。
端子111的一部分包括电极101，并且通过端子111输入信号或供应电压。
电阻元件112可以通过利用如布线102的布线电阻形成。另外，本发明不局限于此，在本实施方式的半导体装置中也可以使用如半导体材料等另外形成电阻元件。
电容元件113具有第一端子及第二端子，第一端子通过电阻元件112电连接到端子111，并且第一端子电连接到功能电路114，对第二端子通过端子115供应预定的电压。电容元件113的第一端子例如由导电层及半导体层的一方构成。或者，电容元件113的第二端子由导电层及半导体层的另一方构成。作为导电层，可以使用如电极101、布线102或布线108等，作为半导体层可以使用如氧化物半导体层104。或者，对电容元件113的第二端子供应预定的电压。作为预定的电压可以举出如电源电压。电源电压的值可以以根据被输入的信号获得所希望的功能的方式适当地设定。但是，本发明不局限于此，将电容元件113的第二端子成为浮动状态。电容元件113具有可变电容的功能。
如图8A所示，图1A和1B、图2A和2B、图3A和3B、图4A和4B、图7A和7B分别示出的半导体装置采用具有使用电阻元件及电容元件的滤波电路的结构。
接着，作为本实施方式的半导体装置的工作的一例，等效电路在图8A示出的结构的半导体装置的工作。在此说明输入信号的电压的绝对值为一定值以下的情况和输入信号的电压的绝对值为一定值以上的情况。注意，考虑如功能电路的规格等可以适当地设定一定值。
电容元件113根据输入信号的电压改变电容值。在输入信号的电压的绝对值为一定值以下的情况下，施加到电容元件113的端子之间的电压的绝对值小于一定值，并且电容元件113的电容小于一定值，因此相对于滤波电路的输入信号的输出信号的延迟时间短于一定时间。因此，滤波效果小。注意，施加到电容元件的电压、电容元件的电容及延迟时间根据半导体装置的规格适当地设定。
另外，在输入信号的电压的绝对值大于一定值的情况下，施加到电容元件113的端子之间的电压的绝对值大于一定值，并且根据输入信号电容元件113的电容大于一定值，因此相对于滤波电路的输入信号的输出信号的延迟变大。因此，与输入信号的电压的绝对值为一定值以下的情况相比，避免杂波的滤波效果变大。以上是等效电路在图8A示出的结构的半导体装置的工作。
图8B所示的等效电路具有端子111、电阻元件112、电容元件1131、电容元件1132及功能电路114。
端子111的一部分包括电极101，并且通过端子111输入信号或供应电压。
电阻元件112可以通过利用如布线102的布线电阻形成。另外，本发明不局限于此，在本实施方式的半导体装置中也可以使用如半导体材料等另外形成电阻元件。
电容元件1131具有第一端子及第二端子，第一端子通过电阻元件112电连接到端子111，并且第一端子电连接到功能电路114，对第二端子通过端子1151供应高电源电压。电容元件1131的第一端子例如由导电层构成。或者，电容元件1131的第二端子例如由半导体层构成。作为导电层，可以使用如电极101、布线102、或布线108等，作为半导体层可以使用如氧化物半导体层1041。电容元件1131具有用作可变电容的功能。
电容元件1132具有第一端子及第二端子，第一端子通过电阻元件112电连接到端子111，并且第一端子电连接到功能电路114，对第二端子通过端子1152供应低电源电压。电容元件1132的第一端子例如由半导体层构成。或者，电容元件1132的第二端子例如由导电层构成。作为导电层，可以使用如电极101、布线102、或布线108等，作为半导体层可以使用如氧化物半导体层1042。电容元件1132具有用作可变电容的功能。
如图8B所示，图5A和5B、图6A和6B示出的半导体装置具有使用电阻元件及两个电容元件的滤波电路的结构。
接着，作为本实施方式的半导体装置的工作的一例，等效电路在图8B示出的结构的半导体装置的工作。在此说明作为一例通过端子111输入信号的情况，还说明输入信号的电压的绝对值为一定值以下的情况和输入信号的电压的绝对值为一定值以上的情况。注意，考虑如功能电路的规格等可以适当地设定一定值。
电容元件1131及电容元件1132根据输入信号的电压变化电容值。在输入信号的电压的绝对值为一定值以下的情况下，施加到电容元件1131及电容元件1132的端子之间的电压小于负的一定值，并且电容元件1131及电容元件1132的电容小于一定值，因此对于滤波电路的输入信号的输出信号的延迟时间短于一定时间。因此，滤波效果小。注意，施加到电容元件的电压、电容元件的电容及延迟时间根据半导体装置的规格适当地设定。
另外，在输入信号的电压大于正的一定值的情况下，施加到电容元件1131的端子之间的电压大于正的一定值，并且根据输入信号电容元件1131的电容大于一定值，因此对于滤波电路的输入信号的输出信号的延迟变大。因此，与输入信号的电压为正的一定值以下或负的一定值以上的情况相比，对于杂波的滤波效果变大。
另外，在输入信号的电压小于负的一定值的情况下，施加到电容元件1132的端子之间的电压大于正的一定值，并且根据输入信号电容元件1132的电容大于一定值，因此对于滤波电路的输入信号的输出信号的延迟变大。因此，与输入信号的电压为正的一定值以下或负的一定值以上的情况相比，对于杂波的滤波效果变大。以上是等效电路在图8B示出的结构的半导体装置的工作。
如上所述，当被输入电压的绝对值为一定值以下的信号时，将电容元件的电容变小且输入到功能电路的信号的延迟变小，并且当被输入电压的绝对值大于一定值的信号时，将电容元件的电容变大且输入到功能电路的信号的延迟变大。由此，可以减少实际工作的不良影响，例如当发生杂波时减少由输入信号的杂波而引起的影响。注意，本发明不局限于利用信号的情况，即使通过端子电极供应电压，也可以减少由电压的杂波所引起的不良影响。
另外，与如具有使用多晶半导体的半导体元件的功能电路相比，具有使用氧化物半导体的半导体元件的功能电路需要较高的工作电压的情况多，因此有输入信号的电压的绝对值高的趋势。但是，如本实施方式的半导体装置那样，使用电容元件的滤波电路设置在功能电路和端子电极的电连接之间，而即使是具有使用氧化物半导体的半导体元件的功能电路，也可以减少杂波所引起的不良影响。
再者，对使用半导体层的电容元件的电压-电容特性通过计算进行检测。注意，在该计算中使用矽谷科技公司(Silvaco Data Systems LTD)制造的TCAD软件“Atlas”作为模拟器。另外，在该计算中，以电容元件为一例，采用使用半导体层的MIS电容。此外，在表1中示出在计算中使用的主要参数。
表1
绝缘层的相对介电常数 4
半导体层的相对介电常数 10
绝缘层的厚度 0.1[μm]
半导体层的厚度 2.0[μm]
半导体层的电子亲和力 4.2[eV]
带隙 1.1[eV]，3.0[eV]
导带的有效密度 2.8×1019[cm3]
价电子带的有效密度 1.04×1019[cm-3]
如表1所示，带隙(称为Eg)为3.0eV和1.1eV的两种。Eg＝3.0eV是当将非晶氧化物半导体作为氧化物半导体之一用于半导体层时的带隙的一例，Eg＝1.1eV是作为比较例子当将硅半导体用于半导体层时的带隙的一例。另外，将测量频率设定为1×106kHz。另外，半导体层为n型。
使用图9说明电容元件的电压-电量特性的检测结果。图9是示出本实施方式中的电容元件的电压-电量特性的计算结果的图，横轴表示施加到电容元件的电压(也称为Vc)，纵轴表示整个电容C除以绝缘层的电容Cox。
如图9所示，电压-电容特性表示以以上述参数等设计的装置的设想的电压-电容特性。例如，在-1V以下的负电压一侧，当Eg＝3.0eV时C/Cox结束于大约0.13，当Eg＝1.1eV时C/Cox结束于大约0.24。当Eg＝3.0eV时的电容小于当Eg＝1.1eV时的电容。另外，在正电压一侧，当Eg＝3.0eV时及当Eg＝1.1eV时电压越高电容越大，结束于C/Cox＝1。由此可知，使用半导体层的电容元件都具有如下特性，即当累积状态时电容变大，而当反转状态时电容变小。而且，当反转状态时使用Eg＝3.0eV的半导体时的电容小于使用Eg＝1.1eV的半导体时的电容。反转状态时的电容元件的电容等于绝缘层的电容和半导体层的耗尽层电容串联连接的电容。
由此可知如下，即在将使用半导体层的电容元件用于滤波电路的情况下，当输入电压的绝对值为一定值以下的通常的信号时，优选将电容元件成为反转状态，并且当输入电压的绝对值大于一定值的通常的信号时，优选将电容元件成为累积状态。但是，不局限于此。
再者，对使用具有半导体层的电容元件的滤波电路，进行通过计算的功能检测。首先，使用图10说明在本计算中使用的滤波电路的电路模型。图10是表示进行本实施方式中的功能检测的滤波电路的电路模型的电路图。
图10表示的电路模型具有端子201、电阻元件202、电容元件203、端子204、电容元件205、端子206及端子207。
在图10所示的电路图模型中通过端子201被输入输入信号(也称为IN)。将输入信号输入到由电阻元件202、电容元件203及电容元件205构成的滤波电路，通过端子207输出滤波电路的输出信号(也称为OUT)。
再者，在图10所示的电路模型中，通过端子204供应高电源电压，并且通过端子206供应低电源电压。
使用上述图10所示的电路模型进行检测。注意，在该计算中使用矽谷科技公司(Silvaco Data Systems LTD)制造的TCAD软件“Atlas”。另外，在该计算中，作为电容元件的一例，采用使用半导体层的MIS电容。此外，在该计算中适当地使用表1示出的参数。
在该计算中，对作为输入信号输入如下信号的情况进行计算，即：High状态(也称为H)的电压为5V，Low状态(也称为L)的电压为0V(H＝5V，L＝0V)的第一数字信号(也称为DS1)；H＝15V，L＝10V的第二数字信号(也称为DS2)；或H＝-5V，L＝-10V的第三数字信号(也称为DS3)。另外，在该计算中，设定为Vdd＝8V，Vss＝-3V，以当被输入第一数字信号时电容元件203及电容元件205成为反转状态，当被输入第二数字信号时电容元件205成为累积状态，当被输入第三数字信号时电容元件203成为累积状态。另外，在该计算中，设定半导体层的厚度及半导体层的载流子密度等，以在反转状态的情况下当Eg＝3.0eV时的C/Cox成为0.13，当Eg＝1.1eV时的C/Cox成为0.24。此外，将半导体层为n型。
使用图11A至图13B说明计算结果。图11A至图13B是表示图10所示的电路模型的通过计算进行的检测中的输入输出特性的图。
图11A是表示当被输入第一数字信号时的输入输出特性的图，横轴表示时间除以电阻元件202的电阻(也称为R)×绝缘层的电容Cox，纵轴表示信号电压(Vsig)。另外，图11B是图11A的T1-T2之间的放大图。注意，在该计算中，设定电阻元件202的电阻和绝缘层的电容面积，以使RCox＝2.83μs。
图12A是表示当被输入第二数字信号时的输入输出特性的图，横轴表示时间除以电阻元件202的电阻(R)×绝缘层的电容(Cox)，纵轴表示电压。另外，图12B是图12A的T1-T2之间的放大图。
图13A是表示当被输入第三数字信号时的输入输出特性的图，横轴表示时间除以电阻元件202的电阻(R)×绝缘层的电容(Cox)，纵轴表示电压。另外，图13B是图13A的T1-T2之间的放大图。
注意，图11A、图12A及图13A中的横轴分别具有各刻度相等的值。另外，图11B、图12B及图13B中的横轴分别具有各刻度相等的值。
当被输入第一数字信号时，如图11A和11B所示，当Eg＝3.0eV时的输出信号(也称为OUT)的上升时间或下降时间的延迟小于当Eg＝1.1eV时的输出信号的上升时间或下降时间的延迟。这是因为如上图9所示，在反转状态下，当Eg＝3.0eV时的电容小于当Eg＝1.1eV时的电容的缘故。
此外，当被输入第二数字信号时，如图12A和12B所示，当Eg＝3.0eV时的输出信号及当Eg＝1.1eV时的输出信号的上升时间延迟大于当被输入第一数字信号时的延迟。这是因为如上述图9所示，在累积状态下，随着电压的增高，当Eg＝3.0eV时的电容及当Eg＝1.1eV时的电容都提高到一定值的缘故。
此外，当被输入第三数字信号时，如图13A和13B所示，当Eg＝3.0eV时的输出信号及当Eg＝1.1eV时的输出信号的下降时间延迟大于当被输入第一数字信号时的延迟。这是因为如上图9所示，在累积状态下，随着电压的增高，当Eg＝3.0eV时的电容及当Eg＝1.1eV时的电容都提高到一定值的缘故。
再者，表2中总结当被输入第一数字信号至第三数字信号时的输出信号的延迟时间。注意，在表2中，tf表示下降时间，tr表示上升时间，并且根据(tf+tr)/2表示平均延迟时间。注意，在此将延迟时间定义为输出信号变为输入信号的振幅的10％至90％时所需要的时间。再者，表2所示的值是各延迟时间除以RCox。
表2
如表2所示，当被输入第一数字信号(DS1)时的平均延迟时间小于当被输入第二数字信号(DS2)及第三数字信号(DS3)时的平均延迟时间。另外，在被输入第一数字信号(DS1)的情况下，当Eg＝3.0eV时的平均延迟时间小于Eg＝1.1eV时的输出信号的平均延迟时间。
根据上述检测结果，可知当使用具有氧化物半导体层的电容元件的滤波电路被输入其绝对值为一定范围内的电压的信号时，可以减少输出信号的延迟，并且当被输入其绝对值为一定范围外的电压的信号时，可以使输出信号延迟。由此可知，减少实际工作的不良影响，例如当由于杂波等被输入比一定值高的绝对值的电压的信号时，可以减少由于杂波而引起的影响。
注意，即使如当对氧化物半导体层进行热处理时，也当然可以求得与上述特性同样的检测结果。
另外，因为如上所示，延迟时间根据电阻及电容的值而决定，所以例如通过根据功能电路的规格适当地设定输入信号、高电源电压、低电源电压的值，当然可以获得与本计算中所使用的滤波电路同样的滤波特性。
实施方式2
在本实施方式中，说明本发明的一个方式的显示装置。
使用图14说明本实施方式的显示装置的结构。图14是表示本实施方式的显示装置的结构的一例的图。
图14所示的显示装置具有端子501、布线502、扫描线驱动电路503、扫描线5031、信号线驱动电路504、信号线5041及像素部505。
端子电极501设置在端子部506中，例如具有用作被输入扫描信号及图像信号等的信号输入端子的一部分及被施加电源电压的电源端子的一部分的功能。
扫描线驱动电路503通过布线502电连接到端子电极501。对扫描线驱动电路503从端子部506输入如控制信号等的信号或供应电源电压，根据被输入的信号的时序通过扫描线5031输出图像信号。
信号线驱动电路504通过布线502电连接到端子电极501。对信号线驱动电路504从端子部506输入如控制信号及图像信号等的信号或供应电源电压，根据被输入的信号的时序通过信号线5041输出扫描信号。
像素部505具有多个像素5051，各像素5051分别电连接到扫描线5031的任一个及信号线5041的任一个，被输入扫描信号及图像信号。
使用图15A和15B说明像素5051的电路结构的一例。图15A和15B是表示像素5051的电路结构的一例的图。
图15A所示的像素具有晶体管611、液晶元件612及电容元件613。
晶体管611至少具有栅极端子、源极端子及漏极端子的三个端子。
注意，在本说明书中，栅极端子是指成为栅电极及电连接到栅电极的布线(也称为栅极布线)的导电层的一部分或整体。另外，源极端子是指成为源电极及电连接到源电极的布线(也称为源极布线)的层(包含导电层等)的一部分或整体。另外，漏极端子是指成为漏电极及电连接到漏电极的布线(也称为漏极布线)的层(包含导电层等)的一部分或整体。
另外，在本说明书中，有时由于晶体管的源极端子和漏极端子根据晶体管的结构或工作条件等而交替，所以难以限定栅极端子之外的晶体管的端子的哪一个端子为源极端子或漏极端子。由此，在本说明书中，在多个端子中将成为源极端子及漏极端子的任一方的端子表示为源极端子及漏极端子的一方，而将成为源极端子及漏极端子的另一方的端子表示为源极端子及漏极端子的另一方。
晶体管611具有用作选择开关的功能。另外，晶体管611的栅极端子电连接到图15A和15B所示的扫描线5031，并且晶体管611的源极端子及漏极端子的一方电连接到信号线5041。
液晶元件612具有第一端子及第二端子，第一端子电连接到晶体管611的源极端子及漏极电子的另一方，对第二端子供应预定值的电压。液晶元件612由如下构成：成为第一端子的一部分或整体的第一电极；成为第二端子的一部分或整体的第二电极；通过将电压施加到第一电极和第二电极之间而使透过率变化的具有液晶分子的层(也称为液晶层)。
作为液晶层的一例，可以应用于液晶层的液晶材料的一例，或可以应用于包含液晶层的液晶元件612的液晶模式的一例，可以使用向列液晶、胆甾醇型液晶、层列液晶、盘型液晶、热致液晶、溶致液晶(lyotropic liquid crystal)、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、铁电液晶、反铁电液晶、主链型液晶、侧链型高分子液晶、等离子体选址液晶(PALC)、香蕉型液晶、TN(TwistedNematic：扭转向列)方式、STN(Super Twisted Nematic；超扭转向列)方式、IPS(In-Plane-Switching；平面内切换)方式、FFS(Fringe Field Switching；边缘场切换)方式、MVA(Multi-domain Vertical Alignment；多象限垂直配向)方式、PVA(Patterned Vertical Alignment；垂直取向构型)方式、ASV(AdvancedSuper View；超视角)方式、ASM(Axially Symmetric aligned Micro-cell；轴线对称排列微单元)方式、OCB(Optical Compensated Birefringence；光学补偿弯曲)方式、ECB(Electrically Controlled Birefringence；电控双折射)方式、FLC(Ferroelectric Liquid Crystal；铁电性液晶)方式、AFLC(AntiFerroelectricLiquid Crystal；反铁电性液晶)、PDLC(Polymer Dispersed Liquid Crystal；聚合物分散液晶)方式、宾主方式、蓝相(Blue Phase)方式等。
电容元件613具有第一端子及第二端子，第一端子点连接到晶体管611的源极端子及漏极端子的另一方，对第二端子供应预定的电压。电容元件613具有成为第一端子的一部分或整体的第一电极、成为第二端子的一部分或整体的第二电极及绝缘层。电容元件613具有用作保持电容的功能。注意，未必设置电容元件613，但是通过设置电容元件613，可以抑制晶体管611受到的由于漏电流的影响。
接着，说明图15A所示的像素的工作。
首先，当由图14所示的扫描线驱动电路503选择扫描线5031时，由于从扫描线驱动电路503输入的扫描信号，晶体管611处于导通状态。
此时，液晶元件612的第一端子及电容元件613的第一端子的电位成为根据从信号线驱动电路504输入的图像信号的电位，液晶元件612根据施加到第一端子和第二端子之间的电压被控制其取向，像素根据液晶元件612的透过率进行显示。通过在每个扫描线5031中依次进行上述工作，在所有像素中写入数据。以上是图15A所示的像素的工作。
注意，本实施方式的显示装置中的像素的电路结构不局限于图15A所示的像素的电路结构，可以采用如对图15A所示的像素电路结构还设置另外开关元件(包括晶体管)、电阻元件或电容元件等的结构。
注意，本实施方式的显示装置中的像素的电路结构不局限于图15A所示的像素的电路结构，也可以采用其他电路结构。使用图15B说明本实施方式的显示装置中的像素的电路结构的其他一例。图15B是表示本实施方式的显示装置中的像素的电路结构的一例的电路图。
图15B所示的像素具有晶体管611、电容元件613、晶体管614及发光元件615。
晶体管611的栅极端子电连接到扫描线5031，晶体管611的源极端子及漏极端子的一方电连接到信号线5041。
电容元件613具有第一端子及第二端子，第一端子电连接到晶体管611的源极端子及漏极端子的另一方，对第二端子供应第一电压。电容元件613具有用作保持电容的功能。注意，电容元件613未必设置，但是通过设置电容元件613，可以维持晶体管614的导通状态一定期间。
晶体管614的栅极端子电连接到晶体管611的源极端子及漏极端子的另一方，对晶体管614的源极端子及漏极端子的一方供应第一电压。
发光元件615具有第一端子及第二端子，第一端子电连接到晶体管614的源极端子及漏极端子的另一方，对第二端子供应第二电压。发光元件615由如下构成：成为第一端子的一部分或整体的第一电极；成为第二端子的一部分或整体的第二电极；通过将电压施加到第一电极和第二电极之间来发光的电场发光层。作为发光元件615，可以使用如EL(也称为电致发光)元件，作为EL元件，可以使用如有机EL元件或无机EL元件。
注意，第一电压是高电源电压和低电源电压中的任何一方，第二电压是高电源电压和低电源电压中的另一方。哪一方是高电源电压还是低电源电压根据如晶体管614的极性设定，例如当晶体管614是P型晶体管时，在很多情况下将第一电压设定为高电源电压，将第二电压设定为低电源电压，并且当晶体管614是N型晶体管时，在很多情况下将第一电压设定为低电源电压，将第二电压设定为高电源电压。
发光元件615中的第一电极或第二电极的至少一方使用具有透光性的导电材料形成即可。由此，可以采用从与衬底相反一侧的面取出发光的顶部发射结构的发光元件、从衬底一侧的面取出发光的底部发射结构的发光元件、从衬底一侧及与衬底相反一侧的面取出发光的双面发射结构的发光元件。作为具有透光性的导电材料可以使用具有透光性的导电材料如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
电致发光层可以使用单个层或多个层的堆叠来形成。在由多个层构成的情况下，在第一电极上按顺序层叠电子注入层、电子传输层、电场发光层、空穴传输层、空穴注入层。注意，不一定必须设置上述所有的层。作为电场发光层可以使用有机化合物或无机化合物形成。
接着，说明图15B所示的像素的工作。
首先，当由图14所示的扫描线驱动电路503选择扫描线5031时，由于从扫描线驱动电路503输入的扫描信号，晶体管611处于导通状态。
此时，晶体管614的栅极端子及电容元件613的第一端子的电位成为对应于从信号线驱动电路504输入的图像信号的电位，晶体管614处于导通状态，晶体管614的源极端子及漏极端子之间电流流过。再者，根据流到晶体管614的电流，预定的电压施加到发光元件615的第一端子及第二端子之间，像素进行显示。通过在每个扫描线5031中依次进行上述工作，在所有像素中写入数据。以上是图15B所示的像素的工作。
当从信号线5041输入到像素的数据信号为数字信号时，通过切换晶体管的导通状态和截止状态来使像素处于发光状态或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。区域灰度法指的是通过将一个像素分成多个子像素，将各个子像素成为图15B所示的电路结构并基于数据信号独立地驱动各个子像素从而显示灰度的驱动方法。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
发光元件615因为与图15A所示的液晶元件612等相比响应速度快，所以适应于时间灰度级法。在具体地使用时间灰度级法进行显示时，将一个帧期间分成多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以显示灰度级。
接着，使用图16A和16B说明图14所示的显示装置的扫描线驱动电路503、信号线驱动电路504等的驱动电路或像素5051中的晶体管的结构的一例。图16A和16B是表示图14的显示装置的像素中的晶体管的结构的一例的截面图。
图16A所示的晶体管具有导电层601、绝缘层602、导电层603a及导电层603b、半导体层604。
导电层601设置在被形成面(图16A中衬底600)上。导电层601具有用作栅电极的功能。再者，在平面视上将导电层601和半导体层604重叠地布置，来可以使导电层601用作减少对于半导体层604的入射光的遮光层。通过导电层601具有用作遮光层的功能，可以抑制半导体层604的由于光的退化。因此，即使当半导体层604使用氧化物半导体材料时，晶体管也可以具有所希望的功能。
绝缘层602设置在导电层601上。绝缘层602具有用作栅极绝缘层的功能。
导电层603a及导电层603b设置在绝缘层602的一部分上。导电层603a用作源电极及漏电极的一方，导电层603b用作源电极及漏电极的另一方。例如，当导电层603a具有用作源电极的功能时，导电层603b具有用作漏电极的功能。
注意，在图16A所示的晶体管中，虽然将导电层603a及导电层603b隔着绝缘层602设置在导电层601上，但是本发明不局限于此，本实施方式的半导体装置也可以采用如在导电层601上之外的部分的绝缘层602上具有导电层603a及导电层603b的结构。
半导体层604隔着导电层603a及导电层603b设置在绝缘层602上。半导体层604是形成有沟道的层(也称为沟道形成层)。
此外，不局限于图16A所示的结构，本实施方式的晶体管也可以采用图16B所示的结构。
图16B所示的晶体管具有导电层601、绝缘层602、导电层603a及导电层603b、半导体层604、缓冲层605a及缓冲层605b。
图16B所示的晶体管具有对图16A所示的晶体管的结构追加缓冲层的结构。因此，对与图16A所示的晶体管相同的部分适当地引用图16A所示的晶体管的说明，下面说明与图16A所示的晶体管不同的部分。
缓冲层605a设置在导电层603a上，缓冲层605b设置在导电层603b上。缓冲层605a及缓冲层605b具有用作使导电层603a或导电层603b和半导体层604的电连接变得良好的层的功能。注意，缓冲层605a及缓冲层605b未必设置在导电层603a及导电层603b上，电连接到导电层603a及导电层603b即可。
缓冲层605a及缓冲层605b可以使用如与半导体层604相同的材料及相同的制造方法形成。另外，缓冲层605a及缓冲层605b优选具有与半导体层604相同的电导率或比半导体层604高的电导率。缓冲层605a及缓冲层605b例如通过形成半导体膜，通过光刻工序在半导体膜上选择性地形成抗蚀剂掩模，并且对半导体膜进行蚀刻来形成。
图16B所示的晶体管具有底部接触结构，其中在源电极及漏电极的上层具有成为沟道形成层的半导体层。通过采用底部接触结构，可以增加源电极及漏电极和半导体层的接触面积。注意，不局限于底部接触结构，本实施方式的晶体管也可以采用顶部接触结构，其中在成为沟道形成层的半导体层上具有源电极及漏电极。
图16A和16B所示的晶体管具有底部栅极结构，其中在栅电极上具有源电极及漏电极和沟道形成层。通过采用底部栅极结构，可以连续形成栅极绝缘层及半导体层。
注意，本实施方式的半导体装置不局限于底部栅极结构，也可以采用顶部栅极结构。使用图17说明顶部栅极结构的晶体管的结构。图17是表示图14所示的显示装置的像素中的晶体管的结构的一例的截面图。
图17所示的晶体管具有导电层601、绝缘层602、导电层603a及导电层603b、半导体层604。
半导体层604设置在被形成面(图17中的衬底600)上。半导体层604是形成有沟道的层(也称为沟道形成层)。
绝缘层602隔着半导体层604设置在衬底600上。绝缘层602具有用作栅极绝缘层的功能。
导电层601隔着绝缘层602设置在半导体层604上。导电层601具有用作栅电极的功能。
绝缘层606隔着导电层601设置在绝缘层602上。绝缘层606具有用作保护导电层601的保护层的功能。
导电层603a及导电层603b设置在绝缘层606的一部分上。导电层603a通过设置在绝缘层602及绝缘层606中的开口部电连接到半导体层604，并且导电层603b通过设置在绝缘层602及绝缘层606中的开口部电连接到半导体层604。导电层603a具有用作源电极及漏电极的一方的功能，并且导电层603b具有用作源电极及漏电极的另一方的功能。例如，当导电层603a具有用作源电极的功能时，导电层603b具有用作漏电极的功能。
接着，使用图18A和18B说明图14所示的显示装置中的扫描线驱动电路503及信号线驱动电路504的结构的一例。图18A和18B是表示图14所示的显示装置的驱动电路的结构的一例的图，图18A是表示扫描线驱动电路的结构的一例的框图，图18B是表示信号线驱动电路的结构的一例的框图。
图18A表示的扫描线驱动电路503具有移位寄存器711、电平转移器712及缓冲电路713。
对移位寄存器711输入栅极起始脉冲(GSP)和栅极时钟信号(GCK)等的信号。
电平转移器712具有基于被输入的信号生成根据用途而不同的多个信号的功能。
缓冲电路713具有放大输入到缓冲电路713的电平转移器712的输出信号的功能，例如具有运算放大器等的结构。
图18B所示的信号线驱动电路504具有移位寄存器721、锁存电路722、电平转移器723、缓冲电路724及DA转换电路725。
对移位寄存器721输入源极起始脉冲(SSP)和源极时钟信号(SCK)等的信号。
对锁存电路722输入图像数据信号(DATA)及锁存信号(LAT)。锁存电路722将输入到锁存电路722的图像数据信号保持一定期间，将所保持的信号一齐输出到图14中的像素部。将这称为线顺序驱动。
电平转移器723具有基于被输入的信号生成根据用途不同的多个信号的功能。
缓冲电路724具有放大被输入的信号的功能，例如具有运算放大器等的结构。
DA转换电路725具有当被输入的信号为数字信号时将该信号转换为模拟信号的功能。注意，当被输入的信号为模拟信号时未必设置DA转换电路725。
上述驱动电路可以使用如利用氧化物半导体材料的半导体元件构成。作为半导体元件，可以举出如晶体管、电容元件或电阻元件等。例如，当使用晶体管的情况下，可以使用与像素中的晶体管相同的结构的晶体管。
接着，使用图19A和19B说明端子部506的结构的一例。图19A和19B是图14所示的显示装置中的端子部506的结构的一例的图，图19A是俯视图，图19B是沿着图19A的线B1-B2的截面图。
图19A所示的端子部506具有端子910a、端子910b及端子910c。再者，如图19B所示具有半导体层9032、绝缘层905及绝缘层906。
端子910a具有导电层901a、导电层902a，端子910b具有导电层901b、导电层902b、端子910c具有导电层901c、导电层902c。
另外，如图19B所示，绝缘层905设置在导电层902a、导电层902b及导电层902c上，半导体层9032隔着绝缘层905设置在导电层902a、导电层902b及导电层902c上，绝缘层906设置在半导体层9032上，导电层901a、导电层901b及导电层901c隔着绝缘层906设置在半导体层9032上。即，在平面视上半导体层9032和导电层901a、导电层901b及导电层901c重叠，并且半导体层9032和导电层902a、导电层902b及导电层902c重叠。
导电层901a、导电层901b及导电层901c分别具有如用作半导体装置的端子电极的功能。作为导电层901a、导电层901b及导电层901c可以使用如能够应用于一种导电膜的材料形成，该导电膜用来形成图16A和16B所示的导电层601。因此，例如可以使用一个导电膜在同一步骤中形成导电层601、导电层901a、导电层901b及导电层901c。
导电层902a通过开口部904a电连接到导电层901a，导电层902b通过开口部904b电连接到导电层901b，导电层902c通过开口部904c电连接到导电层901c。导电层902a、导电层902b及导电层902c分别具有如下功能：用于对显示装置的驱动电路或像素部供应信号的布线(也称为信号线、源极线或栅极线)，或者用于供应电源的布线(也称为电源线)。作为导电层902a、导电层902b及导电层902c可以使用如能够应用于一种导电膜的材料形成，该导电膜用来形成图16A和16B所示的导电层603a及导电层603b。因此，例如可以使用一个导电膜在同一步骤中形成导电层603a、导电层603b、导电层902a、导电层902b及导电层902c。
作为半导体层9032可以使用如能够应用于一种半导体膜的材料形成，该半导体膜用来形成图16A和16B所示的半导体层604。因此，例如可以使用一个半导体膜在同一步骤中形成半导体层604及半导体层9032。
作为绝缘层905及绝缘层906，可以使用包含硅等的绝缘层等。因此，例如使用同一绝缘膜可以形成用作图16A和16B所示的晶体管的栅极绝缘层的绝缘层602及用作电介质层的绝缘层905。
如图19A和19B所示那样，本实施方式的半导体装置具有由氧化物半导体层、形成布线或电极的导电层、设置在氧化物半导体层和导电层之间的绝缘层形成的电容元件。该电容元件具有用作减少由于杂波而引起的影响的滤波电路的功能。
另外，本实施方式的半导体装置具有多个电容元件，该电容元件由上述氧化物半导体层、形成布线或电极的导电层、设置在氧化物半导体层和导电层之间的绝缘层形成，其中氧化物半导体层连续设置在多个端子之间。因此不需要进行微细的构图，而可以使制造步骤简单。但是，不局限于图19A和19B所示的结构，在本实施方式的显示装置中，也可以采用在每个端子中设置氧化物半导体层的结构。
接着，说明本实施方式的显示装置中的端子部的工作。在此说明当对端子部输入信号时的工作，对输入信号的电压的绝对值为一定值以下的情况和输入信号的电压的绝对值大于一定值的情况进行说明。注意，根据如功能电路的规格等可以适当地设定一定值。
电容元件根据输入信号的电压其电容值变化。当输入信号的电压的绝对值为一定值以下时，因为电容元件的电容小于一定值，所以对于滤波电路的输入信号的输出信号的延迟小。因此，滤波效果变小。注意，根据半导体装置的规格可以适当地设定施加到电容元件的电压的绝对值的一定值、电容的一定值及延迟时间的一定值。
另外，当输入信号的电压的绝对值大于一定值时，施加到电容元件的端子之间的电压的绝对值大于一定值，根据输入信号电容元件的电容变为大于一定值，因此对于滤波电路的输入信号的输出信号的延迟变大。由此，与当输入信号的电压的绝对值为一定值以下时相比，对于杂波的滤波效果变大。以上是本实施方式的半导体装置的工作。
如上所述，当被输入电压的绝对值为一定值以下的信号时，将电容元件的电容变小且输入到功能电路的信号的延迟变小，并且当被输入电压的绝对值大于一定值的信号时，将电容元件的电容变大且输入到功能电路的信号的延迟变大。由此，可以减少实际工作的不良影响，例如当发生杂波时减少对于信号的杂波而引起的影响。
另外，与如具有使用多晶半导体的半导体元件的功能电路相比，具有使用氧化物半导体的半导体元件的驱动电路和像素部需要较高的工作电压的情况多，因此有输入信号的振幅高的趋势。但是，如本实施方式的半导体装置那样，使用电容元件的滤波电路设置在显示装置的驱动电路或像素部和端子电极的电连接之间、像素部和端子电极的电连接之间，而即使是具有使用氧化物半导体的半导体元件的显示装置，也可以减少杂波所引起的不良影响。
注意，本实施方式可以与其他实施方式适当地组合。
实施方式3
在本实施方式中，说明本发明的一个方式的显示装置的制造方法。
作为本实施方式的显示装置的制造方法的一例，使用图20A至图22B说明端子部及构成像素及驱动电路等的半导体元件部的制造方法。图20A至图22B是表示本实施方式中的显示装置的端子部及半导体元件部的制造方法的一例的截面图。注意，图20A至图22B所示的显示装置的端子部及半导体元件部的制造方法中，作为一例说明形成晶体管作为半导体元件的情况。
首先，如图20A所示，准备衬底1000，在衬底1000上形成导电层1001a及导电层1001b。导电层1001a及导电层1001b可以例如在衬底1000上形成导电膜，并且选择性地蚀刻该导电膜来形成。
作为衬底1000，可以使用如玻璃衬底、石英衬底、陶瓷衬底或蓝宝石衬底等。作为玻璃衬底可以使用如无碱玻璃衬底，作为无碱玻璃衬底可以举出如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等衬底。另外，只要是能够承受半导体装置制造步骤中所使用的各处里的温度的衬底，即可以使用塑料衬底作为衬底1000。另外，当对表面施加绝缘处理时，可以使用半导体衬底、金属衬底或不锈钢衬底等。
作为导电膜可以使用包含如钼、钛、铬、钽、钨、铝、铜、钕或钪等的导电材料或以这些为主要成分的合金材料的导电膜。另外，作为导电膜的形成可以使用如溅射法。导电层1001a及导电层1001b例如可以通过光刻工序在导电膜上形成抗蚀剂掩模，并且选择性地蚀刻该导电膜来形成。
注意，作为溅射法包括其中将高频功率源用作溅射功率源的RF溅射法、直流溅射法以及以脉冲方式施加偏压的脉冲直流溅射法。
另外，也有可以设置材料不同的多个靶的多元溅射装置。多元溅射装置既可以在同一反应室中层叠形成不同的材料膜，又可以在同一反应室中同时对多种材料进行放电而进行成膜。
另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置：在使用磁控管溅射法的溅射装置中，在处理室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
另外，作为使用溅射法的成膜方法，还有反应溅射法、偏压溅射法：在反应溅射法中，当进行成膜时使靶物质和溅射气体成分起化学反应而形成这些化合物薄膜；而在偏压溅射法中，当进行成膜时对衬底也施加电压。
作为蚀刻可以采用干蚀刻或湿蚀刻。作为用于干蚀刻的蚀刻装置，可使用利用反应离子蚀刻法(RIE法)的蚀刻装置、使用诸如ECR(电子回旋共振)或ICP(感应耦合等离子体)之类的高密度等离子体源的干蚀刻装置。作为相比于ICP蚀刻装置可在更大面积上获得均匀放电的干蚀刻装置，存在ECCP(增强电容性耦合等离子体)模式装置，在该装置中，上电极接地、13.56MHz的频率源连接至下电极、而且3.2MHz的频率源连接至下电极。例如，即使使用了第十代的超过3m大小的衬底，也能应用此ECCP模式蚀刻装置。
另外，作为导电膜可以使用层叠有包含上述材料的导电膜的叠层膜。例如，在作为导电膜的一个使用铝膜来形成导电层1001a及导电层1001b的情况下，当只使用铝膜时，有耐热性低且容易被腐蚀等的问题，因此通过使用铝膜与耐热性导电膜的叠层膜，与只使用铝膜的导电膜相比，可以提高耐热性和耐腐性等，这是优选的。作为耐热性导电膜的材料可以使用选自钛、钽、钨、钼、铬、钕及钪的元素、以上述元素为成分的合金、组合上述元素的合金膜或以上述元素为成分的氮化物。
作为叠层结构的导电膜可以举出如在铝膜上层叠钼膜的导电膜、在铜膜上层叠钼膜的导电膜、在铜膜上层叠氮化钛膜或氮化钽膜的导电膜、或层叠有氮化钛膜和钼膜的导电膜等。
接着，如图20B所示，在衬底1000、导电层1001a及导电层1001b上形成绝缘层1002。再者，选择性地蚀刻绝缘层1002来在绝缘层1002中形成开口部，以使导电层1001a的一部分露出。
作为绝缘层1002可以使用由如下材料构成的绝缘膜：硅、铝、钇、钽、或铪的氧化物、氮化物、氧氮化物或氮化氧化物；或者包含至少两种上述化合物。
如图21A所示，隔着绝缘层1002在导电层1001b的一部分上形成导电层1003a及导电层1003b。导电层1003a及导电层1003b例如可以在绝缘层1002上形成导电膜，并且选择性地蚀刻该导电膜来形成。
作为可以用于导电层1003a及导电层1003b的导电膜，可以利用如溅射法、真空蒸镀法等方法等，使用包括选自铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)及钪(Sc)的元素的金属、以上述元素为成分的合金、或以上元素为成分的氮化物等材料来形成。导电层1003a及导电层1003b例如可以通过光刻工序在导电膜上选择性地形成抗蚀剂掩模，并且选择性地蚀刻该导电膜来形成。
例如，可以将钼膜或钛膜的单层膜作为导电膜。另外，也可以将叠层膜作为导电膜，即层叠如铝膜和钛膜作为导电膜。此外，也可以采用依次层叠有钛膜、铝膜和钛膜的三层结构。此外，作为用于这些层叠有钼膜、铝膜和钼膜的三层结构。此外，也可以采用叠层结构的铝膜，也可以采用包含钕的铝(Al-Nd)膜。再者，也可以将包含硅的铝膜作为导电膜。
另外，作为导电膜也可以使用具有透光性且电导率高的材料。作为这种材料，可以使用氧化铟锡(Indium Tin Oxide；ITO)、包含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌(ZnO)等。
如图21B所示，隔着绝缘层1002在导电层1001a上形成半导体层1005a，在导电层1003a及导电层1003b上，并且隔着绝缘层1002在导电层1001b上形成半导体层1005b。半导体层1005a及半导体层1005b可以例如在绝缘层1002上形成半导体膜，并且选择性地蚀刻该半导体膜来形成。
作为可以用于半导体层1005a及半导体层1005b的形成的半导体膜，可以使用如氧化物半导体膜等。例如，作为氧化物半导体膜可以举出如包含Sn、In及Zn中的任一个的氧化物半导体膜等。另外，当使用氧化物半导体膜时，可以使用氧化物半导体膜包含非晶成分的材料。另外，也可以使用氧化物半导体膜包含晶粒(纳米晶体)的材料。此时，氧化物半导体膜中的晶粒(纳米晶体)的直径为1nm至10nm，代表为2nm至4nm左右。
另外，作为氧化物半导体可以使用如表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体，在表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体中优选使用In-Ga-Zn-O类氧化物半导体。M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)以及钴(Co)中的一种金属元素或多种金属元素。例如，除了有包含Ga作为M的情况以外，还有包含Ga和Ni、或Ga和Fe等包含Ga以外的上述金属元素的情况。此外，在上述氧化物半导体中，除了作为M而包含的金属元素之外，有时还包含作为杂质元素的Fe、Ni等其他过渡金属元素或该过渡金属的氧化物。
注意，当使用In-Ga-Zn-O类非单晶膜时，在形成In-Ga-Zn-O类非单晶膜之后，优选进行100℃至600℃，代表为200℃至400℃的热处理。例如，通过在大气或氮气氛下进行350℃的热处理1小时，进行构成半导体膜的In-Ga-Zn-O类氧化物半导体膜的原子级的重新排列。通过该热处理(包括光退火等)，可以减少氧化物半导体膜中的阻碍载流子迁移的应变。注意，进行上述热处理的时序只要是在氧化物半导体膜的形成之后，就没有特别的限定。此外，本实施方式的显示装置中的端子部因为在平面视上氧化物半导体层和导电层重叠的结构，所以通过热处理可以高效地加热氧化物半导体层。此外，在本实施方式的显示装置中的端子部如与上述实施方式1的图2A和2B所示的半导体装置同样，通过端子部具有氧化物半导体层和导电层接触的结构，通过热处理可以更高效地加热氧化物半导体层。
In-Ga-Zn-O类非单晶膜例如在使用溅射法成膜之后，进行200℃至500℃，代表为300℃至400℃的热处理10分钟至100分钟。在热处理之后的XRD(X射线衍射)的分析中，在热处理之后也作为In-Ga-Zn-O类非单晶膜的晶体结构观测非晶结构。
另外，作为氧化物半导体膜，除了上述之外还可以使用In-Sn-Zn-O类、Al-In-Zn-O类、Ga-Sn-Zn-O类、Al-Ga-Zn-O类、Al-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体膜。
注意，半导体层1005a及半导体层1005b例如可以通过光刻工序在半导体膜上选择性地形成抗蚀剂掩模，然后对该半导体膜进行蚀刻来形成。
接着，如图22A所示，隔着导电层1003a及导电层1003b和半导体层1005a及半导体层1005b在绝缘层1002上形成绝缘层1006。优选在导电层1003a及导电层1003b的上面及侧面和半导体层1005a及半导体层1005b的上面及侧面上形成绝缘层1006。
绝缘层1006例如可以在端子部中用作电容元件的电介质层，并且在半导体元件部中用作晶体管的保护层。作为绝缘层1006可以使用如能够用于绝缘层1002的材料形成。
如图22B所示，以通过设置在绝缘层1002及绝缘层1006中的开口部电连接到导电层1001a的方式形成导电层1007a，并且以通过设置在绝缘层1006中的开口部电连接到导电层1003b的方式形成导电层1007b。导电层1007a及导电层1007b可以例如在绝缘层1006上形成导电膜，并且选择性地蚀刻该导电膜来形成。
此时，导电层1007a优选隔着绝缘层1006形成在半导体层1005a上。通过隔着绝缘层1006形成在半导体层1005a上，可以由半导体层1005a、绝缘层1006及导电层1007a构成电容元件。
作为导电层1007a及导电层1007b可以使用具有透光性的导电膜等如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、添加有氧化硅的氧化铟锡等形成。
注意，导电层1007a及导电层1007b可以例如通过光刻工序在导电膜上选择性地形成抗蚀剂掩模，然后对该导电膜进行蚀刻来形成。
通过上述工序可以形成端子部及半导体元件部。
作为一例如图20A至图22B所示那样，通过本实施方式的显示装置的制造方法可以在同一步骤中形成端子部中的电容元件及构成像素部等的半导体元件部的半导体元件，因此可以防止制造步骤数目的增加。
注意，本实施方式可以与其他实施方式适当地组合。
实施方式4
在本实施方式中，作为本发明的一个方式的显示装置的一个方式，使用图23A和23B说明发光面板的外观及界面。图23A和23B是表示本实施方式中的发光面板的结构例子的图，图23A是俯视图，图23B是沿着图23A中的线H-I的截面的截面图。
图23A和23B所示的发光面板包括第一衬底6501上的像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b，以围绕像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b的方式设置有密封剂6505。在像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b上设置有第二衬底6506。因此，像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b与填充材料6507一起由第一衬底6501、密封剂6505及第二衬底6506密封。以此方式，优选使用具有高气密性和低漏气的保护膜(如附加膜或紫外可固化树脂膜)或覆盖材料封装(密封)像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b，以不暴露给外部空气。
另外，设置在第一衬底6501上的像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b具有多个TFT，在图23B中例示在像素部6502中包括的TFT6510和在信号线驱动电路6503中包括的TFT6509。像素部6502、信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b分别具有的TFT，可以使用如上述实施方式所示的晶体管的任一种。在图23A和23B所示的半导体装置中，作为晶体管的一例应用图16A所示的结构，对具体的说明适当地引用图16A的说明。注意，在图23A和23B中TFT6509、6510都为N型TFT。
另外，图23A和23B所示的发光面板为了减少TFT的表面不均匀性以及提高TFT的可靠性，具有将TFT由用作保护层或平坦化绝缘膜的绝缘层(绝缘层6551、6552)覆盖的结构。
在此，作为保护层具有叠层结构的绝缘层6551。在此，作为绝缘层6551的第一层，通过溅射法形成氧化硅膜。将氧化硅膜用作保护层可有效防止小丘(hillock)出现于用作源电极和漏电极的铝膜中。
另外，作为绝缘层6551的第二层，通过溅射法形成氮化硅膜。将氮化硅膜用作保护层可以抑制钠等可移动离子进入半导体区而使TFT的电特性变化。
此外，在形成保护层之后，可以对半导体层进行退火(250℃至400℃)。
另外，作为平坦化绝缘膜形成绝缘层6552。作为绝缘层6552可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、或环氧树脂等。除了此类有机材料以外，还可能使用低介电常数的材料(低k值材料)、硅氧烷基树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层6552。
注意，硅氧烷类树脂相当于以硅氧烷类材料作为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂可以包括有机基团(例如烷基或芳基)或氟基团作为取代基。另外，有机基可以具有氟基团。
对形成绝缘层6552的方法没有特别的限定，而且可以根据绝缘层6552的材料利用溅射法、SOG法、旋涂法、浸涂法、喷涂法、液滴喷出法(喷墨法、丝网印刷法、胶版印刷法等)、刮刀(doctor knife)法、辊涂法、幕涂法、刀涂法等。在使用材料液形成绝缘层6552的情况下，也可以在进行焙烧的步骤中同时进行对半导体层的退火(300℃至400℃)。通过兼作绝缘层6552的焙烧步骤和半导体层的退火，可以高效地制造显示装置。
另外，在TFT6510上设置发光元件6511。发光元件6511电连接到TFT6510的源电极或漏电极，并且由成为像素电极的第一电极6517、电场发光层6512及第二电极6513的叠层结构构成。注意，发光元件6511不局限于图23A和23B所示的结构，在本实施方式的显示装置中，可以根据取出发光元件6511的光的方向等，适当地改变发光元件6511的结构。
分隔壁6520设置在第一电极6517上。再者，图23A和23B所示的发光面板以通过设置在分隔壁6520中的开口部电连接到第一电极6517的方式具有电场发光层6512，并且在电场发光层6512上具有第二电极6513。作为分隔壁6520优选使用感光性材料，优选在该感光性材料层的第一电极6517上形成开口部来形成分隔壁6520，以便将侧壁形成为具有连续曲率的倾斜表面。
作为电场发光层6512例如可以使用与构成图15B所示的发光元件615的电场发光层相同的材料。另外，电场发光层6512可以由单层或多个层的叠层构成。
另外，在图23A和23B所示的发光面板中，为了防止氧、氢、湿汽、二氧化碳等进入到发光元件6511，可以在第二电极6513及分隔壁6520上形成保护层。作为保护层，可以使用氮化硅膜、氮氧化硅膜、DLC膜等。
另外，从FPC6518a、6518b供应对信号线驱动电路6503a、6503b、扫描线驱动电路6504a、6504b或像素部6502供应的各种信号及电位。
另外，在图23A和23B所示的发光面板中，连接端子电极6515由与发光元件6511所具有的第一电极6517相同的导电膜形成，端子电极6516由与TFT6509、6510所具有的栅电极相同的导电膜形成。
在端子电极6516上设置有半导体层6550。半导体层6550用作构成滤波电路的电容元件的电极。
连接端子电极6515通过各向异性导电膜6519电连接到FPC6518a所具有的端子。
作为位于在从发光元件6511的光的取出方向上的衬底，优选使用具有透光性的衬底，作为具有透光性的衬底，可以使用如玻璃板、塑料板、聚酯膜、或丙烯膜的具有透光性的材料。
另外，作为填充材料6507除了氮或氩等惰性的气体之外，还可以使用紫外线固化树脂或热固化树脂，即可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在图23A和23B所示的显示装置中，作为填充材料6507使用氮。
另外，如果需要，也可以在从发光元件6511发射的光的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行防眩处理，以由表面的不均匀使反射光漫射而降低眩光。
信号线驱动电路6503a、6503b、及扫描线驱动电路6504a、6504b不局限于图23A和23B所示的结构，在本实施方式的显示装置中也可以采用如下结构，即在另行准备的衬底上安装有使用单晶半导体膜或多晶半导体膜形成半导体元件的驱动电路。也可以另行形成只有信号线驱动电路6503a和6503b；信号线驱动电路6503a和6503b的一部分；只有扫描线驱动电路6504a和6504b；或扫描线驱动电路6504a和6504b的一部分而安装。
通过上述步骤，可以制造可靠性高的发光面板。
接着，作为本实施方式中的显示装置的一个方式，使用图24A1、24A2及24B说明液晶面板的外观及截面。图24A1、24A2及24B是表示本实施方式中的液晶面板的结构例的图，图24A1和24A2是俯视图，图24B是沿着图24A1和24A2中的线M-N的截面图。
图24A1、24A2及24B所示的液晶面板包括第一衬底6001上的像素部6002、信号线驱动电路6003及扫描线驱动电路6004，以围绕像素部6002、信号线驱动电路6003及扫描线驱动电路6004的方式设置有密封剂6000及密封剂6005。另外，在像素部6002及扫描线驱动电路6004上设置有第二衬底6006，并且像素部6002和扫描线驱动电路6004与液晶层6008一起由第一衬底6001、密封剂6000、密封剂6005及第二衬底6006密封。该液晶面板还包括TFT6010、6011及液晶元件6013，在第一衬底6001和第二衬底6006之间第一衬底6001上的TFT6010、6011及液晶元件6013由密封剂6000及密封剂6005密封。另外，与第一衬底6001上的由密封剂6000及密封剂6005围绕的区域不同的区域中安装有信号线驱动电路6003，该信号线驱动电路6003形成在另行准备的衬底上。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图24A1是通过COG方法安装信号线驱动电路6003的例子，而图24A2是通过TAB方法安装信号线驱动电路6003的例子。
此外，设置在第一衬底6001上的像素部6002和扫描线驱动电路6004包括多个TFT。在图24B中例示像素部6002所包括的TFT6010和扫描线驱动电路6004所包括的TFT6011。
作为TFT6010、6011可以应用上述实施方式所示的结构的TFT的任一种。在图24A1、24A2及24B所示的液晶面板应用图16A所示的结构的TFT作为TFT的一例。另外，在图24A1、24A2及24B所示的液晶面板中，将TFT6010、6011作为N型TFT而进行说明。
此外，液晶元件6013所具有的像素电极6030与TFT6010的源电极或漏电极电连接。而且，液晶元件6013的对置电极6031形成在第二衬底6006上。像素电极6030、对置电极6031和液晶层6008重叠的部分相当于液晶元件6013。另外，像素电极6030、对置电极6031分别设置有用作取向膜的绝缘层6032、6033，且隔着绝缘层6032、6033夹有液晶层6008。
此外，间隔物是6035通过对绝缘膜选择性地进行蚀刻而获得的柱状的分隔壁，并且它是为控制像素电极6030和对置电极6031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。另外，对置电极6031电连接到设置在与TFT6010同一衬底上的共同电位线。对置电极6031和共同电位线由共同连接部分相互电连接，其间夹着配置在一对衬底之间的导电粒子。另外，在密封剂6005中含有导电粒子。
注意，图24A1、24A2及24B所示的液晶面板是透过型液晶显示面板的例子，然而不局限于此，本实施方式的液晶显示面板也可以为反射型液晶显示面板或半透射型液晶显示面板。
另外，在本实施方式的液晶显示面板可以采用如下结构：将偏振片配置在衬底的外侧(可见一侧)，且色彩层和用于显示元件的电极层依次配置在衬底的内侧；将偏振片配置在衬底的内侧。另外，偏振片和色彩层的叠层结构根据偏振片及色彩层的材料或制造步骤条件适当地设定，即可。此外，还可以设置用作黑矩阵的遮光膜。
另外，在图24A1、24A2及24B所示的液晶显示面板中，使用用作保护层或平坦化绝缘膜的绝缘层(绝缘层6020、绝缘层6021)覆盖TFT，以降低TFT的表面凹凸并提高TFT的可靠性。
这里，形成叠层结构的绝缘层6020作为保护层。这里，使用溅射法形成氧化硅膜作为绝缘层6020的第一层。当使用氧化硅膜作为保护层，有防止在用作源电极及漏电极的铝膜中产生小丘的效果。
再者，使用溅射法形成氮化硅膜作为绝缘层6020的第二层。通过作为保护层使用氮化硅膜，能够抑制钠等的可动离子侵入到半导体区中而改变TFT的电特性。
另外，也可以在形成保护层之后对半导体层进行退火(250℃至400℃)。
另外，形成绝缘层6021作为平坦化绝缘膜。作为绝缘层6021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层6021。
对绝缘层6021的形成方法没有特别的限制，而可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷法、胶版印刷法等)、刮刀法、辊涂法、帘涂法、刮刀涂法等。在使用材料液形成绝缘层6021的情况下，也可以在进行焙烧的步骤中同时进行对半导体层的退火(300℃至400℃)。通过兼作绝缘层6021的焙烧步骤和对半导体层的退火，可以高效地制造显示装置。
作为像素电极6030及对置电极层6031，可以使用具有透光性的导电材料如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物来形成像素电极6030、对置电极6031。使用导电组成物来形成的像素电极的薄层电阻优选为10000Ω/□以下，并且当其波长为550nm时的透光率为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，对另外形成的信号线驱动电路6003、扫描线驱动电路6004或像素部6002供应的各种信号及电位是从FPC6018供给的。
另外，连接端子电极6015由与液晶元件6013所具有的像素电极层6030相同的导电膜形成，并且端子电极6016由与TFT6010、6011的栅电极相同的导电膜形成。
另外，在端子电极6016上设置有半导体层6050。半导体层6050用作构成滤波电路的电容元件的电极。
连接端子电极6015通过各向异性导电膜6019电连接到FPC6018所具有的端子。
另外，图24A1、24A2及24B所示的液晶面板具有另行形成信号线驱动电路6003并该信号线驱动电路6003安装到第一衬底6001的结构，然而本发明不局限于此。本实施方式的液晶面板既可以另行形成扫描线驱动电路而安装，又可以仅另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
以图24A1、24A2及24B作为一例，可以制造应用本发明的一个方式的半导体装置的液晶面板。
再者参照图25说明使用上述液晶面板的液晶显示模块的一例。图25是表示本实施方式的液晶显示模块的一例的图。
图25所示的液晶显示模块具有如下结构，即：TFT衬底2600和对置衬底2601由密封剂2902固定，其中设置有包括TFT等的像素部2603、包括液晶层的显示元件2604、色彩层2605，来形成显示区域。色彩层2605对于执行彩色显示来说是必需的。在RGB系统的情况下，为各像素提供对应于红色、绿色和蓝色的各色彩层。另外，在TFT衬底2600和对置衬底2601外设置有偏振片2606、偏振片2607及扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且在电路衬底2612中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态层叠。
通过上述，使用本实施方式的液晶面板可以构成液晶显示模块。
注意，本实施方式的显示装置因为具有如下结构，即包括设置在与FPC的连接部的具有氧化物半导体层的电容元件的滤波电路，所以例如当在图像信号中发生杂波时也可以减少由于杂波而引起的影响。另外，在本实施方式的显示装置中，作为衬底使用如玻璃衬底或塑料衬底等也可以减少在衬底中带电的电荷的影响。例如当使用第10代的超过3m的尺寸的衬底时也同样。
注意，本实施方式可以与其他实施方式适当地组合。
实施方式5
在本实施方式中，说明作为本发明的一个方式的显示装置的一例的电子纸。
将本发明的一个方式的半导体装置可以应用于电子纸。电子纸也被称作电泳显示器件(电泳显示器)而其优点是具有与普通纸相当的高可读性并且比其他显示器件更低的功率消耗，并且既薄又轻。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，仅显示集中在一方的粒子的颜色。注意，第一粒子或第二粒子包含染料，并且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电泳效应的显示器，在该介电泳效应中，介电常数高的物质移动到高电场区。电泳显示器的电泳显示装置不需要液晶显示装置所需的偏振片、对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的分散体称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极之间就完成了有源矩阵型显示装置，当对微囊施加电场时可以进行显示。
此外，微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的复合材料即可。
接着，使用图26说明本实施方式中的电子纸的结构。图26是表示本实施方式中的电子纸的结构的一例的截面图。
图26所示的电子纸包括：衬底580上的TFT581；层叠设置在TFT581上的绝缘层582、绝缘层583及绝缘层584；通过设置在绝缘层582至绝缘层584及设置在绝缘层582至绝缘层584中的开口部接触于TFT581的源电极或漏电极的电极587；电极588；在电极587和设置在衬底596的电极588之间设置的球形粒子589，其包括黑色区590a及白色区590b、黑色区590a及白色区590b的周围包括充满了液体的空洞594；设置于球形粒子589周围的填充料595。
作为TFT581可以使用本发明的一个方式的半导体装置。图26所示的电子纸应用图16A所示的结构的半导体装置作为一例。
使用球形粒子589的方式被称为扭转球显示方式(twist ball type)，该方式将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并使在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
此外，还可以使用电泳元件代替球形粒子。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。设置在第一电极和第二电极之间的微囊，当由第一电极和第二电极施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件。因为电泳显示元件的反射率比液晶显示元件高，所以不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。从而，即使使具有显示功能的半导体装置(也简单地称为显示装置，或称为具备显示装置的半导体装置)远离成为电源供给源的电波发送源，也能够储存显示过的图像。
如图26作为一例，本实施方式中的电子纸与上述实施方式所示的端子部同样可以具有电容元件的结构，该电容元件由氧化物半导体层、形成布线或电极的导电层、设置在氧化物半导体层和导电层之间的绝缘层形成。该电容元件具有用作保护电路的一部分的功能。另外，因为电容元件用作减少由于杂波而引起的影响的滤波电路的一部分，所以当应用于电子纸时也可以减少实际工作的不良影响且减少由于杂波而引起的影响。
电子纸能够用于显示信息的各种领域的电子设备中。例如，电子纸能够应用于电子书(e-book)阅读器(电子书)、海报、车辆(例如电车)上的广告、或者各种卡(例如信用卡)上的显示。图27示出电子设备的一个例子。图27是示出本实施方式的电子书籍的一个例子的图。
图27所示出的，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703通过轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701中组装有显示部2705，而框体2703中组装有显示部2707。显示部2705及显示部2707的结构既可以是显示互不相同图像的结构，又可以是显示连续图像的结构。另外，通过采用显示互不相同的画面的结构，例如可以在右边的显示部(图27中的显示部2705)中显示文章，而在左边的显示部(图27中的显示部2707)中显示图像。
此外，在图27中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部同一个面中具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以采用具有电子词典的功能的结构。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，并下载的结构。
注意，本实施方式可以与其他实施方式适当地组合。
实施方式6
在本实施方式中，说明显示部具备有本发明的一个方式的显示装置的电子设备。
使用图28A至图30B说明本实施方式的电子设备的一例。图28A至图30B是表示本实施方式的电子设备的结构的一例的图。
本发明的一个方式的显示装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图28A示出电视装置的一例。电视装置9600，在框体9601中组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。通过将上述实施方式的显示装置应用于显示部9603，也可以使例如框体9601具有透光性。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以利用接收机接收一般的电视广播，再者，电视装置9600通过调制解调器连接到有线或无线方式的通信网络，从而可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者彼此之间等)的信息通信。
图28B示出数码相框的一例。例如，数码相框9700，在框体9701中组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以与显示部组装到同一个面，但是由于将它设置在侧面或背面时可以提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后在显示部9703中显示所提取的图像数据。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以采用无线的方式提取所希望的图像数据并进行显示的结构。
图29A示出一种便携式游戏机，其由框体9881和框体9891这两个框体构成，并且通过连接部9893可以开闭地连接。框体9881中安装有显示部9882，并且框体9891中安装有显示部9883。另外，图29A所示的便携式游戏机除此之外还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具显示装置的结构即可。因此，可以采用适当地设置有其它附属设备的结构。图29A所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注意，图29A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图29B示出作为大型游戏机的投币机的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900除此之外还具备如启动手柄或停止开关等的操作单元、投硬币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备根据本发明的的显示装置的结构即可。因此，可以采用适当地设置有其它附属设备的结构。
图30A示出移动电话机9000的一例。移动电话机9000除了安装在框体9001中的显示部9002之外还具备操作按钮9003、外部连接端口9004、扬声器9005、麦克风9006等。
图30A所示的移动电话机9000可以通过用手指等触摸显示部9002来输入信息。此外，可以通过用手指等触摸显示部9002来进行打电话或制作电子邮件等的操作。
显示部9002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式。第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部9002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部9002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机9000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机9000的方向(竖向还是横向)，而可以对显示部9002的画面显示进行自动切换。
通过触摸显示部9002或对框体9001的操作按钮9003进行操作，来切换画面模式。此外，还可以根据显示在显示部9002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，在输入模式中，当检测出显示部9002的光传感器所检测的信号并且在一定期间中没有显示部9002的触摸操作输入的情况下，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部9002用作图像传感器。例如，通过用手掌或手指触摸显示部9002，来拍摄掌纹、指纹等，可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
图30B也是移动电话机的一个例子。图30B的移动电话机具有在框体9411中包括显示部9412以及操作按钮9413的显示装置9410和在框体9401中包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405以及当接收电话时发光的发光部9406的通信装置9400，并且具有显示功能的显示装置9410可以在箭头所示的两个方向上与具有电话功能的通信装置9400之间进行装卸。因此，可以将显示装置9410和通信装置9400的短轴安装在一起，并且还可以将显示装置9410和通信装置9400的长轴安装在一起。此外，在只需要显示功能的情况下，也可以从通信装置9400分开显示装置9410，以单独使用显示装置9410。通信装置9400和显示装置9410可以通过利用无线通信或者有线通信授受图像或者输入信息，并且通信装置9400和显示装置9410分别具有能够进行充电的电池。
如上述作为一例，本发明的一个方式的显示装置可以应用于各种电子设备。另外，通过安装本发明的一个方式的显示装置，可以提高电子设备的可靠性。
另外，通过在显示部中应用本发明的一个方式的显示装置，例如即使当采用框体具有透光性的结构时，也可以抑制透光性的下降，并且即使当采用框体具有透光性的结构时，也在平面视上导电层和氧化物半导体层重叠的情况下，可以抑制由于光入射而引起的氧化物半导体层的劣化。
注意，本实施方式可以与其他实施方式适当地组合。
本申请基于2009年3月27日在日本专利局提交的日本专利申请序列号2009-078084，在此引用其全部内容作为参考。

Claims (9)

1.一种用于制造半导体装置的方法，包括：
在衬底上形成第一导电层和第二导电层；
在所述第一导电层和所述第二导电层上形成第一绝缘层；
在所述第一绝缘层上形成氧化物半导体层，其中所述氧化物半导体层在所述第一导电层和所述第二导电层上连续地延伸；
在所述氧化物半导体层上形成第二绝缘层；以及
在所述第二绝缘层上形成第三导电层和第四导电层，
其中，所述第三导电层、所述第一导电层和所述氧化物半导体层互相重叠，
其中，所述第四导电层、所述第二导电层和所述氧化物半导体层互相重叠，
其中，所述第三导电层通过所述第一绝缘层和所述第二绝缘层的开口接触所述第一导电层，且
其中，所述第四导电层通过所述第一绝缘层和所述第二绝缘层的开口接触所述第二导电层。
2.一种用于制造半导体装置的方法，包括：
在衬底上的端子部中形成第一导电层，且在衬底上的像素部中形成第二导电层；
在所述第一导电层上形成第一绝缘层；
在所述端子部中形成第一氧化物半导体层，且在所述像素部中形成第二氧化物半导体层，其中所述第一氧化物半导体层隔着所述第一绝缘层与所述第一导电层重叠；
在所述第一氧化物半导体层上形成第二绝缘层；以及
在所述第二绝缘层上形成第三导电层，
其中，所述第三导电层、所述第一导电层和所述第一氧化物半导体层互相重叠，
其中，所述第三导电层通过所述第一绝缘层和所述第二绝缘层的开口接触所述第一导电层。
3.如权利要求1或2所述的方法，其特征在于，所述第三导电层平行于所述第一导电层延伸。
4.如权利要求1所述的方法，其特征在于，所述第四导电层平行于所述第二导电层延伸。
5.如权利要求1或2所述的方法，其特征在于，所述第一导电层和所述第二导电层中的至少一个电连接到所述衬底上的扫描线驱动电路。
6.如权利要求1或2所述的方法，其特征在于，所述第一导电层和所述第二导电层中的至少一个电连接到所述衬底上的信号线驱动电路。
7.如权利要求1或2所述的方法，其特征在于，所述半导体装置是显示装置。
8.如权利要求1或2所述的方法，其特征在于，所述半导体装置是液晶装置。
9.如权利要求1或2所述的方法，其特征在于，所述半导体装置是电致发光显示装置。
CN201610204677.6A 2009-03-27 2010-03-25 用于制造半导体装置的方法 Expired - Fee Related CN105870128B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-078084 2009-03-27
JP2009078084 2009-03-27
CN201010142780.5A CN101847631B (zh) 2009-03-27 2010-03-25 半导体装置、显示装置及电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010142780.5A Division CN101847631B (zh) 2009-03-27 2010-03-25 半导体装置、显示装置及电子设备

Publications (2)

Publication Number Publication Date
CN105870128A true CN105870128A (zh) 2016-08-17
CN105870128B CN105870128B (zh) 2018-05-15

Family

ID=42772170

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201610204677.6A Expired - Fee Related CN105870128B (zh) 2009-03-27 2010-03-25 用于制造半导体装置的方法
CN201610203389.9A Expired - Fee Related CN105870127B (zh) 2009-03-27 2010-03-25 半导体装置、显示模块及电子装置
CN201010142780.5A Active CN101847631B (zh) 2009-03-27 2010-03-25 半导体装置、显示装置及电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201610203389.9A Expired - Fee Related CN105870127B (zh) 2009-03-27 2010-03-25 半导体装置、显示模块及电子装置
CN201010142780.5A Active CN101847631B (zh) 2009-03-27 2010-03-25 半导体装置、显示装置及电子设备

Country Status (5)

Country Link
US (3) US8253135B2 (zh)
JP (3) JP5629102B2 (zh)
KR (2) KR101681884B1 (zh)
CN (3) CN105870128B (zh)
TW (2) TWI619220B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP5899220B2 (ja) * 2010-09-29 2016-04-06 ポスコ ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
JP5701015B2 (ja) * 2010-11-08 2015-04-15 キヤノン株式会社 半導体デバイスの駆動方法
JP5241966B2 (ja) * 2010-12-01 2013-07-17 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
US9117701B2 (en) * 2011-05-06 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013001579A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI493685B (zh) * 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
US9036114B2 (en) * 2012-06-01 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Polymer/liquid crystal composite and liquid crystal display device including the same
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104885230B (zh) * 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
KR102639256B1 (ko) * 2012-12-28 2024-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI490614B (zh) * 2013-01-24 2015-07-01 E Ink Holdings Inc 電泳顯示裝置
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
TWI679772B (zh) * 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
US9454923B2 (en) 2013-05-17 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102028176B1 (ko) * 2013-06-03 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102407538B1 (ko) * 2013-11-26 2022-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법
US20150279873A1 (en) * 2014-03-28 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing Method of TFT Array Substrate
US10127700B2 (en) * 2014-03-31 2018-11-13 Samsung Display Co., Ltd. Generation of display overlay parameters utilizing touch inputs
CN104576708B (zh) * 2015-01-28 2017-05-03 深圳市华星光电技术有限公司 Oled像素结构
JP2016170018A (ja) * 2015-03-12 2016-09-23 株式会社東芝 Ｍｅｍｓ装置
US10509008B2 (en) 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN105373776A (zh) * 2015-10-28 2016-03-02 深圳市汇顶科技股份有限公司 像素模块及指纹识别系统
JP7100577B2 (ja) 2016-04-22 2022-07-13 ソニーグループ株式会社 表示装置および電子機器
JPWO2019130934A1 (ja) * 2017-12-28 2021-01-21 コネクテックジャパン株式会社 指紋センサおよび表示装置
KR102552930B1 (ko) 2018-06-27 2023-07-07 삼성디스플레이 주식회사 패널 하부 부재 및 이를 포함하는 표시 장치
KR102605586B1 (ko) 2018-07-11 2023-11-24 삼성디스플레이 주식회사 디스플레이 장치
CN114296267B (zh) 2021-12-22 2023-09-05 武汉华星光电技术有限公司 一种显示模组及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581472A (zh) * 2003-08-05 2005-02-16 株式会社半导体能源研究所 布线板及其制造方法、半导体器件及其制造方法
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
US20080128689A1 (en) * 2006-11-29 2008-06-05 Je-Hun Lee Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US20080176364A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor substrate
CN101356652A (zh) * 2006-06-02 2009-01-28 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
GB9105132D0 (en) * 1991-03-12 1991-04-24 Ciba Geigy Ag Coating compositions
JPH05152111A (ja) * 1991-11-28 1993-06-18 Rohm Co Ltd チツプ型複合部品
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2587754B2 (ja) 1992-06-29 1997-03-05 セイコーエプソン株式会社 マトリックスアレー基板
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11150275A (ja) 1997-11-19 1999-06-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6140198A (en) 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4156115B2 (ja) * 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
KR100310179B1 (ko) * 1999-04-01 2001-10-29 구본준, 론 위라하디락사 엑스레이 영상 감지소자 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
JP4016558B2 (ja) 1999-12-24 2007-12-05 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器
KR100381054B1 (ko) * 1999-12-28 2003-04-18 엘지.필립스 엘시디 주식회사 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100527086B1 (ko) * 2001-09-05 2005-11-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100417915B1 (ko) * 2001-12-29 2004-02-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7365361B2 (en) * 2003-07-23 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
CN1621923A (zh) * 2003-11-29 2005-06-01 鸿富锦精密工业（深圳）有限公司 存储电容
JP2005175003A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd デカップリングコンデンサ及び半導体集積回路
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI265350B (en) * 2004-08-26 2006-11-01 Au Optronics Corp Thin film transistor array and pixel structure
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4586573B2 (ja) * 2005-02-28 2010-11-24 エプソンイメージングデバイス株式会社 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
GB2425401A (en) 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007293072A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5159178B2 (ja) * 2006-06-29 2013-03-06 株式会社半導体エネルギー研究所 半導体装置
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US20080128857A1 (en) * 2006-12-05 2008-06-05 Integrated Device Technology, Inc. Multi-Finger Capacitor
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
EP1973069B1 (en) * 2007-03-22 2013-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
TW200921225A (en) * 2007-11-06 2009-05-16 Au Optronics Corp Transflective liquid crystal display panel
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102163686B1 (ko) * 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581472A (zh) * 2003-08-05 2005-02-16 株式会社半导体能源研究所 布线板及其制造方法、半导体器件及其制造方法
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
CN101356652A (zh) * 2006-06-02 2009-01-28 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
US20080128689A1 (en) * 2006-11-29 2008-06-05 Je-Hun Lee Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US20080176364A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor substrate

Also Published As

Publication number Publication date
JP5629102B2 (ja) 2014-11-19
CN105870127B (zh) 2017-06-20
JP6239683B2 (ja) 2017-11-29
CN105870128B (zh) 2018-05-15
CN105870127A (zh) 2016-08-17
US8759829B2 (en) 2014-06-24
TW201044538A (en) 2010-12-16
JP5933885B2 (ja) 2016-06-15
JP2010251721A (ja) 2010-11-04
TWI570867B (zh) 2017-02-11
KR101681884B1 (ko) 2016-12-05
JP2016167624A (ja) 2016-09-15
KR20150035928A (ko) 2015-04-07
US8253135B2 (en) 2012-08-28
TW201717347A (zh) 2017-05-16
US20120305914A1 (en) 2012-12-06
US20140302639A1 (en) 2014-10-09
JP2015062229A (ja) 2015-04-02
US20100244021A1 (en) 2010-09-30
TWI619220B (zh) 2018-03-21
KR20100108215A (ko) 2010-10-06
CN101847631A (zh) 2010-09-29
US9184189B2 (en) 2015-11-10
KR101722905B1 (ko) 2017-04-04
CN101847631B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105870127B (zh) 半导体装置、显示模块及电子装置
JP6250907B2 (ja) 半導体装置の作製方法
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN101800250B (zh) 半导体装置以及半导体装置的制造方法
CN101728383B (zh) 逻辑电路
KR102219095B1 (ko) 반도체 장치 및 그 제조 방법
KR102057221B1 (ko) 반도체 장치 및 그 제조 방법
CN101859798B (zh) 半导体装置以及其制造方法
CN101713897B (zh) 显示装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
KR20120049873A (ko) 반도체 장치 및 그 제조 방법
JP5607349B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180515

Termination date: 20210325

CF01 Termination of patent right due to non-payment of annual fee